JP2020022306A - 共振コンバータ及び共振コンバータの共振電流計測方法 - Google Patents

Abstract

【課題】共振回路に影響を与えることなく共振電流を検出することが可能な共振コンバータ及び共振コンバータの共振電流計測方法を提供する。【解決手段】共振コンバータは、変成器と、該変成器の一次巻線及びキャパシタを含む直列共振回路と、該直列共振回路に接続されたスイッチング回路と、該スイッチング回路のオン／オフを周期的に制御する制御部とを備える。共振コンバータは、更に、キャパシタの両端間の電圧を検出する検出部を備え、検出部で検出した電圧に基づいて、制御部が直列共振回路に流れる電流を計測する。【選択図】図１

Description

本発明は、共振回路に接続されたスイッチング回路を備える共振コンバータ及び共振コンバータの共振電流計測方法に関する。

従来、車両には鉛蓄電池等の補機バッテリが搭載されており、ＨＶ（Ｈｙｂｒｉｄ Ｖｅｈｉｃｌｅ；ハイブリッド車）、ＰＨＶ（Ｐｌｕｇ−ｉｎ Ｈｙｂｒｉｄ Ｖｅｈｉｃｌｅ：プラグインハイブリッド車）、ＥＶ（Ｅｌｅｃｔｒｉｃ Ｖｅｈｉｃｌｅ；電気自動車）等のモータを有する車両では駆動用の高圧バッテリが搭載されている。また、低圧で動作する補機、電子機器等の負荷に対して安定的に電力供給を行うために、補機バッテリが設けられる。高圧バッテリ及び補機バッテリ間では、ＤＣ−ＤＣコンバータ（以下、単にコンバータともいう）によって電圧変換が行われる。

ＤＣ−ＤＣコンバータは、例えば、スイッチングによってＤＣ−ＡＣ変換を行うスイッチング回路、ＤＣ−ＡＣ変換された交流を変圧するトランス及び変圧された交流を整流する整流回路によって構成されている。

近年、機器の小型化に対する要求が強く、キャパシタ、インダクタ等の受動素子を小型化するために、ＤＣ−ＤＣコンバータのスイッチング周波数が引き上げられている。ところが、スイッチング周波数が高くなると、スイッチング損失及びスイッチングノイズが大きくなるという新たな問題が生ずる。

これを改善する技術として、ソフトスイッチング制御が注目されている。ソフトスイッチング制御は、例えば共振回路によって電圧又は電流を共振させ、スイッチング素子に加わる電圧又は電流がゼロになるタイミングで、当該スイッチング素子のオンオフを切り替えることによって、スイッチング損失及びスイッチングノイズを低減させるものである。トランスのコイルにコンデンサを直列に接続して共振回路を構成したＤＣ−ＤＣコンバータは、ＬＬＣコンバータ、ＬＬＣ方式コンバータ、ＬＬＣ共振型コンバータ、ＬＬＣ電流共振コンバータ等と呼ばれている。

例えば、特許文献１には、共振電流が過電流保護閾値を超えた場合、構成素子に大きさストレスが加わるのを防止するために、出力電圧を抑制する制御を行う電源制御装置が記載されている。この電源制御装置では、トランスの一次巻線に流れる電流が、抵抗に生じる電圧降下によって検出されている。

特開２０１７−２２９１４０号公報

しかしながら、特許文献１に開示された技術によれば、抵抗で消費される電力が無視できない場合があり、抵抗に代えて電流トランスを用いた場合は、部品の体積が比較的大きくなるという問題があった。

本発明は、斯かる事情に鑑みてなされたものであり、その目的とするところは、共振回路に影響を与えることなく共振電流を計測することが可能な共振コンバータ及び共振コンバータの共振電流計測方法を提供することにある。

本発明の一態様に係る共振コンバータは、変成器と、該変成器の一次巻線及びキャパシタを含む直列共振回路と、該直列共振回路に接続されたスイッチング回路と、該スイッチング回路のオン／オフを周期的に制御する制御部とを備える共振コンバータであって、前記キャパシタの両端間の電圧を検出する検出部を備え、前記制御部は、前記検出部で検出した電圧に基づいて前記直列共振回路に流れる電流を計測する。

本発明の一態様に係る共振コンバータの共振電流計測方法は、変成器と、該変成器の一次巻線及びキャパシタを含む直列共振回路と、該直列共振回路に直列的に接続されたスイッチング回路と、該スイッチング回路のオン／オフを周期的に制御する制御部とを備える共振コンバータの共振電流を計測する方法であって、前記キャパシタの両端間の電圧を検出し、検出した電圧に基づいて前記直列共振回路に流れる電流を計測する。

なお、本願は、このような特徴的な処理部を備える共振コンバータとして実現したり、特徴的な処理をステップとする共振コンバータの共振電流計測方法として実現したりすることができるだけでなく、係るステップをコンピュータに実行させるためのコンピュータプログラムとして実現したり、共振コンバータの一部又は全部を半導体集積回路として実現したり、共振コンバータを含むシステムとして実現したりすることができる。

上記によれば、共振回路に影響を与えることなく共振電流を計測することが可能となる。

実施形態１に係る共振コンバータの構成例を示すブロック図である。 実施形態１に係る共振コンバータの定常状態における各部の波形の一例を示すタイミングチャートである。 実施形態１に係る共振コンバータの期間Ｔ１での動作状態の一例を示す説明図である。 実施形態１に係る共振コンバータの期間Ｔ２での動作状態の一例を示す説明図である。 実施形態１に係る共振コンバータの期間Ｔ３での動作状態の一例を示す説明図である。 実施形態１に係る共振コンバータの期間Ｔ４での動作状態の一例を示す説明図である。 実施形態１に係る共振コンバータの期間Ｔ５での動作状態の一例を示す説明図である。 実施形態１に係る共振コンバータの期間Ｔ６での動作状態の一例を示す説明図である。 実施形態１に係る共振コンバータの共振電流を計測するＣＰＵの処理手順を示すフローチャートである。 実施形態２に係る共振コンバータの構成例を示すブロック図である。 実施形態３に係る共振コンバータの構成例を示すブロック図である。

［本発明の実施形態の説明］
最初に本発明の実施態様を列記して説明する。また、以下に記載する実施形態の少なくとも一部を任意に組み合わせてもよい。

（１）本発明の一態様に係る共振コンバータは、変成器と、該変成器の一次巻線及びキャパシタを含む直列共振回路と、該直列共振回路に接続されたスイッチング回路と、該スイッチング回路のオン／オフを周期的に制御する制御部とを備える共振コンバータであって、前記キャパシタの両端間の電圧を検出する検出部を備え、前記制御部は、前記検出部で検出した電圧に基づいて前記直列共振回路に流れる電流を計測する。

（６）本発明の一態様に係る共振コンバータの共振電流計測方法は、変成器と、該変成器の一次巻線及びキャパシタを含む直列共振回路と、該直列共振回路に接続されたスイッチング回路と、該スイッチング回路のオン／オフを周期的に制御する制御部とを備える共振コンバータの共振電流を計測する方法であって、前記キャパシタの両端間の電圧を検出し、検出した電圧に基づいて前記直列共振回路に流れる電流を計測する。

本態様にあっては、制御部が、変成器の一次巻線及びキャパシタを含む直列共振回路に接続されたスイッチング素子のオン／オフを周期的に制御するのに加えて、検出部で検出したキャパシタの両端間の電圧に基づいて、直列共振回路に流れる電流を計測する。これにより、共振回路に影響を与えることなく共振電流が計測される。

（２）前記検出部は、検出した電圧を微分するようにしてあり、前記制御部は、前記検出部で微分した電圧に基づいて前記直列共振回路に流れる電流を計測することが好ましい。

制御部は、検出部で検出して微分した電圧を、直列共振回路の共振電流に比例する電圧として計測する。これにより、共振電流を計測する制御部の処理負荷が軽減される。

（３）前記検出部で微分した電圧を全波整流する整流回路と、該整流回路で全波整流した電圧のピークを検出して保持するピークホールド回路とを更に備え、前記制御部は、前記ピークホールド回路で保持した電圧に基づいて前記直列共振回路に流れる電流を計測することが好ましい。

制御部は、検出部で検出して微分した電圧を整流回路で全波整流し、全波整流した電圧を更にピークホールド回路でピークホールドした電圧を、共振電流の大きさの絶対値のピーク値に比例する電圧として計測する。これにより、制御部の処理速度に対する制約が緩和される。

（４）前記スイッチング回路は、２つのスイッチング素子が直列に接続されており、一方のスイッチング素子は、一端が前記キャパシタを介して前記一次巻線の一端に接続され、他端が前記一次巻線の他端に接続されていることが好ましい。

２つのスイッチング素子を直列に接続してスイッチング回路が構成されており、一方のスイッチング素子の一端と変成器の一次巻線の一端との間にキャパシタが接続され、一方のスイッチング素子及び一次巻線の他端同士が接続されている。これにより、他方のスイッチング素子及び一方のスイッチング素子夫々を共振周期の前半及び後半に導通させた場合は、共振回路に１周期分の共振電流が流れる。
（５）前記一次巻線の両端間に第２のキャパシタが接続されていることが好ましい。

一次巻線の両端間に第２のキャパシタを接続した場合は、いわゆるＬＣＣコンバータにすることができる。

［本発明の実施形態の詳細］
本発明の実施形態に係る共振コンバータの具体例を、以下に図面を参照しつつ説明する。なお、本発明はこれらの例示に限定されるものではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。また、各実施形態で記載されている技術的特徴は、お互いに組み合わせることが可能である。

（実施形態１）
図１は、実施形態１に係る共振コンバータ１ａの構成例を示すブロック図である。共振コンバータ１ａは、トランス１０（変成器に相当）を備え、入力側の端子Ｉｎ及びＧ１の電位と出力側の端子Ｏｕｔ及びＧ２の電位とがトランス１０によって分離されている。入力側の端子Ｉｎ及びＧ１間には、平滑用のコンデンサ２１が接続されており、例えば外部のバッテリ７から直流電圧が印加される。出力側の端子Ｏｕｔ及びＧ２間には平滑用のコンデンサ２２が接続されており、例えば外部に負荷８が接続される。

共振コンバータ１ａは、また、トランス１０の一次巻線１１の一端及び端子Ｉｎ間に接続された共振用のキャパシタＣｒ及びスイッチング素子Ｑ１の直列回路と、キャパシタＣｒの両端間に接続された微分回路３とを備える。一次巻線１１の他端は、端子Ｇ１に接続されている。なお、図中のインダクタＬｒは、一次巻線１１の漏れインダクタンスを等価回路で表したものであり、実質的にはキャパシタＣｒの一端が一次巻線１１の一端に接続されている。なお、漏れインダクタンスではインダクタンスが不足する場合は、例えば一次巻線１１の一端及びキャパシタＣｒの一端間に他のインダクタを介装させてもよい。

共振コンバータ１ａは、更に、キャパシタＣｒ及びスイッチング素子Ｑ１の接続点と一次巻線１１の他端及び端子Ｇ１の接続点との間に接続されたスイッチング素子Ｑ２と、スイッチング素子Ｑ１及びＱ２のオン／オフを制御する制御部４とを備える。スイッチング素子Ｑ１及びＱ２は、Ｎｃｈ型のＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）であるが、バイポーラトランジスタ、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）等の他のスイッチング素子であってもよい。但し、スイッチング素子が寄生ダイオードを有しない場合は、ダイオードを逆並列に接続する。

スイッチング素子Ｑ１は、ドレインが端子Ｉｎに接続され、ソースがキャパシタＣｒの他端に接続され、ゲートが制御部４に接続されている。スイッチング素子Ｑ２は、ドレインがキャパシタＣｒの他端に接続され、ソースが一次巻線１１の他端に接続され、ゲートが制御部４に接続されている。スイッチング素子Ｑ１及びＱ２の夫々は、両端に逆並列に接続されたボディダイオードを有する。スイッチング素子Ｑ１は、端子Ｇ１と、スイッチング素子Ｑ２のソース及び一次巻線１１の他端の接続点との間に、ソースを端子Ｇ１側に向けて接続されていてもよい。キャパシタＣｒは、スイッチング素子Ｑ２のソース及び端子Ｇ１の接続点と、一次巻線１１の他端との間に接続されていてもよい。

微分回路３は、キャパシタＣｒの他端に非反転入力端子が接続されたオペアンプ３１と、キャパシタＣｒの一端及びオペアンプ３１の反転入力端子間に接続された抵抗器３２及びキャパシタ３３の直列回路と、オペアンプ３１の反転入力端子及び出力端子間に接続された抵抗器３４とを有する。オペアンプ３１の出力端子は、制御部４に接続されている。抵抗器３２及びキャパシタ３３は、直列に接続する順序を入れ換えてもよい。

トランス１０は、直列に接続された二次巻線１２ａ及び１２ｂを有する。二次巻線１２ａ及び１２ｂ夫々の一端は、ダイオードＤ１及びＤ２のアノードに接続されている。ダイオードＤ１及びＤ２のカソードは互いに接続されており、更に、端子Ｏｕｔに接続されている。二次巻線１２ａ及び１２ｂの他端は互いに接続されており、更に、端子Ｇ２に接続されている。ダイオードＤ１及びＤ２に代えて、オン抵抗がダイオードＤ１及びＤ２より小さいスイッチング素子を用いてもよい。

制御部４は、スイッチング素子Ｑ１及びＱ２を制御する中枢としてのＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）４１と、フラッシュメモリ、ＥＰＲＯＭ（Ｅｒａｓａｂｌｅ Ｐｒｏｇｒａｍｍａｂｌｅ Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、ＥＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ ＥＰＲＯＭ：登録商標）等の不揮発性メモリを用いたＲＯＭ４２と、ＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、ＳＲＡＭ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）等の書き換え可能なメモリを用いたＲＡＭ４３と、時間を計時するタイマ４４とを備える。ＣＰＵ４１、ＲＯＭ４２、ＲＡＭ４３及びタイマ４４は、相互にバス接続されている。

制御部４は、更に、スイッチング素子Ｑ１及びＱ２をオンするオン信号を生成してゲートに印加する駆動回路４６と、微分回路３で微分した電圧をＡ／Ｄ変換するＡ／Ｄ変換器４５とを備えており、これらは何れもＣＰＵ４１とバス接続されている。

ＣＰＵ４１は、予めＲＯＭ４２に記憶された制御プログラムに従って各部の動作を制御すると共に、入出力、演算等の処理を行う。ＣＰＵ４１による各処理の手順を定めたコンピュータプログラムを、不図示の手段を用いて予めＲＡＭ４３にロードし、ロードされたコンピュータプログラムをＣＰＵ４１で実行するようにしてもよいし、制御部４を専用のハードウェア回路で構成してもよいし、マイクロコンピュータを含む回路で構成してもよい。

上述の構成を有する共振コンバータ１ａは、いわゆるＬＬＣコンバータであり、端子Ｉｎ及びＧ１から入力される直流電圧を変換して端子Ｏｕｔ及びＧ２から出力する。スイッチング素子Ｑ１及びＱ２のオン／オフは、相補的に制御される。出力電圧の高／低は、スイッチング素子Ｑ１及びＱ２をオンするオン信号の周波数を高／低に変化させることによって調整される。従って、実際には入力電圧及び出力電圧を検出する電圧検出部が存在するが、本実施形態１ではこれらの図示を省略する。以下では、共振コンバータ１ａの電圧変換動作について説明する。

図２は、実施形態１に係る共振コンバータ１ａの定常状態における各部の波形の一例を示すタイミングチャートである。図２に示す８つのタイミングチャートは、何れも同一の時間軸（ｔ）を横軸にしてある。図２では、上段から順に、スイッチング素子Ｑ１のＶｄｓ（ドレイン−ソース間電圧）、スイッチング素子Ｑ２のＶｄｓ、スイッチング素子Ｑ１のＩｄ（ドレイン電流）、スイッチング素子Ｑ２のＩｄ、キャパシタＣｒの電流、キャパシタＣｒの電圧、ダイオードＤ１の電流及びダイオードＤ２の電流を模式的に示す。キャパシタＣｒの電流は、スイッチング素子Ｑ１からの電流で充電される方向を正とする。キャパシタＣｒの電流を示すタイミングチャートには、併せて一次巻線１１の励磁電流を破線で示してある。キャパシタＣｒの電圧は、直流成分に交流成分が重畳されている。

図２に示すように、スイッチング周期Ｔｓに相当する期間を、期間Ｔ１〜Ｔ６の６つの期間に区分する。期間Ｔ２及びＴ３はスイッチング素子Ｑ１のオン期間である。期間Ｔ５及びＴ６はスイッチング素子Ｑ２のオン期間である。期間Ｔ１及びＴ４は、スイッチング素子Ｑ１及びＱ２が、オンからオフへ、又はオフからオンへ遷移する期間、即ちデッドタイムである。以下では、期間Ｔ１〜Ｔ６における共振コンバータ１ａの動作状態について、図２を参照しつつ順に説明する。以下の図３〜図８では、図１と比較して、バッテリ７、負荷８及び微分回路３の図示を省略し、制御部４をブラックボックスとして記載する。

図３は、実施形態１に係る共振コンバータ１ａの期間Ｔ１での動作状態の一例を示す説明図である。期間Ｔ１では、制御部４の制御によってスイッチング素子Ｑ１がオフからオンになり、スイッチング素子Ｑ２がオンからオフになる。期間Ｔ１の直前までスイッチング素子Ｑ２に流れていた電流は、後述するように一次巻線１１の励磁電流であり、期間Ｔ１に入ると、この励磁電流がスイッチング素子Ｑ１のボディダイオードに転流する。キャパシタＣｒは放電し続けており、キャパシタＣｒの電圧は低下し続ける。トランス１０の二次巻線１２ａ及び１２ｂには負荷電流が流れないため、コンデンサ２２によって端子Ｏｕｔ及びＧ２から外部に電流が供給される。

図４は、実施形態１に係る共振コンバータ１ａの期間Ｔ２での動作状態の一例を示す説明図である。期間Ｔ２では、ボディダイオードが導通している間にスイッチング素子Ｑ１がオンとなり、キャパシタＣｒが放電から充電に転じ、これに伴ってキャパシタＣｒの電圧が下降から上昇に転じる。キャパシタＣｒが放電している間、スイッチング素子Ｑ１には、図３の場合と同様に破線で示す向きに電流が流れており、キャパシタＣｒの充電が始まると実線の向きに電流が流れる。これにより、二次巻線１２ａに電圧が誘起し、ダイオードＤ１が導通して端子Ｏｕｔ及びＧ２から外部に負荷電流が供給される。

期間Ｔ２を通じてスイッチング素子Ｑ１に流れる電流は、キャパシタＣｒ及びインダクタＬｒの直列共振回路によって流れる正弦波状の共振電流である。一次巻線１１の励磁インダクタンスには、出力電圧をトランス１０の巻数比倍した負の電圧が印加されるため、図２に破線で示す励磁電流が直線的に増加する。ダイオードＤ１に流れる負荷電流がゼロになる時点にて、期間Ｔ２が終了する

図５は、実施形態１に係る共振コンバータ１ａの期間Ｔ３での動作状態の一例を示す説明図である。期間Ｔ３では、スイッチング素子Ｑ１が依然としてオンであり、スイッチング素子Ｑ１、キャパシタＣｒ及び一次巻線１１を励磁電流のみが流れる。これにより、キャパシタＣｒの電圧は上昇し続ける。

図６は、実施形態１に係る共振コンバータ１ａの期間Ｔ４での動作状態の一例を示す説明図である。期間Ｔ４では、スイッチング素子Ｑ１がオンからオフになり、スイッチング素子Ｑ２がオフからオンになる。期間Ｔ４の直前までスイッチング素子Ｑ１に流れていた励磁電流は、期間Ｔ１に入るとスイッチング素子Ｑ２のボディダイオードに転流する。キャパシタＣｒは充電し続けており、キャパシタＣｒの電圧は上昇し続ける。トランス１０の二次巻線１２ａ及び１２ｂには負荷電流が流れないため、コンデンサ２２によって端子Ｏｕｔ及びＧ２から外部に電流が供給される。

図７は、実施形態１に係る共振コンバータ１ａの期間Ｔ５での動作状態の一例を示す説明図である。期間Ｔ５では、ボディダイオードが導通している間にスイッチング素子Ｑ２がオンとなり、キャパシタＣｒが充電から放電に転じ、これに伴ってキャパシタＣｒの電圧が上昇から低下に転じる。キャパシタＣｒが充電している間、スイッチング素子Ｑ２には、図６の場合と同様に破線で示す向きに電流が流れており、キャパシタＣｒの放電が始まると実線の向きに電流が流れる。これにより、二次巻線１２ｂに電圧が誘起し、ダイオードＤ２が導通して端子Ｏｕｔ及びＧ２から外部に負荷電流が供給される。

期間Ｔ５を通じてスイッチング素子Ｑ２に流れる電流は、キャパシタＣｒ及びインダクタＬｒの直列共振回路によって流れる正弦波状の共振電流である。一次巻線１１の励磁インダクタンスには、出力電圧をトランス１０の巻数比倍した負の電圧が印加されるため、図２に破線で示す励磁電流が直線的に減少する。ダイオードＤ２に流れる負荷電流がゼロになる時点にて、期間Ｔ５が終了する

図８は、実施形態１に係る共振コンバータ１ａの期間Ｔ６での動作状態の一例を示す説明図である。期間Ｔ６では、スイッチング素子Ｑ２が依然としてオンであり、スイッチング素子Ｑ２、一次巻線１１及びキャパシタＣｒを励磁電流のみが流れる。これにより、キャパシタＣｒの電圧は低下し続ける。

以上の図２及び図３から図８までの説明によれば、キャパシタＣｒを流れる共振電流が負荷電流となり、トランス１０を介して端子Ｏｕｔ及びＧ２から外部に供給されるのは、期間Ｔ２及びＴ５である。但し、図４及び７に破線で示す電流が流れている期間を除く。従って、少なくとも期間Ｔ２及びＴ５の間にキャパシタＣｒを流れる過電流を検知すれば、共振コンバータ１ａを過負荷から保護することができる。

そこで、キャパシタＣｒの両端電圧に基づいてキャパシタＣｒに流れる電流を計測し、計測した電流の値が所定値より大きい場合、駆動回路４６に駆動を停止させる。キャパシタＣｒに蓄電された電荷量をＱ、キャパシタＣｒの両端電圧をＶｒ、キャパシタＣｒのキャパシタンスをＣｒ、キャパシタＣｒの電流をＩｒ、微小時間をΔｔで表した場合、Ｑの微小変化分ΔＱは、以下の式（１）及び（２）で表される。

ΔＱ＝Ｃｒ・ΔＶｒ・・・・・・・・・・・・・・・・・・・・（１）
ΔＱ＝Ｉｒ・Δｔ・・・・・・・・・・・・・・・・・・・・・（２）

式（１）及び（２）の右辺同士は等しいから以下の式（３）が成立し、式（３）は式（４）に変形される。式（４）は、キャパシタＣｒの両端電圧の時間変化率にキャパシタＣｒのキャパシタンスを乗じることにより、キャパシタＣｒの電流が算出されることを示している。そして、式（４）でΔｔ→０の極限をとれば式（５）が成立する。

Ｉｒ・Δｔ＝Ｃｒ・ΔＶｒ・・・・・・・・・・・・・・・・・（３）
Ｉｒ＝Ｃｒ・ΔＶｒ／Δｔ・・・・・・・・・・・・・・・・・（４）
Ｉｒ＝Ｃｒ・ｄＶｒ／ｄｔ・・・・・・・・・・・・・・・・・（５）

式（５）は、キャパシタＣｒの両端電圧Ｖｒを時間微分（以下、単に微分という）することにより、キャパシタＣｒの電流Ｉｒが求まることを示している。本実施形態１では、微分回路３を用いてキャパシタＣｒの両端電圧を微分し、微分した電圧の値が所定値より大きい場合、駆動回路４６に駆動を停止させる。

微分回路３について、キャパシタ３３のキャパシタンスをＣｉ、抵抗器３４の抵抗値をＲｆ、入力電圧をＶｉ、出力電圧をＶｏで表した場合、以下の式（６）が成立することが知られており、式（６）は式（７）に変形される。なお、抵抗器３２は微分回路３の高域における増幅度を制限するものであり、共振周波数付近におけるキャパシタ３３のインピーダンスと比較して、抵抗器３２の抵抗値が十分小さいものとする。

Ｖｏ＝−Ｃｉ・Ｒｆ・ｄＶｉ／ｄｔ・・・・・・・・・・・・・（６）
ｄＶｉ／ｄｔ＝−Ｖ０／（Ｃｉ・Ｒｆ）・・・・・・・・・・・（７）

ここで、ＶｉはＶｒであるから、式（７）の左辺をｄＶｒ／ｄｔに置き換えて式（５）の右辺に代入することにより、以下の式（８）が得られる。式（８）は、微分回路３で微分した電圧に所定の係数を乗じることにより、直列共振回路の共振電流が計測されることを示している。

Ｉｒ＝−｛Ｃｒ／（Ｃｉ・Ｒｆ）｝・Ｖｏ・・・・・・・・・・（８）

式（８）より、検知すべき過電流の閾値をＩｔｈとすると、微分回路３の出力電圧について判定すべき閾値Ｖｔｈは、以下の式（９）で表される。

Ｖｔｈ＝Ｉｔｈ（Ｃｉ・Ｒｆ）／Ｃｒ・・・・・・・・・・・・（９）

以下では、上述した制御部４の動作を、それを示すフローチャートを用いて説明する。以下に示す処理は、ＲＯＭ４２に予め格納されているコンピュータプログラムに従ってＣＰＵ４１により実行される。図９は、実施形態１に係る共振コンバータ１ａの共振電流を計測するＣＰＵ４１の処理手順を示すフローチャートである。図９の処理は、共振コンバータ１ａの動作を開始する場合に、タイマ４４で計時する時間に基づいて周期的に起動される。この起動周期は、スイッチング周期Ｔｓよりも十分短い周期である。

図９の処理が起動された場合、ＣＰＵ４１は、共振用のキャパシタＣｒの電圧を微分した電圧を、微分回路３から取り込む（Ｓ１１）。次いで、ＣＰＵ４１は、取り込んだ電圧の絶対値を算出し（Ｓ１２）、算出した絶対値が所定値より大きいか否かを判定する（Ｓ１３）。ここでの所定値は、式（９）によって予め算出される閾値Ｖｔｈである。

算出した絶対値が所定値より大きい場合（Ｓ１３：ＹＥＳ）、即ち過電流が検知された場合、ＣＰＵ４１は、駆動回路４６によるスイッチング素子Ｑ１及びＱ２の駆動を停止して（Ｓ１４）、図９の処理を終了する。一方、算出した絶対値が所定値より大きくない場合（Ｓ１３：ＮＯ）、ＣＰＵ４１は、特段の処理を行わずに図９の処理を終了する。

上述した実施形態１にあっては、ＣＰＵ４１が微分回路３から取り込んだ電圧の絶対値を算出したが、微分回路３の出力電圧を整流回路で整流し、ＣＰＵ４１が整流回路で整流された電圧を取り込むようにしてもよい。この場合は、図９に示すフローチャートにおけるステップＳ１２の処理が不要となり、ステップＳ１３では整流された電圧と所定値を比較すればよい。

また、実施形態１にあっては、キャパシタＣｒの両端間の電圧を微分回路３で微分した電圧をＣＰＵ４１が取り込んだが、例えばキャパシタ３３を導線等で置き換えた回路によってキャパシタＣｒの両端間の電圧そのものをＣＰＵ４１が取り込んでもよい。この場合は、ＣＰＵ４１が取り込んだ電圧の時間変化率を算出することにより、キャパシタＣｒに流れる電流が計測される。

以上のように本実施形態１によれば、制御部４は、トランス１０の一次巻線１１及びキャパシタＣｒを含む直列共振回路に接続されたスイッチング素子Ｑ１及びＱ２のオン／オフを周期的に制御するのに加えて、微分回路３で検出したキャパシタＣｒの両端間の電圧に基づいて、直列共振回路に流れる電流を計測する。従って、共振回路に影響を与えることなく共振電流を計測することが可能となる。

また、実施形態１によれば、制御部４は、微分回路３で検出して微分した電圧を、共振電流に比例する電流として計測する。従って、制御部４の処理負荷を軽減することができる。

更に、実施形態１によれば、２つのスイッチング素子Ｑ１及びＱ２を直列に接続してスイッチング回路が構成されており、一方のスイッチング素子Ｑ２のドレインとトランス１０の一次巻線１１の一端との間にキャパシタＣｒが接続され、一方のスイッチング素子Ｑ２のソース及び一次巻線１１の他端が接続されている。他方のスイッチング素子Ｑ１は、キャパシタＣｒ及び一次巻線１１と直列に接続されている。従って、他方のスイッチング素子Ｑ１及び一方のスイッチング素子Ｑ２夫々を共振周期の前半及び後半に導通させることにより、共振回路に１周期分の共振電流を流すことができる。

（実施形態２）
実施形態１は、制御部４がスイッチング周期Ｔｓより十分短い周期で微分回路３の電圧を取り込んで直列共振回路に流れる電流を計測する形態であるのに対し、実施形態２は、制御部４がスイッチング周期Ｔｓと同等の周期で直列共振回路に流れる電流を計測できるようにする形態である。図１０は、実施形態２に係る共振コンバータ１ｂの構成例を示すブロック図である。

共振コンバータ１ｂは、実施形態１に係る共振コンバータ１ａに対し、微分回路３で微分した電圧を全波整流する整流回路５と、該整流回路５で全波整流した電圧のピークを検出して保持するピークホールド回路６とを更に備える。その他、実施形態１に対応する箇所には同様の符号を付してその説明を省略する。

整流回路５は、基準電位（例えば接地電位）に対してプラス・マイナス両極性に変化する微分回路３の出力電圧を全波整流することにより、プラス極性の脈流を出力する。ピークホールド回路６は、整流回路５が出力した脈流のピーク電圧を所定の時定数で保持する。この時定数をスイッチング周期Ｔｓよりも適当に大きくすることにより、ピークホールド回路６で保持された電圧を、スイッチング周期を通して略一定にすることができる。

制御部４は、例えばスイッチング周期Ｔｓと同じ周期でピークホールド回路６の出力電圧を取り込んで上述の所定値と比較することにより、キャパシタＣｒを流れる過電流を検知することができる。ピークホールド回路６に保持されたピーク電圧は、スイッチング周期Ｔｓより十分長い周期で低下するようにしておけば、少なくとも過電流の発生を取りこぼすことはない。

実施形態２に係る共振コンバータ１ｂの制御部４の動作を示すフローチャートは、実施形態１の図９に示すものと類似しているため、図９を用いて説明する。冒頭のステップＳ１１では、ＣＰＵ４１が取り込んだ電圧が、キャパシタＣｒの電圧を微分した電圧を更に全波整流してピークホールドした電圧となるため、ステップＳ１２の処理が不要となる。ステップＳ１３では、取り込んだ電圧が所定値より大きいか否かを判定すればよい。その他の処理内容は、実施形態１の場合と同様である。

以上のように本実施形態２によれば、制御部４は、微分回路３で検出して微分した電圧を整流回路５で全波整流し、全波整流した電圧を更にピークホールド回路６でピークホールドした電圧を、共振電流の大きさの絶対値のピーク値に比例する電圧として計測する。従って、制御部４の処理速度に対する制約を緩和することができる。

（実施形態３）
実施形態１は、共振コンバータ１ａがＬＬＣコンバータである形態であるのに対し、実施形態３は、共振コンバータがいわゆるＬＣＣコンバータである形態である。実施形態３では、回路上でスイッチング素子Ｑ１が接続される位置も変更してある。図１１は、実施形態３に係る共振コンバータ１ｃの構成例を示すブロック図である。

共振コンバータ１ｃは、トランス１０と、該トランス１０の一次巻線１１の一端及び端子Ｉｎ間に接続された直列共振用のキャパシタＣｒ及びインダクタＬｓの直列回路と、キャパシタＣｒの両端間に接続された微分回路３と、一次巻線１１の両端間に接続された並列共振用のキャパシタＣｐとを備える。共振コンバータ１ｃは、更に、一次巻線１１の他端及び端子Ｇ１間に接続されたスイッチング素子Ｑ１と、一次巻線１１の他端及びスイッチング素子Ｑ１の接続点とインダクタＬｓ及び端子Ｉｎの接続点との間に接続されたスイッチング素子Ｑ２とを備える。

スイッチング素子Ｑ１は、ドレインが一次巻線１１の他端に接続され、ソースが端子Ｇ１に接続され、ゲートが制御部４に接続されている。スイッチング素子Ｑ２は、ドレインが端子Ｉｎに接続され、ソースが一次巻線１１の他端に接続され、ゲートが制御部４に接続されている。スイッチング素子Ｑ１は、端子Ｉｎと、スイッチング素子Ｑ２のドレイン及びインダクタＬｓの接続点との間に、ドレインを端子Ｉｎ側に向けて接続されていてもよい。インダクタＬｓ及び／又はキャパシタＣｒは、スイッチング素子Ｑ１のドレイン及びスイッチング素子Ｑ２のソースの接続点と、一次巻線１１の他端との間に接続されていてもよい。その他、実施形態１に対応する箇所には同様の符号を付してその説明を省略する。

上述の構成を有する共振コンバータ１ｃは、直列共振と並列共振とを利用して、端子Ｉｎ及びＧ１から入力される直流電圧を変換し、変換した電圧を端子Ｏｕｔ及びＧ２から出力する。本実施形態３では、共振コンバータ１ｃの定常状態における各部の波形を示すタイミングチャートの記載を省略するが、スイッチング素子Ｑ１及びＱ２を流れる電流は、キャパシタＣｒを流れるため、キャパシタＣｒを流れる過電流を検知すれば、共振コンバータ１ｃを過負荷から保護することができる。実施形態３に係る共振コンバータ１ｃの制御部４の動作を示すフローチャートは、実施形態１の図９に示すものと同一であるため、図示及びその説明を省略する。

以上のように本実施形態３によれば、２つのスイッチング素子Ｑ１及びＱ２を直列に接続してスイッチング回路が構成されており、一方のスイッチング素子Ｑ２のドレインとトランス１０の一次巻線１１の一端との間にキャパシタＣｒ及びインダクタＬｓの直列回路が接続され、一方のスイッチング素子Ｑ２のソース及び一次巻線１１の他端が接続されている。他方のスイッチング素子Ｑ１は、上記直列回路及び一次巻線１１と直列に接続されている。従って、他方のスイッチング素子Ｑ１及び一方のスイッチング素子Ｑ２夫々を直列共振周期の前半及び後半に導通させることにより、共振回路に１周期分の共振電流を流すことができる。

また、実施形態３によれば、一次巻線１１の両端間にキャパシタＣｐを接続してあり、共振コンバータ１ｃをいわゆるＬＣＣコンバータにすることができる。

１ａ、１ｂ、１ｃ 共振コンバータ
１０ トランス
１１ 一次巻線
１２ａ、１２ｂ 二次巻線
２１、２２ コンデンサ
３ 微分回路
３１ オペアンプ
３２、３４ 抵抗器
３３ キャパシタ
４ 制御部
４１ ＣＰＵ
４２ ＲＯＭ
４３ ＲＡＭ
４４ タイマ
４５ Ａ／Ｄ変換器
４６ 駆動回路
５ 整流回路
６ ピークホールド回路
７ バッテリ
８ 負荷
Ｑ１、Ｑ２ スイッチング素子
Ｃｒ、Ｃｐ キャパシタ
Ｌｒ、Ｌｓ インダクタ
Ｄ１、Ｄ２ ダイオード
Ｉｎ、Ｏｕｔ、Ｇ１、Ｇ２ 端子

Claims (6)

1. 変成器と、該変成器の一次巻線及びキャパシタを含む直列共振回路と、該直列共振回路に接続されたスイッチング回路と、該スイッチング回路のオン／オフを周期的に制御する制御部とを備える共振コンバータであって、
   前記キャパシタの両端間の電圧を検出する検出部を備え、
   前記制御部は、前記検出部で検出した電圧に基づいて前記直列共振回路に流れる電流を計測する共振コンバータ。
2. 前記検出部は、検出した電圧を微分するようにしてあり、
   前記制御部は、前記検出部で微分した電圧に基づいて前記直列共振回路に流れる電流を計測する請求項１に記載の共振コンバータ。
3. 前記検出部で微分した電圧を全波整流する整流回路と、
   該整流回路で全波整流した電圧のピークを検出して保持するピークホールド回路と
   を更に備え、
   前記制御部は、前記ピークホールド回路で保持した電圧に基づいて前記直列共振回路に流れる電流を計測する請求項２に記載の共振コンバータ。
4. 前記スイッチング回路は、２つのスイッチング素子が直列に接続されており、
   一方のスイッチング素子は、一端が前記キャパシタを介して前記一次巻線の一端に接続され、他端が前記一次巻線の他端に接続されている請求項１から請求項３の何れか１項に記載の共振コンバータ。
5. 前記一次巻線の両端間に第２のキャパシタが接続されている請求項１から請求項４の何れか１項に記載の共振コンバータ。
6. 変成器と、該変成器の一次巻線及びキャパシタを含む直列共振回路と、該直列共振回路に接続されたスイッチング回路と、該スイッチング回路のオン／オフを周期的に制御する制御部とを備える共振コンバータの共振電流を計測する方法であって、
   前記キャパシタの両端間の電圧を検出し、
   検出した電圧に基づいて前記直列共振回路に流れる電流を計測する共振コンバータの共振電流計測方法。

Images