JP5397225B2 - 高周波基板および、これを用いた高周波モジュール - Google Patents

高周波基板および、これを用いた高周波モジュール Download PDF

Info

Publication number
JP5397225B2
JP5397225B2 JP2009538003A JP2009538003A JP5397225B2 JP 5397225 B2 JP5397225 B2 JP 5397225B2 JP 2009538003 A JP2009538003 A JP 2009538003A JP 2009538003 A JP2009538003 A JP 2009538003A JP 5397225 B2 JP5397225 B2 JP 5397225B2
Authority
JP
Japan
Prior art keywords
ground pattern
line
signal line
conductive via
coplanar
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009538003A
Other languages
English (en)
Other versions
JPWO2009054201A1 (ja
Inventor
理覚 大平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2009538003A priority Critical patent/JP5397225B2/ja
Publication of JPWO2009054201A1 publication Critical patent/JPWO2009054201A1/ja
Application granted granted Critical
Publication of JP5397225B2 publication Critical patent/JP5397225B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00—Auxiliary devices
    • H01P1/04—Fixed joints
    • H01P1/047—Strip line joints
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)
  • Waveguides (AREA)
  • Waveguide Connection Structure (AREA)

Description

本発明は、高周波伝送線路が形成された高周波基板に関し、特に、基板の異なる層に形成された高周波伝送線路間の相互接続に関する。
高周波半導体素子用パッケージや回路素子実装用配線基板等に用いられている高周波伝送線路においては、電子部品の実装位置関係により、誘電体基板の表面に形成された表層線路と、誘電体基板の内部に形成された内層線路を相互に接続する場合が多々ある。
誘電体基板の表面に形成される表層線路としてはマイクロストリップ線路やコプレーナ線路が代表的であり、また、誘電体基板の内部に形成される内層線路としてはストリップ線路およびコプレーナ線路が代表的に用いられている。一般的に、表層線路と内層線路間の相互接続は、導電性を持つビアやスルーホール等により接続される。
例えば、特開2003-133472号公報（以下、特許文献1という）に記載されている高周波基板は、図１Ａ〜図１Ｄに示すような高周波伝送線路を有する。なお、図１Ａは高周波基板の全体斜視図、図１Ｂは高周波基板の第２の誘電体層部分の斜視図、図１Ｃは高周波基板の裏面導体パタンの上面図である。図１Ｄは、図１Ａに示す高周波基板の、伝送信号方向に沿ったＸ−Ｘ断面図を示している。
これらの図により示される高周波基板は２層の誘電体層20ａ，20ｂを積層してなる誘電体基板20からなり、異なる層に高周波伝送線路が形成されている。
第１の高周波伝送線路は、誘電体基板20の表面である第１の誘電体層20ａの上面上に形成された第１の信号線路10と、この信号線路10の周りにこれと同一面上に配置された第１のグランドパタン30と、第２の誘電体層20bの上面に形成された第２のグランドパタン32とから構成されている。一方、第２の高周波伝送線路は、上記第１のグランドパタン30と、誘電体基板20の裏面である第２の誘電体層20ｂの下面に形成された第３のグランドパタン31と、これらの間に配置され第２の誘電体層20ｂの上面上に形成された第２の信号線路11と、この信号線路11の周りにこれと同一面上に配置された第２のグランドパタン32とから構成されている。
第１の高周波伝送線路の第１の信号線路10の端部と、第２の高周波伝送線路の第２の信号線路11の端部とは、導電性のあるビア40により接続されている。さらに、第１のグランドパタン30、第２のグランドパタン32、および第3のグランドパタン31は、第１の信号線路10および第２の信号線路11の信号伝送方向に沿って配置された複数の導電性ビア41によって電気的に接続されている。
第１の高周波伝送線路と第２の高周波伝送線路のように、異なった層に形成された異種線路構造同士を接続する場合、接続部付近では、不整合が生じやすく、その結果として、高周波になるほど反射が生じやすい。
そのため、例えば特開2004-320109号公報（以下、特許文献２という）に、上記第１の高周波伝送線路を構成する第１の信号線路10に相当する信号線路の端部幅、すなわち、導電性ビア40との接続部近傍の幅を変えることによって、インピーダンス不整合を抑制し、反射を低減する方法が提案されている。
［特許文献１］特開2003-133472号公報（図5）
［特許文献２］特開2004-320109号公報(図1、段落［0095］)
上記のように、図１Ａ〜図１Ｄに示された構成において信号線路が異なった層に形成されている異種線路構造同士を接続する場合、信号線路間を接続する導電性ビア付近の信号線路幅を変えることにより、反射特性を改善していた。しかし、この従来技術では、伝送信号が低周波から高周波になればなるほど反射特性が劣化していく問題を解決できないことが分かった。
その理由について、図１Ｄを参照して説明する。
図１Ａ〜図１Ｄにより示された構成では、第１の高周波伝送線路から第２の高周波伝送線路へ信号が伝送されていく際に、第１の高周波伝送線路の第１の信号線路10と第１のグランドパタン30を伝わってきた高周波電流のうちの信号線路側の電流は、第２の高周波伝送線路の第２の信号線路11に沿って流れる。ところが、そのグランドパタン側の電流は、第２の高周波伝送線路の第２のグランドパタン32を流れるだけでなく、第１のグランドパタン30に対しては２つの経路で伝わる。すなわち、図１Ｄに図示するように、第1のグランドパタン30のみを伝わる経路Ａと、第１のグランドパタン30から信号伝送方向に沿って導電性ビア41a、第２のグランドパタン32、次の導電性ビア41bを順次経由して再び第１のグランドパタン30に戻ってくる経路Ｂである。
ここで、２つの物理的な経路長を各々Ｌ1，Ｌ2、経路長差Ｌ1−Ｌ2をΔＬ、伝送信号の真空中における波長をλ0、各々の経路の波数を同一のｋ、各々の経路における実効比誘電率を同一のεrとした場合を考えると、２つの経路Ａ，Ｂ間の位相差は、次式（１）のように、
Figure 0005397225
と表され、ΔＬ／λ0に比例する。
そのため、物理的な経路長差ΔＬが一定であったとしても、伝送信号が高周波になるほど、すなわち、波長λ0が短くなるほど、経路間位相差が大きくなり、位相干渉を引き起こしやすくなる。
つまり、特許文献２に教示された方法をとっても、図１Ａ〜図１Ｄにより示される構成の場合は、第１の高周波伝送線路から第２の高周波伝送線路への伝送信号が高周波になればなるほど反射特性を改善できないことが分かった。
本発明の目的は、上記課題を解決するためになされた高周波線路の接続構造を提供することにある。その目的の一例は、異なった層に形成され相互に接続された異種線路を備える高周波基板において、低周波域から高周波域にわたって反射特性を改善できる構造を提供することにある。
本発明の一態様による高周波基板は、第１のコプレーナ線路と、該第１のコプレーナ線路とは異なる層に形成された第２のコプレーナ線路とを有し、第１のコプレーナ線路と第２のコプレーナ線路とが各々の線路端にて接続された基板である。上記第１のコプレーナ線路は、第１の信号線路と、該第１の信号線路と同じ配線層に形成された第１の面状グランドパタンを備える。さらに、上記第２のコプレーナ線路は、第１の信号線路とは異なる配線層に形成された第２の信号線路、該第２の信号線路と同じ配線層に形成された第２の面状グランドパタン、および第１のコプレーナ線路と同じ配線層に形成された第１のグランドパタンを備える。そして、第１の面状グランドパタンの端部と第１のグランドパタンの端部が接続され一体化している。このような高周波基板において、第１の信号線路と第２の信号線路の端部どうしの接続部付近から第２のコプレーナ線路の延在方向にかけて、第２の面状グランドパタンが、第１の面状グランドパタンの端部での接続部から分離されていることが本発明の特徴である。
特許文献１に開示される高周波基板の全体斜視図。 図１Ａの高周波基板の第２の誘電体層部分の斜視図。 図１Ａの高周波基板の第３層配線の上面図。 図１Ａに示す高周波基板の、伝送信号方向に沿ったＸ-Ｘ断面図。 第１の実施例の高周波基板の第１配線層を示す平面図。 第１の実施例の高周波基板の第２配線層を示す平面図。 第１の実施例の高周波基板の第３配線層を示す平面図。 図２ＡのＡ−Ａ’における高周波基板の断面図。 図２ＡのＢ−Ｂ’における高周波基板の断面図。 図２ＡのＣ−Ｃ’における高周波基板の断面図。 図２ＡのＤ−Ｄ’における高周波基板の断面図。 図２ＡのＥ−Ｅ’における高周波基板の断面図。 第１の実施例の高周波伝送線路構造に対する電磁界解析結果を基に、信号線路側高周波電流経路とグランドパタン側高周波電流経路を模式的に表した図。 第１の実施例の高周波伝送線路構造において、信号伝送方向に沿って配置された導電性ビアの間隔範囲を説明するための図。 比較例と第１の実施例の入力反射特性の比較を行った電磁界解析結果を示す図。 第１の実施例にて、分離幅を変えて入力反射特性の比較を行った電磁界解析結果を示す図。 第２の実施例の高周波基板の第１配線層を示す平面図。 第２の実施例の高周波基板の第２配線層を示す平面図。 第２の実施例の高周波基板の第２配線層を示す平面図。 図７ＡのＡ−Ａ’における高周波基板の断面図。 図７ＡのＢ−Ｂ’における高周波基板の断面図。 図７ＡのＣ−Ｃ’における高周波基板の断面図。 図７ＡのＤ−Ｄ’における高周波基板の断面図。 図７ＡのＥ−Ｅ’における高周波基板の断面図。 第２の実施例の高周波伝送線路構造に対する電磁界解析結果を基に、信号線路側高周波電流経路とグランドパタン側高周波電流経路を模式的に表した図。 比較例と第２の実施例の入力反射特性の比較を行った電磁界解析結果を示す図。 第２の実施例にて、分離幅を変えて入力反射特性の比較を行った電磁界解析結果を示す図。 本発明の高周波基板を用いたモジュールの例を信号線路に沿って切断した断面図。 本発明の高周波基板を用いたモジュールの例を信号線路に沿って切断した断面図。
以下、本発明の実施例について図面を参照して詳細に説明する。
(第１の実施例)
図２Ａ〜２Ｈは、本発明の第１の実施例による高周波基板の構成を示したものである。詳しく言うと、図２Ａは本実施例の高周波基板の第１配線層を示す平面図、図２Ｂはその第２配線層の平面図、図２Ｂはその第３配線層の平面図である。図２Ｄは図２ＡのＡ-Ａ’における基板断面図、図２Ｅは図２ＡのＢ-Ｂ’における基板断面図、図２Ｆは図１ＡのＣ-Ｃ’における基板断面図、図２Ｇは図２ＡのＤ-Ｄ’における基板断面図、図２Ｈは図２ＡのＥ-Ｅ’における基板断面図である。なお、各図において、図１Ａ〜図１Ｄに示される構成要素と同じ機能部位には同一符号を用いている。
本実施例の高周波基板は２層の誘電体層20ａ，20ｂを積層してなる誘電体基板20からなる。誘電体基板20の表面（第１配線層）である第１の誘電体層20ａの上面に、第１のコプレーナ線路が形成されている（図２Ａ）。この第１のコプレーナ線路は、第１の信号線路10と、第１の信号線路10と同じ層にこれを挟んで形成された面状グランドパタン30ａとで構成される。さらに、誘電体基板20の内部層（第２配線層）である第２の誘電体層20ｂの上面に、第２のコプレーナ線路が形成されている（図２Ｂ）。第２のコプレーナ線路は、第２の信号線路11と、第２の信号線路11と同じ層にこれを挟んで形成された面状グランドパタン32とで構成される。尚、第１および第２のコプレーナ線路の面状グランドパタン30ａ，32は、信号線路を挟む両側位置の一方のみに形成されていてもよい。
第１のコプレーナ線路の第１の信号線路10と、これと異なる配線層にある第２のコプレーナ線路の第２の信号線路11とは、各々の線路端にて導電性ビア40にて接続されている。
第２の信号線路11が形成されている層を上下から挟むように、第１配線層と第３配線層（誘電体基板20の裏面）には、面状の第１のグランドパタン30ｂと、面状の第２のグランドパタン31が形成されている。この第２のグランドパタン31は第１のコプレーナ線路に対向する領域にも延在し、第１のコプレーナ線路の下層グランドを兼ねている。また、第１のグランドパタン30ｂは、第１のコプレーナ線路方向の端部で、面状グランドパタン30ａと接続され、グランドパタン30として一体化している。
さらに、第１のコプレーナ線路の面状グランドパタン30ａと、第１のコプレーナ線路の下層グランドを兼ねる第２のグランドパタン31は、第１のコプレーナ線路の信号伝送方向に沿って所定の間隔で配置された複数の導電性ビア41によって、相互に接続されている。
その上、第２のコプレーナ線路の上層にある第１のグランドパタン30ｂと、第２のコプレーナ線路の面状グランドパタン32と、第２のグランドパタン31は、第２のコプレーナ線路の信号伝送方向に沿って所定の間隔で配置された複数の導電性ビア41（41ｂ）によって、相互に接続されている。
一方、複数の導電性ビア41のうち、第１の信号線路10と第２の信号線路11の接続部近傍における導電性ビア41ａは、背景技術のように、第１のコプレーナ線路の面状グランドパタン30ａと、第２のコプレーナ線路の面状グランドパタン32との間を相互接続することなく、面状グランドパタン32と導電性ビア41aは分かれている。詳しくは、第１の信号線路10と第２の信号線路11の接続部近傍における導電性ビア41ａと、第２のコプレーナ線路の面状グランドパタン32とが、第１の信号線路11と導電性ビア40との接続部付近から第２のコプレーナ線路の延在方向において、所定の幅（誘電体幅）を介して分離されている。
以上のような高周波基板の高周波伝送線路では、第１の信号線路10と導電性ビア40との接続部付近から第２のコプレーナ線路の延在方向において、第１の信号線路10と第２の信号線路11の接続部近傍における導電性ビア41ａと、第２のコプレーナ線路の面状グランドパタン32とが、分離されている。そのため、第１のコプレーナ線路から第２のコプレーナ線路へ信号が伝送されていく際に、第２のコプレーナ線路の上層の第１のグランドパタン30ｂに伝わる高周波電流経路が一つに限定される。つまり、第２のコプレーナ線路への信号伝送時に第１のグランドパタン30ｂに伝わる高周波電流経路は、第１のコプレーナ線路の面状グランドパタン30ａから、異なる層を介さず、直接、第１のグランドパタン30ｂに向かう経路のみとなる。これにより、第１のグランドパタン30ｂに伝わる高周波電流の位相干渉が生じない。その結果、低周波から高周波にかけて劣化していく反射特性を改善することができる。
尚、この効果は、第１の信号線路10と第２の信号線路11の接続部近傍における導電性ビア41ａと、第２のコプレーナ線路の面状グランドパタン32との間が分離されていれば得られるので、分離部分は任意形状でよい。つまり、導電性ビア41ａに対して、第２のコプレーナ線路の面状グランドパタン32の対向辺は図示されているような直線で、且つ、第１のコプレーナ線路および第２のコプレーナ線路の信号伝送方向に垂直である必要はない。
次に、反射特性をさらに良くする追加条件について述べる。但し、以下は第１の信号線路10と第２の信号線路11の接続部近傍における導電性ビア41ａと、第２のコプレーナ線路の面状グランドパタン32とが分離した構成を前提とする。
本実施例では、反射特性をより良くする追加条件として、第１の信号線路10と第２の信号線路11の接続部近傍における導電性ビア41ａと、第２のコプレーナ線路の面状グランドパタン32との間の分離の程度を以下のように規定している。すなわち、その分離幅は０よりも大きく、かつ、第１の信号線路10の接続端近傍における導電性ビア41ａから信号伝送方向に向けた次の導電性ビア41bまでの間隔ｄｘ以下に規定している。
このような条件で本実施例の反射特性の更なる改善を図れる理由について、図３を用いて説明する。図３は、本実施例の高周波伝送線路構造に対する電磁界解析結果を基に、信号線路10，11を伝わる信号線路側高周波電流経路Ｃと、第２のコプレーナ線路の面状グランドパタン32に伝わるグランドパタン側高周波電流経路Ｄを模式的に表したものである。尚、この図の（ａ）、（ｂ）、（ｃ）はそれぞれ図２Ａ、図２Ｂ、図２Ｃに対応し、図中のグランドパタン側高周波電流経路Ｄは、第１のコプレーナ線路の面状グランドパタン30ａから導電性ビア41bを経由して第２のコプレーナ線路の面状グランドパタン32を伝わる様子を示す。この図から分かるように、対向する信号線路とグランドパタンの外周辺にそれぞれ沿った信号線路側高周波電流経路Ｃとグランドパタン側高周波電流経路Ｄとの間には経路長差がある。そして、上記の分離幅を大きくする程、導電性ビア41bと面状グランドパタン32の外周辺の間が縮まるため、図３中のグランドパタン側高周波電流経路Ｄの長さは短くなり、信号線路側高周波電流経路Ｃとグランドパタン側高周波電流経路Ｄとの経路長差も短くなる。よって、分離幅が大きくなる程、つまり電流経路Ｃ，Ｄ間の経路長差が短くなる程、前述した（１）式から分かるように、信号線路側高周波電流経路Ｃとグランドパタン側高周波電流経路Ｄとの位相差を小さくすることができる。
そのため、分離幅の上限を、導電性ビア41aと面状グランドパタン32との間を最大限分離できる導電性ビア41の間隔ｄｘに設定することにより、反射特性を更に改善することができる。
なお、間隔ｄｘは、第１のコプレーナ線路ではなく第２のコプレーナ線路の領域において形成されている導電性ビア41ａ，41b等の配列間隔で規定することになる。また、第２のコプレーナ線路の領域において形成されている導電性ビア41ａ，41b等の配列間隔は、第２のコプレーナ線路で所望の周波数帯域を実現するために決められる値である。
ここで、ビア間隔ｄｘの算出法を述べる。
本願発明者は、第２のコプレーナ線路の面状グランドパタン32の任意の点から最寄りの導電性ビアへの最短距離と誘電体層厚との和が、ある所定値以下になるようにする。こうすることで、周波数増加に伴う面状グランドパタン32上のインピーダンス偏差の増大が抑制され、その結果として、コプレーナ伝送線路の反射特性が広帯域に渡って改善される旨を見いだしている。そこで、この概念に基づいて、ビア間隔ｄｘを規定する式として、式変形も含めて、具体的に以下に記載する。
第２のコプレーナ線路における面状グランドパタン32の外周辺上の任意の点から最寄りのビア外周までの最短距離をＲ、導電性ビア41bの外周から第２の信号線路11側の面状グランドパタン32の外周辺上への最短距離をＬ３、配線層間の誘電体層20ａの厚さをＬ５、第２のコプレーナ線路の実効比誘電率をε２、伝送信号の真空中における波長をλ０とした場合、
Figure 0005397225
を満足するよう、ビア間隔ｄｘを設定している。本実施例では、最も長い最短距離Ｒは、導電性ビア41の直径をφとしたとき、図４により、
Figure 0005397225
と表される。
上記の（２）（３）式より、ビア間隔ｄｘが満たすべき式は、
Figure 0005397225
 となる。
また、上記の分離幅については、以下のように規定することも可能である。すなわち、第１のコプレーナ線路から第２のコプレーナ線路への信号伝送の際に、グランドパタンを伝わる高周波電流と信号線路を伝わる高周波電流との電気的な経路長差（実効比誘電率で換算した電気長差）が大きくずれない条件が望ましいので、ある信号波長λ０（所望の信号帯域の最小波長（最大周波数））において、グランドパタン側と信号線路側の高周波電流の位相が反転しない範囲に分離幅を規定する。
具体的には、図２Ａ，２Ｂ，２Ｅに図示したように、第１のコプレーナ線路に備わった複数の導電性ビア41のうち、導電性ビア40に最も近い導電性ビア41aの外周から、第１の信号線路10側の面状グランドパタン30aの外周辺上への最短距離をＬ１とする。
第２のコプレーナ線路に備わった複数の導電性ビア41のうち、前記導電性ビア41aを除いて、導電性ビア40に最も近い導電性ビア41bの外周から、第２の信号線路11側の面状グランドパタン32の外周辺上への最短距離をＬ３とする。
上記の導電性ビア41bの外周から、第１のコプレーナ線路側の面状グランドパタン32の外周辺上への最短距離をＬ１２とする。
第１のグランドパタン30bと、面状グランドパタン32間の誘電体層厚をＬ５とする。
信号線路10，11を相互接続する導電性ビア40の外周から、第１の信号線路10の外周辺上への最短距離をＬ６とする。
上記の導電性ビア40の外周から、第２の信号線路11の外周辺上への最短距離をＬ７とする。
第１のコプレーナ線路に備わった複数の導電性ビア41のうち、前記導電性ビア41aを除いて、導電性ビア40に最も近い導電性ビア41cの外周から、第１の信号線路10側の面状グランドパタン30ａの外周辺上への最短距離をＬ８とする。
以上のように寸法設定したとき、ある信号波長λ０（所望の信号帯域の最小波長（最大周波数））において、図３に示した２つの電流経路Ｃ，Ｄを通る各高周波電流の位相が反転しない範囲は、
Figure 0005397225
すなわち、
Figure 0005397225
と規定することができる。但し、ε１は第１のコプレーナ線路の実効比誘電率、ε２は第２のコプレーナ線路の実効比誘電率、φは導電性ビア41の直径を表す。
また、導電性ビア41ａと、第２のコプレーナ線路の面状グランドパタン32とが分離した構成となったため、第１のコプレーナ線路側の面状グランドパタン32の外周辺に対して、新たに式（２）を満足する必要がある。
この場合の最も長い距離Ｒは、図２Ｂ、図４より、
Figure 0005397225
式（２）、（６）より、
Figure 0005397225
よって、本実施例では、この式（５）および式（７）を満足するように、第１の信号線路10と第２の信号線路11の接続部近傍における導電性ビア41ａと、第２のコプレーナ線路の面状グランドパタン32との間を分離することが望ましい。
次に、本実施例による反射特性について述べる。
反射特性を検証するにあたって、以下の数値条件とした。誘電体基板20には、比誘電率7.1のLTCC(Low temperature co-fired ceramic)基板からなる3層配線板を用いる。この誘電体基板20の第１及び第２の誘電体層20ａ，20bは同一材料で、各誘電体層厚Ｌ５を250［μｍ］、導体厚を15［μｍ］とする。さらに、第１の信号線路10の信号幅を150［μｍ］、第１の信号線路10と面状グランドパタン30ａのギャップ間隔を66［μｍ］、第２の信号線路11の信号線路幅を100［μｍ］、第２の信号線路11と面状グランドパタン32のギャップ間隔を120［μｍ］、導電性ビア40の直径を100［μｍ］、導電性ビア41の直径φを150［μｍ］、複数の導電性ビア41の信号伝送方向に沿った全てのビア間隔を500［μｍ］とする。また、導電性ビア41aの外周から第１の信号線路10側の面状グランドパタン30ａの外周辺上への最短距離Ｌ１を85［μｍ］とする。導電性ビア41cの外周から第１の信号線路側の面状グランドパタン30aの外周返上への最短距離Ｌ８を144［μｍ］とする。導電性ビア41bの外周から第２の信号線路11側の面状グランドパタン32の外周辺上への最短距離Ｌ３を115［μｍ］とする。
このような数値条件による構成に対し、第１の信号線路10と第２の信号線路11の接続部近傍における導電性ビア41ａの外周から、第２のコプレーナ線路の面状グランドパタン32の外周辺上への最短距離を175[μm]として、導電性ビア41ａと面状グランドパタン32を分離した場合を考える。
この場合、導電性ビア41bの外周から、第１のコプレーナ線路側の第２のコプレーナ線路の面状グランドパタン32の外周辺上への最短距離Ｌ１２は175［μｍ］、導電性ビア40の外周から第１の信号線路10の外周辺上への最短距離Ｌ６は25［μｍ］、導電性ビア40の外周から第２の信号線路11の外周辺上への最短距離Ｌ７は0［μｍ］となる。また、第１のコプレーナ線路の実効比誘電率ε１は3.723、第２のコプレーナ線路の実効比誘電率ε２は7.1である。
以上の数値条件を上記の式（５）に代入すると、その左辺は、
Figure 0005397225
となる。
また、同様に、数値条件を上記の式(７)に代入すると、その左辺は、
Figure 0005397225
となる。
よって、本実施例では、2091［μｍ］＜λ０/2、かつ、1303[μm] ＜λ０/4、すなわち、5212[μm] ＜λ０を満足するように、第１の信号線路10と第２の信号線路11の接続部近傍における導電性ビア41ａと、第２のコプレーナ線路の面状グランドパタン32との間を分離している。
ここで、周波数は次式（８）より導き出すことができる。
ｃ＝ｆ・λ０ すなわち、ｆ＝ｃ／λ０ ・・・（８）
(但し、ｃは光速で3.0×10８ｍ／ｓ、 ｆは周波数 を表す。)
5212［μｍ］＜λ０の関係式において左辺と右辺が等しい場合を考えて、λ０＝5212×10-６とすると、上記式（８）より、ｆ＝58×10９［Ｈｚ］＝58［ＧＨｚ］が算出される。
つまり、175［μｍ］の分離幅の場合、5212［μｍ］＜λ０を満たす周波数範囲は58［ＧＨｚ］未満であり、58［ＧＨｚ］程度まで反射特性を改善できる分離幅を設定していることになる。
尚、第２のコプレーナ線路に形成された複数の導電性ビア41の間隔ｄｘを満たすべき範囲は、前述した式（４）においてφ＝150［μｍ］、Ｌ３＝115［μｍ］、Ｌ５＝250［μｍ］、ε２＝7.1、λ０＝5450［μｍ］（ｆ＝55［ＧＨｚ］）を代入すると、ｄｘ＜556［μｍ］となる。しかし、複数の導電性ビア41の信号伝送方向に沿ったビア間隔ｄｘは500［μｍ］が設計においてリーズナブルな値であるため、実施例の解析では、ｄｘ＝500［μｍ］としている。
また、第１の信号線路10と第２の信号線路11の接続部近傍における導電性ビア41ａと、第２のコプレーナ線路の面状グランドパタン32との間を分離していない比較例と、導電性ビア41ａの外周から、第２のコプレーナ線路の面状グランドパタン32の外周辺上への最短距離を175［μｍ］として、導電性ビア41aと面状グランドパタン32を分離した本実施例とを、上記の数値条件で構成し、入力反射特性の比較を行った。この電磁界解析結果を図５に示す。
この図から分かるように、反射特性が-20dB以下を満たす周波数範囲は低周波域から49［ＧＨｚ］までと、反射特性が-15dB以下を満たす周波数範囲は低周波域から62［ＧＨｚ］までと、広帯域にわたって、本実施例により反射特性の改善効果が得られている。
さらに、図６に、本実施例において、上記の分離幅を変えた場合の電磁界解析結果を示す。この図から分かるように、分離幅が大きい程、広帯域における反射特性の改善効果を奏している。つまり、図６にて反射の程度を表すＳパラメータ｜S_11｜が-15dB以下を満たす周波数範囲は、比較例では低周波域から38［ＧＨｚ］までである。それに対して、導電性ビア41aとグランドパタン50間の分離幅を100［μｍ］とした場合は、比較例と比べて、低周波域から55［ＧＨｚ］までとなり周波数範囲が約17［ＧＨｚ］拡大する。また導電性ビア41aとグランドパタン50間の分離幅が175［μｍ］の場合には、低周波域から62［ＧＨｚ］までとなり、比較例よりも約24［ＧＨｚ］拡大されている。
以上説明した第１の実施例の技術思想は以下の実施例にも反映できるものである。
(第２の実施例)
図７Ａ〜７Ｈは、本発明の第２の実施例による高周波基板の構成を示したものである。詳しく言うと、図７Ａは本実施例の高周波基板の第１配線層を示す平面図、図７Ｂはその第２配線層の平面図、図７Ｃはその第３配線層の平面図である。図７Ｄは図７ＡのＡ-Ａ’における基板断面図、図７Ｅは図７ＡのＢ-Ｂ’における基板断面図、図７Ｆは図６ＡのＣ-Ｃ’における基板断面図、図７Ｇは図７ＡのＤ-Ｄ’における基板断面図、図７Ｈは図６ＡのＥ-Ｅ’における基板断面図である。なお、各図において、図１Ａ〜図１Ｄに示される構成要素と同じ機能部位には同一符号を用いている。
本実施例の高周波基板は２層の誘電体層20ａ，20bを積層してなる誘電体基板20からなる。誘電体基板20の表面（第１配線層）である第１の誘電体層20ａの上面に、第１のコプレーナ線路が形成されている（図７Ａ）。この第１のコプレーナ線路は、第１の信号線路10と、第１の信号線路10と同じ層にこれを挟んで形成された面状グランドパタン30ａとで構成される。さらに、誘電体基板20の内部層（第２配線層）である第２の誘電体層20bの上面に、第２のコプレーナ線路が形成されている（図７Ｂ）。第２のコプレーナ線路は、第２の信号線路11と、第２の信号線路11と同じ層にこれを挟んで形成された面状グランドパタン32とで構成される。尚、第１および第２のコプレーナ線路の面状グランドパタン30ａ，32は、信号線路を挟む両側位置の一方のみに形成されていてもよい。
第１のコプレーナ線路の第１の信号線路10と、これと異なる配線層にある第２のコプレーナ線路の第２の信号線路11とは、各々の線路端にて導電性ビア40にて接続されている。
第２の信号線路11が形成されている層を上下から挟むように、第１配線層と第３配線層（誘電体基板20の裏面）に、第１のグランドパタン30bと、第２のグランドパタン31が形成されている。この第２のグランドパタン31は第１のコプレーナ線路に対向する領域にも延在し、第１のコプレーナ線路の下層グランドを兼ねている。
また、第１のグランドパタン30bは、第１のコプレーナ線路方向の端部で、面状グランドパタン30ａと接続され、グランドパタン30として一体化している。
さらに、第１のコプレーナ線路の面状グランドパタン30ａと、第１のコプレーナ線路の下層グランドを兼ねる第２のグランドパタン31は、第１のコプレーナ線路の信号伝送方向に沿って所定の間隔で配置された複数の導電性ビア41によって、相互に接続されている。
その上、第２のコプレーナ線路の上層にある第１のグランドパタン30bと、第２のコプレーナ線路の面状グランドパタン32と、第２のグランドパタン31は、第２のコプレーナ線路の信号伝送方向に沿った所定の間隔で配置された複数の導電性ビア41（41ｂ）によって、相互に接続されている。
一方、複数の導電性ビア41のうち、第１の信号線路10と第２の信号線路11の接続部近傍における導電性ビア41ａは、背景技術のように、第１のコプレーナ線路の面状グランドパタン30ａと、第２のコプレーナ線路の面状グランドパタン32との間を相互接続することなく、面状グランドパタン32と導電性ビア41aは分かれている。詳しくは、第１の信号線路10と第２の信号線路11の接続部近傍における導電性ビア41ａと、第２のコプレーナ線路の面状グランドパタン32とが、第１の信号線路11と導電性ビア40との接続部付近から第２のコプレーナ線路の延在方向において、所定の幅（誘電体幅）を介して分離されている。
以上の構成は第１の実施例と同じであるが、本実施例では、第１の実施例に対して以下の変更を加えている。すなわち、第１の信号線路10と面状グランドパタン30ａを備える第１のコプレーナ線路に対向する領域で、且つ、第２のコプレーナ線路の面状グランドパタン32と同じ層に、グランドパタン50を備えている。このグランドパタン50は、第１のコプレーナ線路の面状グランドパタン30ａと第２のグランドパタン31の両方に、信号伝送方向に沿って所定の間隔で配設された複数の導電性ビア41により電気的に接続されている。
このグランドパタン50は、背景技術のように第２のコプレーナ線路の面状グランドパタンを兼ねることなく、そのグランドパタン32とは別れている。詳しくは、第１の信号線路10と第２の信号線路11の接続部近傍における導電性ビア41ａと、第１のコプレーナ線路の下層のグランドパタン50とが、第２の信号線路11と導電性ビア40の接続部付近から第１のコプレーナ線路の延在方向において、所定の幅（誘電体幅）を介して分離されている。
以上のような高周波基板の高周波伝送線路では、第１の信号線路10と導電性ビア40との接続部付近から第２のコプレーナ線路の延在方向において、第１の信号線路10と第２の信号線路11の接続部近傍における導電性ビア41ａと、第２のコプレーナ線路の面状グランドパタン32とが、分離されている。
そのため、第１のコプレーナ線路から第２のコプレーナ線路へ信号が伝送されていく際に、第２のコプレーナ線路の上層の第１のグランドパタン30bに伝わる高周波電流経路が一つに限定される。つまり、第２のコプレーナ線路への信号伝送時に第１のグランドパタン30bに伝わる高周波電流経路は、第１のコプレーナ線路の面状グランドパタン30ａから、直接、第１のグランドパタン30bに向かう経路のみとなる。これにより、第１のグランドパタン30bに伝わる高周波電流の位相干渉が生じない。その結果、低周波から高周波にかけて劣化していく反射特性を改善することができる。
さらに、本実施例では、第２の信号線路11と導電性ビア40の接続部付近から第１のコプレーナ線路の延在方向において、第１の信号線路10と第２の信号線路11の接続部近傍における導電性ビア41ａと、第１のコプレーナ線路の下層のグランドパタン50とが、所定の幅（誘電体幅）を介して分離されている。
そのため、仮に第２のコプレーナ線路から第１のコプレーナ線路へ信号を伝送したとしても、第１のコプレーナ線路の下層のグランドパタン50に伝わる高周波電流経路が一つに限定される。つまり、第１のコプレーナ線路への信号伝送時にグランドパタン50に伝わる高周波電流経路は、第２のコプレーナ線路の面状グランドパタン32から導電性ビア41b、第２のコプレーナ線路の第1のグランドパタン30b、第１のコプレーナ線路の面状グランドパタン30ａ、信号伝送方向に沿った導電性ビア41cを順次経由してグランドパタン50に向かう経路のみとなる。これにより、グランドパタン50に伝わる高周波電流の位相干渉が生じない。その結果、低周波から高周波にかけて劣化していく反射特性を改善することができる。
つまり、本実施例によれば、第１のコプレーナ線路と第２のコプレーナ線路の間の信号伝送方向が高周波基板の適用状態に応じて変更されても、良好な反射特性を維持することが可能となる。
尚、このような効果は、第１の信号線路10と導電性ビア40との接続部付近から第２のコプレーナ線路の延在方向において、第１の信号線路10と第２の信号線路11の接続部近傍における導電性ビア41ａと、第２のコプレーナ線路の面状グランドパタン32との間、ならびに、第２の信号線路11と導電性ビア40の接続部付近から第１のコプレーナ線路の延在方向において、第１の信号線路10と第２の信号線路11の接続部近傍における導電性ビア41ａと、第１のコプレーナ線路の下層のグランドパタン50との間が分離されていれば得られるので、これらの分離部分は任意形状でよい。つまり、導電性ビア41ａと、第２のコプレーナ線路の面状グランドパタン32との間、ならびに、導電性ビア41ａと、第１のコプレーナ線路の下層のグランドパタン50との間の分離部分を形成する対向辺は、図示されているような直線で、且つ、第１のコプレーナ線路および第２のコプレーナ線路の信号伝送方向に垂直である必要はない。
次に、反射特性をさらに良くする追加条件について述べる。但し、以下は導電性ビア41ａと、第２のコプレーナ線路の面状グランドパタン32との間、ならびに、導電性ビア41ａと、第１のコプレーナ線路の下層のグランドパタン50との間を一定間隔の幅で分離した構成を前提とする。
本実施例では、反射特性をより良くする追加条件として、導電性ビア41ａと、第２のコプレーナ線路の面状グランドパタン32との間の第１の分離幅、ならびに、導電性ビア41ａと、第１のコプレーナ線路の下層のグランドパタン50との間の第２の分離幅について以下のように規定している。
上記の第１の分離幅の上限は、第２のコプレーナ線路にて形成されている導電性ビア41の間隔（導電性ビア41ａ、41bの配列間隔）に規定され、その理由および、ビア間隔の算出法については第１の実施例で説明したとおりである。
さらに上記の第２の分離幅についても、第１の分離幅の規定方法と同じ考え方を採り、第１のコプレーナ線路にて形成されている導電性ビア41の間隔（導電性ビア41ａ、41ｃの配列間隔）に規定される。つまり、第２の分離幅は０よりも大きく、かつ、第２の信号線路11の接続端近傍における導電性ビア41ａから信号伝送方向に向けた次の導電性ビア41cまでの間隔以下に規定している。また、第１のコプレーナ線路にて形成されている導電性ビア41ａ，41c等の配列間隔は、第１のコプレーナ線路で所望の周波数帯域を実現するために決められる値である。この値については詳述しないが、第１の実施例で説明した算出法と同じ考え方を用いて求めることができる。
また、上記の第１および第２の分離幅については、第１の実施例と同様に、以下のように規定することも可能である。すなわち、あるコプレーナ線路から他のコプレーナ線路への信号伝送の際に、グランドパタンを伝わる高周波電流と信号線路を伝わる高周波電流との電気的な経路長差（実効比誘電率で換算した電気長差）が大きくずれない条件が望ましいので、ある信号波長λ０（所望の信号帯域の最小波長（最大周波数））において、グランドパタン側と信号線路側の高周波電流の位相が反転しない範囲に、第１および第２の分離幅を規定する。この考え方による第１の分離幅の規定方法については第１の実施例に説明したので、ここでは第２の分離幅の規定方法について説明する。
まず、図７Ａ，７Ｂ，７Ｅに図示したように、第1のコプレーナ線路に備わった複数の導電性ビア41のうち、導電性ビア40に最も近い導電性ビア41aの外周から、第１の信号線路10側の面状グランドパタン30の外周辺上への最短距離をＬ１とする。
第２のコプレーナ線路に備わった複数の導電性ビア41のうち、前記導電性ビア41aを除いて、導電性ビア40に最も近い導電性ビア41bの外周から、第２の信号線路11側の面状グランドパタン32の外周辺上への最短距離をＬ３とする。
上記の導電性ビア41bの外周から、第1のコプレーナ線路側の面状グランドパタン32の外周辺上への最短距離をＬ１２とする。
第１のグランドパタン30bと面状グランドパタン32間の誘電体層厚をＬ５とする。
信号線路10，11を相互接続する導電性ビア40の外周から、第１の信号線路10の外周辺上への最短距離をＬ６とする。
上記の導電性ビア40の外周から、第２の信号線路11の外周辺上への最短距離をＬ７とする。
第１のコプレーナ線路に備わった複数の導電性ビア41のうち、前記導電性ビア41aを除いて、導電性ビア40に最も近い導電性ビア41cの外周から、第１の信号線路10側の面状グランドパタン30ａの外周辺上への最短距離をＬ８とする。
上記の導電性ビア41cの外周から、第２のコプレーナ線路側のグランドパタン50の外周辺上への最短距離をＬ９とする。
そして、導電性ビア41ａ，41cの間隔をｄｘとする。
以上のように寸法設定したとき、図８を参照して、ある信号波長λ０（所望の信号帯域の最小波長（最大周波数））において、信号線路11，10を伝わる信号線路側高周波電流経路Ｃと、第２のコプレーナ線路の面状グランドパタン32から導電性ビア41b、第２のコプレーナ線路の第１のグランドパタン30b、第１のコプレーナ線路の面状グランドパタン30ａ、信号伝送方向に沿った導電性ビア41cを順次経由してグランドパタン50を伝わるグランドパタン側高周波電流経路Ｄとを通る各高周波電流の位相が反転しない範囲は、
Figure 0005397225
 すなわち、
Figure 0005397225
と規定することができる。
よって、本実施例では、この式（９）を満足するように、導電性ビア41ａと第１のコプレーナ線路の下層のグランドパタン50との間を分離すること、および、式（７）を満足するように、導電性ビア41aと第２のコプレーナ線路の面状グランドパタン32との間を分離することが望ましい。
次に、本実施例による反射特性について述べる。
反射特性を検証するにあたって、以下の変更点を除いて、第１の実施例と同じ数値条件とした。すなわち、本実施例では第１のコプレーナ線路の下層のグランドパタン50が備えられているため、第１の信号線路幅を130［μｍ］、第１の信号線路10と面状グランドパタン30ａのギャップ間隔を60［μｍ］に変更した。変更に伴い、導電性ビア41cの外周から第１の信号線路側の面状グランドパタン30aの外周返上への最短距離Ｌ８は160［μｍ］となる。
このような数値条件による構成に対し、第１の信号線路10と第２の信号線路11の接続部近傍における導電性ビア41ａの外周から、第２のコプレーナ線路の面状グランドパタン32の外周辺上への最短距離を175［μｍ］として、導電性ビア41aと面状グランドパタン32を分離する。更に、導電性ビア41ａの外周から、第１のコプレーナ線路の下層のグランドパタン50の外周辺上への最短距離を175［μｍ］として、導電性ビア41aとグランドパタン50を分離した場合を考える。この場合、導電性ビア41bの外周から、第１のコプレーナ線路側の第２のコプレーナ線路の面状グランドパタン32の外周辺上への最短距離Ｌ１２は175［μｍ］、導電性ビア40の外周から第１の信号線路10の外周辺上への最短距離Ｌ６は25［μｍ］、導電性ビア40の外周から第２の信号線路11の外周辺上への最短距離Ｌ７は0［μｍ］となる。さらに、導電性ビア41cの外周から第２のコプレーナ線路側のグランドパタン50の外周辺上への最短距離Ｌ９は175［μｍ］となる。また、第１のコプレーナ線路の実効比誘電率ε１は3.767、第２のコプレーナ線路の実効比誘電率ε２は7.1である。
このような数値条件を、第１の実施例で説明した式（７）に代入すると、その左辺は、
Figure 0005397225
となる。
よって、本実施例では、1303［μｍ］＜λ０/4を満足するように、導電性ビア41aと第２配線層にある面状グランドパタン32とを分離している。1303［μｍ］＜λ０/4の関係式において左辺と右辺が等しい場合を考えて、λ０＝4×1303×10-６とすると、第１の実施例で説明した式（８）より、ｆ＝58×10９［Ｈｚ］＝58［ＧＨｚ］が算出される。つまり、上記第１の分離幅が175［μｍ］である場合、5212［μｍ］＜λ０を満たす周波数範囲は58［ＧＨｚ］未満であり、58［ＧＨｚ］程度まで反射特性を改善できる第１の分離幅を設定していることになる。
さらに、上記のような数値条件を、第２の分離幅を規定する上記の式（９）に代入すると、その左辺は、
Figure 0005397225
となる。
よって、本実施例では、4199［μｍ］＜λ０/2を満足するように、導電性ビア41aと第２配線層にある面状グランドパタン32、および、導電性ビア41aとグランドパタン50を分離している。4199［μｍ］＜λ０/2の関係式において左辺と右辺が等しい場合を考えて、λ０＝2×4199×10-６とすると、上記式（８）より、ｆ＝36×10９［Ｈｚ］＝36［ＧＨｚ］が算出される。つまり、上記第1の分離幅が175[μｍ] かつ第２の分離幅が175［μｍ］である場合、4056［μｍ］＜λ０/2を満たす周波数範囲は36［ＧＨｚ］未満であり、36［ＧＨｚ］程度まで反射特性を改善できる第２の分離幅を設定していることになる。
また、第１のコプレーナ線路の面状グランドパタン30ａと第２のコプレーナ線路の上層の第1のグランドパタン30bとが分離されていない上記第１の実施例で説明した比較例と、本実施例とを、上記の数値条件で構成し、入力反射特性の比較を行った。比較する本実施例は、前述したように175［μｍ］のスリット状の分離幅で、導電性ビア41aとグランドパタン32間、および、導電性ビア41aとグランドパタン50間を分離したものとした。
この電磁界解析結果を図９に示す。この図から分かるように、反射特性が-20dB以下を満たす周波数範囲は低周波域から43［ＧＨｚ］までと、反射特性が-15dB以下を満たす周波数範囲は低周波域から65［ＧＨｚ］までと、広帯域にわたって、本実施例により反射特性の改善効果が得られている。
さらに、図１０に、本実施例において、導電性ビア41aとグランドパタン50間の分離幅を変えた場合の電磁界解析結果を示す。この図から分かるように、分離幅が大きい程、広帯域における反射特性の改善効果を奏している。
つまり、図９にて反射の程度を表すＳパラメータ｜S_11｜が-20dB以下を満たす周波数範囲は、比較例では低周波域から約20［ＧＨｚ］までである。それに対して、導電性ビア41aとグランドパタン50間の分離幅を100［μｍ］とした場合は、比較例と比べて、低周波域から約42［ＧＨｚ］までとなり周波数範囲が約22［ＧＨｚ］拡大する。また導電性ビア41aとグランドパタン50間の分離幅が175［μｍ］の場合には、低周波域から約44［ＧＨｚ］までとなり、比較例よりも24［ＧＨｚ］拡大されている。
(その他の実施の形態)
上記の各実施例では、異なる層間を接続する手段として導電性ビアを用いているが、その限りではなく、スルーホール等のように、導電性を有する電気的な接続手段であれば適用可能である。また、３層配線板の場合について説明したが、３層以上の多層配線板についても適用可能あり、また、第１の信号線路10およびグランドパタン30ａ，30bが誘電体基板20の内部にある構成においても適用可能である。
また、各実施例を示す図において、第１の信号線路10と第２の信号線路11は直線上でなくても、多少ずれていても構わない。また、この場合、導電性ビア41ａと第２のコプレーナ線路の面状グランドパタン32との間の分離幅を規定する対向辺や、第１のコプレーナ線路の下層のグランドパタン50との間の分離幅を規定する対向辺については、必ずしも信号伝送方向に垂直に形成されていなくてもよい。
また、その他の実施例の高周波基板は、第１のコプレーナ線路と、該第１のコプレーナ線路とは異なる層に形成された第２のコプレーナ線路とを有し、第１のコプレーナ線路と第２のコプレーナ線路とが各々の線路端にて接続された基板である。この高周波基板において、第１のコプレーナ線路と第２のコプレーナ線路の線路端の接続部近傍において第１のコプレーナ線路の面状グランドパタンから、該面状グランドパタンと同じ層のグランドパタンに伝わる高周波電流の経路が一つであることを特徴とする。
このような発明の高周波基板は、誘電体基板の内部または表面に形成された上記第１のコプレーナ線路と、これとは異なる配線層に形成された上記第２のコプレーナ線路と、これらに備わる信号線路同士を各々の線路端にて接続する第１の導電性ビアとを備える。
上記第１のコプレーナ線路は、誘電体基板の内部または表面に形成された第１の信号線路、および該第１の信号線路と同じ配線層において第１の信号線路の周りにこれと同一面上に配置された第１のグランドパタンを備える。上記第２のコプレーナ線路は、上記第１のグランドパタンと、第１の信号線路とは異なる配線層に形成された第２の信号線路、および該第２の信号線路と同じ配線層において第２の信号線路を挟む両側位置の少なくとも一方に形成された面状グランドパタンを備える。さらに、第２のコプレーナ線路が形成されている層に対して、第１のグランドパタンとは反対側の配線層に、第２のグランドパタンが形成されている。
そして、第１および第２のコプレーナ線路を通る信号伝送方向に沿って所定の間隔で複数の第２の導電性ビアが配設され、これらの中には、第１のコプレーナ線路の第１のグランドパタンと第２のグランドパタンを接続するとともに第１の導電性ビアに最も近接する導電性ビアａや、第１のグランドパタンと第２のコプレーナ線路の面状グランドパタンを接続する導電性ビアｂや、第１のコプレーナ線路の第１のグランドパタンと第２のグランドパタンを接続する導電性ビアｃ等が含まれている。
このような発明では、第１のコプレーナ線路から第２のコプレーナ線路へ信号が伝送されていく際に、第２のコプレーナ線路の上層の第１のグランドパタンに伝わる高周波電流経路が一つに限定される。つまり、第２のコプレーナ線路への信号伝送時に第１のグランドパタンに伝わる高周波電流経路は、第１のコプレーナ線路を挟む両側に位置する第１のグランドパタンから、異なる層を介さず、直接、第２のコプレーナ線路の上層の第１のグランドパタンに向かう経路のみとなる。
これにより、第１のグランドパタンに伝わる高周波電流の位相干渉が抑制されるので、低周波から高周波にかけて劣化していく反射特性を改善することができる。
さらに、第２のコプレーナ線路の面状グランドパタンに伝わる高周波電流の位相と信号線路を伝わる高周波電流の位相の差、すなわち、波長に換算した電気長差を小さくすることにより、低周波から高周波にかけて劣化していく反射特性をより一層改善することができる。
また、各実施例に基づく本発明の高周波基板は、例えば携帯電話装置、ＰＤＡ（Personal Digital Assistant）端末およびその他多くの電子機器に組み込まれる高周波モジュールの基板として適用することができる。
例えば、高周波モジュールは、図１１および図１２に示すように、誘電体基板20に窪みを設けて、クロック信号により動作する電子装置であるＬＳＩチップ60を収容し、誘電体基板20の表面に形成された第１のコプレーナ線路の第１の信号線路10とボンディングワイヤー70によって電気接続した後、蓋80でＬＳＩチップ60を覆うことで得られる。但し、図１１は、ＬＳＩチップ60に接続された第１のコプレーナ線路の第１の信号線路10を、これと同じ誘電体基板20の表面に形成された別の第１のコプレーナ線路の第１の信号線路10に、誘電体基板20の内部に形成された第２のコプレーナ線路の第２の信号線路11を介して接続した構造を示している。また、図１２は、ＬＳＩチップ60に接続された第１のコプレーナ線路の第１の信号線路10を、誘電体基板20の裏面に形成された別の第１のコプレーナ線路の第１の信号線路10に、誘電体基板20の内部に形成された第２のコプレーナ線路の第２の信号線路11を介して接続した構造を示している。
いずれの構造においても、導電性ビア40で接続された第１のコプレーナ線路から第２のコプレーナ線路への配線方向において、導電性ビア41a（不図示）が、これと第２のコプレーナ線路の面状グランドパタン32または第1のコプレーナ線路の下層のグランドパタン50から分離されていることを特徴とする。尚、図１１および図１２に示される形態ではＬＳＩチップ60を高周波基板に埋め込んでいるが、本発明の高周波モジュールはこれらの形態に限定されない。したがって、用途に応じて、ＬＳＩチップを配線基板にフリップチップ接続方式やワイヤーボンディング方式等で表面実装してもよい。また、蓋80を使用しないで、モールド樹脂でＬＳＩチップ60を封止する形態でも構わない。
以上のように本発明の高周波基板および、これを用いた高周波モジュールについて幾つかの実施例を示して説明したが、本願発明はこれらの実施例に限定されるものではなく、その技術思想を逸脱しない範囲で種々変更して実施することが可能であることは言うまでもない。
この出願は、2007年１０月２５日に出願された日本出願特願2007-2７７６８６を基礎とする優先権を主張し、その開示の全てをここに取り込む。

Claims (9)

  1. 誘電体基板と、
    該誘電体基板の内部または表面に形成された第１の信号線路と、該第１の信号線路と同じ配線層において該第１の信号線路を挟む両側位置の少なくとも一方に形成された第１の面状グランドパタンとを備える第１のコプレーナ線路と、
    前記誘電体基板において前記第１の信号線路とは異なる配線層に形成された第２の信号線路と、該第２の信号線路と同じ配線層において該第２の信号線路を挟む両側位置の少なくとも一方に形成された第２の面状グランドパタンと、前記第１の信号線路と同じ配線層における前記第１の面状グランドパタン以外の所に形成された第１のグランドパタンとを備える第２のコプレーナ線路と、を有し、
    前記第１の信号線路と前記第２の信号線路が線路端どうしで接続され、前記第１の面状グランドパタンの、該第１の信号線路の線路端側の端部に前記第１のグランドパタンの前記第１のコプレーナ線路側の端部が接続されて一体化している、高周波基板において、
    前記第２の面状グランドパタンの、前記第２の信号線路の前記線路端側の端部は、前記第２の信号線路の前記線路端を挟む両側位置から該第２の信号線路の延在方向に離れて位置しており、前記第２の面状グランドパタンの全部が、前記第１の面状グランドパタンの領域を前記第２の信号線路と同じ配線層に対して垂直に投影した際の該第１の面状グランドパタンの投影領域とは重ならない所に形成されていることを特徴とする高周波基板。
  2. 誘電体基板と、
    該誘電体基板の内部または表面に形成された第１の信号線路と、該第１の信号線路と同じ配線層において該第１の信号線路を挟む両側位置の少なくとも一方に沿って形成された第１の面状グランドパタンとを備える第１のコプレーナ線路と、
    前記誘電体基板において前記第１の信号線路とは異なる配線層に形成された第２の信号線路と、該第２の信号線路と同じ配線層において該第２の信号線路を挟む両側位置の少なくとも一方に形成された第２の面状グランドパタンと、前記第１の信号線路と同じ配線層における前記第１の面状グランドパタン以外の所に形成された第１のグランドパタンとを備える第２のコプレーナ線路と、を有し、
    前記第１のコプレーナ線路から前記第２のコプレーナ線路へ信号を伝送するよう前記第１の信号線路と前記第２の信号線路が線路端どうしで接続され、前記第１の面状グランドパタンの、該第１の信号線路の線路端側の端部に前記第１のグランドパタンの前記第１のコプレーナ線路側の端部が接続されて一体化している、高周波基板において、
    前記第２の面状グランドパタンの、前記第２の信号線路の前記線路端側の端部は、前記第２の信号線路の前記線路端を挟む両側位置から該第２の信号線路の延在方向に離れて位置しており、
    前記第１のコプレーナ線路から前記第２のコプレーナ線路へ信号が伝送されていく際に前記第１の面状グランドパタンから前記第１のグランドパタンに伝わる高周波電流の経路が、前記第１の面状グランドパタンの、前記第１の信号線路の前記線路端側の端部と前記第１のグランドパタンの前記第１のコプレーナ線路側の端部での接続を介してのみとなる箇所を含むことを特徴とする高周波基板。
  3. 前記第１の信号線路と前記第２の信号線路を各々の線路端にて接続する第１の導電性ビアと、
    前記第２のコプレーナ線路が形成されている配線層に対し、前記第１のグランドパタンの層とは反対側の配線層に形成された第２のグランドパタンと、
    前記第１および第２のコプレーナ線路を通る信号伝送方向に沿って所定の間隔で配設された複数の第２の導電性ビアであり、その中に、前記第１の面状グランドパタンと前記第２のグランドパタンを接続する導電性ビアの中で最も第１の導電性ビアに近い導電性ビアａ、前記第１のグランドパタンと前記第２の面状グランドパタンを接続する導電性ビアｂ、および前記第１の面状グランドパタンと前記第２のグランドパタンを接続する導電性ビアｃを含む第２の導電性ビアと、を有し、
    前記第１の信号線路と前記第１の導電性ビアとの接続部付近から前記第２のコプレーナ線路の延在方向にかけて、前記第２の面状グランドパタンが、前記導電性ビアａから分離している、請求項１または２に記載の高周波基板。
  4. 分離している前記第２の面状グランドパタンと前記導電性ビアａの外周との最小距離は、前記第２のコプレーナ線路にて設定される前記第２の導電性ビア同士の間隔以下である、請求項３に記載の高周波基板。
  5. 請求項３に記載の高周波基板であって、
    前記第１のコプレーナ線路に備わる複数の前記第２の導電性ビアのうちの、前記第１の信号線路と前記第２の信号線路を各々の線路端にて接続する前記第１の導電性ビアに最も近い前記導電性ビアａの外周から、前記第１の面状グランドパタンの前記第１の信号線路側の外周辺への最短距離をＬ１、
    前記第２のコプレーナ線路に備わる複数の前記第２の導電性ビアのうちの、前記導電性ビアａを除いて、前記第１の導電性ビアに最も近い前記導電性ビアｂの外周から、前記第２の面状グランドパタンの前記第２の信号線路側の外周辺への最短距離をＬ３、
    前記第１のグランドパタンと前記第２の面状グランドパタンの間の誘電体層厚をＬ５、
    前記第１の導電性ビアの外周から、前記第１の信号線路の外周辺への最短距離をＬ６、
    前記第１の導電性ビアの外周から、前記第２の信号線路の外周辺への最短距離をＬ７、
    前記第１のコプレーナ線路に備わる複数の前記第２の導電性ビアのうちの、前記導電性ビアａを除いて、前記第１の導電性ビアに最も近い前記導電性ビアｃの外周から、前記第１の面状グランドパタンの前記第１の信号線路側の外周辺への最短距離をＬ８、
    前記導電性ビアｂの外周から、前記第２の面状グランドパタンの前記第１のコプレーナ線路側の外周辺への最短距離をＬ１２、
    前記第１のコプレーナ線路の実効比誘電率をε１、
    前記第２のコプレーナ線路の実効比誘電率をε２、
    前記第２の導電性ビアの直径をφ、
    伝送する信号帯域における真空中での最小波長をλ０としたとき、次の関係式
    Figure 0005397225
    および、
    式
    Figure 0005397225
    を満足するように、前記第２の面状グランドパタンと、前記導電性ビアａとの間を分離している、請求項３に記載の高周波基板。
  6. 前記第２のコプレーナ線路と同じ配線層の、前記第１のコプレーナ線路が形成されている領域と対向する領域に形成され、かつ、前記第１の面状グランドパタンと前記第２のグランドパタンの両方に前記第２の導電性ビアにより電気的に接続された第３のグランドパタンをさらに備え、
    前記第２の信号線路と前記第１の導電性ビアとの接続部付近から前記第１のコプレーナ線路の延在方向において、前記第３のグランドパタンが、前記導電性ビアａから分離している、請求項３から５のいずれか１項に記載の高周波基板。
  7. 分離されている前記第３のグランドパタンと前記導電性ビアａの外周との最小距離が、前記第１のコプレーナ線路にて設定される前記第２の導電性ビアの間隔以下である、請求項６に記載の高周波基板。
  8. 請求項６または７に記載の高周波基板であって、
    前記導電性ビアｃの外周から、前記第３のグランドパタンの前記第２のコプレーナ線路側の外周辺への最短距離をＬ９、
    伝送する信号帯域における真空中での最小波長をλ０としたとき、次の関係式
    Figure 0005397225
    を満足するように、前記第３のグランドパタンと前記導電性ビアａとの間、および、前記第２の面状グランドパタンと前記導電性ビアａとの間を分離している、請求項７または８に記載の高周波基板。
  9. 請求項１から８のいずれか１項に記載の高周波基板に半導体集積回路チップが実装された高周波モジュール。
JP2009538003A 2007-10-25 2008-09-10 高周波基板および、これを用いた高周波モジュール Active JP5397225B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009538003A JP5397225B2 (ja) 2007-10-25 2008-09-10 高周波基板および、これを用いた高周波モジュール

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2007277686 2007-10-25
JP2007277686 2007-10-25
JP2009538003A JP5397225B2 (ja) 2007-10-25 2008-09-10 高周波基板および、これを用いた高周波モジュール
PCT/JP2008/066347 WO2009054201A1 (ja) 2007-10-25 2008-09-10 高周波基板および、これを用いた高周波モジュール

Publications (2)

Publication Number Publication Date
JPWO2009054201A1 JPWO2009054201A1 (ja) 2011-03-03
JP5397225B2 true JP5397225B2 (ja) 2014-01-22

Family

ID=40579308

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009538003A Active JP5397225B2 (ja) 2007-10-25 2008-09-10 高周波基板および、これを用いた高周波モジュール

Country Status (3)

Country Link
US (1) US20100254094A1 (ja)
JP (1) JP5397225B2 (ja)
WO (1) WO2009054201A1 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8451176B2 (en) * 2009-06-11 2013-05-28 Honeywell International Inc. Method for achieving intrinsic safety compliance in wireless devices using isolated overlapping grounds and related apparatus
JP5992825B2 (ja) * 2012-12-29 2016-09-14 京セラ株式会社 配線基板
JP6247353B2 (ja) * 2016-07-25 2017-12-13 京セラ株式会社 配線基板の製造方法
US11289814B2 (en) 2017-11-10 2022-03-29 Raytheon Company Spiral antenna and related fabrication techniques
CN111567148B (zh) 2017-11-10 2023-07-28 雷神公司 射频电路中的增材制造技术（amt）法拉第边界
US20190150296A1 (en) * 2017-11-10 2019-05-16 Raytheon Company Additive manufacturing technology microwave vertical launch
CN111788737B (zh) * 2017-11-10 2022-11-15 雷神公司 毫米波传输线架构
EP4235951A3 (en) 2017-11-10 2023-09-06 Raytheon Company Additive manufacturing technology (amt) low profile radiator
KR102443287B1 (ko) 2018-02-28 2022-09-19 레이던 컴퍼니 스냅-rf 상호연결
TWI805700B (zh) 2018-02-28 2023-06-21 美商雷神公司 製造功率分配器電路之方法及訊號分配器
JP2020088255A (ja) * 2018-11-29 2020-06-04 京セラ株式会社 配線基板
WO2023133750A1 (en) * 2022-01-13 2023-07-20 Commscope Technologies Llc Ultra wideband board-to-board transitions for stripline rf transmisison lines

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000100993A (ja) * 1998-09-24 2000-04-07 Sumitomo Metal Ind Ltd 高周波回路基板
JP2001298306A (ja) * 2000-04-14 2001-10-26 Sumitomo Metal Electronics Devices Inc 高周波伝送線路基板、及び高周波パッケージ
JP2004064174A (ja) * 2002-07-25 2004-02-26 Kyocera Corp 高周波用配線基板

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5057798A (en) * 1990-06-22 1991-10-15 Hughes Aircraft Company Space-saving two-sided microwave circuitry for hybrid circuits
SE9502326D0 (sv) * 1995-06-27 1995-06-27 Sivers Ima Ab Mikrovågskrets, sådan krets av kapslat utförande, samt användning av mikrovågskretsen i ett kretsarrangemang
JP2002185201A (ja) * 2000-12-08 2002-06-28 Kyocera Corp 高周波用配線基板
JP4462782B2 (ja) * 2001-04-26 2010-05-12 京セラ株式会社 高周波用配線基板

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000100993A (ja) * 1998-09-24 2000-04-07 Sumitomo Metal Ind Ltd 高周波回路基板
JP2001298306A (ja) * 2000-04-14 2001-10-26 Sumitomo Metal Electronics Devices Inc 高周波伝送線路基板、及び高周波パッケージ
JP2004064174A (ja) * 2002-07-25 2004-02-26 Kyocera Corp 高周波用配線基板

Also Published As

Publication number Publication date
WO2009054201A1 (ja) 2009-04-30
US20100254094A1 (en) 2010-10-07
JPWO2009054201A1 (ja) 2011-03-03

Similar Documents

Publication Publication Date Title
JP5397225B2 (ja) 高周波基板および、これを用いた高周波モジュール
KR100949224B1 (ko) 필터 회로 장치 및 그 제조 방법
KR100725363B1 (ko) 회로 기판 및 그 제조 방법
US20070063782A1 (en) Differential transmission line
JP5725031B2 (ja) 構造体及び配線基板
US9214715B2 (en) Hybrid coupler device having plural transmission line structures with unwound-rewound geometry
US20060285273A1 (en) Composite distributed dielectric structure
JP2006074014A (ja) 多層プリント基板、及びマイクロストリップラインのインピーダンス管理方法
JP2010506387A (ja) 高周波適合性ラインを有する基板
CN110970695B (zh) 带通滤波器
JP7473437B2 (ja) 電子部品
US20080211604A1 (en) High frequency circuit board converting a transmission mode for mounting a semiconductor device
JP5445134B2 (ja) 高周波基板および、これを用いた高周波モジュール
JP4198912B2 (ja) 対称ストリップラインと非対称ストリップラインの間の遷移構造
US20120098615A1 (en) Broadband non-coplanar feedthrough
JP2014003090A (ja) 回路基板
US20090267713A1 (en) High-frequency transmission line
JP5713001B2 (ja) 高周波伝送線路及び回路基板
JP2006042098A (ja) 高周波用配線基板
JP2008219476A (ja) 伝送線路変換部並びにこれを有する高周波回路及び高周波モジュール
US20140209367A1 (en) Wiring board
JP4526713B2 (ja) 高周波回路
JP4377725B2 (ja) 高周波用配線基板
JP4328296B2 (ja) 積層ストリップラインフィルタ
JP3929934B2 (ja) 導波管／ストリップ線路変換器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110812

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130709

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130816

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130924

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131007

R150 Certificate of patent or registration of utility model

Ref document number: 5397225

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150