JP5445134B2 - 高周波基板および、これを用いた高周波モジュール - Google Patents

高周波基板および、これを用いた高周波モジュール Download PDF

Info

Publication number
JP5445134B2
JP5445134B2 JP2009533089A JP2009533089A JP5445134B2 JP 5445134 B2 JP5445134 B2 JP 5445134B2 JP 2009533089 A JP2009533089 A JP 2009533089A JP 2009533089 A JP2009533089 A JP 2009533089A JP 5445134 B2 JP5445134 B2 JP 5445134B2
Authority
JP
Japan
Prior art keywords
ground pattern
line
signal line
coplanar
coplanar line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009533089A
Other languages
English (en)
Other versions
JPWO2009037918A1 (ja
Inventor
理覚 大平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2009533089A priority Critical patent/JP5445134B2/ja
Publication of JPWO2009037918A1 publication Critical patent/JPWO2009037918A1/ja
Application granted granted Critical
Publication of JP5445134B2 publication Critical patent/JP5445134B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0219Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01PWAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00Auxiliary devices
    • H01P1/04Fixed joints
    • H01P1/047Strip line joints
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01PWAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00Waveguides; Transmission lines of the waveguide type
    • H01P3/02Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
    • H01P3/08Microstrips; Strip lines
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0237High frequency adaptations
    • H05K1/025Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H05K1/0253Impedance adaptations of transmission lines by special lay-out of power planes, e.g. providing openings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64Impedance arrangements
    • H01L2223/66High-frequency adaptations
    • H01L2223/6605High-frequency electrical connections
    • H01L2223/6616Vertical connections, e.g. vias
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64Impedance arrangements
    • H01L2223/66High-frequency adaptations
    • H01L2223/6605High-frequency electrical connections
    • H01L2223/6627Waveguides, e.g. microstrip line, strip line, coplanar line
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/58Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64Impedance arrangements
    • H01L23/66High-frequency adaptations
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01019Potassium [K]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701Low temperature co-fired ceramic [LTCC]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1517Multilayer substrate
    • H01L2924/15192Resurf arrangement of the internal vias
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1532Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15323Connection portion the connection portion being formed on the die mounting surface of the substrate being a land array, e.g. LGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16195Flat cap [not enclosing an internal cavity]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901Structure
    • H01L2924/1903Structure including wave guides
    • H01L2924/19033Structure including wave guides being a coplanar line type
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3011Impedance
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0296Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298Multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07Electric details
    • H05K2201/0707Shielding
    • H05K2201/0715Shielding provided by an outer layer of PCB
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/0929Conductive planes
    • H05K2201/093Layout of power planes, ground planes or power supply conductors, e.g. having special clearance holes therein
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/0929Conductive planes
    • H05K2201/09363Conductive planes wherein only contours around conductors are removed for insulation
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09618Via fence, i.e. one-dimensional array of vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09663Divided layout, i.e. conductors divided in two or more parts

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)
  • Waveguide Connection Structure (AREA)
  • Waveguides (AREA)

Description

本発明は、高周波伝送線路が形成された高周波基板に関し、特に、基板の異なる層に形成された高周波伝送線路間の相互接続に関する。
高周波半導体素子用パッケージや回路素子実装用配線基板等に用いられている高周波伝送線路においては、電子部品の実装位置により、誘電体基板の表面に形成された表層線路と、誘電体基板の内部に形成された内層線路を相互に接続する場合が多々ある。
誘電体基板の表面に形成される表層線路としてはマイクロストリップ線路やコプレーナ線路が代表的である。また、誘電体基板の内部に形成される内層線路としてはストリップ線路およびコプレーナ線路が代表的に用いられている。そして、表層線路と内層線路間の相互接続は、導電性のあるビアやスルーホール等により接続されている。
例えば、特開2003-133472号公報(以下、特許文献1と称す)に記載されている高周波基板は、図1A〜図1Dに示すような高周波伝送線路を有する。なお、図1Aはこの高周波基板の全体斜視図、図1Bはこの高周波基板の第2の誘電体層部分の斜視図、図1Cはこの高周波基板の裏面導体パタンの上面図である。図1Dは、図1Aに示す高周波基板の、伝送信号方向に沿ったX−X断面図を示している。
これらの図により示される高周波基板は2層の誘電体層20a,20bを積層してなる誘電体基板20からなる。そして、異なる層に高周波伝送線路が形成されている。
第1の高周波伝送線路は、誘電体基板20の表面である第1の誘電体層20aの上面上に形成された第1の信号線路10と、この信号線路10の周りにこれと同一面上に配置された第1のグランドパタン30と、第2の誘電体層20bの上面に形成された第2のグランドパタン32とから構成されている。一方、第2の高周波伝送線路は、上記第1のグランドパタン30と、誘電体基板20の裏面である第2の誘電体層20bの下面に形成された第3のグランドパタン31と、これらの間に配置され第2の誘電体層20bの上面上に形成された第2の信号線路11と、この信号線路11の周りにこれと同一面上に配置された第2のグランドパタン32とから構成されている。
第1の高周波伝送線路の第1の信号線路10の端部と、第2の高周波伝送線路の第2の信号線路11の端部とは、導電性のあるビア40により接続されている。さらに、第1のグランドパタン30、第2のグランドパタン32、および第3のグランドパタン31は、第1の信号線路10および第2の信号線路11の信号伝送方向に沿って配置される複数の導電性ビア41によって電気的に接続されている。
ところで、第1の高周波伝送線路と第2の高周波伝送線路のように、異なった線路構造同士を接続する場合、接続部付近では、不整合が生じやすく、その結果として、高周波信号になるほど信号反射が生じやすい。
そのため、例えば特開2004-320109号公報(以下、特許文献2と称す)のように、上記第1の高周波伝送線路を構成する第1の信号線路10に相当する信号線路の端部幅、すなわち、導電性ビア40との接続部近傍の幅を変えることによって、インピーダンス不整合を抑制し、信号反射を低減する方法が提案されている。
[特許文献1]特開2003-133472号公報(図5)
[特許文献2]特開2004-320109号公報(図1、段落[0095])
以上のように、図1A〜図1Dにより示される構成において信号線路が異なった層に形成されている異種線路を接続する場合、信号線路間を接続する導電性ビア付近の信号線路幅を変えることにより、信号通過特性(反射特性とも呼ぶ。)を改善していた。しかしながら、この従来技術では、伝送信号が低周波から高周波になればなるほど信号通過特性(反射特性とも呼ぶ。)が劣化していく問題を解決できないことが分かった。
その理由について、図1Dを参照して説明する。
図1A〜図1Dにより示される構成では、第1の高周波伝送線路から第2の高周波伝送線路へ信号が伝送されていく際に、第1の高周波伝送線路の第1の信号線路10と第1のグランドパタン30を伝わってきた高周波電流のうちの信号線路側の電流は、第2の高周波伝送線路の第2の信号線路11に沿って流れる。ところが、そのグランドパタン側の電流は、第2の高周波伝送線路の第2のグランドパタン32を流れるだけでなく、第1のグランドパタン30にも2つの経路で伝わる。すなわち、図1Dに図示するように、第1のグランドパタン30のみを伝わる経路Aと、第1のグランドパタン30から導電性ビア41a、第2のグランドパタン32、信号伝送方向に沿った次の導電性ビア41bを順次経由して再び第1のグランドパタン30に戻ってくる経路Bとで伝わる。
ここで、2つの物理的な経路長を各々L1,L2、経路長差L1−L2をΔL、伝送信号の真空中における波長をλ0、各々の経路の波数を同一のk、各々の経路における実効比誘電率を同一のεとした場合を考えると、2つの経路A,B間の位相差は、
Figure 0005445134
と表され、ΔL/λ0に比例する。
そのため、物理的な経路長差ΔLが一定であったとしても、伝送信号が低周波から高周波になるほど、すなわち、波長λ0が短くなるほど、経路間位相差が大きくなり、位相干渉を引き起こしやすくなる。
つまり、特許文献2に教示された方法をとっても、図1A〜図1Dにより示される構成の場合は、第1の高周波伝送線路から第2の高周波伝送線路への伝送信号が高周波になればなるほど反射特性を改善できないことが分かった。
本発明の目的は、上記背景技術が有する問題を解決することにある。その目的の一例は、異なった層に形成され相互に接続されている高周波異種線路を備える高周波基板において、低周波域から高周波域にわたって反射特性を改善できる構造を提供することにある。
本発明の高周波基板は、第1のコプレーナ線路と前記第2のコプレーナ線路が接続されている高周波基板に係るものであり、その一つの態様は次のとおりである。第1のコプレーナ線路は、第1の信号線路と、該第1の信号線路と同じ配線層に形成された第1の面状グランドパタンを備える線路である。第2のコプレーナ線路は、第1の信号線路とは異なる配線層に形成された第2の信号線路と、該第2の信号線路と同じ配線層に形成された第2の面状グランドパタンを備える線路である。そして、第1の信号線路と同じ配線層に在って第1の面状グランドパタンとは異なる位置に第1のグランドパタンが形成されている。この高周波基板において、少なくとも、前記第1の信号線路と前記第2の信号線路の端部どうしの接続部から前記第2の信号線路に沿った領域で、前記第1のグランドパタンと前記第1の面状グランドパタンが前記同一配線層において互いに電気的に接続されないように分離されていることが本発明の特徴である。
さらに本発明の別の態様では、第1の信号線路と第2の信号線路どうしが各々の線路端にて第1の導電性ビアにより接続されている。そして、第1および第2のコプレーナ線路を通る信号伝送方向に沿って所定の間隔で複数の第2の導電性ビアが配設され、これらの中には、第1のコプレーナ線路の面状グランドパタンと第2のコプレーナ線路の面状グランドパタンを接続する導電性ビアaや、第1のグランドパタンと第2のコプレーナ線路の面状グランドパタンを接続する導電性ビアbや、第1のコプレーナ線路の面状グランドパタンと第2のグランドパタンを接続する導電性ビアc等が含まれている。
特許文献1に開示される高周波基板の全体斜視図。 図1Aの高周波基板の第2の誘電体層部分の斜視図。 図1Aの高周波基板の裏面導体パタンの上面図。 図1Aに示す高周波基板の、伝送信号方向に沿ったX−X断面図。 第1の実施例の高周波基板の第1配線層を示す平面図。 第1の実施例の高周波基板の第2配線層を示す平面図。 第1の実施例の高周波基板の第3配線層を示す平面図。 図2AのA-A’における高周波基板の断面図。 図2AのB-B’における高周波基板の断面図。 図2AのC-C’における高周波基板の断面図。 図2AのD-D’における高周波基板の断面図。 図2AのE-E’における高周波基板の断面図。 第1の実施例の高周波伝送線路構造に対する電磁界解析結果を基に、信号線路側高周波電流経路とグランドパタン側高周波電流経路を模式的に表した図。 第1の実施例の高周波伝送線路構造において信号伝送方向に沿って配置された導電性ビアの間隔範囲を説明するための図である。 比較例と第1の実施例の入力反射特性の比較を行った電磁界解析結果を示す図。 第1の実施例にて分離幅を変えて入力反射特性の比較を行った電磁界解析結果を示す図。 第2の実施例の高周波基板の第1配線層を示す平面図。 第2の実施例の高周波基板の第2配線層を示す平面図。 第2の実施例の高周波基板の第3配線層を示す平面図。 図7AのA-A’における高周波基板の断面図。 図7AのB-B’ における高周波基板の断面図。 図7AのC-C’ における高周波基板の断面図。 図7AのD-D’ における高周波基板の断面図。 図7AのE-E’ における高周波基板の断面図。 比較例と第2の実施例の入力反射特性の比較を行った電磁界解析結果を示す図。 第3の実施例の高周波基板の第1配線層を示す平面図。 第3の実施例の高周波基板の第2配線層を示す平面図。 第3の実施例の高周波基板の第3配線層を示す平面図。 図9AのA-A’ における高周波基板の断面図。 図9AのB-B’ における高周波基板の断面図。 図9AのC-C’ における高周波基板の断面図。 図9AのD-D’ における高周波基板の断面図。 図9AのE-E’ における高周波基板の断面図。 比較例と第3の実施例の入力反射特性の比較を行った電磁界解析結果を示す図。 本発明の高周波基板を用いたモジュールの例を信号線路に沿って切断した断面図。 本発明の高周波基板を用いたモジュールの例を信号線路に沿って切断した断面図。
以下、本発明の実施例について図面を参照して詳細に説明する。
(第1の実施例)
図2A〜2Hは、本発明の第1の実施例による高周波基板の構成を示したものである。詳しく言うと、図2Aは本実施例の高周波基板の第1配線層を示す平面図、図2Bはその第2配線層の平面図、図2Cはその第3配線層の平面図である。図2Dは図2AのA-A’における基板断面図、図2Eは図2AのB-B’における基板断面図、図2Fは図2AのC-C’における基板断面図、図2Gは図2AのD-D’における基板断面図、図2Hは図2AのE-E’における基板断面図である。なお、各図において、図1A〜図1Dに示される構成要素と同じ機能部位には同一符号を用いている。
本実施例の高周波基板は2層の誘電体層20a,20bを積層してなる誘電体基板20からなる。誘電体基板20の表面(第1配線層)である第1の誘電体層20aの上面に、第1のコプレーナ線路が形成されている(図2A)。この第1のコプレーナ線路は、第1の信号線路10と、第1の信号線路10と同じ層にこれを挟んで形成された面状グランドパタン30aとで構成される。さらに、誘電体基板20の内部層(第2配線層)である第2の誘電体層20bの上面に、第2のコプレーナ線路が形成されている(図2B)。第2のコプレーナ線路は、第2の信号線路11と、第2の信号線路11と同じ層にこれを挟んで形成された面状グランドパタン32とで構成される。尚、第1および第2のコプレーナ線路の面状グランドパタン30a,32は、信号線路を挟む両側位置の一方のみに形成されていてもよい。
第1のコプレーナ線路の第1の信号線路10と、これと異なる配線層にある第2のコプレーナ線路の第2の信号線路11とは、各々の線路端にて導電性ビア40にて接続されている。
第2の信号線路11が形成されている層を上下から挟むように、第1配線層と第3配線層(誘電体基板20の裏面)には、面状の第1のグランドパタン30bと、面状の第2のグランドパタン31が形成されている。この第2のグランドパタン31は第1のコプレーナ線路に対向する領域にも延在し、第1のコプレーナ線路の下層グランドを兼ねている。
一方、第1のグランドパタン30bは、背景技術のように第1のコプレーナ線路のグランドパタンを兼ねることなく、そのグランドパタン30aと分かれている。詳しくは、第1のコプレーナ線路の面状グランドパタン30aと、第2のコプレーナ線路の上層の第1のグランドパタン30bとが、第1の信号線路10と導電性ビア40との接続部付近から第2のコプレーナ線路の延在方向において、所定の幅(誘電体幅)を介して分離されている。
さらに、第1のコプレーナ線路の面状グランドパタン30aと、第1のコプレーナ線路の下層グランドを兼ねる第2のグランドパタン31は、第1のコプレーナ線路の信号伝送方向に沿って所定の間隔で配置された複数の導電性ビア41によって、相互に接続されている。但し、複数の導電性ビア41のうち、第1の信号線路10と第2の信号線路11の接続部近傍における導電性ビア41aは、第1のコプレーナ線路の面状グランドパタン30aと、第2のコプレーナ線路の面状グランドパタン32との間も相互接続している。
その上、第2のコプレーナ線路の上層にある第1のグランドパタン30bと、第2のコプレーナ線路の面状グランドパタン32と、第2のグランドパタン31は、第2のコプレーナ線路の信号伝送方向に沿って所定の間隔で配置された複数の導電性ビア41(41b)によって、相互に接続されている。
以上のような高周波基板の高周波伝送線路では、第1の信号線路10と導電性ビア40との接続部付近から第2のコプレーナ線路の延在方向において、第1のコプレーナ線路の面状グランドパタン30aと、第2のコプレーナ線路の上層の第1のグランドパタン30bとが分離されている。そのため、第1のコプレーナ線路から第2のコプレーナ線路へ信号が伝送されていく際に、第2のコプレーナ線路の上層の第1のグランドパタン30bに伝わる高周波電流経路が一つに限定される。つまり、第2のコプレーナ線路への信号伝送時に第1のグランドパタン30bに伝わる高周波電流経路は、第1のコプレーナ線路の面状グランドパタン30aから導電性ビア41a、第2のコプレーナ線路の面状グランドパタン32、信号伝送方向に沿った次の導電性ビア41bを順次経由して第1のグランドパタン30bに向かう経路のみとなる。これにより、第1のグランドパタン30bに伝わる高周波電流の位相干渉が生じない。その結果、低周波から高周波にかけて劣化していく反射特性を改善することができる。
尚、この効果は、第1のコプレーナ線路の面状グランドパタン30aと第2のコプレーナ線路の上層の第1のグランドパタン30bとの間が分離されていれば得られるので、分離部分は任意形状でよい。つまり、面状グランドパタン30aと第1のグランドパタン30bの間の分離部分を形成する対向辺は図示されているような平行で且つ一定間隔に形成する必要はない。
次に、反射特性をさらに良くする追加条件について述べる。但し、以下は面状グランドパタン30aと第1のグランドパタン30bの間を一定間隔の幅で分離した構成を前提とする。
本実施例では、反射特性をより良くする追加条件として、第1のコプレーナ線路の面状グランドパタン30aと、第2のコプレーナ線路の上層の第1のグランドパタン30bとの間の分離の程度を以下のように規定している。すなわち、その分離幅は0よりも大きく、かつ、第1の信号線路10の接続端近傍における導電性ビア41aから信号伝送方向に向けた次の導電性ビア41bまでの間隔dx以下に規定している。
このような条件で本実施例の反射特性の更なる改善を図れる理由について、図3を用いて説明する。図3は、本実施例の高周波伝送線路構造に対する電磁界解析結果を基に、信号線路10,11を伝わる信号線路側高周波電流経路Cと、第2のコプレーナ線路の上層の第1のグランドパタン30bに伝わるグランドパタン側高周波電流経路Dを模式的に表したものである。尚、この図の(a)、(b)、(c)はそれぞれ図2A、図2B、図2Cに対応し、図中のグランドパタン側高周波電流経路Dは、第1のコプレーナ線路の面状グランドパタン30aから導電性ビア41aを経由して第2のコプレーナ線路の上層の第1のグランドパタン30bを伝わる様子を示す。この図から分かるように、対向する信号線路とグランドパタンの外周辺にそれぞれ沿った信号線路側高周波電流経路Cとグランドパタン側高周波電流経路Dとの間には経路長差がある。そして、上記の分離幅を大きくする程、導電性ビア41aとグランドパタン30aの外周辺の間および/または導電性ビア41bとグランドパタン30bの外周辺の間が縮まるため、図3中のグランドパタン側高周波電流経路Dの長さは短くなり、信号線路側高周波電流経路Cとグランドパタン側高周波電流経路Dとの経路長差も短くなる。よって、分離幅が大きくなる程、つまり電流経路C,D間の経路長差が短くなる程、前述した(1)式から分かるように、信号線路側高周波電流経路Cとグランドパタン側高周波電流経路Dとの位相差を小さくすることができる。
そのため、分離幅の上限を、グランドパタン30a,30b間を最大限分離できる導電性ビア41の間隔dxに設定することにより、反射特性を更に改善することができる。
なお、間隔dxは、第1のコプレーナ線路ではなく第2のコプレーナ線路において形成されている導電性ビア41a,41b等の配列間隔で規定することになる。また、第2のコプレーナ線路において形成されている導電性ビア41a,41b等の配列間隔は、第2のコプレーナ線路で所望の周波数帯域を実現するために決められる値である。
ここで、ビア間隔dxの算出法を述べる。
本願発明者は、第2のコプレーナ線路の面状グランドパタン32の任意の点から、最寄りの導電性ビアへの最短距離と層厚の和がある所定値以下になるようにすることで、周波数増加に伴う面状グランドパタン32上のインピーダンス偏差の増大が抑制され、その結果として、コプレーナ伝送線路の反射特性が広帯域に渡って改善される旨見いだしている。そこで、この概念に基づいて、ビア間隔dxを規定する式として、式変形も含めて、具体的に以下に記載する。
第2のコプレーナ線路における面状グランドパタン32の外周辺上の任意の点から最寄りのビア外周までの最短距離をR、導電性ビア41bの外周から第2の信号線路11側の面状グランドパタン32の外周辺上への最短距離をL3、配線層間の誘電体層20aの厚さをL5、第2のコプレーナ線路の実効比誘電率をε、伝送信号の真空中における波長をλ0とした場合、
Figure 0005445134
を満足するよう、ビア間隔dxを設定する。本実施例では、最も長い最短距離Rは、導電性ビア41の直径をφとしたとき、図4により、
Figure 0005445134
と表される。
上記の(2)式を(3)式に代入して計算すると、ビア間隔dxが満たすべき式は、
Figure 0005445134
となる。
また、上記の分離幅については、以下のように規定することも可能である。すなわち、第1のコプレーナ線路から第2のコプレーナ線路への信号伝送の際に、グランドパタンを伝わる高周波電流と信号線路を伝わる高周波電流との電気的な経路長差(実効比誘電率で換算した電気長差)が大きくずれない条件が望ましい。したがって、ある信号波長λ0(所望の信号帯域の最小波長(最大周波数))において、グランドパタン側と信号線路側の高周波電流の位相が反転しない範囲に分離幅を規定する。
具体的には、図2A,2B,2Eに図示したように、第1のコプレーナ線路に備わった複数の導電性ビア41のうち、第1のコプレーナ線路と第2のコプレーナ線路のグランドを相互接続している導電性ビア41aの外周から、第1の信号線路10側の面状グランドパタン30の外周辺上への最短距離(つまり導電性ビア41aの外周から、第1の信号線路10側に位置する面状グランドパタン30の外周辺上への最短距離)をL1とする。
さらに、上記の導電性ビア41aの外周から、第2の信号線路11側の面状グランドパタン32の外周辺上への最短距離をL2とする。
第2のコプレーナ線路に備わった複数の導電性ビア41のうち、第1のコプレーナ線路と第2のコプレーナ線路のグランドを相互接続している導電性ビア41aを除いて、導電性ビア40に最も近い導電性ビア41bの外周から、第2の信号線路11側の面状グランドパタン32の外周辺上への最短距離をL3とする。
上記の導電性ビア41bの外周から、第1のコプレーナ線路側の第1のグランドパタン30bの外周辺上への最短距離をL4とする。
第1のグランドパタン30bと面状グランドパタン32間の誘電体層厚をL5とする。
信号線路10,11を相互接続する導電性ビア40の外周から、第1の信号線路10の外周辺上への最短距離をL6とする。
上記の導電性ビア40の外周から、第2の信号線路11の外周辺上への最短距離をL7とする。
さらに、導電性ビア41aの外周から第1のグランドパタン30b側の面状グランドパタン30aの外周辺上への最短距離をL10とする。
以上のように寸法設定したとき、ある信号波長λ0(所望の信号帯域の最小波長(最大周波数))において、図3に示した2つの電流経路C,Dを通る各高周波電流の位相が反転しない範囲は、
Figure 0005445134
すなわち、
Figure 0005445134
と規定することができる。但し、εは第1のコプレーナ線路の実効比誘電率、εは第2のコプレーナ線路の実効比誘電率、φは導電性ビア41の直径を表す。
よって、本実施例では、この式(5)を満足するように、第1のコプレーナ線路の面状グランドパタン30aと、これと同一層に設けられた、第2のコプレーナ線路の第1のグランドパタン30bとの間を分離することが望ましい。
次に、本実施例による反射特性について述べる。
反射特性を検証するにあたって、以下の数値条件とした。誘電体基板20には、比誘電率7.1のLTCC(Low temperature co-fired ceramic)基板からなる3層配線板を用いる。この誘電体基板20の第1および第2の誘電体層20a,20bは同一材料で、各誘電体層厚L5を250[μm]、導体厚を15[μm]とする。さらに、第1の信号線路10の信号幅を150[μm]、第1の信号線路10と面状グランドパタン30aのギャップ間隔を66[μm]、第2の信号線路11の信号線路幅を100[μm]、第2の信号線路11と面状グランドパタン32のギャップ間隔を120[μm]、導電性ビア40の直径を100[μm]、導電性ビア41の直径φを150[μm]、複数の導電性ビア41の信号伝送方向に沿った全てのビア間隔を500[μm]とする。また、導電性ビア41aの外周から第1の信号線路10側の面状グランドパタン30aの外周辺上への最短距離L1を135[μm]とする。導電性ビア41aの外周から第2の信号線路11側の面状グランドパタン32の外周辺上への最短距離L2を106[μm]とする。導電性ビア41bの外周から第2の信号線路11側の面状グランドパタン32の外周辺上への最短距離L3を106[μm]とする。
このような数値条件による構成に対し、第1のコプレーナ線路の面状グランドパタン30aと、これと同一層に設けられた、第2のコプレーナ線路の第1のグランドパタン30bとを、導電性ビア41aと導電性ビア41bの中間において、スリット状の分離幅300[μm]で分離した場合を考える。
この場合、導電性ビア41bの外周から第1のコプレーナ線路側の第1のグランドパタン30bの外周辺上への最短距離L4は25[μm]、導電性ビア40の外周から第1の信号線路10の外周辺上への最短距離L6は25[μm]、導電性ビア40の外周から第2の信号線路11の外周辺上への最短距離L7は0[μm]、導電性ビア41aの外周から第1のグランドパタン30b側の面状グランドパタン30aの外周辺上への最短距離L10は25[μm]となる。また、第1のコプレーナ線路の実効比誘電率εは3.723、第2のコプレーナ線路の実効比誘電率εは7.1である。
以上の数値条件を上記の式(5)に代入すると、その左辺は、
Figure 0005445134
=2645[μm]
となる。
よって、本実施例では、2645[μm]<λ0/2を満足するように、第1配線層にある面状グランドパタン30aと第1のグランドパタン30bを分離している。
ここで、周波数は次式(6)より導き出すことができる。
c=f・λ0 すなわち、f=c/λ0 ・・・(6)
(但し、cは光速で3.0×10m/s、 fは周波数 とする。)

2645[μm]<λ0/2の関係式において左辺と右辺が等しい場合を考えて、λ0=2×2645×10-6とすると、上記式(6)より、f=57×10[Hz]=57[GHz]が算出される。
つまり、300[μm]の分離幅の場合、2645[μm]<λ0/2を満たす周波数範囲は57[GHz]未満であり、57[GHz]程度まで反射特性を改善できる分離幅を設定していることになる。
また、第1のコプレーナ線路の面状グランドパタン30aと第2のコプレーナ線路の第1のグランドパタン30bとが分離されていない比較例と、これらのグランドパタン30a,30bを導電性ビア41a,41bの中間において、300[μm]のスリット状の分離幅で分離した本実施例とを、上記の数値条件で構成し、入力反射特性の比較を行った。この電磁界解析結果を図5に示す。この図から分かるように、低周波域から60[GHz]付近までの広帯域にわたって、本実施例により反射特性の改善効果が得られている。
尚、第2のコプレーナ線路に形成された複数の導電性ビア41の間隔dxを満たすべき範囲は、前述した式(4)においてφ=150[μm]、L3=106[μm]、L5=250[μm]、ε=7.1、λ0=5450[μm]を代入すると、dx<568[μm]となる。しかし、複数の導電性ビア41の信号伝送方向に沿ったビア間隔dxは500[μm]が設計においてリーズナブルな値であるため、実施例の解析では、dx=500[μm]としている。
さらに、図6に、本実施例において、上記の分離幅を変えた場合の電磁界解析結果を示す。この図から分かるように、分離幅が大きい程、広帯域における反射特性の改善効果を奏している。つまり、反射の程度を表すSパラメータ|S_11|は、低周波域から55[GHz]付近までは比較例と比べてスリット幅100μmの方が低く抑えられ、またスリット幅300μmの場合は低周波域から60[GHz]付近まで比較例よりも低く抑えられている。
以上説明した第1の実施例の技術思想は以下の実施例にも反映できるものである。
(第2の実施例)
図7A〜7Hは、本発明の第2の実施例による高周波基板の構成を示したものである。詳しく言うと、図7Aは本実施例の高周波基板の第1配線層を示す平面図、図7Bはその第2配線層の平面図、図7Cはその第3配線層の平面図である。図7Dは図7AのA-A’における基板断面図、図7Eは図7AのB-B’における基板断面図、図7Fは図7AのC-C’における基板断面図、図7Gは図7AのD-D’における基板断面図、図7Hは図7AのE-E’における基板断面図である。なお、各図において、図1A〜図1Dに示される構成要素と同じ機能部位には同一符号を用いている。
本実施例の高周波基板は2層の誘電体層20a,20bを積層してなる誘電体基板20からなる。誘電体基板20の表面(第1配線層)である第1の誘電体層20aの上面に、第1のコプレーナ線路が形成されている(図7A)。この第1のコプレーナ線路は、第1の信号線路10と、第1の信号線路10と同じ層にこれを挟んで形成された面状グランドパタン30aとで構成される。さらに、誘電体基板20の内部層(第2配線層)である第2の誘電体層20bの上面に、第2のコプレーナ線路が形成されている(図7B)。第2のコプレーナ線路は、第2の信号線路11と、第2の信号線路11と同じ層にこれを挟んで形成された面状グランドパタン32とで構成される。尚、第1および第2のコプレーナ線路の面状グランドパタン30a,32は、信号線路を挟む両側位置の一方のみに形成されていてもよい。
第1のコプレーナ線路の第1の信号線路10と、これと異なる配線層にある第2のコプレーナ線路の第2の信号線路11とは、各々の線路端にて導電性ビア40にて接続されている。
第2の信号線路11が形成されている層を上下から挟むように、第1配線層と第3配線層(誘電体基板20の裏面)に、面状の第1のグランドパタン30bと、面状の第2のグランドパタン31が形成されている。この第2のグランドパタン31は第1のコプレーナ線路に対向する領域にも延在し、第1のコプレーナ線路の下層グランドを兼ねている。
一方、第1のグランドパタン30bは、背景技術のように第1のコプレーナ線路のグランドパタンを兼ねることなく、そのグランドパタン30aと分かれている。詳しくは、第1のコプレーナ線路の面状グランドパタン30aと、第2のコプレーナ線路の上層の第1のグランドパタン30bとが、第1の信号線路10と導電性ビア40との接続部付近から第2のコプレーナ線路の延在方向において、所定の幅(誘電体幅)を介して分離されている。
さらに、第1のコプレーナ線路の面状グランドパタン30aと、第1のコプレーナ線路の下層グランドを兼ねる第2のグランドパタン31は、第1のコプレーナ線路の信号伝送方向に沿って所定の間隔で配置された複数の導電性ビア41によって、相互に接続されている。但し、複数の導電性ビア41のうち、第1の信号線路10と第2の信号線路11の接続部近傍における導電性ビア41aは、第1のコプレーナ線路の面状グランドパタン30aと、第2のコプレーナ線路の面状グランドパタン32との間も相互接続している。
その上、第2のコプレーナ線路の上層にある第1のグランドパタン30bと、第2のコプレーナ線路の面状グランドパタン32と、第2のグランドパタン31は、第2のコプレーナ線路の信号伝送方向に沿った所定の間隔で配置された複数の導電性ビア41(41b)によって、相互に接続されている。
以上の構成は第1の実施例と同じであるが、本実施例では、第1の実施例に対して以下の変更を加えている。すなわち、第1の信号線路10と面状グランドパタン30aを備える第1のコプレーナ線路に対向する領域で、且つ、第2のコプレーナ線路の面状グランドパタン32と同じ層に、グランドパタン50を備えている。このグランドパタン50は、第1のコプレーナ線路の面状グランドパタン30aと第2のグランドパタン31の両方に、信号伝送方向に沿って所定の間隔で配設された複数の導電性ビア41により電気的に接続されている。
このグランドパタン50は、背景技術のように第2のコプレーナ線路の面状グランドパタンを兼ねることなく、そのグランドパタン32とは分かれている。詳しくは、第2のコプレーナ線路の面状グランドパタン32と、第1のコプレーナ線路の下層のグランドパタン50とが、第2の信号線路11と導電性ビア40の接続部付近から第1のコプレーナ線路の延在方向において、所定の幅(誘電体幅)を介して分離されている。
以上のような高周波基板の高周波伝送線路では、第1の信号線路10と導電性ビア40との接続部付近から第2のコプレーナ線路の延在方向において、第1のコプレーナ線路の面状グランドパタン30aと、第2のコプレーナ線路の上層の第1のグランドパタン30bとが分離されている。そのため、第1のコプレーナ線路から第2のコプレーナ線路へ信号が伝送されていく際に、第2のコプレーナ線路の上層の第1のグランドパタン30bに伝わる高周波電流経路が一つに限定される。つまり、第2のコプレーナ線路への信号伝送時に第1のグランドパタン30bに伝わる高周波電流経路は、第1のコプレーナ線路の面状グランドパタン30aから導電性ビア41a、第2のコプレーナ線路の面状グランドパタン32、信号伝送方向に沿った次の導電性ビア41bを順次経由して第1のグランドパタン30bに向かう経路のみとなる。これにより、第1のグランドパタン30bに伝わる高周波電流の位相干渉が生じない。その結果、低周波から高周波にかけて劣化していく反射特性を改善することができる。
さらに、本実施例では、第2の信号線路11と導電性ビア40の接続部付近から第1のコプレーナ線路の延在方向において、第2のコプレーナ線路の面状グランドパタン32と、第1のコプレーナ線路の下層のグランドパタン50とが、所定の幅(誘電体幅)を介して分離されている。そのため、仮に第2のコプレーナ線路から第1のコプレーナ線路へ信号を伝送したとしても、第1のコプレーナ線路の下層のグランドパタン50に伝わる高周波電流経路が一つに限定される。つまり、第1のコプレーナ線路への信号伝送時にグランドパタン50に伝わる高周波電流経路は、第2のコプレーナ線路の面状グランドパタン32から導電性ビア41a、第1のコプレーナ線路の面状グランドパタン30a、信号伝送方向に沿った次の導電性ビア41cを順次経由してグランドパタン50に向かう経路のみとなる。これにより、グランドパタン50に伝わる高周波電流の位相干渉が生じない。その結果、低周波から高周波にかけて劣化していく反射特性を改善することができる。
つまり、本実施例によれば、第1のコプレーナ線路と第2のコプレーナ線路の間の信号伝送方向が高周波基板の適用状態に応じて変更されても、良好な反射特性を維持することが可能となる。
尚、このような効果は、第1のコプレーナ線路の面状グランドパタン30aと第2のコプレーナ線路の上層の第1のグランドパタン30bとの間、ならびに第2のコプレーナ線路の面状グランドパタン32と第1のコプレーナ線路の下層のグランドパタン50との間が分離されていれば得られるので、これらの分離部分は任意形状でよい。つまり、面状グランドパタン30aと第1のグランドパタン30bの間、ならびに面状グランドパタン32とグランドパタン50の間の分離部分を形成する対向辺は、図示されているような平行で且つ一定間隔に形成されている必要はない。
次に、反射特性をさらに良くする追加条件について述べる。但し、以下は面状グランドパタン30aと第1のグランドパタン30bの間、ならびに面状グランドパタン32とグランドパタン50の間を一定間隔の幅で分離した構成を前提とする。
本実施例では、反射特性をより良くする追加条件として、面状グランドパタン30aと第1のグランドパタン30bとの間の第1の分離幅、ならびに、面状グランドパタン32とグランドパタン50との間の第2の分離幅について以下のように規定している。
すなわち、上記の第1の分離幅の上限は、第2のコプレーナ線路にて形成されている導電性ビア41の間隔(導電性ビア41a、41bの配列間隔)に規定され、その理由および、ビア間隔の算出法については第1の実施例で説明したとおりである。
一方、上記の第2の分離幅についても、第1の分離幅の規定方法と同じ考え方を採り、第1のコプレーナ線路にて形成されている導電性ビア41の間隔(導電性ビア41a、41cの配列間隔)に規定される。つまり、第2の分離幅は0よりも大きく、かつ、第2の信号線路11の接続端近傍における導電性ビア41aから信号伝送方向に向けた次の導電性ビア41cまでの間隔以下に規定している。また、第1のコプレーナ線路にて形成されている導電性ビア41a,41c等の配列間隔は、第1のコプレーナ線路で所望の周波数帯域を実現するために決められる値である。この値については詳述しないが、第1の実施例で説明した算出法と同じ考え方を用いて求めることができる。
また、上記の第1および第2の分離幅については、第1の実施例と同様に、以下のように規定することも可能である。すなわち、あるコプレーナ線路から他のコプレーナ線路への信号伝送の際に、グランドパタンを伝わる高周波電流と信号線路を伝わる高周波電流との電気的な経路長差(実効比誘電率で換算した電気長差)が大きくずれない条件が望ましいので、ある信号波長λ0(所望の信号帯域の最小波長(最大周波数))において、グランドパタン側と信号線路側の高周波電流の位相が反転しない範囲に、第1および第2の分離幅を規定する。この考え方による第1の分離幅の規定方法については第1の実施例に説明したので、ここでは第2の分離幅の規定方法について説明する。
まず、図7A,7B,7Eに図示したように、第1のコプレーナ線路に備わった複数の導電性ビア41のうち、第1のコプレーナ線路と第2のコプレーナ線路のグランドを相互接続している導電性ビア41aの外周から、第1の信号線路10側の面状グランドパタン30の外周辺上への最短距離をL1とする。
さらに、上記の導電性ビア41aの外周から、第2の信号線路11側の面状グランドパタン32の外周辺上への最短距離をL2とする。
第1のグランドパタン30bと面状グランドパタン32間の誘電体層厚をL5とする。
信号線路10,11を相互接続する導電性ビア40の外周から、第1の信号線路10の外周辺上への最短距離をL6とする。
上記の導電性ビア40の外周から、第2の信号線路11の外周辺上への最短距離をL7とする。
第1のコプレーナ線路に備わった複数の導電性ビア41のうち、第1のコプレーナ線路と第2のコプレーナ線路のグランドを相互接続している導電性ビア41aを除いて、導電性ビア40に最も近い導電性ビア41cの外周から、第1の信号線路10側の面状グランドパタン30aの外周辺上への最短距離をL8とする。
上記の導電性ビア41cの外周から、第2のコプレーナ線路側のグランドパタン50の外周辺上への最短距離をL9とする。
上記の導電性ビア41aの外周から、第1のグランドパタン30b側の面状グランドパタン30aの外周辺上への最短距離をL10とする。
上記の導電性ビア41aの外周から、グランドパタン50側の面状グランドパタン32の外周辺上への最短距離をL11とする。
そして、導電性ビア41a,41cの間隔をdxとする。
以上のように寸法設定したとき、ある信号波長λ0(所望の信号帯域の最小波長(最大周波数))において、信号線路10,11を伝わる信号線路側高周波電流経路と、第2のコプレーナ線路の面状グランドパタン32から導電性ビア41aを経由して第1のコプレーナ線路の下層のグランドパタン50を伝わるグランドパタン側高周波電流経路とを通る各高周波電流の位相が反転しない範囲は、
Figure 0005445134
すなわち、
Figure 0005445134
と規定することができる。
よって、本実施例では、この式(7)を満足するように、第2のコプレーナ線路の面状グランドパタン32と、第1のコプレーナ線路の下層のグランドパタン50との間を分離することが望ましい。
次に、本実施例による反射特性について述べる。
反射特性を検証するにあたって、以下の変更点を除いて、第1の実施例と同じ数値条件とした。すなわち、本実施例では第1のコプレーナ線路の下層のグランドパタン50が備えられているため、第1の信号線路10と面状グランドパタン30aのギャップ間隔を78[μm]に変更した。尚、導電性ビア41cの外周から第1の信号線路10側の面状グランドパタン30aの外周辺上への最短距離L8は距離L1と同じ135[μm]である。
このような数値条件による構成に対し、第1のコプレーナ線路の面状グランドパタン30aと、これと同一層に設けられた、第2のコプレーナ線路の第1のグランドパタン30bとを、導電性ビア41aと導電性ビア41bの中間において、スリット状の分離幅300[μm]で分離する。さらに、第2のコプレーナ線路の面状グランドパタン32と、第1のコプレーナ線路の下層のグランドパタン50とを、導電性ビア41aと導電性ビア41cの中間において、スリット状の分離幅300[μm]で分離する。
この場合、導電性ビア41bの外周から第1のコプレーナ線路側の第1のグランドパタン30bの外周辺上への最短距離L4は25[μm]、導電性ビア40の外周から第1の信号線路10の外周辺上への最短距離L6は25[μm]、導電性ビア40の外周から第2の信号線路11の外周辺上への最短距離L7は0[μm]となる。さらに、導電性ビア41cの外周から第2のコプレーナ線路側のグランドパタン50の外周辺上への最短距離L9は25[μm]となる。導電性ビア41aの外周から第1のグランドパタン30b側の面状グランドパタン30aの外周辺上への最短距離L10は25[μm]となる。導電性ビア41aの外周から、グランドパタン50側の面状グランドパタン32の外周辺上への最短距離L11は25[μm]となる。また、第1のコプレーナ線路の実効比誘電率εは3.892、第2のコプレーナ線路の実効比誘電率εは7.1である。
このような数値条件を、第1の実施例で説明した式(5)に代入すると、その左辺は、
Figure 0005445134
=2658[μm]
となる。
よって、本実施例では、2658[μm]<λ0/2を満足するように、第1配線層にある面状グランドパタン30aと第1のグランドパタン30bを分離している。2658[μm]<λ0/2の関係式において左辺と右辺が等しい場合を考えて、λ0=2×2658×10-6とすると、第1の実施例で説明した式(6)より、f=56×10[Hz]=56[GHz]が算出される。つまり、上記第1の分離幅が300[μm]である場合、2658[μm]<λ0/2を満たす周波数範囲は56[GHz]未満であり、56[GHz]程度まで反射特性を改善できる第1の分離幅を設定していることになる。
さらに、上記のような数値条件を、第2の分離幅を規定する上記の式(7)に代入すると、その左辺は、
Figure 0005445134
=2453[μm]
となる。
よって、本実施例では、2453[μm]<λ0/2を満足するように、第2配線層にある面状グランドパタン32とグランドパタン50を分離している。2453[μm]<λ0/2の関係式において左辺と右辺が等しい場合を考えて、λ0=2×2453×10-6とすると、上記式(6)より、f=61×10[Hz]=61[GHz]が算出される。つまり、上記第2の分離幅が300[μm]である場合、2453[μm]<λ0/2を満たす周波数範囲は61[GHz]未満であり、61[GHz]程度まで反射特性を改善できる第2の分離幅を設定していることになる。
また、第1のコプレーナ線路の面状グランドパタン30aと第2のコプレーナ線路の上層の第1のグランドパタン30bとが分離されていない上記第1の実施例で説明した比較例と、本実施例とを、上記の数値条件で構成し、入力反射特性の比較を行った。比較する本実施例は、前述したように300[μm]のスリット状の分離幅でグランドパタン30a,30b間およびグランドパタン32,50間を分離したものとした。
この電磁界解析結果を図8に示す。この図から分かるように、低周波域から60[GHz]付近までの広帯域にわたって、本実施例により反射特性の改善効果が得られている。さらに、分離幅が大きい程、広帯域における反射特性の改善効果を奏している。つまり、図8にて反射の程度を表すSパラメータ|S_11|は、低周波域から53[GHz]付近までは比較例と比べてスリット幅100μmの方が低く抑えられ、またスリット幅300μmの場合は低周波域から60[GHz]付近まで比較例よりも低く抑えられている。
(第3の実施例)
図9A〜9Hは、本発明の第3の実施例による高周波基板の構成を示したものである。詳しく言うと、図9Aは本実施例の高周波基板の第1配線層を示す平面図、図9Bはその第2配線層の平面図、図9Cはその第3配線層の平面図である。図9Dは図9AのA-A’における基板断面図、図9Eは図9AのB-B’における基板断面図、図9Fは図9AのC-C’における基板断面図、図9Gは図9AのD-D’における基板断面図、図9Hは図9AのE-E’における基板断面図である。なお、各図において、図1A〜図1Dに示される構成要素と同じ機能部位には同一符号を用いている。
本実施例の高周波基板は2層の誘電体層20a,20bを積層してなる誘電体基板20からなる。誘電体基板20の表面(第1配線層)である第1の誘電体層20aの上面に、第1のコプレーナ線路が形成されている(図9A)。この第1のコプレーナ線路は、第1の信号線路10と、第1の信号線路10と同じ層にこれを挟んで形成された面状グランドパタン30aとで構成される。さらに、誘電体基板20の内部層(第2配線層)である第2の誘電体層20bの上面に、第2のコプレーナ線路が形成されている(図9B)。第2のコプレーナ線路は、第2の信号線路11と、第2の信号線路11と同じ層にこれを挟んで形成された面状グランドパタン32とで構成される。尚、第1および第2のコプレーナ線路の面状グランドパタン30a,32は、信号線路を挟む両側位置の一方のみに形成されていてもよい。
第1のコプレーナ線路の第1の信号線路10と、これと異なる配線層にある第2のコプレーナ線路の第2の信号線路11とは、各々の線路端にて導電性ビア40にて接続されている。
第2の信号線路11が形成されている層を上下から挟むように、第1配線層と第3配線層(誘電体基板20の裏面)に、面状の第1のグランドパタン30bと、面状の第2のグランドパタン31が形成されている。この第2のグランドパタン31は第1のコプレーナ線路に対向する領域にも延在し、第1のコプレーナ線路の下層グランドを兼ねている。
一方、第1のグランドパタン30bは、背景技術のように第1のコプレーナ線路のグランドパタンを兼ねることなく、そのグランドパタン30aと分かれている。詳しくは、第1のコプレーナ線路の面状グランドパタン30aと、第2のコプレーナ線路の上層の第1のグランドパタン30bとが、第1の信号線路10と導電性ビア40との接続部付近から第2のコプレーナ線路の延在方向において、所定の幅(誘電体幅)を介して分離されている。
さらに、第1のコプレーナ線路の面状グランドパタン30aと、第1のコプレーナ線路の下層グランドを兼ねる第2のグランドパタン31は、第1のコプレーナ線路の信号伝送方向に沿って所定の間隔で配置された複数の導電性ビア41によって、相互に接続されている。但し、複数の導電性ビア41のうち、第1の信号線路10と第2の信号線路11の接続部近傍における導電性ビア41aは、第1のコプレーナ線路の面状グランドパタン30aと、第2のコプレーナ線路の面状グランドパタン32との間も相互接続している。
その上、第2のコプレーナ線路の上層にある第1のグランドパタン30bと、第2のコプレーナ線路の面状グランドパタン32と、第2のグランドパタン31は、第2のコプレーナ線路の信号伝送方向に沿った所定の間隔で配置された複数の導電性ビア41(41b)によって、相互に接続されている。
以上の構成は第1の実施例と同じであるが、本実施例では、第1の実施例に対して以下の変更を加えている。すなわち、第2のコプレーナ線路の面状グランドパタン32が、第1のコプレーナ線路に対向する領域全体にも形成され、第1のコプレーナ線路の下層グランドを兼ねている。つまり、面状グランドパタン32は、第2の信号線路11を挟む両側位置に形成されているだけでなく、第1のコプレーナ線路が形成されている領域と対向する領域にも形成されている。また、第2の実施例と比較した場合は、図7Bに示した第1のコプレーナ線路の下層のグランドパタン50と、これと同層の第2のコプレーナ線路の面状グランドパタン32とが分離されず、連続した一つのグランドパタンに形成されたものになっている。
第1のコプレーナ線路の下層グランドを兼ねる第2のコプレーナ線路の面状グランドパタン32は、第1のコプレーナ線路の面状グランドパタン30aと第2のグランドパタン31の両方に、信号伝送方向に沿って所定の間隔で配設された複数の導電性ビア41により電気的に接続されている。
以上のような高周波基板の高周波伝送線路では、第1の実施例と同様、第1のコプレーナ線路から第2のコプレーナ線路へ信号が伝送されていく際に、第2のコプレーナ線路の上層の第1のグランドパタン30bに伝わる高周波電流経路が一つに限定される。これにより、第1のグランドパタン30bに伝わる高周波電流の位相干渉が生じない。その結果、低周波から高周波にかけて劣化していく反射特性を改善することができる。
尚、このような効果は、第1のコプレーナ線路の面状グランドパタン30aと第2のコプレーナ線路の上層の第1のグランドパタン30bとの間が分離されていれば得られるので、これらの分離部分は任意形状でよい。つまり、面状グランドパタン30aと第1のグランドパタン30bの間の分離部分を形成する対向辺は、図示されているような平行で且つ一定間隔に形成する必要はない。
また、本実施例のように面状グランドパタン30aと第1のグランドパタン30bの間を一定間隔の幅で分離した構成では、面状グランドパタン30aと第1のグランドパタン30bとの間の分離幅の上限を、第2のコプレーナ線路にて形成されている導電性ビア41の間隔(導電性ビア41a、41bの配列間隔)に規定することにより、反射特性の更なる改善が得られる。この理由および、ビア間隔の算出法については第1の実施例で説明したとおりである。
また、上記の分離幅については、第1の実施例と同様に、以下のように規定することも可能である。すなわち、第1のコプレーナ線路から第2のコプレーナ線路への信号伝送の際に、グランドパタンを伝わる高周波電流と信号線路を伝わる高周波電流との電気的な経路長差(実効比誘電率で換算した電気長差)が大きくずれない条件が望ましいので、ある信号波長λ0(所望の信号帯域の最小波長(最大周波数))において、グランドパタン側と信号線路側の高周波電流の位相が反転しない範囲に分離幅を規定する。
具体的には、第1の実施例で説明した式(5)を満足するように、第1のコプレーナ線路の面状グランドパタン30aと、これと同一層に設けられた、第2のコプレーナ線路の第1のグランドパタン30bとの間を分離している。
この分離幅の規定方法については第1の実施例に説明したので、ここでは割愛する。
次に、本実施例による反射特性について述べる。
反射特性を検証するにあたって、以下の変更点を除いて、第1の実施例と同じ数値条件とした。すなわち、本実施例では第1のコプレーナ線路の下層にグランドパタンが備えられているため、第1の信号線路10と面状グランドパタン30aのギャップ間隔を78[μm]に変更した。
このような数値条件による構成に対し、第1のコプレーナ線路の面状グランドパタン30aと、これと同一層に設けられた、第2のコプレーナ線路の第1のグランドパタン30bとを、導電性ビア41aと導電性ビア41bの中間において、スリット状の分離幅300[μm]で分離する。
この場合、導電性ビア41bの外周から第1のコプレーナ線路側の第1のグランドパタン30bの外周辺上への最短距離L4は25[μm]、導電性ビア40の外周から第1の信号線路10の外周辺上への最短距離L6は25[μm]、導電性ビア40の外周から第2の信号線路11の外周辺上への最短距離L7は0[μm]、導電性ビア41aの外周から第1のグランドパタン30b側の面状グランドパタン30aの外周辺上への最短距離L10は25[μm]となる。また、第1のコプレーナ線路の実効比誘電率εは3.892、第2のコプレーナ線路の実効比誘電率εは7.1である。
このような数値条件を、第1の実施例で説明した式(5)に代入すると、その左辺は、
Figure 0005445134
=2658[μm]
となる。
よって、本実施例では、2658[μm]<λ0/2を満足するように、第1配線層にある面状グランドパタン30aと第1のグランドパタン30bを分離している。つまり、分離幅が300[μm]である場合、第1の実施例で説明した式(6)より、2658[μm]<λ0/2を満たす周波数範囲は56[GHz]未満であり、56[GHz]程度まで反射特性を改善できる分離幅を設定していることになる。
また、第1のコプレーナ線路の面状グランドパタン30aと第2のコプレーナ線路の上層の第1のグランドパタン30bとが分離されていない上記第1の実施例で説明した比較例と、本実施例とを、上記の数値条件で構成し、入力反射特性の比較を行った。比較する本実施例は、前述したように300[μm]のスリット状の分離幅でグランドパタン30a,30b間を分離し、かつ、第2のコプレーナ線路の面状グランドパタン32が第1のコプレーナ線路の下層グランドを兼ねるものとした。
この電磁界解析結果を図10に示す。この図から分かるように、低周波域から60[GHz]付近までの広帯域にわたって、本実施例により反射特性の改善効果が得られている。
以上、本発明の各実施例では、第1のコプレーナ線路から第2のコプレーナ線路へ信号が伝送されていく際に、第2のコプレーナ線路の上層の第1のグランドパタンに伝わる高周波電流経路が一つに限定される。つまり、第2のコプレーナ線路への信号伝送時に第1のグランドパタンに伝わる高周波電流経路は、第1のコプレーナ線路の面状グランドパタンから第2の導電性ビアa、第2のコプレーナ線路の面状グランドパタン、信号伝送方向に沿った次の第2の導電性ビアbを順次経由して第1のグランドパタンに向かう経路のみとなる。
これにより、第1のグランドパタンに伝わる高周波電流の位相干渉が抑制されるので、低周波から高周波にかけて劣化していく反射特性を改善することができる。
さらに、第1のグランドパタンに伝わる高周波電流の位相と信号線路を伝わる高周波電流の位相の差、すなわち、波長に換算した電気長差を小さくすることにより、低周波から高周波にかけて劣化していく反射特性をより一層改善することができる。
(その他の実施例)
上記の各実施例では、異なる層間を接続する手段として導電性ビアを用いているが、その限りではなく、スルーホール等のように、導電性を有する電気的な接続手段であれば適用可能である。また、3層配線板の場合について説明したが、3層以上の多層配線板についても適用可能あり、また、第1の信号線路10およびグランドパタン30a,30bが誘電体基板20の内部にある構成においても適用可能である。
また、各実施例を示す図において、第1の信号線路10と第2の信号線路11は直線上でなくても、多少ずれていても構わない。また、この場合、第1のコプレーナ線路の面状グランドパタン30aと第2のコプレーナ線路の上層の第1のグランドパタン30bとの間の分離幅を規定する対向辺や、第2のコプレーナ線路の面状グランドパタン32と第3のグランドパタン50との間の分離幅を規定する対向辺については、必ずしも一定間隔に形成されていなくてもよい。
また、各実施例に基づく本発明の高周波基板は、例えば携帯電話装置、PDA(Personal Digital Assistant)端末およびその他多くの電子機器に組み込まれる高周波モジュールの基板として適用することができる。
例えば、高周波モジュールは、図11および図12に示すように、誘電体基板20に窪みを設けて、クロック信号により動作する電子装置であるLSIチップ60を収容し、誘電体基板20の表面に形成された第1のコプレーナ線路の第1の信号線路10とボンディングワイヤー70によって電気接続した後、蓋80でLSIチップ60を覆うことで得られる。但し、図11は、LSIチップ60に接続された第1のコプレーナ線路の第1の信号線路10を、これと同じ誘電体基板20の表面に形成された別の第1のコプレーナ線路の第1の信号線路10に、誘電体基板20の内部に形成された第2のコプレーナ線路の第2の信号線路11を介して接続した構造を示している。また、図12は、LSIチップ60に接続された第1のコプレーナ線路の第1の信号線路10を、誘電体基板20の裏面に形成された別の第1のコプレーナ線路の第1の信号線路10に、誘電体基板20の内部に形成された第2のコプレーナ線路の第2の信号線路11を介して接続した構造を示している。
いずれの構造においても、導電性ビア40で接続された第1のコプレーナ線路から第2のコプレーナ線路への配線方向において、第1のコプレーナ線路の面状グランドパタン(不図示)が、これと同一層の第1のグランドパタン30または第2のグランドパタン31から分離されていることを特徴とする。尚、図11および図12に示される形態ではLSIチップ60を高周波基板に埋め込んでいるが、本発明の高周波モジュールはこれらの形態に限定されない。したがって、用途に応じて、LSIチップを配線基板にフリップチップ接続方式やワイヤーボンディング方式等で表面実装してもよい。また、蓋80を使用しないで、モールド樹脂でLSIチップ60を封止する形態でも構わない。
以上のように本発明の高周波基板および、これを用いた高周波モジュールについて幾つかの実施例を示して説明したが、本願発明はこれらの実施例に限定されるものではなく、その技術思想を逸脱しない範囲で種々変更して実施することが可能であることは言うまでもない。
この出願は、2007年9月18日に出願された日本出願特願2007-241104を基礎とする優先権を主張し、その開示の全てをここに取り込む。

Claims (12)

  1. 第1の信号線路と、該第1の信号線路と同じ配線層に形成された第1の面状グランドパタンを備える第1のコプレーナ線路と、
    前記第1の信号線路とは異なる配線層に形成された第2の信号線路と、該第2の信号線路と同じ配線層に形成された第2の面状グランドパタンを備える第2のコプレーナ線路と、
    前記第1の信号線路と同じ配線層に在って前記第1の面状グランドパタンとは異なる位置に形成された第1のグランドパタンと、を有し、
    前記第1のコプレーナ線路と前記第2のコプレーナ線路が接続されている、高周波基板であって、
    少なくとも、前記第1の信号線路と前記第2の信号線路の端部どうしの接続部から前記第2の信号線路に沿った領域で、前記第1のグランドパタンと前記第1の面状グランドパタンが前記同じ配線層において互いに電気的に接続されないで物理的に分離されている、高周波基板。
  2. 第1の信号線路と、該第1の信号線路と同じ配線層に形成された第1の面状グランドパタンを備える第1のコプレーナ線路と、
    前記第1の信号線路とは異なる配線層に形成された第2の信号線路と、該第2の信号線路と同じ配線層に形成された第2の面状グランドパタンを備える第2のコプレーナ線路と、
    前記第1の信号線路と同じ配線層に在って前記第1の面状グランドパタンとは異なる位置に形成された第1のグランドパタンと、を有し、
    前記第1のコプレーナ線路から前記第2のコプレーナ線路へ信号を伝送するよう前記第1のコプレーナ線路と前記第2のコプレーナ線路が接続されている、高周波基板であって、
    前記第1のコプレーナ線路から前記第2のコプレーナ線路へ信号が伝送されていく際に前記第1の面状グランドパタンから前記第1のグランドパタンに伝わる高周波電流の経路が前記第2の面状グランドパタンを介してのみとなる箇所を含んでいる、高周波基板。
  3. 前記第1のコプレーナ線路における前記第1の信号線路は、誘電体基板の内部または表面に形成され、前記第1の面状グランドパタンは、該第1の信号線路と同じ配線層において前記第1の信号線路を挟む両側位置の少なくとも一方に形成されており、
    前記第2のコプレーナ線路における前記第2の面状グランドパタンは、前記第2の信号線路と同じ配線層において前記第2の信号線路を挟む両側位置の少なくとも一方に形成されている、請求項1または2に記載の高周波基板。
  4. 前記第1の信号線路と前記第2の信号線路を各々の線路端にて接続する第1の導電性ビアと、
    前記第2のコプレーナ線路が形成されている配線層に対し、前記第1のグランドパタンの層とは反対側の配線層に形成された第2のグランドパタンと、
    前記第1および第2のコプレーナ線路を通る信号伝送方向に沿って所定の間隔で配設された複数の第2の導電性ビアであり、その中に、前記第1の面状グランドパタンと前記第2の面状グランドパタンを接続する導電性ビアa、前記第1のグランドパタンと前記第2の面状グランドパタンを接続する導電性ビアb、および前記第1の面状グランドパタンと前記第2のグランドパタンを接続する導電性ビアcを含む第2の導電性ビアと、を有し、
    前記第1の信号線路と前記第1の導電性ビアとの接続部付近から前記第2のコプレーナ線路の信号伝送方向にかけて、前記第1のグランドパタンが、前記第1の面状グランドパタンから分離されている、請求項1から3のいずれか1項に記載の高周波基板。
  5. 分離されている前記第1のグランドパタンと前記第1の面状グランドパタンとの間の幅は、前記第2のコプレーナ線路にて設定される前記第2の導電性ビアの間隔以下の幅である、請求項4に記載の高周波基板。
  6. 請求項に記載の高周波基板であって、
    前記第1のコプレーナ線路に備わる複数の前記第2の導電性ビアのうちの、前記第1の面状グランドパタンと前記第2の面状グランドパタンを相互接続している前記導電性ビアaの外周から、前記第1の面状グランドパタンの前記第1の信号線路側の外周辺への最短距離をL1、
    前記導電性ビアaの外周から、前記第2の面状グランドパタンの前記第2の信号線路側の外周辺への最短距離をL2、
    前記第2のコプレーナ線路に備わる複数の前記第2の導電性ビアのうちの、前記導電性ビアaを除いて、前記第1の導電性ビアに最も近い前記導電性ビアbの外周から、前記第2の面状グランドパタンの前記第2の信号線路側の外周辺への最短距離L3、
    前記導電性ビアbの外周から、前記第1のグランドパタンの前記第1のコプレーナ線路側の外周辺への最短距離をL4、
    前記第1のグランドパタンと前記第2の面状グランドパタンの間の誘電体層厚をL5、
    前記第1の導電性ビアの外周から、前記第1の信号線路の外周辺への最短距離をL6、
    前記第1の導電性ビアの外周から、前記第2の信号線路の外周辺への最短距離をL7、
    前記導電性ビアaの外周から、前記第1の面状グランドパタンの前記第1のグランドパタン側の外周辺への最短距離をL10、
    前記第1のコプレーナ線路の実効比誘電率をε
    前記第2のコプレーナ線路の実効比誘電率をε
    前記第2の導電性ビアの直径をφ、
    伝送する信号帯域における真空中での最小波長をλ0としたとき、次の関係式

    Figure 0005445134
    を満足するように、前記第1の面状グランドパタンと、これと同一層に設けられた前記第1のグランドパタンとの間分離されている、請求項に記載の高周波基板。
  7. 前記第2のコプレーナ線路と同じ配線層の、前記第1のコプレーナ線路が形成されている領域と対向する領域に形成された第3のグランドパタンをさらに備え、
    前記第1の信号線路と前記第2の信号線路の端部どうしの接続部付近から前記第1のコプレーナ線路の伝送方向にかけて、前記第3のグランドパタンが前記第2の面状グランドパタンから分離されている、請求項1から6のいずれかに記載の高周波基板。
  8. 前記第2のコプレーナ線路と同じ配線層の、前記第1のコプレーナ線路が形成されている領域と対向する領域に形成され、かつ、前記第1の面状グランドパタンと前記第2のグランドパタンの両方に前記第2の導電性ビアにより電気的に接続された第3のグランドパタンをさらに備え、
    前記第2の信号線路と前記第1の導電性ビアとの接続部付近から前記第1のコプレーナ線路の伝送方向にかけて、前記第3のグランドパタンが、前記第2の面状グランドパタンから分離されている、請求項4から6のいずれかに記載の高周波基板。
  9. 分離されている前記第3のグランドパタンと前記第2の面状グランドパタンとの間の幅が、前記第1のコプレーナ線路にて設定される前記第2の導電性ビアの間隔以下の幅である、請求項8に記載の高周波基板。
  10. 請求項8または9に記載の高周波基板であって、
    前記第1のコプレーナ線路に備わる複数の前記第2の導電性ビアのうちの、前記導電性ビアaを除いて、前記第1の導電性ビアに最も近い前記導電性ビアcの外周から、前記第1の面状グランドパタンの前記第1の信号線路側の外周辺への最短距離L8、
    前記導電性ビアcの外周から、前記第3のグランドパタンの前記第2のコプレーナ線路側の外周辺への最短距離をL9、
    前記導電性ビアaの外周から、前記第2の面状グランドパタンにおける前記第3のグランドパタン側の外周辺への最短距離をL11、
    伝送する信号帯域における真空中での最小波長をλ0としたとき、次の関係式
    Figure 0005445134
    <λ0/2
    を満足するように、前記第2の面状グランドパタンと、これと同一層に設けられた前記第3のグランドパタンとの間が分離されている、請求項8または9に記載の高周波基板。
  11. 前記第2の面状グランドパタンが、前記第2の信号線路を挟む両側位置の少なくとも一方に形成されているだけでなく、前記第2のコプレーナ線路と同じ配線層の、前記第1のコプレーナ線路が形成されている領域と対向する領域にも延在している、請求項1から10のいずれかに記載の高周波基板。
  12. 請求項1から11のいずれかに記載の高周波基板に半導体集積回路チップが実装された高周波モジュール。
JP2009533089A 2007-09-18 2008-07-24 高周波基板および、これを用いた高周波モジュール Active JP5445134B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009533089A JP5445134B2 (ja) 2007-09-18 2008-07-24 高周波基板および、これを用いた高周波モジュール

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2007241104 2007-09-18
JP2007241104 2007-09-18
PCT/JP2008/063283 WO2009037918A1 (ja) 2007-09-18 2008-07-24 高周波基板および、これを用いた高周波モジュール
JP2009533089A JP5445134B2 (ja) 2007-09-18 2008-07-24 高周波基板および、これを用いた高周波モジュール

Publications (2)

Publication Number Publication Date
JPWO2009037918A1 JPWO2009037918A1 (ja) 2011-01-06
JP5445134B2 true JP5445134B2 (ja) 2014-03-19

Family

ID=40467742

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009533089A Active JP5445134B2 (ja) 2007-09-18 2008-07-24 高周波基板および、これを用いた高周波モジュール

Country Status (3)

Country Link
US (1) US9019035B2 (ja)
JP (1) JP5445134B2 (ja)
WO (1) WO2009037918A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6866789B2 (ja) * 2017-07-11 2021-04-28 富士通株式会社 電子デバイス、及び、電子デバイスの製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004247980A (ja) * 2003-02-14 2004-09-02 Hitachi Ltd 伝送線路の接続構造及び方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE9502326D0 (sv) * 1995-06-27 1995-06-27 Sivers Ima Ab Mikrovågskrets, sådan krets av kapslat utförande, samt användning av mikrovågskretsen i ett kretsarrangemang
JP2003133472A (ja) 2001-10-26 2003-05-09 Sumitomo Metal Ind Ltd 高周波信号用の配線基板
JP4004048B2 (ja) 2003-04-11 2007-11-07 Tdk株式会社 高周波伝送線路
JP2005094445A (ja) * 2003-09-18 2005-04-07 Tdk Corp 伝送線路
US7315223B2 (en) * 2004-06-30 2008-01-01 Emag Technologies, Inc. Microstrip-to-microstrip RF transition including co-planar waveguide connected by vias

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004247980A (ja) * 2003-02-14 2004-09-02 Hitachi Ltd 伝送線路の接続構造及び方法

Also Published As

Publication number Publication date
WO2009037918A1 (ja) 2009-03-26
US9019035B2 (en) 2015-04-28
US20110128100A1 (en) 2011-06-02
JPWO2009037918A1 (ja) 2011-01-06

Similar Documents

Publication Publication Date Title
JP5397225B2 (ja) 高周波基板および、これを用いた高周波モジュール
KR100949224B1 (ko) 필터 회로 장치 및 그 제조 방법
KR101573959B1 (ko) 다층 배선 기판
KR100725363B1 (ko) 회로 기판 및 그 제조 방법
JP5725031B2 (ja) 構造体及び配線基板
JPWO2008133010A1 (ja) フィルタ回路素子及び電子回路装置
JP2006074014A (ja) 多層プリント基板、及びマイクロストリップラインのインピーダンス管理方法
JP2010506387A (ja) 高周波適合性ラインを有する基板
JP5327216B2 (ja) 高周波基板および高周波モジュール
US9301386B2 (en) Printed circuit board and method of manufacturing the same
JP5323435B2 (ja) 差動伝送用多層配線基板
JP5445134B2 (ja) 高周波基板および、これを用いた高周波モジュール
JP4198912B2 (ja) 対称ストリップラインと非対称ストリップラインの間の遷移構造
JP4927993B2 (ja) 複合配線基板
US8154364B2 (en) High-frequency transmission line having ground surface patterns with a plurality of notches therein
JP3829787B2 (ja) 導波管・マイクロストリップ線路変換器
US20140209367A1 (en) Wiring board
JP4526713B2 (ja) 高周波回路
KR100745993B1 (ko) 복수개의 비아 구조를 포함하는 회로 기판
JP4377725B2 (ja) 高周波用配線基板
JP4328296B2 (ja) 積層ストリップラインフィルタ
JP3929934B2 (ja) 導波管/ストリップ線路変換器
JP2005286436A (ja) 高周波用配線基板
JP2005018627A (ja) データ転送回路基板
JP2005012559A (ja) カプラ及びカプラアレー

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110613

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130625

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130805

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131126

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131209

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5445134

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150