JP5445134B2 - 高周波基板および、これを用いた高周波モジュール - Google Patents
高周波基板および、これを用いた高周波モジュール Download PDFInfo
- Publication number
- JP5445134B2 JP5445134B2 JP2009533089A JP2009533089A JP5445134B2 JP 5445134 B2 JP5445134 B2 JP 5445134B2 JP 2009533089 A JP2009533089 A JP 2009533089A JP 2009533089 A JP2009533089 A JP 2009533089A JP 5445134 B2 JP5445134 B2 JP 5445134B2
- Authority
- JP
- Japan
- Prior art keywords
- ground pattern
- line
- signal line
- coplanar
- coplanar line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
- H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P1/00—Auxiliary devices
- H01P1/04—Fixed joints
- H01P1/047—Strip line joints
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P3/00—Waveguides; Transmission lines of the waveguide type
- H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
- H01P3/08—Microstrips; Strip lines
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
- H05K1/0253—Impedance adaptations of transmission lines by special lay-out of power planes, e.g. providing openings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
- H01L2223/64—Impedance arrangements
- H01L2223/66—High-frequency adaptations
- H01L2223/6605—High-frequency electrical connections
- H01L2223/6616—Vertical connections, e.g. vias
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
- H01L2223/64—Impedance arrangements
- H01L2223/66—High-frequency adaptations
- H01L2223/6605—High-frequency electrical connections
- H01L2223/6627—Waveguides, e.g. microstrip line, strip line, coplanar line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/66—High-frequency adaptations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15192—Resurf arrangement of the internal vias
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
- H01L2924/15323—Connection portion the connection portion being formed on the die mounting surface of the substrate being a land array, e.g. LGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1903—Structure including wave guides
- H01L2924/19033—Structure including wave guides being a coplanar line type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/07—Electric details
- H05K2201/0707—Shielding
- H05K2201/0715—Shielding provided by an outer layer of PCB
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/0929—Conductive planes
- H05K2201/093—Layout of power planes, ground planes or power supply conductors, e.g. having special clearance holes therein
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/0929—Conductive planes
- H05K2201/09363—Conductive planes wherein only contours around conductors are removed for insulation
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09618—Via fence, i.e. one-dimensional array of vias
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09663—Divided layout, i.e. conductors divided in two or more parts
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
- Waveguide Connection Structure (AREA)
- Waveguides (AREA)
Description
[特許文献2]特開2004-320109号公報(図1、段落[0095])
以上のように、図1A〜図1Dにより示される構成において信号線路が異なった層に形成されている異種線路を接続する場合、信号線路間を接続する導電性ビア付近の信号線路幅を変えることにより、信号通過特性(反射特性とも呼ぶ。)を改善していた。しかしながら、この従来技術では、伝送信号が低周波から高周波になればなるほど信号通過特性(反射特性とも呼ぶ。)が劣化していく問題を解決できないことが分かった。
図2A〜2Hは、本発明の第1の実施例による高周波基板の構成を示したものである。詳しく言うと、図2Aは本実施例の高周波基板の第1配線層を示す平面図、図2Bはその第2配線層の平面図、図2Cはその第3配線層の平面図である。図2Dは図2AのA-A’における基板断面図、図2Eは図2AのB-B’における基板断面図、図2Fは図2AのC-C’における基板断面図、図2Gは図2AのD-D’における基板断面図、図2Hは図2AのE-E’における基板断面図である。なお、各図において、図1A〜図1Dに示される構成要素と同じ機能部位には同一符号を用いている。
(但し、cは光速で3.0×108m/s、 fは周波数 とする。)
2645[μm]<λ0/2の関係式において左辺と右辺が等しい場合を考えて、λ0=2×2645×10-6とすると、上記式(6)より、f=57×109[Hz]=57[GHz]が算出される。
図7A〜7Hは、本発明の第2の実施例による高周波基板の構成を示したものである。詳しく言うと、図7Aは本実施例の高周波基板の第1配線層を示す平面図、図7Bはその第2配線層の平面図、図7Cはその第3配線層の平面図である。図7Dは図7AのA-A’における基板断面図、図7Eは図7AのB-B’における基板断面図、図7Fは図7AのC-C’における基板断面図、図7Gは図7AのD-D’における基板断面図、図7Hは図7AのE-E’における基板断面図である。なお、各図において、図1A〜図1Dに示される構成要素と同じ機能部位には同一符号を用いている。
図9A〜9Hは、本発明の第3の実施例による高周波基板の構成を示したものである。詳しく言うと、図9Aは本実施例の高周波基板の第1配線層を示す平面図、図9Bはその第2配線層の平面図、図9Cはその第3配線層の平面図である。図9Dは図9AのA-A’における基板断面図、図9Eは図9AのB-B’における基板断面図、図9Fは図9AのC-C’における基板断面図、図9Gは図9AのD-D’における基板断面図、図9Hは図9AのE-E’における基板断面図である。なお、各図において、図1A〜図1Dに示される構成要素と同じ機能部位には同一符号を用いている。
上記の各実施例では、異なる層間を接続する手段として導電性ビアを用いているが、その限りではなく、スルーホール等のように、導電性を有する電気的な接続手段であれば適用可能である。また、3層配線板の場合について説明したが、3層以上の多層配線板についても適用可能あり、また、第1の信号線路10およびグランドパタン30a,30bが誘電体基板20の内部にある構成においても適用可能である。
Claims (12)
- 第1の信号線路と、該第1の信号線路と同じ配線層に形成された第1の面状グランドパタンとを備える第1のコプレーナ線路と、
前記第1の信号線路とは異なる配線層に形成された第2の信号線路と、該第2の信号線路と同じ配線層に形成された第2の面状グランドパタンとを備える第2のコプレーナ線路と、
前記第1の信号線路と同じ配線層に在って前記第1の面状グランドパタンとは異なる位置に形成された第1のグランドパタンと、を有し、
前記第1のコプレーナ線路と前記第2のコプレーナ線路が接続されている、高周波基板であって、
少なくとも、前記第1の信号線路と前記第2の信号線路の端部どうしの接続部から前記第2の信号線路に沿った領域で、前記第1のグランドパタンと前記第1の面状グランドパタンが前記同じ配線層において互いに電気的に接続されないで物理的に分離されている、高周波基板。 - 第1の信号線路と、該第1の信号線路と同じ配線層に形成された第1の面状グランドパタンとを備える第1のコプレーナ線路と、
前記第1の信号線路とは異なる配線層に形成された第2の信号線路と、該第2の信号線路と同じ配線層に形成された第2の面状グランドパタンとを備える第2のコプレーナ線路と、
前記第1の信号線路と同じ配線層に在って前記第1の面状グランドパタンとは異なる位置に形成された第1のグランドパタンと、を有し、
前記第1のコプレーナ線路から前記第2のコプレーナ線路へ信号を伝送するよう前記第1のコプレーナ線路と前記第2のコプレーナ線路が接続されている、高周波基板であって、
前記第1のコプレーナ線路から前記第2のコプレーナ線路へ信号が伝送されていく際に前記第1の面状グランドパタンから前記第1のグランドパタンに伝わる高周波電流の経路が前記第2の面状グランドパタンを介してのみとなる箇所を含んでいる、高周波基板。 - 前記第1のコプレーナ線路における前記第1の信号線路は、誘電体基板の内部または表面に形成され、前記第1の面状グランドパタンは、該第1の信号線路と同じ配線層において前記第1の信号線路を挟む両側位置の少なくとも一方に形成されており、
前記第2のコプレーナ線路における前記第2の面状グランドパタンは、前記第2の信号線路と同じ配線層において前記第2の信号線路を挟む両側位置の少なくとも一方に形成されている、請求項1または2に記載の高周波基板。 - 前記第1の信号線路と前記第2の信号線路を各々の線路端にて接続する第1の導電性ビアと、
前記第2のコプレーナ線路が形成されている配線層に対し、前記第1のグランドパタンの層とは反対側の配線層に形成された第2のグランドパタンと、
前記第1および第2のコプレーナ線路を通る信号伝送方向に沿って所定の間隔で配設された複数の第2の導電性ビアであり、その中に、前記第1の面状グランドパタンと前記第2の面状グランドパタンを接続する導電性ビアa、前記第1のグランドパタンと前記第2の面状グランドパタンを接続する導電性ビアb、および前記第1の面状グランドパタンと前記第2のグランドパタンを接続する導電性ビアcを含む第2の導電性ビアと、を有し、
前記第1の信号線路と前記第1の導電性ビアとの接続部付近から前記第2のコプレーナ線路の信号伝送方向にかけて、前記第1のグランドパタンが、前記第1の面状グランドパタンから分離されている、請求項1から3のいずれか1項に記載の高周波基板。 - 分離されている前記第1のグランドパタンと前記第1の面状グランドパタンとの間の幅は、前記第2のコプレーナ線路にて設定される前記第2の導電性ビアの間隔以下の幅である、請求項4に記載の高周波基板。
- 請求項4に記載の高周波基板であって、
前記第1のコプレーナ線路に備わる複数の前記第2の導電性ビアのうちの、前記第1の面状グランドパタンと前記第2の面状グランドパタンを相互接続している前記導電性ビアaの外周から、前記第1の面状グランドパタンの前記第1の信号線路側の外周辺への最短距離をL1、
前記導電性ビアaの外周から、前記第2の面状グランドパタンの前記第2の信号線路側の外周辺への最短距離をL2、
前記第2のコプレーナ線路に備わる複数の前記第2の導電性ビアのうちの、前記導電性ビアaを除いて、前記第1の導電性ビアに最も近い前記導電性ビアbの外周から、前記第2の面状グランドパタンの前記第2の信号線路側の外周辺への最短距離L3、
前記導電性ビアbの外周から、前記第1のグランドパタンの前記第1のコプレーナ線路側の外周辺への最短距離をL4、
前記第1のグランドパタンと前記第2の面状グランドパタンの間の誘電体層厚をL5、
前記第1の導電性ビアの外周から、前記第1の信号線路の外周辺への最短距離をL6、
前記第1の導電性ビアの外周から、前記第2の信号線路の外周辺への最短距離をL7、
前記導電性ビアaの外周から、前記第1の面状グランドパタンの前記第1のグランドパタン側の外周辺への最短距離をL10、
前記第1のコプレーナ線路の実効比誘電率をε1、
前記第2のコプレーナ線路の実効比誘電率をε2、
前記第2の導電性ビアの直径をφ、
伝送する信号帯域における真空中での最小波長をλ0としたとき、次の関係式
を満足するように、前記第1の面状グランドパタンと、これと同一層に設けられた前記第1のグランドパタンとの間が分離されている、請求項4に記載の高周波基板。 - 前記第2のコプレーナ線路と同じ配線層の、前記第1のコプレーナ線路が形成されている領域と対向する領域に形成された第3のグランドパタンをさらに備え、
前記第1の信号線路と前記第2の信号線路の端部どうしの接続部付近から前記第1のコプレーナ線路の伝送方向にかけて、前記第3のグランドパタンが前記第2の面状グランドパタンから分離されている、請求項1から6のいずれかに記載の高周波基板。 - 前記第2のコプレーナ線路と同じ配線層の、前記第1のコプレーナ線路が形成されている領域と対向する領域に形成され、かつ、前記第1の面状グランドパタンと前記第2のグランドパタンの両方に前記第2の導電性ビアにより電気的に接続された第3のグランドパタンをさらに備え、
前記第2の信号線路と前記第1の導電性ビアとの接続部付近から前記第1のコプレーナ線路の伝送方向にかけて、前記第3のグランドパタンが、前記第2の面状グランドパタンから分離されている、請求項4から6のいずれかに記載の高周波基板。 - 分離されている前記第3のグランドパタンと前記第2の面状グランドパタンとの間の幅が、前記第1のコプレーナ線路にて設定される前記第2の導電性ビアの間隔以下の幅である、請求項8に記載の高周波基板。
- 請求項8または9に記載の高周波基板であって、
前記第1のコプレーナ線路に備わる複数の前記第2の導電性ビアのうちの、前記導電性ビアaを除いて、前記第1の導電性ビアに最も近い前記導電性ビアcの外周から、前記第1の面状グランドパタンの前記第1の信号線路側の外周辺への最短距離L8、
前記導電性ビアcの外周から、前記第3のグランドパタンの前記第2のコプレーナ線路側の外周辺への最短距離をL9、
前記導電性ビアaの外周から、前記第2の面状グランドパタンにおける前記第3のグランドパタン側の外周辺への最短距離をL11、
伝送する信号帯域における真空中での最小波長をλ0としたとき、次の関係式
<λ0/2
を満足するように、前記第2の面状グランドパタンと、これと同一層に設けられた前記第3のグランドパタンとの間が分離されている、請求項8または9に記載の高周波基板。 - 前記第2の面状グランドパタンが、前記第2の信号線路を挟む両側位置の少なくとも一方に形成されているだけでなく、前記第2のコプレーナ線路と同じ配線層の、前記第1のコプレーナ線路が形成されている領域と対向する領域にも延在している、請求項1から10のいずれかに記載の高周波基板。
- 請求項1から11のいずれかに記載の高周波基板に半導体集積回路チップが実装された高周波モジュール。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009533089A JP5445134B2 (ja) | 2007-09-18 | 2008-07-24 | 高周波基板および、これを用いた高周波モジュール |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007241104 | 2007-09-18 | ||
JP2007241104 | 2007-09-18 | ||
PCT/JP2008/063283 WO2009037918A1 (ja) | 2007-09-18 | 2008-07-24 | 高周波基板および、これを用いた高周波モジュール |
JP2009533089A JP5445134B2 (ja) | 2007-09-18 | 2008-07-24 | 高周波基板および、これを用いた高周波モジュール |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2009037918A1 JPWO2009037918A1 (ja) | 2011-01-06 |
JP5445134B2 true JP5445134B2 (ja) | 2014-03-19 |
Family
ID=40467742
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009533089A Active JP5445134B2 (ja) | 2007-09-18 | 2008-07-24 | 高周波基板および、これを用いた高周波モジュール |
Country Status (3)
Country | Link |
---|---|
US (1) | US9019035B2 (ja) |
JP (1) | JP5445134B2 (ja) |
WO (1) | WO2009037918A1 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6866789B2 (ja) * | 2017-07-11 | 2021-04-28 | 富士通株式会社 | 電子デバイス、及び、電子デバイスの製造方法 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004247980A (ja) * | 2003-02-14 | 2004-09-02 | Hitachi Ltd | 伝送線路の接続構造及び方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
SE9502326D0 (sv) * | 1995-06-27 | 1995-06-27 | Sivers Ima Ab | Mikrovågskrets, sådan krets av kapslat utförande, samt användning av mikrovågskretsen i ett kretsarrangemang |
JP2003133472A (ja) | 2001-10-26 | 2003-05-09 | Sumitomo Metal Ind Ltd | 高周波信号用の配線基板 |
JP4004048B2 (ja) | 2003-04-11 | 2007-11-07 | Tdk株式会社 | 高周波伝送線路 |
JP2005094445A (ja) * | 2003-09-18 | 2005-04-07 | Tdk Corp | 伝送線路 |
US7315223B2 (en) * | 2004-06-30 | 2008-01-01 | Emag Technologies, Inc. | Microstrip-to-microstrip RF transition including co-planar waveguide connected by vias |
-
2008
- 2008-07-24 JP JP2009533089A patent/JP5445134B2/ja active Active
- 2008-07-24 WO PCT/JP2008/063283 patent/WO2009037918A1/ja active Application Filing
- 2008-07-24 US US12/674,221 patent/US9019035B2/en active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004247980A (ja) * | 2003-02-14 | 2004-09-02 | Hitachi Ltd | 伝送線路の接続構造及び方法 |
Also Published As
Publication number | Publication date |
---|---|
WO2009037918A1 (ja) | 2009-03-26 |
US9019035B2 (en) | 2015-04-28 |
US20110128100A1 (en) | 2011-06-02 |
JPWO2009037918A1 (ja) | 2011-01-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5397225B2 (ja) | 高周波基板および、これを用いた高周波モジュール | |
KR100949224B1 (ko) | 필터 회로 장치 및 그 제조 방법 | |
KR101573959B1 (ko) | 다층 배선 기판 | |
KR100725363B1 (ko) | 회로 기판 및 그 제조 방법 | |
JP5725031B2 (ja) | 構造体及び配線基板 | |
JPWO2008133010A1 (ja) | フィルタ回路素子及び電子回路装置 | |
JP2006074014A (ja) | 多層プリント基板、及びマイクロストリップラインのインピーダンス管理方法 | |
JP2010506387A (ja) | 高周波適合性ラインを有する基板 | |
JP5327216B2 (ja) | 高周波基板および高周波モジュール | |
US9301386B2 (en) | Printed circuit board and method of manufacturing the same | |
JP5323435B2 (ja) | 差動伝送用多層配線基板 | |
JP5445134B2 (ja) | 高周波基板および、これを用いた高周波モジュール | |
JP4198912B2 (ja) | 対称ストリップラインと非対称ストリップラインの間の遷移構造 | |
JP4927993B2 (ja) | 複合配線基板 | |
US8154364B2 (en) | High-frequency transmission line having ground surface patterns with a plurality of notches therein | |
JP3829787B2 (ja) | 導波管・マイクロストリップ線路変換器 | |
US20140209367A1 (en) | Wiring board | |
JP4526713B2 (ja) | 高周波回路 | |
KR100745993B1 (ko) | 복수개의 비아 구조를 포함하는 회로 기판 | |
JP4377725B2 (ja) | 高周波用配線基板 | |
JP4328296B2 (ja) | 積層ストリップラインフィルタ | |
JP3929934B2 (ja) | 導波管/ストリップ線路変換器 | |
JP2005286436A (ja) | 高周波用配線基板 | |
JP2005018627A (ja) | データ転送回路基板 | |
JP2005012559A (ja) | カプラ及びカプラアレー |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110613 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130625 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130805 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131126 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131209 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5445134 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |