JP5396002B2 - 多端子カルコゲニドスイッチングデバイス - Google Patents

Description

本発明は、概して電子スイッチングデバイスに関する。より詳細には、本発明はカルコゲニドスイッチングデバイスに関する。さらに詳細には、本発明は制御端子に制御信号を印加することにより非制御端子間のカルコゲニド材料の閾値電圧および／または導電性を変調する多端子スイッチングデバイスに関する。

背景技術
今日の電子デバイスは従来のシリコン技術に依存している。シリコン技術を用いて、最新のコンピュータおよび消費家電製品を生産するのに必要な電子部品（例えば、トランジスタ、ダイオード、スイッチ、メモリ、集積回路およびプロセッサ）を作製することができる。シリコンベースの電子機器は市場において著しい成功を収めてきたし、日常生活を大幅に簡素化する数々の利便性をもたらしてきた。

過去数十年にわたるシリコンベースの電子機器の成長は、製造中のデバイス微細化においてなされてきた非常に大きな前進により推し進められてきた。微細化の動向は、シリコン技術の何世代にもわたって長い間ムーアの法則に忠実に従ってきた。デバイスのフィーチャサイズが小さくなるとともに、シリコンウエハーの一定面積内により多くのデバイスを含めることが可能となり、コンピュータおよび電子製品の改善された性能および速度が達成可能となる。

演算能力および機能性における今後の向上はシリコン技術におけるさらなる向上にかかっている、と現状では予測されているので、最近はシリコンベース電子デバイスの継続的な微細化の予測について多くの議論がなされてきている。コンピュータ産業がシリコンの性能限界に急速に近づいていると考えるコンセンサスが高まっている。今日の製造技術におけるフィーチャサイズは０．１８ミクロンであり、将来的にはこれを約０．１０ミクロンまで縮小可能であると期待されている。しかしながら、約０．１０ミクロンを下回るサイズはシリコンの根本的挙動の変化につながるために、フィーチャサイズをさらに縮小することには問題があるとみなされている。より詳細には、シリコンデバイスの寸法が数十ナノメートル以下まで小さくなると、シリコンが量子領域の挙動に入り、巨視的な物体を律則する古典物理学に従って機能しなくなってしまうのである。量子領域では、エネルギー状態が連続的ではなく量子化され、トンネル現象等の現象により多くのデバイスにまたがった電子の非局在化が生じる。トンネル現象の結果には、電子が１つのデバイスから隣のデバイスへ脱出するのに伴う電流のリーク、１つのデバイスが隣のデバイスの状態に影響を及ぼすのに伴うデバイスの独立性の損失が含まれる。シリコンの挙動の根本的な変化に加えて、シリコンデバイスの寸法をさらに縮小することになり、大変な技術的課題が生じることにもなる。フォトリソグラフィ等の作製方法における新たな技術革新が、より小さいフィーチャサイズの達成に必要となる。

シリコン技術のその他２つの欠点が認識されている。第１に、フィーチャサイズの縮小に伴い、新たな製造設備を設置および運転するコストが指数関数的に増大してきたことである。今日の０．１８ミクロンのフィーチャサイズでは、例えば、新たな半導体作製設備を建造するコストが１０億ドルを超えている。このコストは、デバイスがより小型になり、より不純物およびプロセス汚染に影響を受けやすくなるにつれて、増大する一方である。

第２に、特定の演算処理が依然として最新のコンピュータによる解決にあまり適さないままであるために、シリコンベースのコンピュータの機能性は本質的に限られているという認識が高まっていることである。その例には、因数分解、並列演算、パターン認識および連想記憶が含まれる。同様に、人間および他の生物により容易かつ本能的に行われる多くのタスクは困難かつ煩雑であり、従来のコンピュータでは実施不可能なこともしばしばである。

演算処理の将来の検討は、より一層の高度なアプリケーションに対処する新たな機能性を持った新たなコンピュータの必要性を示している。適合性および柔軟性をもち、論理的思考および知能に従って動作する新たなコンピュータが必要とされている。コンピュータには、従来のコンピュータの融通の利かない力ずくの問題解決方法論に限定されないことが必要である。その代わりに、コンピュータには、一見矛盾する事態に直面しても多数のソースからの情報を判別して道理にかなったアウトプットを提供する能力により、変化する状況に対応可能であることが必要とされる。インテリジェントコンピュータおよび機器を実現するために必要な機能性は、従来のコンピュータの基礎をなすシリコン技術の現在の、そして今後予測されるパフォーマンス能力を超えて広がっている。結果として、汎用コンピュータおよび特定タスク向け演算装置を網羅した新規かつ革新的な演算パラダイムが、それらの基礎をなす電子部品および材料とともに必要とされている。

発明の概要
本発明は、今日の従来型のコンピュータよりも優れた機能性を有する新規のコンピュータおよび演算デバイスの構成において使用可能な電子スイッチングデバイスを提供するものである。本デバイスは、シリコンではなく抵抗および導電状態間で可逆的に転換することができるカルコゲニド相変化材料に基づくものである。状態間の転換は、相変化材料に閾値エネルギーに見合った、またはそれを上回る量のエネルギーを与えることによって生じる。少なくとも閾値量のエネルギーを外部ソースから抵抗状態に印加することによって、材料が導電状態にスイッチする。導電状態は最少量の外部エネルギーが材料に与えられる限り持続する。外部エネルギーが断たれると、材料は抵抗状態へと戻る。

本デバイスは、デバイスを他のデバイス、外部エネルギーソースまたはシンクに接続するための端子を含んでいる。この端子は、外部デバイスまたはソースから電気エネルギーまたは信号を受信してカルコゲニド材料に与えるための入力端子と、電気エネルギーまたは信号をカルコゲニド材料から外部デバイスに供給するための出力端子とを含むことができる。本デバイスは、１つまたは複数の入力端子および１つまたは複数の出力端子を含むことができる。カルコゲニド材料は、その導電性によって、１つの端子に与えられる信号が伝送、通信等される度合いを決定し、デバイスの別の端子中に信号を生じさせる。カルコゲニド材料の導電性および／または閾値は、電気エネルギーを制御信号の形で制御端子から与えることによって制御することができる。あるいは、カルコゲニド材料の導電性および／または閾値は、電気エネルギーを光学エネルギーの形で与えることによって制御することができる。

一実施形態では、制御端子に与えられる制御信号が１つまたは複数の非制御端子対間のカルコゲニド材料の導電性および／または閾値電圧に影響を与える、３つ以上の端子を有するカルコゲニドスイッチングデバイスが提供される。

別の実施形態では、１つの端子が入力端子であり、別の端子が出力端子であり、第３の端子が制御端子である、カルコゲニド材料と電気通信状態にある３つの端子を有するカルコゲニドスイッチングデバイスが提供される。カルコゲニド材料の導電性によって、出力信号が入力信号に応答して生成されたりされなかったりする。例えば、カルコゲニド材料の導電性は、信号が入力端子から出力端子へ効率的に伝送されるか否かを制御することができる。効率的な信号伝送には、カルコゲニドが導電状態にあることが必要である。この実施形態では、制御電圧等の電気制御信号を制御端子に与えることによって、入力および出力端子間のカルコゲニド材料の導電性が影響を受ける。制御信号がない場合、カルコゲニド材料が抵抗状態から導電状態へとスイッチするために、閾値を超える電圧差が入力および出力端子間になければならない。閾値電圧は、カルコゲニド材料の化学的組成ならびに入力および出力端子間の距離を含む因子に依存する。入力および出力端子間の電圧差がサブ閾値である場合、カルコゲニド材料はその抵抗状態であり続け、入力および出力端子間の信号伝送が妨げられる。本実施形態で適当な制御電圧を制御端子に印加することにより、入力および出力端子間の電圧差が閾値電圧を下回る場合でも、入力および出力端子間のカルコゲニド材料を導電状態にスイッチさせることが可能である。本実施形態では、適切な大きさの制御電圧を印加することにより、入力および出力端子間の閾値電圧を変調することが可能となる。

別の実施形態では、１つの端子が入力端子であり、別の端子が出力端子である、カルコゲニド材料と電気通信状態にある２つの端子を有するカルコゲニドスイッチングデバイスが提供される。この実施形態では、光学エネルギーソースによって制御信号が与えられる。本実施形態で適当な光学制御信号を印加することにより、入力および出力端子間の電圧差が閾値を下回る場合でも、入力および出力端子間のカルコゲニド材料を導電状態にスイッチングさせることが可能である。

本スイッチングデバイスは、ネットワークを形成する他のデバイスに連結することが可能である。ネットワークにおいて、ネットワーク内のデバイスまたは回路素子間の電気エネルギーおよび信号の流れを調整する相互連結デバイスとして本スイッチングデバイスを用いることができる。

詳細な説明
本発明は、カルコゲニド材料に基づく電子スイッチングデバイスを提供する。カルコゲニド材料のスイッチング特性は広く知られており、これまでＯＴＳ（Ｏｖｏｎｉｃ Ｔｈｒｅｓｈｏｌｄ Ｓｗｉｔｃｈ）デバイスで活用されてきた。ＯＴＳについては、その開示が参照することにより本明細書に組み込まれる米国特許第５，５４３，７３７号、第５，６９４，１４６号および第５，７５７，４４６号、ならびにその開示が参照することにより本明細書に組み込まれるＳ．Ｒ．Ｏｖｓｈｉｎｓｋｙによる「Ｒｅｖｅｒｓｉｂｌｅ Ｅｌｅｃｔｒｉｃａｌ Ｓｗｉｔｃｈｉｎｇ Ｐｈｅｎｏｍｅｎａ ｉｎ Ｄｉｓｏｒｄｅｒｅｄ Ｓｔｒｕｃｔｕｒｅｓ」、Ｐｈｙｓｉｃａｌ Ｒｅｖｉｅｗ Ｌｅｔｔｅｒｓ、ｖｏｌ．２１、ｐ．１４５０−１４５３ （１９６９）、Ｓ．Ｒ．ＯｖｓｈｉｎｓｋｙおよびＨ．Ｆｒｉｔｚｓｃｈｅによる「Ａｍｏｒｐｈｏｕｓ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ｆｏｒ Ｓｗｉｔｃｈｉｎｇ，Ｍｅｍｏｒｙ， ａｎｄ Ｉｍａｇｉｎｇ Ａｐｐｌｉｃａｔｉｏｎｓ」、ＩＥＥＥ Ｔｒａｎｓａｃｔｉｏｎｓ ｏｎ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅｓ，ｖｏｌ．ＥＤ−２０、ｐ．９１−１０５（１９７３）を含むいくつかの学術論文に記載されている。

本デバイスで用いられるカルコゲニド材料の電気的スイッチング特性が図１に概略的に示されており、図１はカルコゲニドスイッチング材料のＩ−Ｖ（電流−電圧）特性を示している。図１の説明図は、離間して配置された２つの電極がカルコゲニド材料に接触する二端子デバイス構成に相当し、電流Ｉは２電極間に流れる電流に相当する。図１のＩ−Ｖ曲線は、電極によって材料に印加される電圧の関数としてカルコゲニド材料を通過する電流を示す。材料のＩ−Ｖ特性は印加電圧の極性に関して対称である。

便宜上、我々は図１のＩ−Ｖプロットの第１象限（電流と電圧がともに正の部分）を後のカルコゲニドスイッチング挙動の簡単な議論で検討する。極性を説明する類似の説明がＩ−Ｖプロットの第３象限に適用される。

Ｉ−Ｖ曲線は、抵抗ブランチと導電ブランチを含む。このブランチは図１に表示されている。抵抗ブランチは、材料に印加された電圧が増加すると材料を通過する電流がほんの少しだけ増加するブランチに相当する。このブランチは、Ｉ−Ｖプロット中で小さなスロープを示し、図１の第１及び第３象限ではほぼ水平な線として現れる。導電ブランチは、材料に印加された電圧が増加すると材料を通過する電流が大幅に増加するブランチに相当する。このブランチは、Ｉ−Ｖプロット中で大きなスロープを示し、図１の第１及び第３象限ではほぼ垂直な線として現れる。この図１に示された抵抗および導電ブランチのスロープは、例示的なものであって、限定する意図はなく、実際のスロープはカルコゲニド材料の化学組成に依存することになる。実際のスロープであるかどうかに関係なく、導電ブランチは必ず抵抗ブランチよりも大きなスロープを示す。デバイス条件がカルコゲニド材料がＩ−Ｖ曲線の抵抗ブランチ上の点により表わされるようなものであれば、カルコゲニド材料またはデバイスは抵抗状態であるということができる。デバイス条件がカルコゲニド材料がＩ−Ｖ曲線の導電ブランチ上の点により表わされるようなものであれば、カルコゲニド材料またはデバイスは導電状態であるということができる。

本スイッチングデバイスで用いられるカルコゲニド材料のスイッチング特性は図１を参照して説明することができる。我々は、二端子デバイス構成について考え、電圧が印加されていないデバイスから始める。電圧がカルコゲニド材料に印加されていないとき、材料は抵抗状態にあり、電流が流れない。この条件は、図１に示すＩ−Ｖプロットの原点に相当する。印加電圧が増加しても、（図１の第１象限にＶ_ｔで表示されている）閾値電圧まではカルコゲニドは抵抗状態のままである。０からＶ_ｔまでの印加電圧に対するＩ−Ｖ曲線のスロープは大きさが小さく、カルコゲニド材料が高い電気抵抗を有することを示しており、用語「抵抗ブランチ」に反映された状況は、Ｉ−Ｖ曲線のこの部分を説明するのに用いられる。高抵抗は低導電性を意味するので、結果として印加電圧が増加しても材料を流れる電流が少ししか増えない。材料を流れる電流が非常に少ないので、カルコゲニドの抵抗状態を材料のＯＦＦ状態と呼ぶこともできる。

印加電圧が閾値電圧と同等かまたはそれを超えると、カルコゲニド材料はＩ−Ｖ曲線の抵抗ブランチから導電ブランチへと転換（スイッチ）する。スイッチングの事象は瞬時に起き、図１に点線で示される。スイッチングの際、デバイス電圧は大幅に減少し、デバイス電流がデバイス電圧の変化に対してより一層敏感になる。図１にＩ_ｈで表示した最小電流が維持される限り、カルコゲニド材料は導電ブランチのままである。我々はＩ_ｈをデバイスの保持電流、これと関連する電圧Ｖ_ｈを保持電圧と呼ぶ。デバイス条件が電流がＩ_ｈを下回るように変化した場合、材料は通常Ｉ−Ｖプロットの抵抗ブランチに戻り、導電ブランチ上での再稼動には閾値電圧の再印加を必要とする。電流が一瞬（カルコゲニド材料の回復時間より少ない時間）だけＩ_ｈより減少した場合には、カルコゲニドの導電状態は電流のＩ_ｈ以上への復帰に応じて回復することができる。カルコゲニド材料の回復時間は、参照することにより先に組み込まれた「Ａｍｏｒｐｈｏｕｓ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ｆｏｒ Ｓｗｉｔｃｈｉｎｇ，Ｍｅｍｏｒｙ， ａｎｄ Ｉｍａｇｉｎｇ Ａｐｐｌｉｃａｔｉｏｎｓ」の記事で議論されている。

類似のスイッチング挙動が図１に示したＩ−Ｖプロットの第３象限で起きる。第３象限においてＩ−Ｖ曲線の負の極性を認識しているとすれば、第３象限におけるスイッチング挙動は第１象限について上記説明したものと類似である。例えば、第３象限における負の閾値電圧の大きさを上回る大きさを持つ印加電圧は、抵抗ブランチから導電ブランチへのスイッチングを生じさせる。

本デバイスのスイッチング効果は、閾値電圧Ｖ_ｔｈの印加に応じたカルコゲニド材料の抵抗ブランチから導電ブランチへの転換によって生じる。スイッチング転換の基礎となる現象を説明するのにあるモデルが利用できる。このモデルによれば、閾値電圧の印加により、カルコゲニド材料内に導電チャネルまたはフィラメントが形成される。閾値電圧で、材料に生じる電界がブレークダウンまたはアバランシェ効果を引き起こすのに十分な高さとなり、それによって、電子が原子から去って電荷キャリアの高導電性プラズマ状フィラメントを形成する。原子に束縛されるのでなく、束縛を解放されて高い移動性を持つ電子もある。結果として、導電性チャネルまたはフィラメントができる。導電性フィラメントは他の抵抗性カルコゲニド材料内に導電性ボリュームを構成する。導電性フィラメントは、カルコゲニド材料を通ってデバイス端子間を延び、電流に対する低抵抗経路を提供する。カルコゲニド材料のフィラメント外の部分は抵抗性のままである。電流が最小抵抗の経路を通るので、導電性フィラメントの存在によりカルコゲニド材料が導電性となり、導電状態が確立される。導電性フィラメントの作成は、カルコゲニド材料の抵抗状態から導電状態へのスイッチングの基礎となる事象である。

導電性フィラメントは、デバイス電流が保持電流以上である限りデバイス端子間で維持される。導電性フィラメントは、導電ブランチに沿った全ての点に存在するが、フィラメントの断面積は導電ブランチに沿ったポイントによって異なっている。フィラメントの断面積は、電流の方向に対して横向きの方向をいう。導電ブランチ内の動作条件によって、フィラメントは細くも太くもなる。印加電圧が導電ブランチに沿って増加すると、フィラメントの断面は印加電圧が増加するにしたがって大きくなる。フィラメントが大きくなると、大量のカルコゲニド材料が高い導電性を示すことになる。結果として、Ｉ−Ｖ曲線の導電ブランチにより示したように、印加電圧の増加に伴い、カルコゲニド材料は大量の電流をサポート可能となる。導電ブランチで動作するカルコゲニド材料に印加される電圧を変動させると、電流の方向に対して横向きの方向にフィラメントの幅すなわち太さが変更される。導電ブランチで動作するカルコゲニド材料の印加電圧を変動させることによる最終的な効果は、導電性および抵抗性部分の体積分率の変更である。

多くの化学組成のカルコゲニド材料が上記のスイッチング効果を受ける。代表的なカルコゲニド材料は、周期表の第ＩＶ欄から１つまたは複数の元素（カルコゲン元素）を、また任意に周期表の第ＩＩＩ、ＩＶまたはＶ欄から１つまたは複数の化学修飾剤を含むものである。Ｓ、Ｓｅ、およびＴｅのうちの１つまたは複数は、本発明の活性物質に含まれる最も一般的なカルコゲン元素である。カルコゲン元素は、二価結合と孤立電子対の存在を特徴とする。カルコゲン元素を合成してカルコゲニド材料を形成する際に、二価結合により鎖および環構造が形成され、孤立電子対が導電性フィラメントを形成するための電子源を提供する。Ａｌ、Ｇａ、Ｉｎ、Ｇｅ、Ｓｎ、Ｓｉ、Ｐ、ＡｓおよびＳｂ等の三価および四価修飾剤は、カルコゲン元素の鎖および環構造に入ってブランチおよび架橋点を与える。カルコゲニド材料の構造的な剛性は架橋の度合いに依存し、カルコゲニド材料が、その結晶化または他の構造的再配列を生じさせる能力にしたがって、閾値材料およびメモリ材料の２種類のいずれか一方に広く分類される。

両方の種類のカルコゲニド材料とも図１に示したスイッチング挙動を見せるが、フィラメント形成に対する構造応答が異なる。閾値材料は一般に高濃度の修飾剤を有し、メモリ材料よりも高い架橋度を有するため、構造的剛性が高い。閾値材料は非晶質であり、結晶相の核を成し成長させるために必要な原子の再配列が構造の剛性により抑止されるため、結晶化する傾向がほとんどあるいは全く見られない。閾値材料はスイッチング後に印加電圧をなくしても非晶質であり続ける。

これに対し、メモリ材料は軽く架橋されて、より容易に完全なあるいは部分的な結晶化が行われる。非晶質メモリ材料は、上記図１で説明したような閾値電圧の存在下でフィラメント形成を行う。しかし、一旦導電ブランチに入ると、メモリ材料は結晶相の核を成し成長させることができる。結晶相の体積分率は、メモリ材料を通過する電流の大きさと時間に依存する。結晶相はスイッチング後に印加電圧をなくしても保持される。デバイス動作条件を適切に選択することによって、カルコゲニドメモリ材料の非晶質−結晶質転換は何周期にもわたって可逆となる。カルコゲニドメモリ材料については、米国特許第５，１６６，７５８号、第５，２９６，７１６号、第５，５３４，７１１号、第５，５３６，９４７号、第５，５９６，５２２号、および第６，０８７，６７４号で議論されており、その開示は参照することにより本明細書に組み込まれる。

本デバイスは、スイッチングを生じさせ、カルコゲニド材料内の所望の位置にフィラメントを形成するのに必要な動作条件を制御することが可能な多端子デバイスを提供することにより、従来の二端子デバイスを改良するものである。本デバイスのいくつかの実施形態には、カルコゲニド材料と電気通信状態にある１つまたは複数の入力端子と、１つまたは複数の出力端子と、１つまたは複数の制御端子とが含まれる。本デバイスにおいて、制御端子の適当な制御信号が、デバイスの第１の端子およびデバイスの第２の端子間のカルコゲニド材料の導電性または閾値スイッチング電圧に影響を与える。制御信号がない場合、カルコゲニド材料は閾値電圧の印加に応じて抵抗状態から導電状態へスイッチする。ここでは、閾値電圧の大きさが対応する二端子デバイス構成における第１および第２の端子間の閾値電圧に相当する。本多端子デバイスの制御端子に適当な制御信号があると、第１および第２の端子間の閾値電圧が対応する二端子デバイス構成で得られるものとは異なる大きさに変調される。また、サブ閾値電圧が本デバイスの第１の端子および第２の端子間に印加されるとき、制御信号の印加によりカルコゲニド材料が抵抗状態から導電状態への転換を起こすことによって、２つの端子間のカルコゲニド材料の導電性を変更することができる。結果として、２つの端子間の印加電圧が対応する二端子デバイスの閾値電圧を下回ったとしても、１つの端子と別の端子の間に高い導電性を実現することができる。これらの実施形態では、制御信号を電流または電圧等の電気信号とすることができる。

本発明の他の実施形態では、制御信号が光信号である。これらの実施形態によるデバイスは、カルコゲニド材料と電気通信状態にある第１の端子と第２の端子を含み、光学ソースから提供される光学制御信号が第１および第２の端子間のカルコゲニド材料の導電性または閾値電圧を制御するのに用いられる。光学制御信号は、カルコゲニド材料にエネルギーを与えるが、信号をカルコゲニド材料の選択された部分またはカルコゲニド材料全体に印加することができる。適当な光学ソースには、白熱ランプ、レーザ、ダイオード、光ファイバまたは導波路によって提供される光、あるいは光学カルコゲニド材料によって提供される光と、それらのＳｅを含むものが含まれる。連続モードまたはパルスモードで動作する光学ソースは本発明の範囲内にある。

本発明の一実施形態は、カルコゲニド材料と電気通信状態にある第１の端子と、第２の出力端子と、制御端子とを有する三端子デバイスである。本実施形態の概略的な図が図２に示されている。この本実施形態では、制御端子を第１および第２の端子間のカルコゲニド材料の導電性を変調するのに、あるいは、カルコゲニド材料が抵抗状態から導電状態への転換を起こすために第１および第２の端子間に印加しなくてはならない閾値電圧を変調するのに用いることができる。第１および第２の端子は、ここでは非制御端子および/または出力端子、あるいは負荷および基準端子と呼ぶことができる。端子は電極と呼ぶこともでき、単層または２層以上からなる端子と同様の化学組成を含む端子を含んでもよい。

本発明のいくつかの実施形態では、端子と本デバイスのカルコゲニド材料間の電気通信が直接的であり、それによって、電流が端子からカルコゲニド材料へ流れる。本発明の他の実施形態では、端子と本デバイスのカルコゲニド材料間の電気通信が間接的であり、それによって、電流を通さずに、端子での（電位または電界等の）電気的効果がカルコゲニド材料に影響を与える。

一実施形態では、端子がバリア材料に接触している導電性材料を含んでおり、バリア材料はデバイスのカルコゲニド材料と接触している。別の実施形態では、端子が導電性材料およびバリア材料を含んでおり、導電性材料およびカルコゲニド材料間の電気通信がバリア材料を介して生じる。また別の実施形態では、端子が２つの導電性材料間に配置されたカルコゲニド材料を含んでおり、導電性材料の一方が本デバイスの動作中のカルコゲニド材料と電気通信している。この実施形態では、端子はＯｖｏｎｉｃ Ｔｈｒｅｓｈｏｌｄ Ｓｗｉｔｃｈ等の二端子カルコゲニドデバイスであってもよく、端子の導電性は端子中に含まれるカルコゲニド材料の抵抗性により制御される。メモリ型のカルコゲニド材料も用いることができる。これらの実施形態では、端子が抵抗性または導電性になることができ、それによって制御信号または入力信号が本デバイスの動作中のカルコゲニドへのアクセスを制御する。また別の実施形態では、端子が導電体材料および動作中のカルコゲニド間に介在する薄膜誘電体層を含む電界効果電極であってもよい。このような電極の動作原理はＭＯＳＦＥＴのゲート電極のものと似ている。誘電体層は導電性材料から動作中のカルコゲニドへの電流の流れを阻止するが、導電性材料中に存在する電界がカルコゲニド材料に影響を与え得るに十分な薄さである。

４端子以上を有する類似の実施形態も本発明の範囲内である。これらの実施形態では、複数の入力、出力および／または制御端子を有するデバイスが本発明の範囲内である。本発明の好適な実施形態は、任意の端子対間の電気通信または信号伝送がカルコゲニド材料を通して生じるという意味で、異なる端子が互いに電気的に絶縁されているものである。電気通信および信号伝送には電荷、電流または電圧等の電気的効果の通信または伝送が含まれる。例えば、絶縁材料で電極を分離するかあるいは他の方法で電極を離間して配置することによっても電気的絶縁を生じさせることができる。

実施例１
本発明によるデバイス構造の例が図３に示されている。図３は三端子デバイス構造の断面図である。３つの端子はＴ（１）、Ｔ（２）およびＴ（３）で表示されている。これらのデバイスの複数が６’’シリコンウエハー上に形成されている。このウエハー上のデバイスおよび層は、従来のスパッタリング、化学気相堆積、エッチングおよびリソグラフィ技術を用いて形成された。この構造には、シリコンウエハー基板１０と、熱酸化物層２０と、ＴｉＷまたはＴｉおよびＴｉＮの組み合わせからなる導電層４０ならびにカーボンバリア層５０を含む底部電極３０と、ＳｉＯ_Ｘ／ＳｉＮ_Ｘ絶縁領域６０と、ＴｉＷからなる制御電極７０と、カルコゲニド材料８０と、カーボンバリア層１００ならびにＴｉおよびＴｉＮを含む導電層１１０を含む頂部電極９０と、Ａｌ層１２０とを含んでいる。この例では、カルコゲニド材料８０がＧｅ_２Ｔｅ_２Ｓｂ_５であり、図３にＧＳＴで表示されている。バリア層はカルコゲニド領域内への材料の拡散およびエレクトロマイグレーションを阻止して、デバイスのサイクル寿命を改善する。典型的な層厚は以下の通りである。導電層４０（１００ｎｍ）、バリア層５０（３０ｎｍ）、制御電極７０（１０〜４０ｎｍ）、バリア層１００（１００ｎｍ）、および導電層１１０（１００ｎｍ）。本例デバイス中のカルコゲニド材料で占められた領域は、高さ約０．１ミクロン、直径約１ミクロンの円柱形状である。カルコゲニド材料で占められた領域は、ここでは孔または孔領域等と呼ぶこともできる。電極３０、７０および９０はカルコゲニドと電気通信状態にあり、図２の図に示された端子に相当する。制御電極７０はカルコゲニド材料８０を囲んでいる。頂部電極９０および底部電極３０もまた、それぞれ負荷および基準電極と呼ぶことができる。好適な実施形態では、基準電極が接地されている。これらの電極は、電極間の電気通信がカルコゲニド材料を介して生じるように絶縁材料により分離されている。

実施例２
この例では、図３に示した三端子デバイス構造の特性のいくつかのテストの結果が説明されている。ウエハー上に形成されたデバイスからランダムに選択されたいくつかの異なるデバイス上で完了された。図４には、本発明者が完了したテストのいくつかの結果が要約されている。図４は、本三端子デバイスに関してＩ−Ｖプロットの第１象限を示すものである。電流Ｉは構造の電荷（頂部）および基準（底部）電極間を通る電流に対応し、電圧Ｖは負荷および基準電極間に印加される電圧に対応する。負荷および基準電極間のＩ−Ｖ関係は制御電荷に印加されるいくつかの異なる制御電圧に対して決定される。テストでは、一定の大きさの制御電圧が制御端子に印加され、負荷および基準電極間の電流が負荷および基準電極間に印加される電圧の関数として測定される。制御電圧が印加される間に、制御電圧が長期間電圧パルス（例えば、３マイクロ秒）の形で印加され、負荷および基準電極間の電圧が短期間パルス（例えば、１００ナノ秒）の形で印加される。この例では、制御電圧がデバイスの制御電極および負荷電極間に印加される。

図４のデータは、制御電圧の制御電極への印加を負荷および基準電極間の閾値電流の変調に用いることができることを示す。異なるＩ−Ｖ曲線が異なる制御電圧を用いたテストに対応している。各Ｉ−Ｖ曲線に関連する制御電圧が図４に表示で示されている。「０〜２Ｖ」で表示されたＩ−Ｖ曲線は０〜２Ｖの制御電圧に対するデバイスの挙動を示している。デバイスのＩ−Ｖ特性は、その範囲の制御電圧とほぼ同一であり、この電圧範囲で完了したいくつかのテストについて１つの曲線が示されている。「０〜２Ｖ」データは、Ｉ−Ｖ曲線の抵抗ブランチが０Ｖの印加電圧から約１．５６Ｖの電圧閾値電圧まで延びていることを示す。一旦閾値電圧まで達すると、デバイスは導電ブランチへとスイッチする。上記図１で検討したように、スイッチング転換はＩ−Ｖ曲線中の負に傾斜する線によって示される。

制御電圧が２Ｖ超に増加されると、閾値電圧の減少が観察される。「２．５Ｖ」で表示されたＩ−Ｖ曲線は、２．５Ｖの制御電圧が閾値電圧を１．４Ｖより若干低い値まで１０％強減少させることを示している。制御電圧を３Ｖまでさらに増加すると、閾値電圧を約１．２Ｖの値まで約２５％減少させることになる。４Ｖの制御電圧が印加されると、閾値電圧が効果的に除かれ、負荷および基準電極間のカルコゲニド材料がテストされた印加電圧の全範囲にわたってその導電状態となる。

図４に示されたテストデータは、制御端子に制御電圧を印加することによって、多端子デバイスの２つの電極間の閾値電圧を変調する能力を示している。変調効果は、標準的な二端子デバイスでは利用不可能であるが、本多端子デバイスで達成可能な機能性を表わす。

理論に捉われることは望まないが、本発明者らは、十分な大きさの制御信号を制御端子に印加することによって、多端子デバイスの２つの非制御端子間の導電性フィラメントの形成が容易になると考える。フィラメント形成の容易化は、２つの非制御端子（例えば、入力および出力端子、２つの入力端子、２つの出力端子、負荷および基準端子等）間のカルコゲニド材料を導電状態にスイッチするのに必要な閾値電圧の大きさを減少させることとして示されている。フィラメント形成を容易にするのに必要な最小の制御信号を臨界制御信号と呼ぶことができる。上記実施例２では、例えば、臨界制御信号が２Ｖと２．５Ｖの間の電圧である。

本発明者らは、臨界制御信号が制御端子および非制御端子間のカルコゲニド材料内にフィラメントを形成するのに必要な最小信号であると考える。実施例２では、臨界制御信号がデバイスの制御電極および基準電極間にフィラメントを形成すると考えている。このフィラメントの存在によって、負荷および基準端子間にフィラメントを形成するのに必要な閾値電圧が減少するように、カルコゲニド材料が変更されると考えている。制御電極および基準電極間のフィラメントの存在によって、カルコゲニド材料の他の部分においてフィラメント形成に必要なエネルギーを下げる電界または電位をカルコゲニド材料内に生成することができる。

制御信号を臨界値より上に上げると、制御電極および基準電極間のフィラメントの断面が大きくなり、より多くの量のカルコゲニド材料が制御信号の影響を受けると考えられる。実施例２では、負荷および基準電極間の閾値電圧が制御電圧の増加とともに減少するのは制御および基準電極間でフィラメントが拡大するせいだと思われる。このフィラメントの拡大は、フィラメントの境界が負荷電極の近傍に近づいたことを示している。近傍に近づくほど負荷および基準電極間にフィラメントを構築するのに必要な電界が小さくなり、故に閾値電圧が小さくなることが示唆されている。フィラメントは、例えば制御および基準電極間にあるフィラメントのブランチにより負荷および基準電極間に形成され得る。このようなブランチプロセスにおいて、負荷および基準電極間のフィラメントの部分が制御および基準電極間にあるフィラメント内に存在し、フィラメントを完成するのに必要な電圧が負荷電極およびある点、すなわちブランチ点間に既存のフィラメントに沿ってフィラメントを形成するのに必要なものであり得る。既存フィラメントの負荷電極および分岐点間の距離は負荷および基準電極間の距離よりも小さい可能性が高く、フィラメントを完成するのに必要な負荷電極に対する電界または電圧の大きさは減少される。臨界制御信号を十分上回るある制御信号では、制御電極および基準電極間に形成されたフィラメントが、フィラメントの境界が負荷電極と重なるかまたは接するように十分に拡大されると期待される。このようなことが起きると、負荷および基準電極間閾値電圧がゼロまで減少すると考えられる。今回は推測ではあるが、このモデルは図４に示されたデータと一致する。

２つの端子間の閾値電圧を変調することに加えて、本多端子デバイスは２つの端子間のカルコゲニド材料の導電性を変調することにも用いることができる。このような能力は図３に示した代表的なデバイス構造および図４に示したデータを用いて証明することができる。一例として、制御電圧がない場合に、負荷および基準電極間に１．５Ｖの電圧を印加することを考える。図４に示すように、１．５Ｖがサブ閾値電圧であるから、負荷および基準電極間に１．５Ｖの電圧を印加することによってデバイスをスイッチすることができる。したがって、負荷および基準電極間のカルコゲニド材料は抵抗状態のままであり、負荷および基準電極間の導電性は弱い。

負荷および基準電極間のサブ閾値電圧を維持しつつ十分な大きさの制御電圧を印加することによって、負荷および基準電極間のスイッチング事象を行うことが可能となり、それによって負荷および基準電極間のカルコゲニド材料の導電性が大幅に増大する。負荷および基準電極間に１．５Ｖのサブ閾値電圧を印加する場合、０Ｖおよび２Ｖ間の制御電圧は閾値電圧を減少させることも負荷および基準電極間のカルコゲニド材料の導電性に影響を与えることもない。しかしながら、２．５Ｖの制御電圧は閾値電圧を１．５Ｖ未満まで減少させ、それによって負荷および基準電極間のカルコゲニド材料を抵抗状態から導電状態へと転換させる。この転換は、電流の増加にしたがって負荷および基準電極間の電圧の減少を伴う。負荷および基準電極間の電圧は保持電圧以上の電圧まで低下する。制御信号がない場合にデバイスが抵抗性で負荷および基準電極間の信号伝送を抑止する一方、十分な大きさの制御電圧が与えられるとデバイスは導電性となり信号を伝送し易くなる。したがって、その間にサブ閾値があるとき、２つの非制御電極間のカルコゲニド材料の導電性を増大させるのに適切な制御信号を用いることができる。２つの非制御電極間のカルコゲニド材料の導電性は、制御端子に印加される制御信号をなくすかまたはその大きさを減少させることによって同様に増大させることができる。このようにして、２つの非制御電極間のカルコゲニド材料の導電性を変調するのに、制御信号のタイミング、持続期間および／または大きさの適切な制御を用いることができる。

４端子以上を含む対応する実施形態も本発明の範囲内である。これらの実施形態では、いずれの端子も任意の２つの非制御端子に関して制御端子として機能することができる。一例として、端子が１、２、３および４と表示された四端子カルコゲニドデバイスを考える。端子１は端子２および３、２および４、または３および４の制御端子として機能することができる。端子１の端子２、３および４に対する相対近接性、ならびに端子２、３および４にある電圧等の因子が、端子１がその間のカルコゲニド材料の閾値電圧または導電性を変調する端子対に影響を与える。例えば、端子２および４間に電圧がなく、閾値電圧に近い電圧が端子２および３間にある場合、端子１により与えられる制御信号は端子２および４間よりも端子２および３間の閾値電圧または導電性を変調する可能性が高い。適当な条件下では、端子１が端子群２、３および４内の複数の端子対間のカルコゲニド材料の閾値電圧または導電性を変調することも可能である。また、２つの端子に制御信号を与えることも可能である。例えば、端子１および２に対する制御信号は、端子３および４間のカルコゲニド材料の閾値電圧または導電性を変調することができる。類似の議論が５端子以上を有する実施形態にも当てはまる。

本デバイスの多端子実施形態には、複数の制御端子を有して複数の制御信号の影響下で動作するデバイスが含まれる。複数の制御信号は、電気信号、光信号または電気および光信号の組み合わせであってよい。

本デバイスの端子は種々の空間配列に配置することができる。例えば、全ての端子を共通平面または層、あるいは二次元回路内に置くことができる。あるいは、１つまたは複数の端子を他の端子がある平面の外側に配置することもできる。例えば、本発明の三端子デバイスでは、２端子およびカルコゲニド材料を共通水平層に、第３の端子をその層に対して垂直に配置することもできる。このような配列は、垂直方向の相互接続能力をもたらす。４端子以上を有する類似の実施形態も本発明の範囲内である。

本デバイスは、他のデバイスまたは素子と組み合わせて回路またはネットワークを形成することができる。一実施形態では、本デバイスを複数の素子間の相互接続デバイスとして用いることができる。この実施形態では、本デバイス中にあるカルコゲニド材料の導電性が本デバイスに接続された複数の素子間の電気通信に影響を与える。本実施形態の概略図が図５に示されており、三端子カルコゲニド相互接続デバイス２２０を介して回路またはネットワーク素子２１０に結合された回路またはネットワーク素子２００を示す。相互接続デバイス２２０には、相互接続端子２３０および２４０と、カルコゲニド材料２６０と電気通信状態にある制御端子２５０が含まれている。素子２００および２１０は、トランジスタ、ダイオード、シリコン素子、その他の複数の素子を含んだカルコゲニドデバイスまたは回路またはネットワーク等の単一素子であってよい。素子の１つは接地端子であってもよい。

制御信号を相互接続デバイス２２０の制御端子に印加することにより、相互接続端子２３０および２４０間のカルコゲニド材料の導電性を変調し、それによって素子２００および２１０間の電気通信または信号伝送の度合いを制御する手段を提供する。カルコゲニド材料２６０が抵抗状態にあるとき、相互接続デバイス２２０の導電性は低く、素子２００から素子２１０（またはその逆）への信号伝送は弱いかまたは存在しない。素子２００および２１０は互いに電気的にほぼ絶縁されており、例えば、この２つの素子の一方により生成された電流または電圧は２つの素子の他方により実質的に検知されないか、または２つの素子の他方の挙動に実質的に影響を与えないようになっている。カルコゲニド材料２６０が導電状態にあるとき、相互接続デバイス２２０の導電性は高く、素子２００から素子２１０（またはその逆）への信号伝送は良い。この２つの素子の一方により生成された電流または電圧は、容易に２つの素子の他方に通信される。

上述のように、カルコゲニド材料２６０の導電性の状態が適当な制御信号を制御端子２５０に印加することによって影響を受ける。制御信号は、カルコゲニド材料に抵抗状態から導電状態への転換を起こさせ、それによって相互接続された素子２００および２１０間の信号伝送および電気通信を可能にする。スイッチング転換を生じさせるのに必要な制御信号の大きさは、２つの相互接続端子２３０および２４０間にある電圧差に依存する。電圧差が大きいほど、必要な制御信号の大きさは小さくなる。制御信号をなくすかまたは不十分な大きさの制御信号がある場合、スイッチング転換を生じさせることができず、それによってカルコゲニド材料は抵抗状態になるかまたは維持されて素子２００および２１０間の信号伝送および電気通信が阻止される。制御端子が１つまたは複数の非制御端子対間のカルコゲニド材料の閾値電圧または導電性を変調する、４端子以上を含む対応する実施形態も本発明の範囲内である。

別の実施形態では、三端子カルコゲニドデバイスが図６に示したような３つの回路またはネットワーク素子を相互接続するのに用いられる。本実施形態では、回路またはネットワーク素子４００、４１０および４２０は、カルコゲニド材料４７０と電気通信状態にある相互接続端子４４０、４５０および４６０を含む三端子相互接続デバイス４３０を介して互いに相互接続されている。本実施形態では、３つの相互接続端子のいずれかを、他の２つの相互接続端子間のカルコゲニド材料の閾値電圧または導電性を変調する制御端子として用いることができる。一例として、素子４１０により相互接続端子４４０を介して与えられた信号は、相互接続端子４５０および４６０間のカルコゲニド材料の閾値電圧または導電性に関する制御信号として用いることができ、それによって、素子４００および４２０間の信号伝送または電気通信を変調または制御することができる。素子４００および相互接続端子４６０も素子４１０および４２０に関して同様に用いることができる。素子４２０および相互接続端子４５０も素子４００および４１０に関して同様に用いることができる。本実施形態では、制御信号の大きさが回路またはネットワーク素子によって生成された信号により決定される。４端子以上を有するカルコゲニドデバイスが４つ以上の回路またはネットワーク素子を相互接続するのに用いられる、対応する実施形態も本発明の範囲内である。

図５および６の概略図は二次元配列の回路またはネットワーク素子の相互接続を示しているが、三次元での相互接続も本発明の範囲内である。１つまたは複数の端子を垂直配置することができ、または別の方法でカルコゲニド材料または他の端子と同一平面状にないように配置することができる。例えば、制御信号をカルコゲニド材料がある平面に垂直な方向の端子またはデバイスから与えることができる。

他の実施形態では、本多端子デバイスが回路またはネットワーク内の他のデバイスまたは素子に信号を与えることができる。上述のように、サブ閾値電圧がカルコゲニドデバイスの２つの端子（例えば負荷および基準端子）間に印加される場合、カルコゲニド材料と電気通信状態にある制御端子により与えられる制御信号を印加することによって、この２つの端子間のカルコゲニド材料のスイッチングを生じさせることが可能である。このスイッチングは電圧の大きさを減少させ、負荷および基準端子間の電流の大きさを増大させる。回路またはネットワーク内の他のデバイスまたは素子への入力信号として、これらの電圧および電流の変化を用いることができる。一例として、相互接続２３０および２４０の電圧がサブ閾値電圧であり、カルコゲニド材料が抵抗状態にある、上記図５に説明されたデバイス配列を考える。臨界値の制御信号が制御端子２５０に順次印加される場合、相互接続２３０および２４０間のカルコゲニド材料の導電状態へのスイッチングが起こる。スイッチングによって、上述のように相互接続２３０および２４０間の電圧および電流変化が起こり、これらの電圧および電流変化を素子２１０および／または素子２００への入力または駆動信号として与えることができる。ここで説明される本発明の三端子実施形態についての動作原理およびモードは、同様に４端子以上を有する多端子デバイスにも適用される。

ここに示された開示および議論は例示的であって、本発明の実施を限定するものではない。その数々の均等物および変形物が本発明の範囲内にあると想定される。前記開示と組み合わせて本発明の範囲を定義するのは、全ての均等物を含む特許請求の範囲である。

スイッチング転換を示すカルコゲニド材料のＩ−Ｖ特性を示す図である。 本発明に係る一般的な三端子カルコゲニドデバイスの概略図である。 本発明に係る三端子カルコゲニドデバイスの実施形態の概略図である。 図３に示した三端子カルコゲニドデバイスのＩ−Ｖ特性を示す図である。 ２つの回路またはネットワーク素子間の相互接続デバイスとしての三端子カルコゲニドデバイスの利用を示す図である。 ３つの回路またはネットワーク素子間の相互接続デバイスとしての三端子カルコゲニドデバイスの利用を示す図である。

Claims (13)

1. 第１端子と、
   第２端子と、
   第３端子と、
   前記第１端子、前記第２端子および前記第３端子と電気通信状態にあるカルコゲニド材料と
   を備え、
   前記カルコゲニド材料は、外側壁により離間される第１端及び第２端を含み、
   前記第１端子は前記第１端に隣接して配置され、
   前記第２端子は前記第２端に隣接して配置され、
   前記第３端子は前記カルコゲニド材料を囲み、前記第３端子に制御信号を印加することによって前記第１端子および前記第２端子間の前記カルコゲニド材料の導電性を変調し、
   前記第３端子が前記カルコゲニド材料を囲むことは、前記外側壁のまわりでなされ、かつ、前記外側壁沿いにおいて前記第１端と前記第２端との間の離間距離未満にわたる、電子スイッチングデバイス。
2. 前記制御信号が電圧である、請求項１に記載のデバイス。
3. 前記制御信号がカルコゲニド材料に与えられる、請求項１に記載のデバイス。
4. 前記第１端子、前記第２端子または前記第３端子のいずれか２つの間の電気通信が前記カルコゲニド材料を介して生じる、請求項１に記載のデバイス。
5. 前記カルコゲニド材料が抵抗状態と導電状態とを有し、閾値電圧を超える大きさを有する電圧を受けたときに前記カルコゲニド材料が前記抵抗状態から前記導電状態へと転換し、前記カルコゲニド材料が前記第１端子および前記第２端子間に前記閾値電圧を有する、請求項１に記載のデバイス。
6. 前記制御信号が前記閾値電圧を変調する、請求項５に記載のデバイス。
7. 前記閾値電圧の大きさが減少される、請求項６に記載のデバイス。
8. 前記減少が少なくとも１０％である、請求項７に記載のデバイス。
9. 前記減少が少なくとも２５％である、請求項７に記載のデバイス。
10. 前記カルコゲニド材料がＳ、ＳｅまたはＴｅからなる群から選択される元素を含む、請求項１に記載のデバイス。
11. 前記カルコゲニド材料がＧｅまたはＳｂをさらに含む、請求項１０に記載のデバイス。
12. 前記カルコゲニド材料がＡｓまたはＳｉをさらに含む、請求項１０に記載のデバイス。
13. 第１素子と、第２素子と、前記第１素子および第２素子間の電気通信を制御し、請求項１のデバイスを含む相互接続素子とを備え、前記第１素子が前記第１端子と電気通信状態にあり、前記第２素子が前記第２端子と電気通信状態にある、回路。

Images