JP5378048B2 - 電源回路及びそれを用いた表示装置 - Google Patents

Description

本発明は、電源回路及びそれを用いた表示装置に係り、特に、高負荷時と低負荷時の差が大きい負荷に対する電力効率を向上させる電源回路及び表示装置に関する。

液晶パネルを駆動する表示装置駆動回路内の電源回路として、電力損失を少なくし、高精度・高効率な電力を得る事が可能なスイッチングレギュレータが用いられている。スイッチングレギュレータを用いた電源回路は、入力電圧の電化をコイルに充電し、コイルに充電した電荷を放電する事で昇圧を行う構成となっている。その際、コイルの電荷の充電及び放電期間は、ＭＯＳ−ＦＥＴ等を用いたスイッチング素子によりＯＮ／ＯＦＦの時間の割合（Ｄｕｔｙ比）を制御し、該Ｄｕｔｙ比により出力電圧が決定する構成となっている。

このスイッチング素子を用いた電源回路として、特許文献１に記載の電源回路がある。該特許文献１に記載の電源回路は、負荷に供給すべき目標電圧を設定しておき、出力電圧と目標電圧とを比較し、その電圧差に応じて該ＤＵＴＹ比を制御し、電圧差が大きくなるほど、ＯＮ時間を長くする制御を行う。具体的には、出力電圧＞基準電圧の場合、該ＤＵＴＹ比のＯＮ期間を長くし、ＯＮ時間は出力電圧と目標電圧の電圧差が大きいほど長くなる。

特開２００６−５４９６９

特許文献１に記載されるように、ＤｕｔｙのＯＮ／ＯＦＦの時間の割合を制御する事をＰＷＭ（パルス幅変調）制御と称す。特許文献１に記載のＰＷＭ制御では、ＰＷＭ周期が一定である。この場合、ＰＷＭのＬｏｗ期間（スイッチ素子がＯＦＦし、コイルの逆起電力により、電源電圧から出力電圧へ電流が流れる期間）は、ＰＷＭのＨｉｇｈ期間で決定される。

このために、ＰＷＭ周期が一定とした場合でＰＷＭのＨｉｇｈ期間が短い場合には、ＰＷＭのＬｏｗ期間が余剰に設定されてしまう。特に、ＰＷＭのＬｏｗ期間が長いと、出力電圧の電圧降下量が大きくなるので、ＰＷＭのＨｉｇｈ期間を長くなる制御となってしまう。しかしながら、ＰＷＭのＨｉｇｈ期間が長くなると、電源効率が低下しまうという問題がある。

本発明はこれらの問題点に鑑みてなされたものであり、本発明の目的は、ＰＷＭタイミング制御の最適化により、短いＰＷＭのＨｉｇｈ期間を使って出力電圧を昇圧することが可能な電源回路および表示装置を提供することである。

（１）前記課題を解決すべく、入力電圧の電荷を充電するコイルと、前記コイルへの充電・放電の制御を行うスイッチ素子と、前記コイルからの電荷の流れを整流化するダイオードと、前記スイッチ素子がオン時における出力電圧を安定化する容量とを備え、前記スイッチ素子のオンとオフを交互に切り替え、前記コイル及び前記容量の充放電動作を制御し、前記入力電圧よりも高い出力電圧を生成し供給する電源回路であって、前記スイッチ素子のオンとオフを制御するスイッチ素子の駆動回路を備え、前記駆動回路は、前記スイッチ素子のオン期間、及び前記出力電圧と前記入力電圧との電圧比に応じて、前記スイッチ素子のオフ期間を制御すると共に、前記スイッチ素子のオンとオフの繰り返し期間を可変させて制御する電源回路である。

（２）前記課題を解決すべく、入力電圧の電荷を充電するコイルと、前記コイルへの充電・放電の制御を行うスイッチ素子と、前記コイルからの電荷の流れを整流化するダイオードと、前記スイッチ素子がオン時における出力電圧を安定化する容量とを備え、前記スイッチ素子のオンとオフを交互に切り替え、前記コイル及び前記容量の充放電動作を制御し、前記入力電圧よりも高い出力電圧を生成し供給する電源回路であって、前記スイッチ素子のオンとオフを制御するスイッチ素子の駆動回路を備え、前記駆動回路は、前記スイッチ素子のオン期間、及び前記出力電圧と前記入力電圧との電圧比に応じて、前記スイッチ素子のオフ期間を制御すると共に、前記スイッチ素子のオンとオフの繰り返し期間が、少なくとも異なる２つの繰り返し期間からなり、前記駆動回路は、前記２つの繰り返し期間のいずれかの期間となるように、前記スイッチ素子のオン期間とオフ期間を制御する電源回路である。

（４）前記課題を解決すべく、前述する（１）又は（２）に記載の電源回路を有する表示駆動回路と、該表示駆動回路からの表示データに応じた画像表示を行う表示パネルとを備える表示装置である。

本発明によれば、ＰＷＭタイミング制御の最適化により、短いＰＷＭのＨｉｇｈ期間を使って出力電圧を昇圧することができる。

本発明の実施形態１の表示装置の概略構成を説明するための図である。 本発明の実施形態１の表示装置におけるスイッチングレギュレータ昇圧回路（電源回路）の昇圧動作を説明するための図である。 従来のスイッチングレギュレータ昇圧回路の昇圧動作を説明するための図である。 本発明の実施形態１の表示装置におけるＰＷＭ制御方法を説明するための図である。 本発明の実施形態１の表示装置におけるＰＷＭ生成回路のブロック構成図である。 本発明の実施形態１の表示装置におけるＰＷＭ生成回路の回路動作を説明するためのタイミングチャートである。 本発明の実施形態２の表示装置におけるＰＷＭ制御方法を説明するための図である。 本発明の実施形態２の表示装置におけるＰＷＭ生成回路の回路動作を説明するためのタイミングチャートである。 本発明の実施形態３の表示装置の概略構成を説明するための図である。 本発明の実施形態３の表示装置におけるスイッチングレギュレータ昇圧回路の昇圧動作を説明するための図である。 本発明の実施形態３の表示装置におけるＰＷＭ生成回路のブロック構成図である。 本発明の実施形態３の表示装置におけるＰＷＭ生成回路の回路動作を説明するためのタイミングチャートである。

以下、本発明が適用された実施形態の例について、図面を用いて説明する。ただし、以下の説明において、同一構成要素には同一符号を付し繰り返しの説明は省略する。

〈実施形態１〉
〈液晶表示装置構成〉
図１は本発明の実施形態１の表示装置の概略構成を説明するための図である。ただし、以下の説明では、表示装置として液晶表示装置を用いた場合について説明するが、これに限定されることはない。

図１から明らかなように、本発明の実施形態１の表示装置は、液晶ドライバ１０１、液晶パネル１０２、スイッチングレギュレータ昇圧回路１０３から構成される。なお、図示しない周知のバックライト装置等は液晶パネル１０３が有する構成となっている。また、図示しないＣＰＵとのインターフェース回路、設定レジスタを備えるレジスタ回路、階調電圧を生成する階調電圧生成回路等は、液晶ドライバ１０１が有する構成となっている。

また、液晶ドライバ１０１は、実施形態１の電源回路を構成するＰＷＭ生成回路（駆動回路）１０４とコンパレータ１０９を有する構成となっている。ＰＷＭ生成回路１０４には、コンパレータ１０９からの出力信号であるＵＰＤＯＷＮ選択信号１１５と、水平周期同期信号（水平同期信号）１１６と、垂直周期同期信号（水平同期信号）１１７とが入力され、水平同期信号１１６及び垂直同期信号１１７に同期してＰＷＭ信号１１１が出力される。コンパレータ１０９には、参照電圧（Ｖｒｅｆ）１１４と分圧した昇圧電圧１１３とが入力され、その比較結果がＵＰＤＯＷＮ選択信号１１５として出力される。なお、本実施形態では、ＰＷＭ生成回路１０４に水平同期信号１１６及び垂直同期信号１１７を入力し、該水平同期信号１１６及び垂直同期信号１１７に同期してＰＷＭ生成回路１０４が動作する構成としたが、水平同期信号１１６及び垂直同期信号１１７に同期しない構成でもよい。また、本実施形態に特徴的なＰＷＭ生成回路１０４の詳細に関しては、後述する。また、分圧した昇圧電圧１１３は、スイッチングレギュレータ昇圧回路１０３から供給される出力電圧（昇圧電圧ＶＯ（１１２））を周知の抵抗器を用いて分圧することにより得られる電圧である。

スイッチングレギュレータ昇圧回路１０３は、コイル１０５、ＭＯＳスイッチ（スイッチ素子）１０６、ダイオード１０７、容量（Ｃ）１０８から構成される。コイル１０５は、一方が電源電圧（ＶＣＣ）１１０に接続され、他方はＭＯＳスイッチ１０６の一端とダイオード１０７のアノード側とに接続される構成となっている。ＭＯＳスイッチ１０６は、ドレインがコイルの一端側とダイオードのアノード側とに接続され、ソースがグランドに接続され、ゲートにはＰＷＭ信号１１１が入力される。ダイオード１０７のアノード側は、コイル１０５の一端、及びＭＯＳスイッチ１０６のドレイン側に接続され、カソード側は、昇圧電圧（ＶＯ）１１２として液晶ドライバ１０１に入力される。容量（Ｃ）１０８は、一方がダイオード１０７のカソード側に接続され、他方がグランドに接地される。尚、本実施形態では、ＭＯＳスイッチ１０６として、ＮＭＯＳを用いた場合について説明するが、ＰＭＯＳを用いる構成であってもよい。また、スイッチングレギュレータ昇圧回路１０３の構成要素となるコイル１０５、ＭＯＳスイッチ１０６、及びダイオード１０７に関しては外付け部品としたが、ＭＯＳスイッチ１０６、ダイオード１０７を液晶ドライバ内部に構成してもよい。

〈従来の電源回路〉
図２は従来の電源回路におけるスイッチングレギュレータ昇圧回路の昇圧動作を説明するための図である。特に、図２（ａ）はＰＷＭ信号、ＶＣＣ電流、及びＶＯ電圧のタイミングチャートであり、図２（ｂ）はＰＷＭ信号のＨｉｇｈ期間２０２におけるスイッチングレギュレータ昇圧回路の動作を説明するための図であり、図２（ｃ）はＰＷＭ信号のＬｏｗ期間２０３におけるスイッチングレギュレータ昇圧回路の動作を示す図である。

以下、図２（ａ）〜（ｃ）に基づいてスイッチングレギュレータ昇圧回路の動作について説明する。ＭＯＳスイッチ１０６にはＮＭＯＳを用いる構成となっているので、ＰＷＭ信号１１１のＨｉｇｈ期間２０２はＭＯＳスイッチ１０６がＯＮされることとなり、コイル１０５の一端には電源電圧ＶＣＣ（１１０）が印加される。この時、コイルに電荷が充電される。ここでコイル１０５への充電電流２０４は式１で表される。ただし、式１において、Ｌはコイルのインダクタンス値（単位：ヘンリー）、ＴはＭＯＳスイッチがＯＮしている期間を示す。よって、ＰＷＭ信号１１１のＨｉｇｈ期間終了時のＩ（ＶＣＣ）電流値はＶＣＣ／Ｌ×Ｔｏｎとなる。

次に、ＰＷＭのＬｏｗ期間２０３には、ＭＯＳスイッチ１０６がＯＦＦされ、コイル１０５に起電力が発生する。このときコイル１０５に充電された電荷が放電され、放電電流２０５により昇圧電圧（ＶＯ)１１２が昇圧される。ここでコイルからの放電電流２０５は式２で表される。ただし、式２において、Ｌはコイルのインダクタンス値（単位：ヘンリー）、第２項のＶＣＣ／Ｌ×ＴｏｎはＰＷＭ信号１１１のＨｉｇｈ期間で充電した充電電流となる。

コイルからの放電電流２０５が０（ゼロ）となる時間Ｔｏｆｆは、式２においてＩ（ＶＣＣ）＝０（ゼロ）となる時の時間である。よって、式３に示す通り、ＴｏｆｆはＰＷＭ信号１１１のＨｉｇｈ期間（Ｔｏｎ）と昇圧電圧（ＶＯ）と電源電圧（ＶＣＣ）で表すことができる。例えば、昇圧電圧が電源電圧の２倍の場合には、Ｔｏｆｆ＝Ｔｏｎとなる。

ここで、Ｔｏｆｆ時間は、昇圧時間２０６と同じである。つまり、ＰＷＭのＬｏｗ期間２０３において、Ｔｏｆｆ時間が過ぎて次のＰＷＭのＨｉｇｈ期間２０２が開始するまでの間は、昇圧電圧（ＶＯ）１１２は降圧（低下）してしまう。以上の現象によって、従来のＰＷＭ制御方法では効率の低下が生じる。

図３は従来方式の電源回路におけるＰＷＭ制御方法を示す図であり、特に、図３（ａ）は従来のＰＷＭ制御方法を説明するための図であり、図３（ｂ）は充電時間の違いによる電源効率の差を説明するための図である。従来方式では、ＰＷＭ周期は一定である。

図３（ａ）において、ＵＰＤＯＷＮ選択信号１１５は、分圧した昇圧電圧（ＶＯ）１１３と参照電圧（Ｖｒｅｆ）１１４の比較した結果である。分圧した昇圧電圧（ＶＯ）１１３＜参照電圧（Ｖｒｅｆ）１１４の場合ではＵＰＤＯＷＮ選択信号１１５＝Ｈｉｇｈであり、分圧した昇圧電圧（ＶＯ）１１３＞参照電圧（Ｖｒｅｆ）１１４の場合ではＵＰＤＯＷＮ選択信号１１５＝Ｌｏｗである。

ここでＰＷＭ動作は、ＵＰＤＯＷＮ選択信号に応じて、ＰＭＷのＨｉｇｈ幅が増加する期間３０１と、ＰＭＷのＨｉｇｈ幅が減少する期間３０２とに分かれる。ＵＰＤＯＷＮ選択信号１１５＝Ｈｉｇｈの時は、ＰＭＷ信号のＨｉｇｈ幅が増加する期間３０１となり、ＵＰＤＯＷＮ選択信号１１５＝Ｌｏｗの時は、ＰＭＷ信号のＨｉｇｈ幅が減少する期間３０２となる。ＰＭＷのＨｉｇｈ幅が増加する期間３０１では、一定のＰＷＭ周期においてＰＷＭ信号のＨｉｇｈ幅を徐々に長くする制御を行う。一方、ＰＭＷ信号のＨｉｇｈ幅が減少する期間３０２では、一定のＰＷＭ周期においてＰＷＭ信号のＨｉｇｈ幅を徐々に短くする制御を行う。図２において前述したとおり、昇圧時間２０６に必要な時間はＴｏｆｆと同じである。Ｔｏｆｆ時間は式３の様に、Ｔｏｎ時間と昇圧電圧ＶＯと電源電圧ＶＣＣによって算出できる。Ｔｏｎ時間が短いＴ１期間３０３においてはＴｏｆｆ時間も短くなる。従って、Ｔ１期間では、昇圧電圧の降圧量が大きい。その結果、昇圧電圧ＶＯが目標電圧に到達する為には、ＰＷＭ信号のＨｉｇｈ幅が長いＰＷＭ制御を行う必要がある。

ここで、ＰＷＭ周期が一定とした場合での、Ｔ１期間３０３とＴ２期間３０４の電力効率の違いについて説明する。電源効率Ｐｅｆｆとは、入力電力と出力電力の比率であり、下記の式４となる。

ただし、ＶＯは昇圧電圧、Ｉ（ＶＯ）は昇圧電流、ＶＣＣは電源電圧、Ｉ（ＶＣＣ）は電源電流である。

ここでＩ（ＶＣＣ）は図３（ｂ）の（（１）＋（２））、（（１）’＋（２）’）を示し、Ｉ（ＶＯ）は図３（ｂ）の（２）、（２）’を示す。よって、電源効率Ｐｅｆｆは下記の式５に示す様に（１）と（２）の面積比率、（１）’と（２）’の面積比率で決定される。

例えば、昇圧電圧ＶＯが電源電圧ＶＣＣの２倍昇圧とした場合、電源効率９０％となる場合における（１）と（２）の比率は式５より、１：０．８２となる。また、式５より明らかなように、（１）／（２）の比率が小さい程、電源効率が良くなる。Ｔ１期間３０３とＴ２期間３０４で電源効率を比較すると、Ｔ２期間３０４で電源効率は悪くなる事がシミュレーション等によって分かっている。これはＴ１期間においては、Ｔｏｆｆ後のＰＷＭ信号のＬｏｗ期間が長い為、Ｔ１期間３０３の降圧期間（Ｔｏｆｆ後からＰＷＭ信号のＨｉｇｈ期間が終了するまでの期間）において、図１におけるダイオード１０７のカソード側に構成される電圧安定化の為の容量（Ｃ）１０８から、液晶パネル１０２の負荷に流れる電荷の移動量が増加する。次のＴ２期間３０４の放電電流は、液晶パネル１０２の負荷と容量（Ｃ）１０８へと供給される為と予測される。以上のように、ＰＷＭ周期が一定の場合には、ＰＷＭ信号のＨｉｇｈ期間が短い場合の昇圧電圧の降圧量が増えるために、次のＰＷＭ周期における電流供給時における電源効率が悪くなる。

〈実施形態１の電源回路〉
図４は実施形態１の電源回路におけるＰＷＭ制御方法を説明するための図であり、特に、図４（ａ）は実施形態１のＰＷＭ制御方法を説明するための図であり、図４（ｂ）は充電時間の違いによる電源効率を説明するための図である。図４（ａ）から明らかなように、実施形態１においては、ＰＷＭ動作はＰＷＭ信号のＨｉｇｈ幅が増加する期間４０１と、ＰＷＭ信号が動作停止（出力停止）する期間４０２とからなる。この二つの期間４０１、４０２は、ＵＰＤＯＷＮ選択信号１１５によって決定される。実施形態１においては、ＵＰＤＯＷＮ選択信号１１５がＨｉｇｈの時はＰＷＭ信号のＨｉｇｈ幅が増加する期間４０１となり、ＵＰＤＯＷＮ選択信号１１５がＬｏｗの時はＰＷＭ信号が動作停止する期間４０２となる。また、ＵＰＤＯＷＮ選択信号１１５は、分圧した昇圧電圧（ＶＯ）１１３と参照電圧（Ｖｒｅｆ）１１４とを比較した結果である。分圧した昇圧電圧（ＶＯ）１１３＜参照電圧（Ｖｒｅｆ）１１４ではＵＰＤＯＷＮ選択信号１１５＝Ｈｉｇｈであり、分圧した昇圧電圧（ＶＯ）１１３＞参照電圧（Ｖｒｅｆ）１１４ではＵＰＤＯＷＮ選択信号１１５＝Ｌｏｗである。

ＰＷＭ信号のＨｉｇｈ幅が増加する期間４０１においては、ＰＷＭ信号のＨｉｇｈ幅が徐々に大きくなるのは従来と同様であるが、ＰＷＭ周期は一定ではなく変動すなわち可変される構成としている。ここで、各ＰＷＭ周期は、ＴｏｎとＴｏｆｆの和で決定する。例えばＴ１期間４０３においては、ＰＷＭ信号のＨｉｇｈ期間４０５の時間をＴａとした場合、ＰＷＭ信号のＬｏｗ期間４０６の時間Ｔｂは、式３より求まり、Ｔｂ＝ＶＣＣ／（ＶＯ−ＶＣＣ）×Ｔａとなる。また、Ｔ２期間４０４においては、ＰＷＭ信号のＨｉｇｈ期間はＴａ’（但し、Ｔａ’＞Ｔａ）となり、ＰＷＭ信号のＬｏｗ期間であるＴｂ’はＴｂ’＝ＶＣＣ／（ＶＯ−ＶＣＣ）×Ｔａ’となる。以上の制御により、Ｔｏｆｆ後の昇圧電圧の降圧電圧量を最小限に抑える事が可能となるため、電源効率を向上する事が可能となる。

〈ＰＷＭ生成回路構成〉
次に、図５に本発明の実施形態１のＰＷＭ生成回路のブロック構成図を、図６に実施形態１のＰＷＭ生成回路の回路動作を説明するためのタイミングチャートを示し、以下、図５及び図６に基づいて実施形態１のＰＷＭ生成回路を説明する。ただし、図６（ａ）はＵＰＤＯＷＮ選択信号＝Ｌｏｗ時のＰＷＭ回路動作を説明するための図であり、図６（ｂ）はＵＰＤＯＷＮ選択信号＝Ｈｉｇｈ時のＰＷＭ回路動作を説明するための図である。

なお、図５に示す実施形態１のＰＷＭ生成回路では、ＨＣＮＴ＿ＮＵＭ＿ＲＥＧとＬＣＮＴ＿ＮＵＭ＿ＲＥＧをそれぞれ別々に入力する構成としているが、例えば、ＨＣＮＴ＿ＮＵＭ＿ＲＥＧをＰＷＭＨ期間設定ブロック５０２とＰＷＭＬ期間設定ブロック５０５に入力する構成としてもよい。また、図６（ａ）（ｂ）に示す回路動作時の各レジスタ設定値は、ＨＣＮＴ＿ＮＵＭ＿ＲＥＧ＝１９、ＨＣＮＴ＿ＡＤＤ＿ＲＥＧ＝５、ＬＣＮＴ＿ＮＵＭ＿ＲＥＧ＝１９、ＬＣＮＴ＿ＡＤＤ＿ＲＥＧ＝５であるが、レジスタ設定値はこれに限定されない。さらには、図６（ａ）（ｂ）に示す回路動作は、ＶＯ＝２×ＶＣＣ時すなわち式３に示すＶＣＣ／（ＶＯ−ＶＣＣ）であるＢＯＯＳＴ＿ＭＡＧが１倍の場合を示すものである。

図５から明らかなように、実施形態１のＰＷＭ生成回路１０４は、ＰＷＭＨＩＧＨカウントブロック５０１、ＰＷＭＨ期間設定ブロック５０２、Ｈ比較器ブロック５０３、ＰＷＭＬＯＷカウントブロック５０４、ＰＷＭＬ期間設定ブロック５０５、Ｌ比較器ブロック５０６、及びＰＷＭ反転ブロック５０７で構成される。

入力信号は、前述したＵＰＤＯＷＮ選択信号１１５と、ＰＷＭ信号のＨＩＧＨ期間初期値を設定するレジスタ値（ＨＣＮＴ＿ＮＵＭ＿ＲＥＧ）５１４と、ＰＷＭ周期を更新するときのＰＷＭ信号のＨｉｇｈ期間の増減量を設定するレジスタ値（ＨＣＮＴ＿ＡＤＤ＿ＲＥＧ）５１５と、ＰＷＭ信号のＬＯＷ期間初期値を設定するレジスタ値（ＬＣＮＴ＿ＮＵＭ＿ＲＥＧ）５１６と、ＰＷＭ周期を更新するときのＰＷＭ信号のＬｏｗ期間の増減量を設定するレジスタ値（ＬＣＮＴ＿ＡＤＤ＿ＲＥＧ）５１７と、式３における昇圧電圧ＶＯと電源電圧ＶＣＣとの関係であるＶＣＣ／（ＶＯ−ＶＣＣ）の値（ＢＯＯＳＴ＿ＭＡＧ）５１８とである。出力信号はＰＷＭ信号１１１である。

次に、ＰＷＭ回路動作について説明する。ＵＰＤＯＷＮ選択信号１１５は、ＰＷＭＨＩＧＨカウントブロック５０１、ＰＷＭＨ期間設定ブロック５０２、ＰＷＭＬＯＷカウントブロック５０４、ＰＷＭＬ期間設定ブロック５０５、及びＰＷＭ反転ブロック５０７に入力される。ＰＷＭＨＩＧＨカウントブロック５０１、ＰＷＭＨ期間設定ブロック５０２、ＰＷＭＬＯＷカウントブロック５０４、及びＰＷＭＬ期間設定ブロック５０５に関してはＵＰＤＯＷＮ選択信号１１５＝“Ｈｉｇｈ”の時、内部がリセットされる。ＰＷＭ反転ブロック５０７に関しては、ＵＰＤＯＷＮ選択信号１１５の立ち下がりエッジを検出し、ＰＷＭ信号１１１をＨｉｇｈとし、コイルへの充電動作を開始する。

ここで、ＵＰＤＯＷＮ選択信号１１５＝“Ｌｏｗ”となると、ＰＷＭＨＩＧＨカウントブロック５０１の出力カウント値（ＨＣＮＴ）５０８は、０（ゼロ）からカウントアップする。ＨＣＮＴ値５０８が、ＰＷＭＨ期間設定ブロック５０２から出力されるＰＷＭ信号のＨＩＧＨ期間設定値（ＨＣＮＴ＿ＮＵＭ）５０９と、Ｈ比較器５０３において比較される。ここで、ＨＣＮＴ＝ＨＣＮＴ＿ＮＵＭの時、Ｈ比較器５０３から出力するＰＷＭ信号のＬＯＷ期間開始信号（ＬＣＮＴ＿ＳＴＡＲＴ）５１０がＨｉｇｈとなる。

ＬＣＮＴ＿ＳＴＡＲＴ５１０は、ＰＷＭＨＩＧＨカウントブロック５０１とＰＷＭＨ期間設定ブロック５０２とＰＷＭＬＯＷカウントブロック５０４とＰＷＭ反転ブロック５０７に入力される。ＰＷＭＨＩＧＨカウントブロック５０１においては、ＬＣＮＴ＿ＳＴＡＲＴ５１０＝Ｈｉｇｈをトリガとして、カウントを停止する。ただし、初期値は０としておく。ＰＷＭＨ期間設定ブロック５０２においては、ＬＣＮＴ＿ＳＴＡＲＴ５１０＝Ｈｉｇｈをトリガとして、前記ＨＣＮＴ＿ＮＵＭ５０９信号にＨＣＮＴ＿ＡＤＤ＿ＲＥＧ５１５を加算した値に更新する。ＰＷＭＬＯＷカウントブロック５０４においては、ＬＣＮＴ＿ＳＴＡＲＴ５１０＝Ｈｉｇｈをトリガとして、出力カウント値（ＬＣＮＴ）５１１を０（ゼロ）からカウントアップする。ＰＷＭ反転ブロック５０７においては、ＬＣＮＴ＿ＳＴＡＲＴ５１０＝Ｈｉｇｈをトリガとして、ＰＷＭ信号をＬｏｗに反転する。

次に、ＬＣＮＴ＿ＳＴＡＲＴ５１０信号を受けたＰＷＭＬＯＷカウントブロック５０４の出力カウント値（ＬＣＮＴ）５１１は、０（ゼロ）からカウントアップする。このとき、実施形態１のＰＷＭ生成回路１０４では、ＰＷＭＬ期間設定ブロック５０５は、ＬＣＮＴ＿ＮＵＭ＿ＲＥＧ５１６信号及びＬＣＮＴ＿ＡＤＤ＿ＲＥＧ５１７信号として入力されるＰＷＭ信号のＬＯＷ期間初期値及びＰＷＭ周期を更新するときのＰＷＭ信号のＬｏｗ期間の増減量と、ＢＯＯＳＴ＿ＭＡＧ５１８信号として入力される昇圧倍率すなわちＶＣＣ／（ＶＯ−ＶＣＣ）とを乗算した値に基づいて、ＰＷＭ信号のＬＯＷ期間設定値（ＬＣＮＴ＿ＮＵＭ５１２）が生成される。ＬＣＮＴ値５１１が、ＰＷＭＬ期間設定ブロック５０５の出力するＰＷＭ信号のＬＯＷ期間設定値（ＬＣＮＴ＿ＮＵＭ）５１２と、Ｌ比較器５０６において比較される。ＬＣＮＴ＝ＬＣＮＴ＿ＮＵＭの時、Ｌ比較器５０６から出力するＰＷＭ信号のＨＩＧＨ期間開始信号（ＨＣＮＴ＿ＳＴＡＲＴ）５１３がＨｉｇｈとなる。ＨＣＮＴ＿ＳＴＡＲＴ５１３は、ＰＷＭＬＯＷカウントブロック５０４とＰＷＭＬ期間設定ブロック５０５とＰＷＭＨＩＧＨカウントブロック５０１とＰＷＭ反転ブロック５０７に入力される。

ＰＷＭＬＯＷカウントブロック５０４においては、ＨＣＮＴ＿ＳＴＡＲＴ５１０＝Ｈｉｇｈをトリガとして、カウントを停止する。ただし、初期値は０（ゼロ）としておく。ＰＷＭＬ期間設定ブロック５０５においては、ＨＣＮＴ＿ＳＴＡＲＴ５１３＝Ｈｉｇｈをトリガとして、前記ＬＣＮＴ＿ＮＵＭ５１２信号にＬＣＮＴ＿ＡＤＤ＿ＲＥＧ５１７を加算した値に更新する。ＰＷＭＨＩＧＨカウントブロック５０１においては、ＨＣＮＴ＿ＳＴＡＲＴ５１３＝Ｈｉｇｈをトリガとして、出力カウント値（ＨＣＮＴ）５０８を０（ゼロ）からカウントアップする。ＰＷＭ反転ブロック５０７においては、ＨＣＮＴ＿ＳＴＡＲＴ５１３＝Ｈｉｇｈをトリガとして、ＰＷＭ信号をＨｉｇｈに反転する。前述の動作を順次繰り返す事により、ＰＷＭ生成回路の動作を行う。

すなわち、実施形態１の電源回路では、図６（ａ）中に点線の丸Ａに示すように、ＵＰＤＯＷＮ選択信号がＨｉｇｈからＬｏｗに変化した場合には、次のクロック信号ＣＬＫの立ち上がりエッジでＰＷＭ反転ブロック５０７から出力されるＰＷＭ信号１１１がＬｏｗからＨｉｇｈに反転され、ＭＯＳスイッチがオンされる（時刻ｔ１）。また、この時刻ｔ１からＰＷＭＨＩＧＨカウントブロック５０１でクロックＣＬＫがカウント（計数）され、そのカウント値ＨＣＮＴ５０８がＰＷＭ信号のＨＩＧＨ期間設定値（ＨＣＮＴ＿ＮＵＭ）５０９である１９（初期値）になったタイミング（時刻ｔ２）で、Ｈ比較ブロック５０３からＰＷＭ信号のＬｏｗ期間開始信号（ＬＣＮＴ＿ＳＴＡＲＴ）５１０が１クロック期間出力される。このＰＷＭ信号のＬＯＷ期間開始信号（ＬＣＮＴ＿ＳＴＡＲＴ）５１０の立ち下がりのタイミングとなる時刻ｔ３で、２０クロック分のＨｉｇｈ期間が保持されたＰＷＭ信号１１１がＨｉｇｈからＬｏｗに反転され、ＭＯＳスイッチがオフされる。また、時刻ｔ３では、ＰＷＭＬＯＷカウントブロック５０４でクロックＣＬＫのカウントが開始されると共に、ＰＷＭＨＩＧＨカウントブロック５０１のカウント値ＨＣＮＴ５０８は０（ゼロ）にリセットされ、ＰＷＭＨ期間設定ブロック５０２からは前回のカウント値である１９にＨＣＮＴ＿ＡＤＤ＿ＲＥＧ信号５１５として入力される５を加算した２４が、ＨＣＮＴ＿ＮＵＭ５０９として出力される。

ＰＷＭＬＯＷカウントブロック５０４のカウント値ＬＣＮＴ５１１がＰＷＭ信号のＬＯＷ期間設定値（ＬＣＮＴ＿ＮＵＭ）５１２である１９になったタイミング（時刻ｔ４）で、Ｌ比較ブロック５０６からＰＷＭ信号のＨｉｇｈ期間開始信号（ＨＣＮＴ＿ＳＴＡＲＴ）５１３が１クロック期間出力される。このＰＷＭ信号のＨＩＧＨ期間開始信号（ＨＣＮＴ＿ＳＴＡＲＴ）５１３の立ち下がりのタイミングとなる時刻ｔ５では、２０クロック分のＬｏｗ期間が保持されたＰＷＭ信号１１１がＬｏｗからＨｉｇｈに反転され、ＭＯＳスイッチがオンされる。また、時刻ｔ５では、ＰＷＭＨＩＧＨカウントブロック５０１でクロックＣＬＫのカウントが開始されると共に、ＰＷＭＬＯＷカウントブロック５０４のカウント値ＬＣＮＴ５１１は０（ゼロ）にリセットされる。この時刻ｔ５では、さらにＰＷＭＬ期間設定ブロック５０５は、ＬＣＮＴ＿ＮＵＭ＿ＲＥＧ５１６からの初期値１９にＬＣＮＴ＿ＡＤＤ＿ＲＥＧ５１７からの増減量５を加算し、該加算値２４にＢＯＯＳＴ＿ＭＡＧ５１８信号として入力される昇圧倍率すなわちＶＣＣ／（ＶＯ−ＶＣＣ）である１を乗算した値２４がＬＣＮＴ＿ＮＵＭ５１２として出力される。

ＰＷＭＨＩＧＨカウントブロック５０１のカウント値ＨＣＮＴ５０８がＰＷＭ信号のＨＩＧＨ期間設定値（ＨＣＮＴ＿ＮＵＭ）５０９である２４になったタイミング（時刻ｔ６）で、ＬＯＷ期間開始信号（ＬＣＮＴ＿ＳＴＡＲＴ）５１０が１クロック期間出力され、その立ち下がり時刻ｔ７で、２５クロック分のＨｉｇｈ期間が保持されたＰＷＭ信号１１１がＨｉｇｈからＬｏｗに反転され、ＭＯＳスイッチがオフされる。また、時刻ｔ７では、ＰＷＭＬＯＷカウントブロック５０４でクロックＣＬＫのカウントが開始されると共に、ＰＷＭＨＩＧＨカウントブロック５０１は０（ゼロ）にリセットされ、ＰＷＭＨ期間設定ブロック５０２からはさらに５を加算した２９が、ＨＣＮＴ＿ＮＵＭ５０９として出力される。

ＰＷＭＬＯＷカウントブロック５０４のカウント値ＬＣＮＴ５１１がＰＷＭ信号のＬＯＷ期間設定値（ＬＣＮＴ＿ＮＵＭ）５１２である２４になったタイミング（時刻ｔ８）で、ＨＩＧＨ期間開始信号（ＨＣＮＴ＿ＳＴＡＲＴ）５１３が１クロック期間出力され、その立ち下がり時刻ｔ９で、２５クロック分のＬｏｗ期間が保持されたＰＷＭ信号１１１がＬｏｗからＨｉｇｈに反転され、ＭＯＳスイッチがオンされる。また、時刻ｔ９では、ＰＷＭＨＩＧＨカウントブロック５０１でクロックＣＬＫのカウントが開始されると共に、ＰＷＭＬＯＷカウントブロック５０４は０（ゼロ）にリセットされる。この時刻ｔ９では、ＬＣＮＴ＿ＮＵＭ＿ＲＥＧ５１６からの初期値１９にＬＣＮＴ＿ＡＤＤ＿ＲＥＧ５１７からの増減量５を加算した２４に、さらに５を加算して得られた加算値２９に昇圧倍率である１を乗算した値２９がＬＣＮＴ＿ＮＵＭ５１２として出力される。

ＵＰＤＯＷＮ選択信号がＨｉｇｈからＬｏｗに変化した場合には、以上に説明する動作を繰り返すことによって、電源電圧ＶＣＣが昇圧電圧ＶＯまで昇圧される。

次に、ＵＰＤＯＷＮ選択信号がＬｏｗからＨｉｇｈに変化した場合すなわち電源電圧ＶＣＣを昇圧電圧ＶＯまで昇圧した後の動作を図６（ｂ）に基づいて説明する。図６（ｂ）中に点線の丸Ｂに示すように、ＵＰＤＯＷＮ選択信号がＬｏｗからＨｉｇｈに変化した場合には、変化時に行っていた動作すなわちＵＰＤＯＷＮ選択信号がＬｏｗの場合の動作である、時刻ｔ１１からのＰＷＭＨＩＧＨカウントブロック５０１によるクロックＣＬＫのカウント（計数）が継続される。カウント値ＨＣＮＴ５０８がＨＩＧＨ期間設定値（ＨＣＮＴ＿ＮＵＭ）５０９である２４になったタイミング（時刻ｔ１２）で、Ｈ比較ブロック５０３からＰＷＭ信号のＬＯＷ期間開始信号（ＬＣＮＴ＿ＳＴＡＲＴ）５１０が１クロック期間出力される。このＰＷＭ信号のＬＯＷ期間開始信号（ＬＣＮＴ＿ＳＴＡＲＴ）５１０の立ち下がりのタイミングとなる時刻ｔ１３で、２５クロック分のＨｉｇｈ期間が保持されたＰＷＭ信号１１１がＨｉｇｈからＬｏｗに反転され、ＭＯＳスイッチがオフされる。また、時刻ｔ１３では、ＰＷＭＬＯＷカウントブロック５０４でクロックＣＬＫのカウントが開始されると共に、ＰＷＭＨＩＧＨカウントブロック５０１のカウント値ＨＣＮＴ５０８は０（ゼロ）にリセットされ、前回のカウント値である２４からＨＣＮＴ＿ＡＤＤ＿ＲＥＧ信号５１５として入力される５を減算した１９すなわち初期値が、ＰＷＭＨ期間設定ブロック５０２からＨＣＮＴ＿ＮＵＭ５０９として出力される。

ＰＷＭＬＯＷカウントブロック５０４のカウント値ＬＣＮＴ５１１がＰＷＭ信号のＬＯＷ期間設定値（ＬＣＮＴ＿ＮＵＭ）５１２である２４になったタイミング（時刻ｔ１４）で、Ｌ比較ブロック５０６からＰＷＭ信号のＨＩＧＨ期間開始信号（ＨＣＮＴ＿ＳＴＡＲＴ）５１３が１クロック期間出力される。このＰＷＭ信号のＨＩＧＨ期間開始信号（ＨＣＮＴ＿ＳＴＡＲＴ）５１３の立ち下がりのタイミングとなる時刻ｔ１５では、２５クロック分のＬｏｗ期間が保持されたＰＷＭ信号１１１が出力された後に、そのＬｏｗ期間を保持するすなわちＰＷＭ信号出力を停止させる動作となる。すなわち、時刻ｔ１５では、ＰＷＭＨＩＧＨカウントブロック５０１でのクロックＣＬＫのカウントが停止されると共に、ＰＷＭＬＯＷカウントブロック５０４のカウント値ＬＣＮＴ５１１は０（ゼロ）にリセットされる。この時刻ｔ１５では、さらにＰＷＭＬ期間設定ブロック５０５は、直前のカウント値である２４から５を減算した値１９がＬＣＮＴ＿ＮＵＭ５１２として出力される。

このように、実施形態１の電源回路では、ＵＰＤＯＷＮ選択信号がＬｏｗからＨｉｇｈに変化した場合には、変化時に行っていたＰＷＭ動作を終了した後に、そのＰＷＭ動作を停止し、その出力をＬｏｗとすることにより、ＭＯＳスイッチのオフ状態を維持する。

ただし、以上の説明では、図１で記載したＰＷＭ生成回路１０４に入力される水平周期同期信号１１６及び垂直周期同期信号１１７に関しての説明は行っていないが、水平周期同期信号１１６及び垂直周期同期信号１１７に同期して動作する。例えば、水平周期同期信号１１６、及び垂直周期同期信号１１７が入力され、ライン切り替わり、及びフレーム切り替わりタイミング時は、全回路が初期化されて動作する構成としてもよい。ライン切り替わり、及びフレーム切り替わりタイミング時は、パネルへの充放電電流が大きくなる事が予測されるので、ＵＰＤＯＷＮ選択信号１１５がＬｏｗの場合においても、ＰＷＭ動作回路が動作する構成としてもよい。

以上で説明したように、本発明の実施形態１の電源回路では、入力電圧の電荷を充電するコイル１０５と、該コイル１０５への充電・放電の制御を行うＭＯＳスイッチ（スイッチ素子）１０６と、コイル１０５からの電荷の流れを整流化するダイオード１０７と、ＭＯＳスイッチ１０６がオン時において出力電圧の安定化を図る容量１０８と、コイル１０５及び容量１０８の充放電動作の基準となるクロック信号を生成するＰＷＭ信号１１１を、昇圧電圧（ＶＯ）１１２を分圧した電圧１１３と参照電圧（Ｖｒｅｆ）１１４を比較するコンパレータ回路１０９の比較結果であるＵＰＤＯＷＮ選択信号１１５に応じて生成するＰＷＭ生成回路１０４を備え、ＰＭＷ制御は動作期間と停止期間を設け、動作期間においては、ＰＷＭ生成回路１０４ではＰＷＭ動作時のＰＷＭ周期は固定とせず、上記（式３）に示す様に、ＰＷＭのＬｏｗ期間はＰＷＭ信号のＨｉｇｈ期間の時間（Ｔｏｎ）と昇圧電圧１１２と電源電圧ＶＣＣの比（昇圧電圧／電源電圧）に応じて決定する事で、昇圧電圧１１２の降圧量を抑制する事が可能であり、電源効率を向上させる事が出来る。

すなわち、ＭＯＳスイッチ１０６のオンとオフを交互に切り替え、コイル１０５及び容量１０８の充放電動作を制御し、入力電圧よりも高い出力電圧を生成する際に、ＭＯＳスイッチ１０６のオンとオフを制御する駆動回路となるＰＷＭ生成回路１０４が当該ＭＯＳスイッチ１０６のオン期間、及び出力電圧と入力電圧との電圧比に応じて、ＭＯＳスイッチ１０６のオンとオフとの繰り返し期間を可変させて制御する構成となっているので、短いＰＷＭ信号のＨｉｇｈ期間を使って出力電圧を昇圧することが可能となり、電圧供給先である表示パネル１０２すなわち負荷の電力消費量の変動に伴う出力電圧の降下量を抑制でき、電源効率を向上させることができる。さらには、実施形態１の表示装置においては、ＰＷＭ生成回路１０４はＭＯＳスイッチ１０６のオン期間、及び出力電圧と入力電圧との電圧比に応じて、ＭＯＳスイッチ１０６のオフ期間を制御する構成となっているので、表示パネル１０２の電極消費量が小さい場合であっても、出力電圧が上昇してしまうことを防止できると共に、昇圧動作を停止させるので、さらに電源効率を向上させることができるという格別の効果を得ることができる。

前述するように、実施形態１では、ＰＷＭ動作は動作期間と停止期間に分かれ、ＰＷＭ停止期間ではＰＷＭ信号は停止し、動作期間ではＰＷＭ信号は動作し、またＰＷＭ周期は固定とせず、ＰＷＭのＬｏｗ期間はＨｉｇｈ期間に応じて決定する事を特徴とする。

〈実施形態２〉
図７は本発明の実施形態２の表示装置における電源回路のＰＷＭ制御を説明するための図である。ただし、実施形態２の表示装置はＰＷＭ制御方法を除く他の構成は実施形態１の表示装置と同じ構成となるので、以下の説明では図１及び図７に基づいて、ＰＷＭ制御の詳細を説明する。

実施形態２のＰＷＭ生成回路におけるＰＷＭ動作は、ＰＷＭ信号のＨｉｇｈ幅が増加する期間７０１とＰＷＭ信号のＨｉｇｈ幅が減少する期間７０２に分かれる。この二つの期間は、ＵＰＤＯＷＮ選択信号１１５によって決定される。ＵＰＤＯＷＮ選択信号１１５がＨｉｇｈの時はＰＷＭ信号のＨｉｇｈ幅が増加する期間７０１となり、ＵＰＤＯＷＮ選択信号１１５がＬｏｗの時はＰＷＭ信号のＨｉｇｈ幅が減少する期間７０２となる。また、ＵＰＤＯＷＮ選択信号１１５は、分圧した昇圧電圧（ＶＯ）１１３と参照電圧（Ｖｒｅｆ）１１４の比較した結果である。分圧した昇圧電圧（ＶＯ）１１３＜参照電圧（Ｖｒｅｆ）１１４ではＵＰＤＯＷＮ選択信号１１５＝Ｈｉｇｈであり、分圧した昇圧電圧（ＶＯ）１１３＞参照電圧（Ｖｒｅｆ）１１４ではＵＰＤＯＷＮ選択信号１１５＝Ｌｏｗである。ＰＷＭ信号のＨｉｇｈ幅が増加する期間７０１においては、ＰＷＭ信号のＨｉｇｈ幅が徐々に大きくなる構成であり、実施形態２においてもＰＷＭ周期は一定ではなく変動としている。ここで、各ＰＷＭ周期は、ＴｏｎとＴｏｆｆの和で決定する。このＴｏｎとＴｏｆｆの関係に関しては実施形態１と同様に決定する。よって、ＰＷＭ信号のＨｉｇｈ期間の時間をＴａとした場合、ＰＷＭ信号のＬｏｗ期間の時間Ｔｂは、式３より求まり、Ｔｂ＝ＶＣＣ／（ＶＯ−ＶＣＣ）×Ｔａとなる。以上の制御により、Ｔｏｆｆ後の昇圧電圧の降圧電圧量を最小限に抑える事が可能となるため、電源効率を向上する事が可能となる。

また、ＰＷＭ信号のＨｉｇｈ幅が増加する期間７０１においては、ＰＷＭ信号のＨｉｇｈ幅が徐々に大きくなる構成であり、ＰＷＭ周期は一定ではなく変動としている。ここで、各ＰＷＭ周期は、ＴｏｎとＴｏｆｆの和で決定する。このＴｏｎとＴｏｆｆの関係に関しては実施形態１と同様に決定する。よって、ＰＷＭ信号のＨｉｇｈ期間の時間がＴａとした場合、ＰＷＭのＬｏｗ期間の時間Ｔｂは、（式３）より求まり、Ｔｂ＝ＶＣＣ／（ＶＯ−ＶＣＣ）×Ｔａとなる。以上の制御にＴｏｆｆ後の昇圧電圧の降圧電圧量を最小限に抑える事が可能となるため、電源効率を向上する事が可能となる。

次に、図８に本発明の実施形態２の表示装置におけるＰＷＭ生成回路の回路動作を説明するためのタイミングチャートを示し、以下、図８及び図５に基づいて、実施形態２のＰＷＭ生成回路１０４のブロック動作について説明する。なお、前述するように、実施形態２の表示装置はＰＷＭ制御方法を除く他の構成は実施形態１の表示装置と同じ構成となるので、ＰＷＭ制御に係わるＰＷＭ生成回路１０４のブロック動作について詳細に説明する。また、図８（ａ）（ｂ）に示す回路動作時の各レジスタ設定値は、ＨＣＮＴ＿ＮＵＭ＿ＲＥＧ＝１９、ＨＣＮＴ＿ＡＤＤ＿ＲＥＧ＝５、ＬＣＮＴ＿ＮＵＭ＿ＲＥＧ＝１９、ＬＣＮＴ＿ＡＤＤ＿ＲＥＧ＝５であるが、レジスタ設定値はこれに限定されない。さらには、図８（ａ）（ｂ）に示す回路動作も、ＶＯ＝２×ＶＣＣ時すなわちＢＯＯＳＴ＿ＭＡＧが１倍の場合を示すものである。

入力されたＵＰＤＯＷＮ選択信号１１５は、ＰＷＭＨＩＧＨカウントブロック５０１、ＰＷＭＨ期間設定ブロック５０２、ＰＷＭＬＯＷカウントブロック５０４、ＰＷＭＬ期間設定ブロック５０５、ＰＷＭ反転ブロック５０７に接続する。ＵＰＤＯＷＮ選択信号１１５＝“Ｈｉｇｈ”の時、ＰＷＭＨ期間設定ブロック５０２、ＰＷＭＬ期間設定ブロック５０５では、夫々ＰＷＭ信号のＨｉｇｈ幅、Ｌｏｗ幅のカウンタ初期値のレジスタ設定値（ＨＣＮＴ＿ＮＵＭ＿ＲＥＧ）５１４、（ＬＣＮＴ＿ＮＵＭ＿ＲＥＧ）５１６に対し、レジスタ設定値（ＨＣＮＴ＿ＡＤＤ＿ＲＥＧ）５１５、レジスタ設定値（ＬＣＮＴ＿ＡＤＤ＿ＲＥＧ）５１７を加算して、ＰＷＭ信号のＨｉｇｈ幅、Ｌｏｗ幅のカウンタ値（ＨＣＮＴ＿ＮＵＭ、ＬＣＮＴ＿ＮＵＭ）５０９、５１２を夫々更新する。また、ＵＰＤＯＷＮ選択信号１１５＝“Ｌｏｗ”の時、ＰＷＭＨ期間設定ブロック５０２、ＰＷＭＬ期間設定ブロック５０５では、夫々ＰＷＭのＨｉｇｈ幅、Ｌｏｗ幅のカウンタ初期値のレジスタ設定値（ＨＣＮＴ＿ＮＵＭ＿ＲＥＧ）５１４、（ＬＣＮＴ＿ＮＵＭ＿ＲＥＧ）５１６に対し、レジスタ設定値（ＨＣＮＴ＿ＡＤＤ＿ＲＥＧ）５１５、レジスタ設定値（ＬＣＮＴ＿ＡＤＤ＿ＲＥＧ）５１７を減算して、ＰＷＭ信号のＨｉｇｈ幅、Ｌｏｗ幅のカウンタ値（ＨＣＮＴ＿ＮＵＭ、ＬＣＮＴ＿ＮＵＭ）５０９、５１２を夫々更新する。

ここで、ＵＰＤＯＷＮ選択信号１１５＝“Ｌｏｗ”の場合の動作は、図８（ａ）から明らかなように、前述した図６（ａ）の説明（実施形態１の動作）と同様である。すなわち、ＰＷＭ信号は、時刻ｔ１から時刻ｔ３までの２０クロック分のＨｉｇｈ期間の後に、時刻ｔ３から時刻ｔ５までの２０クロック分のＬｏｗ期間となる。このＬｏｗ期間の次の期間（ｔ５〜ｔ７）では、ＰＷＭ出力は２５クロック分のＨｉｇｈ期間となり、時刻ｔ７から時刻ｔ９の期間では２５クロック分のＬｏｗ期間となる。このＰＷＭ動作をＵＰＤＯＷＮ選択信号１１５＝“Ｈｉｇｈ”となるまで繰り返すことによって、実施形態２の電源回路では電源電圧ＶＣＣを昇圧電圧ＶＯまで上昇させる。

次に、ＵＰＤＯＷＮ選択信号１１５＝“Ｈｉｇｈ”となった場合を説明する。ＰＷＭＨＩＧＨカウントブロック５０１の出力カウント値（ＨＣＮＴ）５０８は、０（ゼロ）からカウントアップする。ＨＣＮＴ値が、ＰＷＭＨ期間設定ブロック５０２からの出力するＰＷＭのＨＩＧＨ期間設定値値（ＨＣＮＴ＿ＮＵＭ）５０９とＨ比較期５０３において比較を行う。ＨＣＮＴ＝ＨＣＮＴ＿ＮＵＭの時、Ｈ比較器５０３から出力するＰＷＭのＬＯＷ期間開始信号（ＬＣＮＴ＿ＳＴＡＲＴ）５１０がＨｉｇｈとなる。ＬＣＮＴ＿ＳＴＡＲＴ５１０は、ＰＷＭＨＩＧＨカウントブロック５０１とＰＷＭＨ期間設定ブロック５０２とＰＷＭＬＯＷカウントブロック５０４とＰＷＭ反転ブロック５０７に入力される。ＰＷＭＨＩＧＨカウントブロック５０１においては、ＬＣＮＴ＿ＳＴＡＲＴ５１０＝ＨＩＧＨをトリガとして、カウントを停止する。初期値は０（ゼロ）としておく。ＰＷＭＨ期間設定ブロック５０２においては、ＬＣＮＴ＿ＳＴＡＲＴ５１０＝Ｈｉｇｈをトリガとして、前記ＨＣＮＴ＿ＮＵＭ５０９信号にＨＣＮＴ＿ＡＤＤ＿ＲＥＧを減算した値に更新する。ＰＷＭＬＯＷカウントブロック５０４においては、ＬＣＮＴ＿ＳＴＡＲＴ５１０＝Ｈｉｇｈをトリガとして、出力カウント値（ＬＣＮＴ）５１１を０（ゼロ）からカウントアップする。ＰＷＭ反転ブロック５０７においては、ＬＣＮＴ＿ＳＴＡＲＴ５１０＝Ｈｉｇｈをトリガとして、ＰＷＭ信号をＬｏｗに反転する。

次に、ＬＣＮＴ＿ＳＴＡＲＴ５１０信号を受けたＰＷＭＬＯＷカウントブロック５０５の出力カウント値（ＬＣＮＴ）５１１は、０（ゼロ）からカウントアップする。ＬＣＮＴ値が、ＰＷＭＬ期間設定ブロック５０５からの出力するＰＷＭのＬＯＷ期間設定値値（ＬＣＮＴ＿ＮＵＭ）５１２とＬ比較期５０６において比較を行う。ＬＣＮＴ＝ＬＣＮＴ＿ＮＵＭの時、Ｌ比較器５０６から出力するＰＷＭ信号のＨＩＧＨ期間開始信号（ＨＣＮＴ＿ＳＴＡＲＴ）５１３がＨｉｇｈとなる。ＨＣＮＴ＿ＳＴＡＲＴ５１３は、ＰＷＭＬＯＷカウントブロック５０４とＰＷＭＬ期間設定ブロック５０５とＰＷＭＨＩＧＨカウントブロック５０１とＰＷＭ反転ブロック５０７に入力される。ＰＷＭＬＯＷカウントブロック５０４においては、ＨＣＮＴ＿ＳＴＡＲＴ５１０＝Ｈｉｇｈをトリガとして、カウントを停止する。初期値は０（ゼロ）としておく。ＰＷＭＬ期間設定ブロック５０５においては、ＨＣＮＴ＿ＳＴＡＲＴ５１３＝Ｈｉｇｈをトリガとして、前記ＬＣＮＴ＿ＮＵＭ５１２信号にＬＣＮＴ＿ＡＤＤ＿ＲＥＧ５１７を減算した値に更新する。ＰＷＭＨＩＧＨカウントブロック５０１においては、ＨＣＮＴ＿ＳＴＡＲＴ５１３＝Ｈｉｇｈをトリガとして、出力カウント値（ＨＣＮＴ）５０８を０（ゼロ）からカウントアップする。ＰＷＭ反転ブロック５０７においては、ＨＣＮＴ＿ＳＴＡＲＴ５１３＝Ｈｉｇｈをトリガとして、ＰＷＭ信号をＨｉｇｈに反転する。上記を順次繰り返す事でＰＷＭ生成回路の動作を行う。

すなわち、図８（ｂ）中に点線の丸Ｂで示すように、ＵＰＤＯＷＮ選択信号がＬｏｗからＨｉｇｈに変化した場合には、変化時に行っていた動作すなわちＵＰＤＯＷＮ選択信号がＬｏｗの場合の動作である、時刻ｔ１０時点でのＨＣＮＴ＿ＮＵＭ＝２４及びＬＣＮＴ＿ＮＵＭ＝２４が、それぞれＰＷＭＨＩＧＨカウントブロック５０１及びＰＷＭＬＯＷカウントブロック５０４でカウント（計数）される。その結果、時刻ｔ１０から時刻ｔ１２のＰＷＭ信号は２５クロック分のＨｉｇｈ期間となり、時刻ｔ１２から時刻ｔ１４のＰＷＭ信号は２５クロック分のＬｏｗ期間となる。このとき、ＰＷＭＨＩＧＨカウントブロック５０１のカウント値ＨＣＮＴ５０８が、ＰＷＭ信号のＨＩＧＨ期間設定値（ＨＣＮＴ＿ＮＵＭ）５０９である２４になったタイミング（時刻ｔ１１）で、ＬＯＷ期間開始信号（ＬＣＮＴ＿ＳＴＡＲＴ）５１０が１クロック期間出力され、その立ち下がり時刻ｔ１２で、ＰＷＭＬＯＷカウントブロック５０４でクロックＣＬＫのカウントが開始される。また、この時刻ｔ１２では、ＰＷＭＨＩＧＨカウントブロック５０１は０（ゼロ）にリセットされると共に、ＰＷＭＨ期間設定ブロック５０２から直前の設定値である２４からレジスタ設定値（ＨＣＮＴ＿ＡＤＤ＿ＲＥＧ）である５を減算した１９が、ＨＣＮＴ＿ＮＵＭ５０９として出力される。

ＰＷＭＬＯＷカウントブロック５０４のカウント値ＬＣＮＴ５１１が、ＰＷＭ信号のＬＯＷ期間設定値（ＬＣＮＴ＿ＮＵＭ）５１２である２４になったタイミング（時刻ｔ１３）で、Ｌ比較ブロック５０６からＰＷＭ信号のＨＩＧＨ期間開始信号（ＨＣＮＴ＿ＳＴＡＲＴ）５１３が１クロック期間出力される。このＰＷＭ信号のＨＩＧＨ期間開始信号（ＨＣＮＴ＿ＳＴＡＲＴ）５１３の立ち下がりのタイミングとなる時刻ｔ１４では、２５クロック分のＬｏｗ期間が保持されたＰＷＭ信号１１１がＬｏｗからＨｉｇｈに反転され、ＭＯＳスイッチがオンされる。また、時刻ｔ１４では、ＰＷＭＨＩＧＨカウントブロック５０１でクロックＣＬＫのカウントが開始されると共に、ＰＷＭＬＯＷカウントブロック５０４のカウント値ＬＣＮＴ５１１は０（ゼロ）にリセットされる。この時刻ｔ１４では、さらにＰＷＭＬ期間設定ブロック５０５は、直前のＬＯＷ期間設定値（ＬＣＮＴ＿ＮＵＭ）５１２である２４からＬＣＮＴ＿ＡＤＤ＿ＲＥＧ５１７で設定される５を減算し、得られた値１９にＢＯＯＳＴ＿ＭＡＧ５１８信号として入力される昇圧倍率すなわちＶＣＣ／（ＶＯ−ＶＣＣ）である１を乗算して得られる値１９がＬＣＮＴ＿ＮＵＭ５１２として出力される。

ＰＷＭＨＩＧＨカウントブロック５０１のカウント値ＨＣＮＴ５０８が、ＰＷＭ信号のＨＩＧＨ期間設定値（ＨＣＮＴ＿ＮＵＭ）５０９である１９になったタイミング（時刻ｔ１５）で、ＬＯＷ期間開始信号（ＬＣＮＴ＿ＳＴＡＲＴ）５１０が１クロック期間出力され、その立ち下がり時刻ｔ１６で、ＰＷＭＬＯＷカウントブロック５０４でクロックＣＬＫのカウントが開始される。また、この時刻ｔ１６では、ＰＷＭＨＩＧＨカウントブロック５０１は０（ゼロ）にリセットされると共に、ＰＷＭＨ期間設定ブロック５０２から直前の設定値である１９（初期値）からレジスタ設定値（ＨＣＮＴ＿ＡＤＤ＿ＲＥＧ）である５を減算した１４が、ＨＣＮＴ＿ＮＵＭ５０９として出力される。

ＰＷＭＬＯＷカウントブロック５０４のカウント値ＬＣＮＴ５１１が、ＰＷＭ信号のＬＯＷ期間設定値（ＬＣＮＴ＿ＮＵＭ）５１２である１９になったタイミング（時刻ｔ１７）では、Ｌ比較ブロック５０６からＰＷＭ信号のＨＩＧＨ期間開始信号（ＨＣＮＴ＿ＳＴＡＲＴ）５１３が１クロック期間出力される。このＰＷＭ信号のＨＩＧＨ期間開始信号（ＨＣＮＴ＿ＳＴＡＲＴ）５１３の立ち下がりのタイミングとなる時刻ｔ１８では、１９クロック分のＬｏｗ期間が保持されたＰＷＭ信号１１１がＬｏｗからＨｉｇｈに反転され、ＭＯＳスイッチがオンされる。また、時刻ｔ１８では、ＰＷＭＨＩＧＨカウントブロック５０１でクロックＣＬＫのカウントが開始されると共に、ＰＷＭＬＯＷカウントブロック５０４のカウント値ＬＣＮＴ５１１は０（ゼロ）にリセットされる。この時刻ｔ１８では、さらにＰＷＭＬ期間設定ブロック５０５は、直前のＬＯＷ期間設定値（ＬＣＮＴ＿ＮＵＭ）５１２である１９からＬＣＮＴ＿ＡＤＤ＿ＲＥＧ５１７で設定される５を減算し、得られた値１９にＢＯＯＳＴ＿ＭＡＧ５１８信号として入力される昇圧倍率すなわちＶＣＣ／（ＶＯ−ＶＣＣ）である１を乗算して得られる値１４がＬＣＮＴ＿ＮＵＭ５１２として出力される。

このように、実施形態２では、ＨＣＮＴ＿ＮＵＭ＿ＲＥＧ及びＬＣＮＴ＿ＮＵＭ＿ＲＥＧが初期値である１９よりも小さい値となった場合であっても、ＨＣＮＴ＿ＡＤＤ＿ＲＥＧ及びＬＣＮＴ＿ＡＤＤ＿ＲＥＧで設定される増減量に基づいて、ＰＷＭ信号のＨＩＧＨ期間設定値（ＨＣＮＴ＿ＮＵＭ）及びＬＯＷ期間設定値（ＬＣＮＴ＿ＮＵＭ）を設定する構成となっている。

尚、上記の例では、図１で記載した実施形態１のＰＷＭ生成回路１０４に入力される水平周期同期信号１１６、及び垂直周期同期信号１１７に関しての説明は行っていないが、同期して動作する事も可能である。例えば、水平周期同期信号１１６、及び垂直周期同期信号１１７が入力され、ライン切り替わり、フレーム切り替わりタイミング時は、全回路が初期化されて動作するとしても良い。またライン切り替わり、フレーム切り替わりタイミング時は、パネルへの充放電電流が大きくなる事が予測されるので、ＵＰＤＯＷＮ選択信号１１５がＬｏｗの場合においても、ＰＷＭのＨｉｇｈ幅が増加する期間に変化して動作しても良い。

以上で説明したように、実施形態２の電源回路では、入力電圧の電荷を充電するコイル１０５と、該コイル１０５への充電・放電の制御を行うＭＯＳスイッチ１０６と、コイル１０５からの電荷の流れを整流化するダイオード１０７と、ＭＯＳスイッチ１０６がオン時において出力電圧の安定化を図る容量１０８と、コイル１０５及び容量１０８の充放電動作の基準となるクロック信号を生成するＰＷＭ信号１１１を、昇圧電圧（ＶＯ）１１２を分圧した電圧１１３と参照電圧（Ｖｒｅｆ）１１４を比較するコンパレータ回路１０９の比較結果であるＵＰＤＯＷＮ選択信号１１５に応じて生成するＰＷＭ生成回路１０４を備え、ＰＷＭ動作はＨｉｇｈ期間が増加する期間と減少する期間に分かれ、ＰＷＭ信号のＰＷＭ生成回路ではＰＷＭ動作時のＰＷＭ周期は固定とせず、上記式３に示す様にＰＷＭ信号のＬｏｗ期間はＰＷＭ信号のＨｉｇｈ期間の時間（Ｔｏｎ）と昇圧電圧と電源電圧の比（昇圧電圧／電源電圧）に応じて決定する事で、特に高パネル負荷時において、画質劣化を起こす事なく、昇圧電圧の降圧量を抑制する事が可能であり、電源効率を向上させる事が出来る。

すなわち、実施形態２の表示装置の電源回路では、ＭＯＳスイッチ１０６のオンとオフを交互に切り替え、コイル１０５及び容量１０８の充放電動作を制御し、入力電圧よりも高い出力電圧を生成する際に、ＭＯＳスイッチ１０６のオンとオフを制御する駆動回路となるＰＷＭ生成回路１０４が当該ＭＯＳスイッチ１０６のオン期間、及び出力電圧と入力電圧との電圧比を用い、数３に基づいて、ＭＯＳスイッチ１０６のオンとオフとの繰り返し期間を可変させて制御する構成となっているので、短いＰＷＭ信号のＨｉｇｈ期間を使って出力電圧を昇圧することが可能となり、電圧供給先である表示パネル１０２すなわち負荷の電力消費量の変動に伴う出力電圧の降下量を抑制でき、電源効率を向上させることができる。

このように、実施形態２の電源回路では、昇圧動作を停止させる機能を有しない構成となっているので、比較的消費電力が大きい負荷に対する電源回路に適している。

〈実施形態３〉
〈液晶表示装置構成〉
図９は本発明の実施形態３の表示装置の概略構成を説明するための図である。ただし、実施形態３の表示装置はスイッチングレギュレータ昇圧回路の内部ノードから、コイルの放電電流が終了した時間を検知することによりＴｏｆｆ期間を決定する構成であり、該構成を除く他の構成は実施形態１と同じ構成となるので、以下の説明では、コイルの放電電流が終了した時間を検知する構成及びその制御について詳細に説明する。

図９から明らかなように、実施形態３の表示装置は、液晶ドライバ９０１、液晶パネル９０２、スイッチングレギュレータ昇圧回路９０３から構成される。なお、図示しない周知のバックライト装置等は液晶パネル９０３が有する構成となっている。また、記載されていないＣＰＵとのインターフェース回路、設定レジスタを格納するレジスタ回路、階調電圧を生成する階調電圧生成回路等は、液晶ドライバ９０１が有する構成となっている。

液晶ドライバ９０１は、ＰＷＭ生成回路９０４と２つのコンパレータ９０９ａ、ｂを有する。ＰＷＭ生成回路９０４には、一方のコンパレータ９０９ａからの出力信号であるＵＰＤＯＷＮ選択信号９１５と、他方のコンパレータ９０９ｂから出力信号である電流信号判定信号９１９が入力され、ＰＷＭ信号９１１を出力する。一方のコンパレータ９０９ａには、参照電圧（Ｖｒｅｆ）９１２と分圧した昇圧電圧９１３とが入力され、ＵＰＤＯＷＮ選択信号９１５が出力される。他方のコンパレータ９０９ｂには、参照電圧（Ｖｒｅｆ）９１２と第２の分圧した昇圧電圧９１８とが入力され、電流信号判定信号９１９が出力される。

スイッチングレギュレータ昇圧回路９０３は、コイル９０５、ＭＯＳスイッチ９０６、ダイオード９０７、容量（Ｃ）９０８を有する。コイル９０５は、一方は電源電圧（ＶＣＣ）９１０に、他方はＭＯＳスイッチ９０６の一端、及びダイオード９０７のアノード側に接続される構成となっている。ＭＯＳスイッチ９０６は、ドレインはコイル９０５の一端及びダイオードのアノード側に接続され、ゲートはＰＷＭ信号９１１に接続され、ソースはグランドに接続される。尚、本実施形態ではＮＭＯＳを前提として説明するが、ＰＭＯＳで構成されても問題はない。

ダイオード９０７のアノード側は、コイル９０５の一端、ＭＯＳスイッチ９０６のドレイン側、及び内部ノード（Ｎ）９１７に接続され、内部ノード（Ｎ）９１７に関しては液晶ドライバ９０１に入力され、ＭＯＳスイッチ９１６のゲートに接続される。ここで、ＭＯＳスイッチ９１６は一方が昇圧電圧（ＶＯ）に接続され、他方が抵抗分割用の抵抗に接続されている。また、ダイオード９０７のカソード側は昇圧電圧（ＶＯ）９１２として液晶ドライバ９０１に出力される。容量（Ｃ）９０８は、一方はダイオード９０７のカソード側に接続され、他方はグランドに接地される。ここで、スイッチングレギュレータ昇圧回路９０３の構成要素はコイル９０５、ＭＯＳスイッチ９０６、ダイオード９０７に関しては外付け部品としたが、ＭＯＳスイッチ９０６、ダイオード９０７を液晶ドライバ内部に構成しても問題ない。

次に、図１０に本発明の実施形態３の表示装置におけるスイッチングレギュレータ昇圧回路の昇圧動作を説明するための図を示し、以下、図１０に基づいて、内部ノードＮ信号動作と電流ＯＦＦ判定とについて説明する。ＰＷＭ信号の１周期１００１のＨｉｇｈ期間１００２においてコイルへの充電電流１００４が電源電流Ｉ（ＶＣＣ）に流れ、ＰＷＭ信号のＬｏｗ期間１００３においてコイルからの放電電流が電源電流Ｉ（ＶＣＣ）に流れる。ここで、ＰＷＭ信号のＬｏｗ期間１００３において、電源電流Ｉ（ＶＣＣ）が０（ゼロ）になるまでの期間と、電源電流Ｉ（ＶＣＣ）が０（ゼロ）となった後とに分かれる。以上の電源電流Ｉ（ＶＣＣ）動作における内部ノード（Ｎ）９１７の電位状態に関して説明する。

ＰＷＭ信号のＨｉｇｈ期間１００２であるＴ１期間１００９はＭＯＳスイッチ９０６がＯＮしている為、内部ノード（Ｎ）９１７はグランドレベルとなる。ＰＷＭ信号のＬｏｗ期間であり、且つ電源電流（ＶＣＣ）が０（ゼロ）ではない期間であるＴ２期間１０１０はＭＯＳスイッチ９０６がＯＦＦであり、且つ放電電流を流す為に昇圧電圧以上となる。ＰＷＭ信号のＬｏｗ期間であり且つ電源電流（ＶＣＣ）が０（ゼロ）となるＴ３期間１０１１では、コイルは導線となる為、電源電圧（ＶＣＣ）電位となる。前述した様に、ＭＯＳスイッチ９１６のゲートに内部ノード（Ｎ）９１７が接続されている。ＭＯＳスイッチ９１６のゲート電圧が昇圧電圧以上となるＴ２期間１０１０では、ＭＯＳスイッチ９１６が低抵抗となり、第２の分圧された昇圧電圧９１８は参照電圧（Ｖｒｅｆ）９１４以上となる。また、ＭＯＳスイッチ９１６のゲート電圧が昇圧電圧以下となるＴ１期間１００９、Ｔ３期間１０１１では、ＭＯＳスイッチ９１６が高抵抗となり、第２の分圧された昇圧電圧９１８は参照電圧（Ｖｒｅｆ）９１４以上となる。その結果、電流ＯＦＦ判定信号９１９は、Ｔ２期間１０１０においてＨｉｇｈとなり、それ以外でＬｏｗとなる。

〈ＰＷＭ生成回路構成〉
次に、図１１に本発明の実施形態３の表示装置におけるＰＷＭ生成回路のブロック構成図を、図１２に本発明の実施形態３の表示装置におけるＰＷＭ生成回路の回路動作を説明するためのタイミングチャートを示し、図１１及び図１２に基づいて、実施形態３のＰＷＭ生成回路９０４のブロック構成、及びブロック動作について説明する。

ＰＷＭ生成回路９０４は、ＰＷＭＨＩＧＨカウントブロック１１０１、ＰＷＭＨ期間設定ブロック１１０２、Ｈ比較器ブロック１１０３、ＨＣＮＴ＿ＳＴＡＲＴ生成ブロック１１０４、及びＰＷＭ反転ブロック１１０５で構成される。入力信号は、ＵＰＤＯＷＮ選択信号９１５と、電流ＯＦＦ判定信号９１９と、ＰＷＭのＨＩＧＨ期間初期値を設定するレジスタ値（ＨＣＮＴ＿ＮＵＭ＿ＲＥＧ）１１１１と、ＰＷＭ周期を更新するときのＰＷＭのＨＩＧＨ期間の増加・減少量を設定するレジスタ値（ＨＣＮＴ＿ＡＤＤ＿ＲＥＧ）１１１２である。出力信号はＰＷＭ信号１１１である。

次に、ＰＷＭ回路動作について説明する。入力されたＵＰＤＯＷＮ選択信号９１５は、ＰＷＭＨＩＧＨカウントブロック１１０１、ＰＷＭＨ期間設定ブロック１１０２、ＰＷＭ反転ブロック１１０５に接続する。ＵＰＤＯＷＮ選択信号１１５＝“Ｈｉｇｈ”の時、ＰＷＭＨ期間設定ブロック１１０２では、ＰＷＭ信号のＨｉｇｈ幅のカウンタ初期値のレジスタ設定値（ＨＣＮＴ＿ＮＵＭ＿ＲＥＧ）１１１１に対し、レジスタ設定値（ＨＣＮＴ＿ＡＤＤ＿ＲＥＧ）１１１２を加算して、ＰＷＭ信号のＨｉｇｈ幅のカウンタ値（ＨＣＮＴ＿ＮＵＭ）１１０７を更新する。また、ＵＰＤＯＷＮ選択信号１１５＝“Ｌｏｗ”の時、ＰＷＭＨ期間設定ブロック１１０２、ＰＷＭ信号のＨｉｇｈ幅のカウンタ初期値のレジスタ設定値（ＨＣＮＴ＿ＮＵＭ＿ＲＥＧ）１１１１に対し、レジスタ設定値（ＨＣＮＴ＿ＡＤＤ＿ＲＥＧ）１１１２を減算して、ＰＷＭ信号のＨｉｇｈ幅のカウンタ値（ＨＣＮＴ＿ＮＵＭ）１１０７を更新する。また、入力された電流ＯＦＦ判定信号９１９は、ＨＣＮＴ＿ＳＴＡＲＴ生成回路ブロック１１０４に入力され、電流ＯＦＦ判定信号９１９がＨｉｇｈからＬｏｗへ遷移するタイミングで、ＨＣＮＴ＿ＳＴＡＲＴ信号１１１０を生成する。ＨＣＮＴ＿ＳＴＡＲＴ信号１１１０をトリガとして、ＰＷＭＨＩＧＨカウントブロック１１０１はカウントを開始し、ＰＷＭ反転ブロック１１０１では、ＰＷＭ信号をＨｉｇｈへ反転する。ここで電流ＯＦＦ判定信号９１９は図１０において説明した様に、電源電流Ｉ（ＶＣＣ）のコイルからの放電電流が流れている間（図１０のＴ２期間１０１０）はＨｉｇｈ状態であり、電源電流Ｉ（ＶＣＣ）のコイルからの放電電流が０（ゼロ）となるタイミングでＬｏｗとなる。

まず、ＵＰＤＯＷＮ選択信号１１５＝“Ｌｏｗ”となった場合を説明する。ＰＷＭＨＩＧＨカウントブロック１１０１の出力カウント値（ＨＣＮＴ）１１０６は、０（ゼロ）からカウントアップする。ＨＣＮＴ値が、ＰＷＭＨ期間設定ブロック１１０２からの出力するＰＷＭのＨＩＧＨ期間設定値（ＨＣＮＴ＿ＮＵＭ）１１０７とＨ比較期１１０３において比較を行う。ＨＣＮＴ＝ＨＣＮＴ＿ＮＵＭの時、Ｈ比較器１１０３から出力するＰＷＭのＨＩＧＨ期間終了信号（ＨＣＮＴ＿ＥＮＤ）１１０９がＨｉｇｈとなる。ＨＣＮＴ＿ＥＮＤ１１０９は、ＰＷＭＨＩＧＨカウントブロック１１０１とＰＷＭＨ期間設定ブロック１１０２とＰＷＭ反転ブロック１１０５に入力される。ＰＷＭＨＩＧＨカウントブロック１１０１においては、ＨＣＮＴ＿ＥＮＤ１１０９＝Ｈｉｇｈをトリガとして、カウントを停止する。初期値は０（ゼロ）としておく。ＰＷＭＨ期間設定ブロック１１０２においては、ＨＣＮＴ＿ＥＮＤ１１０９＝Ｈｉｇｈをトリガとして、ＨＣＮＴ＿ＮＵＭ１１０７信号にＨＣＮＴ＿ＡＤＤ＿ＲＥＧを加算した値に更新する。ＰＷＭ反転ブロック１１０５においては、ＨＣＮＴ＿ＥＮＤ１１０９＝Ｈｉｇｈをトリガとして、ＰＷＭ信号をＬｏｗに反転する。

ここで、ＰＷＭ信号のＬｏｗ期間が開始すると、コイルからの放電電流が流れ始めるので電流ＯＦＦ判定信号９１９はＨｉｇｈ状態であり、電源電流Ｉ（ＶＣＣ）のコイルからの放電電流が０（ゼロ）となるタイミングでＬｏｗとなる。ＨＣＮＴ＿ＳＴＡＲＴ生成回路１１０４は、入力された電流ＯＦＦ判定信号９１９を受けて、電流ＯＦＦ判定信号９１９がＨｉｇｈからＬｏｗへ遷移するタイミングで、ＨＣＮＴ＿ＳＴＡＲＴ信号１１１０をＨｉｇｈとする。ＨＣＮＴ＿ＳＴＡＲＴ信号１１１０＝Ｈｉｇｈをトリガとして、ＰＷＭＨＩＧＨカウントブロック１１０１は再びカウントを開始し、ＰＷＭ反転ブロック１１０５では、ＰＷＭ信号をＨｉｇｈへ反転する。以上の動作を繰り返す事で、ＰＷＭ信号を生成する。

次に、ＵＰＤＯＷＮ選択信号１１５＝“Ｈｉｇｈ”に関しては、上記したＵＰＤＯＷＮ選択信号１１５＝“Ｌｏｗ”の場合ではＰＷＭ信号のＨｉｇｈ幅が徐々に増加する動作であったのに対し、ＵＰＤＯＷＮ選択信号１１５＝“Ｈｉｇｈ”の場合ではＰＷＭ信号のＨｉｇｈ幅が徐々に減少する動作となる点が異なるのみとなるので、説明は省略する。

すなわち、実施形態３の電源装置では、図１２（ａ）中に点線の丸Ｄに示すように、ＵＰＤＯＷＮ選択信号がＨｉｇｈからＬｏｗに変化した場合には、次のクロック信号ＣＬＫの立ち上がりエッジでＰＷＭ反転ブロック５０７から出力されるＰＷＭ信号１１１がＬｏｗからＨｉｇｈに反転され、ＭＯＳスイッチがオンされる（時刻ｔ１）。また、この時刻ｔ１からＰＷＭＨＩＧＨカウントブロック１１０１でクロックＣＬＫがカウント（計数）され、そのカウント値ＨＣＮＴ１１０６がＰＷＭ信号のＨＩＧＨ期間設定値（ＨＣＮＴ＿ＮＵＭ＿ＲＥＧ）１１１１である１９（初期値）になったタイミング（時刻ｔ２）で、Ｈ比較ブロック１１０３からＰＷＭ信号のＨＩＧＨ期間終了信号（ＨＣＮＴ＿ＥＮＤ）１１０９が１クロック期間出力される。このＨＩＧＨ期間終了信号（ＨＣＮＴ＿ＥＮＤ）１１０９の立ち下がりのタイミングとなる時刻ｔ３で、２０クロック分のＨｉｇｈ期間が保持されたＰＷＭ信号１１１がＨｉｇｈからＬｏｗに反転され、ＭＯＳスイッチがオフされる。このＭＯＳスイッチのオフにより、コイルに充電された電荷がダイオードを介して容量Ｃに充電されることとなる。この結果、内部ノードＮ（９１７）の電位が高くなり、時刻ｔ３で電流ＯＦＦ判定信号９１９がＬｏｗからＨｉｇｈに変化する。また、時刻ｔ３では、ＰＷＭＨＩＧＨカウントブロック１１０１のカウント値ＨＣＮＴ１１０６が０（ゼロ）にリセットされ、ＰＷＭＨ期間設定ブロック１１０２からは前回のカウント値である１９にＨＣＮＴ＿ＡＤＤ＿ＲＥＧ信号１１１２として入力される５を加算した２４が、ＨＣＮＴ＿ＮＵＭ１１０７として出力される。

コイルに蓄積された電荷の放電が終了すると、図１２（ａ）中に点線の丸Ｅに示すように、電流ＯＦＦ判定信号９１９がＨｉｇｈからＬｏｗに変化する。この電流ＯＦＦ判定信号９１９のＬｏｗへの変化により、時刻ｔ４にＨＣＮＴ＿ＳＴＡＲＴ生成ブロック１１０４からＰＷＭ信号のＨＩＧＨ期間開始信号（ＨＣＮＴ＿ＳＴＡＲＴ）１１１０が１クロック期間出力される。このＰＷＭ信号のＨＩＧＨ期間開始信号（ＨＣＮＴ＿ＳＴＡＲＴ）１１１０の立ち下がりのタイミングとなる時刻ｔ５では、ＰＷＭ信号１１１がＬｏｗからＨｉｇｈに反転され、ＭＯＳスイッチがオンされる。また、時刻ｔ５では、ＰＷＭＨＩＧＨカウントブロック１１０１でクロックＣＬＫのカウントが開始される。

時刻ｔ６以降、前述の時刻ｔ２〜ｔ７までの動作を繰り返すことによって、電源電圧ＶＣＣを昇圧し、昇圧電圧ＶＯを得ることとなる。

一方、図１２（ｂ）中に点線の丸Ｆに示すように、ＵＰＤＯＷＮ選択信号がＬｏｗからＨｉｇｈに変化した場合には、変化時に行っていた動作すなわちＵＰＤＯＷＮ選択信号がＬｏｗの時の動作である、ＨＣＮＴ＿ＮＵＭ＝２４の動作が継続される。従って、ＰＷＭＨＩＧＨカウントブロック１１０１のカウント値ＨＣＮＴ１１０６が、ＰＷＭ信号のＨＩＧＨ期間設定値（ＨＣＮＴ＿ＮＵＭ）５０９である２４になったタイミング（時刻ｔ８）で、ＨＩＧＨ期間終了信号（ＨＣＮＴ＿ＥＮＤ）１１０９が１クロック期間出力され、その立ち下がり時刻ｔ９で、ＰＷＭ信号９１１がＨｉｇｈからＬｏｗに反転され、ＭＯＳスイッチがオンされる。このＭＯＳスイッチのオフにより、コイルに充電された電荷がダイオードを介して容量Ｃに充電されることとなる。この結果、内部ノードＮ（９１７）の電位が高くなり、時刻ｔ９で電流ＯＦＦ判定信号９１９がＬｏｗからＨｉｇｈに変化する。また、時刻ｔ９では、ＰＷＭＨＩＧＨカウントブロック１１０１のカウント値ＨＣＮＴ１１０６が０（ゼロ）にリセットされ、ＰＷＭＨ期間設定ブロック１１０２からは前回のカウント値である２４からＨＣＮＴ＿ＡＤＤ＿ＲＥＧ信号１１１２として入力される５を減算した１９が、ＨＣＮＴ＿ＮＵＭ１１０７として出力される。

コイルに蓄積された電荷の放電が終了すると、図１２（ｂ）中に点線の丸Ｇに示すように、電流ＯＦＦ判定信号９１９がＨｉｇｈからＬｏｗに変化する。この電流ＯＦＦ判定信号９１９のＬｏｗへの変化により、時刻ｔ１０にＨＣＮＴ＿ＳＴＡＲＴ生成ブロック１１０４からＰＷＭ信号のＨＩＧＨ期間開始信号（ＨＣＮＴ＿ＳＴＡＲＴ）１１１０が１クロック期間出力される。このＰＷＭ信号のＨＩＧＨ期間開始信号（ＨＣＮＴ＿ＳＴＡＲＴ）１１１０の立ち下がりのタイミングとなる時刻ｔ１１では、ＰＷＭ信号１１１がＬｏｗからＨｉｇｈに反転され、ＭＯＳスイッチがオンされる。また、時刻ｔ１１では、ＰＷＭＨＩＧＨカウントブロック１１０１でクロックＣＬＫのカウントが開始される。

時刻ｔ１１以降、前述の時刻ｔ８〜ｔ１３までの動作を繰り返すことによって、昇圧電圧ＶＯを得ることとなる。

尚、上記の説明では、図９で記載したＰＷＭ生成回路９０４に入力される水平周期同期信号、及び垂直周期同期信号に関しての説明は行っていないが、実施形態１と同様に、同期して動作する事も可能である。例えば、水平周期同期信号、及び垂直周期同期信号が入力され、ライン切り替わり、フレーム切り替わりタイミング時は、全回路が初期化されて動作する構成としても良い。またライン切り替わり、フレーム切り替わりタイミング時は、パネルへの充放電電流が大きくなる事が予測されるので、ＵＰＤＯＷＮ選択信号９１５がＬＯＷの場合においても、ＰＷＭ信号のＨｉｇｈ幅が増加する期間に遷移しても良い。

以上で説明したように、本発明の実施例３の電源回路では、入力電圧の電荷を充電するコイル９０５と、該コイル９０５への充電・放電の制御を行うＭＯＳスイッチ９０６と、コイル９０５からの電荷の流れを整流化するダイオード９０７と、ＭＯＳスイッチ９０６がオン時において出力電圧の安定化を図る容量９０８と、ゲートはスイッチングレギュレータ昇圧回路９０３の内部ノード９１７に接続し、ドレインは昇圧電圧（ＶＯ）に接続し、ソースは昇圧電圧を抵抗分割する抵抗に接続するＭＯＳスイッチ９１６と、コイル９０５及び容量９０８の充放電動作の基準となるクロック信号を生成するＰＷＭ信号９１１を、昇圧電圧（ＶＯ）９１２を分圧した電圧９１３と参照電圧（Ｖｒｅｆ）９１４を比較するコンパレータ回路９０９ａの比較結果であるＵＰＤＯＷＮ選択信号９１５と、前記ＭＯＳスイッチ９１６で制御した昇圧電圧（ＶＯ）９１２を分圧した電圧９１８と参照電圧（Ｖｒｅｆ）９１４を比較するコンパレ−タ回路９０９ｂの比較結果である電流ＯＦＦ判定信号９１９に応じてＰＷＭ信号を生成するＰＷＭ生成回路９０４を備え、ＰＷＭ動作はＨｉｇｈ期間が増加する期間と減少する期間に分かれ、ＰＷＭのＰＷＭ生成回路ではＰＷＭ動作時のＰＷＭ周期は固定とせず、スイッチングレギュレータ昇圧回路９０３の内部ノード９１７をモニタし、コイルからの放電電流が０（ゼロ）となるタイミングを検知する事で、ＰＷＭ信号のＬｏｗ期間を決定する構成となっているので、パネル負荷やダイオードの抵抗成分による昇圧電圧の降圧量を抑制する事が可能となり、電源効率をさらに向上させる事が出来る。

すなわち、実施形態３の表示装置における電源回路では、一方に電源が接続されるコイル９０５の他方に検出用の信号線である内部ノードＮ（９１７）を設けると共に、内部ノードＮ（９１７）に接続されるＭＯＳスイッチ９１６と、該ＭＯＳスイッチ９１６で制御される昇圧電圧（ＶＯ）９１２を分圧した電圧９１８と参照電圧（Ｖｒｅｆ）９１４とを比較するコンパレ−タ回路９０９ｂとからなる検出回路を設け、該検出回路で検出したコイル９０５からの放電電流１００５が０（ゼロ）となる期間に基づいて、駆動回路であるＰＷＭ生成回路９０４がＭＯＳスイッチ９０６のオフ期間すなわちＰＷＭのＬｏｗ期間を決定し制御する構成となっているので、短いＰＷＭ信号のＨｉｇｈ期間を使って出力電圧を昇圧することが可能であると共に、パネル負荷やダイオードの抵抗成分による昇圧電圧の降圧量を抑制する事が可能となり、電源効率をさらに向上させる事が出来る。

このように、実施形態３の液晶表示装置における電源回路では、スイッチングレギュレータ昇圧回路の内部ノードから、コイルの放電電流が終了した時間を直接に検知する構成によりＴｏｆｆ期間を決定するものである。

なお、実施形態１〜３では、本発明の表示装置の電源回路を液晶表示装置の電源回路に適用した場合について説明したが、液晶表示装置の電源回路に限定されることはなく、有機発光ダイオードを用いた表示装置（ＯＬＥＤ）や有機ＥＬ表示装置等の他の平面型表示装置の電源回路や他の電子機器の電源回路にも適用可能である。

以上、本発明者によってなされた発明を、前記発明の実施形態に基づき具体的に説明したが、本発明は、前記発明の実施形態に限定されるものではなく、その要旨を逸脱しない範囲において変更可能であることは勿論である。

１０１、９０１…液晶ドライバ、１０２、９０２…液晶パネル
１０３、９０３…スイッチングレギュレータ昇圧回路、１０４、９０４…ＰＷＭ生成回路
１０５、９０５…コイル、１０６、９０６、９１６…ＭＯＳスイッチ
１０７、９０７…ダイオード、１０８、９０８…容量
１０９、９０９ａ、９０９ｂ…コンパレータ、１１０、９１０…電源電圧（ＶＣＣ）
１１１、９１１…ＰＷＭ信号、１１２、９１２…昇圧電圧（ＶＯ）
１１３、９１３…分圧した昇圧電圧、１１４、９１４…参照電圧（Ｖｒｅｆ）
１１５、９１５…ＵＰＤＯＷＮ選択信号、５０１…ＰＷＭＨＩＧＨカウントブロック
５０２…ＰＷＭＨ期間設定ブロック、５０３…Ｈ比較器ブロック
５０４…ＰＷＭＬＯＷカウントブロック、５０５…ＰＷＭＬ期間設定ブロック
５０６…Ｌ比較器ブロック、５０７…ＰＷＭ反転ブロック、９１７…内部ノードＮ
９１８…第２の分圧した昇圧電圧、９１９…電流ＯＦＦ判定信号

Claims (9)

1. 入力電圧の電荷を充電するコイルと、前記コイルへの充電・放電の制御を行うスイッチ素子と、前記コイルからの電荷の流れを整流化するダイオードと、前記スイッチ素子がオン時における出力電圧を安定化する容量とを備え、
   前記スイッチ素子のオンとオフを交互に切り替え、前記コイル及び前記容量の充放電動作を制御し、前記入力電圧よりも高い出力電圧を生成し供給する電源回路であって、
   前記スイッチ素子のオンとオフを制御するスイッチ素子の駆動回路を備え、
   前記駆動回路は、前記スイッチ素子のオン期間、及び前記出力電圧と前記入力電圧との電圧比に応じて、前記スイッチ素子のオフ期間を制御すると共に、
   前記スイッチ素子のオンとオフの繰り返し期間を可変させて制御することを特徴とする電源回路。
2. 請求項１に記載の電源回路において、
   前記駆動電圧と前記入力電圧との電圧比を比較する比較回路を備え、
   前記駆動回路は、前記スイッチ素子のオンとオフの切り替えを制御し前記出力電圧を制御する第１の期間と、前記スイッチ素子のオンとオフの切り替えを停止させ前記出力電圧を制御する第２の期間とを有し、前記比較回路による比較結果に応じて、前記第１の期間と前記第２の期間とを切り替えることを特徴とする電源回路。
3. 請求項２に記載の電源回路において、
   前記駆動回路は、前記スイッチ素子のオンとオフを交互に切り替えるクロック信号を生成すると共に、前記比較回路の比較結果に応じて前記クロック信号の周期を可変させるクロック生成回路を有することを特徴とする電源回路。
4. 請求項１乃至３の内のいずれかに記載の電源回路において、
   不揮発性の記憶手段を備え、
   前記記憶手段に前記スイッチ素子のオン期間とオフ期間を保持させることを特徴とする電源回路。
5. 入力電圧の電荷を充電するコイルと、前記コイルへの充電・放電の制御を行うスイッチ素子と、前記コイルからの電荷の流れを整流化するダイオードと、前記スイッチ素子がオン時における出力電圧を安定化する容量とを備え、
   前記スイッチ素子のオンとオフを交互に切り替え、前記コイル及び前記容量の充放電動作を制御し、前記入力電圧よりも高い出力電圧を生成し供給する電源回路であって、
   前記スイッチ素子のオンとオフを制御するスイッチ素子の駆動回路を備え、
   前記駆動回路は、前記スイッチ素子のオン期間、及び前記出力電圧と前記入力電圧との電圧比に応じて、前記スイッチ素子のオフ期間を制御すると共に、
   前記スイッチ素子のオンとオフの繰り返し期間が、少なくとも異なる２つの繰り返し期間からなり、
   前記駆動回路は、前記２つの繰り返し期間のいずれかの期間となるように、前記スイッチ素子のオン期間とオフ期間を制御することを特徴とする電源回路。
6. 請求項５に記載の電源回路において、
   前記駆動電圧と前記入力電圧との電圧比を比較する比較回路を備え、
   前記駆動回路は、前記スイッチ素子のオンとオフの切り替えを制御し前記出力電圧を制御する第１の期間と、前記スイッチ素子のオンとオフの切り替えを停止させ前記出力電圧を制御する第２の期間とを有し、前記比較回路による比較結果に応じて、前記第１の期間と前記第２の期間とを切り替えることを特徴とする電源回路。
7. 請求項６に記載の電源回路において、
   前記駆動回路は、前記２つの繰り返し期間に対応した周期を有する第１及び第２のクロック信号であり、且つ前記スイッチ素子のオンとオフを交互に切り替える第１及び第２のクロック信号を生成すると共に、
   前記比較回路の比較結果に応じて、前記第１及び第２のクロック信号を選択するクロック生成回路を有することを特徴とする電源回路。
8. 請求項５乃至７の内のいずれかに記載の電源回路において、
   不揮発性の記憶手段を備え、
   前記記憶手段に前記スイッチ素子のオン期間とオフ期間を保持させることを特徴とする電源回路。
9. 請求項１乃至８の内のいずれかに記載の電源回路を有する表示駆動回路と、該表示駆動回路からの表示データに応じた画像表示を行う表示パネルとを備えることを特徴とする表示装置。

Images