JP2006054969A - チョッパ方式の昇圧型スイッチングレギュレータ回路 - Google Patents

チョッパ方式の昇圧型スイッチングレギュレータ回路 Download PDF

Info

Publication number
JP2006054969A
JP2006054969A JP2004235466A JP2004235466A JP2006054969A JP 2006054969 A JP2006054969 A JP 2006054969A JP 2004235466 A JP2004235466 A JP 2004235466A JP 2004235466 A JP2004235466 A JP 2004235466A JP 2006054969 A JP2006054969 A JP 2006054969A
Authority
JP
Japan
Prior art keywords
circuit
output
voltage
switching regulator
regulator circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004235466A
Other languages
English (en)
Inventor
Nobuyuki Otaka
信行 大高
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2004235466A priority Critical patent/JP2006054969A/ja
Publication of JP2006054969A publication Critical patent/JP2006054969A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Dc-Dc Converters (AREA)

Abstract

【課題】通信機器に与えるノイズを複雑なものにせずノイズを簡単に除去できるチョッパ方式の昇圧型スイッチングレギュレータ回路を実現する。
【解決手段】出力段に設けられたコンデンサ13に並列に接続された負荷15を備え、負荷15は、コンデンサ13に充電された電荷を放電させ、これにより出力電圧が基準電圧以下となるまでの時間を、PWM回路5から出力されるPWM信号の1周期よりも短くさせる。
【選択図】図1

Description

本発明は、通信機能を有する携帯機器に搭載されるチョッパ方式の昇圧型スイッチングレギュレータ回路に関する。
携帯電話やPHS(Personal Handy phone System)といった通信機能を有する携帯機器は、携帯機器に搭載された電池(二次電池を含む)から供給される電源電圧で駆動している。この電池から供給される電源電圧は、携帯機器の使用等に伴い低下する。このため、前述したような携帯機器には、電池から供給される電源電圧が低下しても、携帯機器が駆動できるように、低下した電源電圧を所定の出力電圧に昇圧させる回路が搭載されている。このような回路の1つにチョッパ方式の昇圧型スイッチングレギュレータ回路がある。従来のチョッパ方式の昇圧型スイッチングレギュレータ回路を、図3に示す。
図3に示す従来のチョッパ方式の昇圧型スイッチングレギュレータ回路は、基準電圧発生回路1、エラーアンプ3、PWM回路5、ドライバ回路7、スイッチングトランジスタ9a、ダイオード9b、コイル11、及びコンデンサ13を備え、電池から供給された電源電圧Viを、所定の出力電圧Voに昇圧させて出力する。
基準電圧発生回路1は、昇圧型スイッチングレギュレータ回路の所定の出力電圧Voを設定するための基準電圧Vbを発生させる回路であり、その出力部がエラーアンプ3の入力部の一方に接続されている。エラーアンプ3は、前述した基準電圧Vbと、昇圧型スイッチングレギュレータ回路から出力された所定の出力電圧Voと、を比較し、この比較の結果に基づいた誤差信号を出力する回路である。また、エラーアンプ3は、その出力部がPWM回路5の入力部に接続されている。なお、誤差信号は、基準電圧Vbと出力電圧Voの差が大きいほど、大きくなる。
PWM回路5は、エラーアンプ3から出力された誤差信号に基づいて、PWM信号のデューティー比を設定し、これを出力する回路であり、その出力部がドライバ回路7の入力部に接続されている。また前述したPWM信号のデューティー比は、誤差信号の値が大きいほど、大きくなる。従って、PWM回路5が三角波と誤差信号を比較するものであれば、PWM信号は三角波の方が誤差信号より大きいときに、ローレベルになる。ドライバ回路7は、PWM回路5から出力されたPWM信号を、後述するスイッチングトランジスタ9aをスイッチング制御ができる程度に増幅する増幅回路であり、その出力部がスイッチングトランジスタ9aのゲートに接続されている。
スイッチングトランジスタ9aは、ドライバ回路7から出力されたPWM信号がゲートに印加され、このPWM信号がハイレベルのときにオンするnチャネル型のFETである。また、スイッチングトランジスタ9aは、ドレインがコイル11に接続され、ソースが接地されている。ダイオード9bは、後述するコンデンサ13が放電したときに、電流が逆流することを防止するためのダイオードであり、アノードがコイル11に接続され、カソードがコンデンサ13の一方の端子に接続されている。コイル11は、スイッチングトランジスタ9aのスイッチング制御に応じて、流れる電流量が制御されるコイルであり、一方の端子がここでは図示しない電池に接続され、他方の端子がダイオード9bのアノードとスイッチングトランジスタ9aのドレインに接続されている。このコイル11と前述したスイッチングトランジスタ9aとにより電源電圧Viを昇圧する昇圧回路を構成している。
コンデンサ13は、ダイオード9bのカソード側電圧を保持するコンデンサであり、一方の端子が接地され、他方の端子が昇圧型スイッチングレギュレータ回路の出力端子に接続され、この出力端子から出力電圧Voを出力する。また、この出力電圧Voは、前述したエラーアンプ3の入力端子の一方に帰還される。以上の構成により、図3に示す従来のチョッパ方式の昇圧型スイッチングレギュレータ回路は、電池から供給された電源電圧Viを、所定の出力電圧Voに昇圧させて出力している。次に、従来のチョッパ方式の昇圧型スイッチングレギュレータ回路の動作について説明する。
基準電圧発生回路1で発生した基準電圧Vbは、エラーアンプ3の一方の入力端子に入力される。一方、エラーアンプ3の他方の入力端子には、出力電圧Voが入力される。ここで、出力電圧Voは、電源電圧Viから、ダイオード9bの順方向電圧Vfを差し引いた電圧(Vo=Vi−Vf)となる。エラーアンプ3は、入力された2つの電圧値を比較し、出力電圧Voと基準電圧Vbの差に応じた誤差信号を出力する。なお、前述したように誤差信号は、基準電圧Vbと出力電圧Voの差が大きいほど、大きくなる。
次に、PWM回路5は、エラーアンプ3から出力された誤差信号に応じて、出力するPWM信号のデューティー比を設定し、デューティー比が設定されたPWM信号を出力する。ここで、PWM信号のデューティー比は、前述したように、誤差信号の値が大きいほど、大きい値で出力される(ハイレベルの時間が長くなる)。PWM回路5から出力されたPWM信号は、ドライバ回路7に入力され、前述したようにスイッチングトランジスタ9aのスイッチング制御ができる程度に増幅される。ドライバ回路7により増幅されたPWM信号は、スイッチングトランジスタ9aのゲートに印加され、スイッチングトランジスタ9aをスイッチング制御する。以下、このスイッチング制御について詳細に説明する。
PWM回路5から出力され、ドライバ回路7により増幅されたPWM信号がハイレベルのとき、スイッチングトランジスタ9aがオンになる。このとき、コイル11に電流が流れる。
次に、PWM信号がローレベルになると、スイッチングトランジスタ9aがオフになる。このとき、コイル11には流れる電流量の変化に応じたコイル電圧Vlが発生する。これにより、出力電圧Voは、電源電圧Viとコイル11に発生したコイル電圧Vlとを加えた電圧(Vo=Vi+Vl)となると共に、この出力電圧Voに応じた電荷がコンデンサ13に充電される。このように、スイッチングトランジスタ9aのスイッチング制御により、電源電圧Viの昇圧が行なわれ、昇圧した電圧Voが、出力電圧として出力される。
以上説明したように、従来のチョッパ方式の昇圧型スイッチングレギュレータ回路では、電池から供給される電源電圧が低下するほど、電源電圧を昇圧させていたため、電池から供給される電源電圧が低下しても、所定の出力電圧で出力することができる。
一方、前述したようなPWM回路から出力されるPWM信号は、通信機能を有する携帯機器にとってはノイズとなってしまう。このため、チョッパ方式の昇圧型スイッチングレギュレータ回路が、通信機能を有する携帯機器に搭載されている場合は、なんらかの対策が必要である。
しかしながら、従来のチョッパ方式の昇圧型スイッチングレギュレータ回路は、出力端子に接続された機器(例えばIC等)が、あまり電流を消費しないとき、コンデンサからは電荷があまり放電されず、出力電圧が低下するまでに時間を要する。さらに、出力電圧が基準電圧まで低下する時間が長くなると、PWM回路は、出力電圧が基準電圧以下になったときのみにPWM信号(パルス)を出力(間欠動作)させて、コンデンサの充放電のバランスを取り、出力電圧を一定化させる。このように、PWM回路が間欠動作すると、間欠動作に基づくノイズが発生し、発生するノイズが複雑になる。
ノイズが複雑になると、ノイズ対策が複雑かつ高コストなものになる。また、場合によっては、ノイズを除去しきれず通信障害を引き起こしてしまうこともある。このような問題を解決する一手段としてPFM(Pulse Frequency Modulation)方式があるが、PFM方式はPWM信号の周波数を変更する方式のため、PWM回路の間欠動作ほどではないにしても発生するノイズは複雑である。
本発明は、以上の状況に鑑みてなされたものであり、その目的は、通信機器に与えるノイズを複雑なものにせずノイズを簡単に除去できるチョッパ方式の昇圧型スイッチングレギュレータ回路を実現することにある。
上記課題を解決するために、本発明の構成は、出力電圧と基準電圧の誤差に応じたデューティー比のPWM信号を一定の周期で出力するPWM回路と、PWM信号のデューティー比に応じて、携帯機器に搭載された電池から供給された電源電圧を昇圧させる昇圧回路と、電源電圧を昇圧させた電圧を出力電圧として出力すると共に、出力電圧に応じた電荷を充電するコンデンサと、を備えたチョッパ方式の昇圧型スイッチングレギュレータ回路であって、コンデンサに並列に接続された負荷を備え、負荷は、コンデンサに充電された電荷を放電させ、これにより出力電圧が基準電圧以下となるまでの時間を、PWM信号の1周期よりも短くさせることを特徴とする。
さらに、本発明の構成は、負荷に直列に接続されたスイッチと、出力電流を検出する電流検出回路と、を備え、出力電流に応じてスイッチのオン/オフを制御することが望ましい。
さらに、本発明の構成は、負荷は、負荷抵抗又は定電流回路であることが望ましい。
本発明によれば、通信機器に与えるノイズを複雑なものにせずノイズを簡単に除去できるチョッパ方式の昇圧型スイッチングレギュレータ回路を実現することができる。
以下、本発明を実施するための最良の形態について図面を用いて説明する。ここで、本実施形態のチョッパ方式の昇圧型スイッチングレギュレータ回路は、携帯電話又はPHSといった通信機能を有する携帯機器に搭載され、携帯機器に搭載された電池から供給される電源電圧を昇圧し、昇圧した電圧を出力電圧として携帯機器に搭載された部材に供給しているものとする。なお、従来例と同様の又は対応する部材には同一の符号を付すものとする。以下、第1及び第2の実施形態に関わる昇圧型スイッチングレギュレータ回路について図面を用いて説明する。
「第1の実施形態」
図1は、第1の実施形態に関わるチョッパ方式の昇圧型スイッチングレギュレータ回路を示す図である。図1に示すチョッパ方式の昇圧型スイッチングレギュレータ回路は、基準電圧発生回路1、エラーアンプ3、PWM回路5、ドライバ回路7、スイッチングトランジスタ9a、ダイオード9b、コイル11、コンデンサ13を備え、さらに、負荷抵抗15を備える。
負荷抵抗15は、コンデンサ13に充電された電荷を放電する。この負荷抵抗15は、一方の端子がチョッパ方式の昇圧型スイッチングレギュレータ回路の出力端子に接続され、他方の端子が接地されている。すなわち、負荷抵抗15は、コンデンサ13と並列に接続されている。また負荷抵抗15は、コンデンサ13に充電された電荷を放電させ、これにより、出力電流がほぼ0の場合において、出力電圧Voが基準電圧Vb以下となるまでの時間を、PWM信号の1周期よりも短くさせる値に設定されている。なお、これについては後述する。
以上の構成により、第1の実施形態に係るチョッパ方式の昇圧型スイッチングレギュレータ回路は、コンデンサ13に充電された電荷を、負荷抵抗15により放電させ、出力電圧Voが基準電圧Vbまで低下する時間を短くすることにより、PWM回路5から出力されるPWM信号が間欠動作をしてしまうことを防いでいる。次に動作について詳細に説明する。
PWM回路5から出力され、ドライバ回路7により増幅されたPWM信号がローレベルになると、スイッチングトランジスタ9aがオフになる。このとき、コイル11には、前述したように流れる電流量の変化に応じたコイル電圧Vlが発生する。これにより、出力電圧Voは、電源電圧Viとコイル11に発生したコイル電圧Vlとを加えた電圧(Vo=Vi+Vl)となると共に、この出力電圧Voに応じた電荷がコンデンサ13に充電される。
次に、PWM信号がハイレベルのとき、スイッチングトランジスタ9aがオンになる。このとき、コイル11に電流が流れる。一方、前述したような出力端子に接続された機器に電流が流れず、出力電流が0であっても、コンデンサ13に充電された電荷は、負荷抵抗15に電流として流れ、消費される。
前述したように、PWM回路5は、出力電圧Voが基準電圧Vb以下になったときのみにPWM信号(パルス)を出力する。一方、負荷抵抗15は、コンデンサ13に充電された電荷を放電させ、これにより出力電圧Voが基準電圧Vb以下となるまでの時間を、PWM信号の1周期よりも短くさせる値に設定されている。従って、PWM回路5から出力されるPWM信号が間欠動作をすることは無い。さらに、出力端子に、消費電流量がより多い機器が接続された場合は、出力電圧Voが低くなり、これに従って誤差電圧が大きくなるため、PWM回路5から出力されるPWM信号のデューティー比が大きくなり、コイル11に発生するコイル電圧Vlが大きくなる。
このように、PWM信号の間欠動作は防止され、これによってPWM回路5から出力されるPWM信号により発生するノイズは、PWM信号のデューティー比の可変範囲内でのみ変動することになる。従って、従来のチョッパ方式の昇圧型スイッチングレギュレータ回路のノイズに比べて、より単純になる。これにより、第1の実施形態に示すチョッパ方式の昇圧型スイッチングレギュレータ回路は、ノイズ対策が、より簡単なものとなり、通信機器に与える妨害をより簡単に低減することが可能となる。
以上説明したように、第1の実施形態に示すチョッパ方式の昇圧型スイッチングレギュレータ回路は、出力電圧と基準電圧の誤差に応じたデューティー比のPWM信号を一定の周期で出力するPWM回路と、PWM信号のデューティー比に応じて、携帯機器に搭載された電池から供給された電源電圧を昇圧させる昇圧回路と、電源電圧を昇圧させた電圧を出力電圧として出力すると共に、出力電圧に応じた電荷を充電するコンデンサと、コンデンサに並列に接続された負荷を備え、負荷は、コンデンサに充電された電荷を放電させ、これにより出力電圧が基準電圧以下となるまでの時間を、PWM信号の1周期よりも短くさせる構成とした。これにより、第1の実施形態に示すチョッパ方式の昇圧型スイッチングレギュレータ回路は、PWM回路から出力されるPWM信号の間欠動作を防止し、発生するノイズをより単純なものとし、より簡単なノイズ対策を施すことが可能となる。
「第2の実施形態」
第1の実施形態に示したチョッパ方式の昇圧型スイッチングレギュレータ回路は、負荷抵抗15により、コンデンサ13から電荷を放電させ、それを消費する構成であった。このため、消費電流がほとんどない場合には、負荷抵抗15の消費電流量が無視できなくなる。そこで、第2の実施形態に示すチョッパ方式の昇圧型スイッチングレギュレータ回路では、出力端子に接続された機器が、あまり電流を消費しないときのみに、前述したような負荷を挿入し、コンデンサ13に充電された電荷を放電させ、PWM回路の間欠動作を防ぐと共に携帯機器に搭載された電池の負担を軽減する。以下、これについて詳細に説明する。
図2は、第2の実施形態に関わる昇圧型スイッチングレギュレータ回路を示す図である。図2に示す昇圧型スイッチングレギュレータ回路は、基準電圧発生回路1、エラーアンプ3、PWM回路5、ドライバ回路7、スイッチングトランジスタ9a、ダイオード9b、コイル11、コンデンサ13、負荷抵抗15を備え、さらに、スイッチ17と電流検出回路19を備える構成である。
ここで、スイッチ17は、後述するスイッチ切り替え信号に応じてオン/オフが制御されるスイッチであり、一方の端子が負荷抵抗15に接続され、他方の端子が接地され、スイッチ切り替え信号入力端子が、後述する電流検出回路19に接続されている。すなわち、スイッチ17は、負荷抵抗15に直列に接続されている。
また、電流検出回路19は、出力端子に接続された機器の消費電流量が少ないことを検出し、これによりスイッチ17のオン/オフを制御するスイッチ切り替え信号を出力する回路である。なお、電流検出回路19は、出力端子に接続された機器の消費電流量(出力端子からの出力電流)が少ないことを検出するために、スイッチングトランジスタ9aのソースに流れる電流を検出している。これについては後述する。この電流検出回路19は、スイッチングトランジスタ9aのソースに直列に接続され、出力端子がスイッチ17のスイッチ切り替え信号入力端子に接続されている。また電流検出回路19は、スイッチングトランジスタ9aのソース−グラウンド間に抵抗を挿入し、この抵抗における電圧降下を検出することにより、スイッチングトランジスタ9aに流れる電流を検出する。次に、動作について詳細に説明する。
PWM回路5から出力され、ドライバ回路7により増幅されたPWM信号がローレベルのとき、スイッチングトランジスタ9aがオフになる。このとき、スイッチングトランジスタ9aは、オフとなっているためグラウンドへ向けて電流が流れない。
次に、スイッチングトランジスタ9aがオンのとき、コイル11に電流が流れ、(スイッチングトランジスタ9aがオフのときに)この電流量に応じたコイル電圧Vlが発生する。また、消費電流量が多ければ、出力電圧Voは基準電圧Vb以下となる。
ここで、消費電流量が少ないときは、出力電圧Voが基準電圧Vbに徐々に近づき、スイッチングトランジスタ9aはオフの時間が長くなり、オンの時間が短くなる。スイッチングトランジスタ9aがオンになる時間が短くなると、コイル11を介して、スイッチングトランジスタ9aに流れる電流が、定常状態にまで至らない。このため、電流検出回路19は、消費電流量が少ないときには、スイッチングトランジスタ9aに流れる電流が減少する。従って、出力端子に接続された機器の消費電流量が少ない場合(又は0の場合)は、電流検出回路19が検出する、スイッチングトランジスタ9aに流れる電流が減少し、スイッチ切り替え信号により、スイッチ17をオンする。そして、スイッチ17がオンになっているため、負荷抵抗15は、コンデンサ13に充電された電荷を放電させる。
また、出力端子に接続された機器の消費電流量が多くなると、スイッチングトランジスタ9aがオンになる時間が長くなり、電流検出回路19が検出するスイッチングトランジスタ9aに流れる電流が上昇する。このため、電流検出回路19は、スイッチ切り替え信号により、スイッチ17をオフにする。このように、スイッチ17がオフになっているため、負荷抵抗15は、コンデンサ13に充電された電荷を無駄に放電させることがなくなる。また、前述したように、スイッチングトランジスタ9aに流れる電流は、スイッチングトランジスタ9aがオンとなる時間にのみ検出される。このため電流検出回路19は、流れる電流のピークレベルを検出し、これに基づいてスイッチ17のオン/オフを制御できるような構成であっても良い。なお、電流検出回路19は、出力端子に接続された機器の消費電流量が非常に少ないことを検出できればよいため、必ずしも上述の場所に取り付ける必要はない。例えば、出力端子から機器への経路に流れる出力電流を検出したり、コンデンサ13の放電電流を検出したり、電池電流を検出してもよい。また、これ以外の構成として、出力端子に接続された機器の状態からCPU等の別ICで出力電流量を判断して、スイッチ17のオン/オフを制御する構成であっても良い。このような構成にする場合、出力端子に接続された機器の消費電流量をユーザに表示し、ユーザによってスイッチ17のオン/オフを制御する構成であっても良い。すなわち、これらのいずれの構成によっても、出力電流を実質的に検出し、スイッチ17のオン/オフを制御することができる。
以上説明したように、第2の実施形態のチョッパ方式の昇圧型スイッチングレギュレータ回路は、負荷に直列に接続されたスイッチと、出力電流を検出する電流検出回路と、を備え、出力電流に応じてスイッチのオン/オフを制御する構成とした。これにより、消費電流量が低下したときのみスイッチをオンして間欠動作を防止しているため、携帯機器に搭載された電池の消耗を低減することが可能となる。
また、第1及び第2の実施形態に示したチョッパ方式の昇圧型スイッチングレギュレータ回路は、負荷に負荷抵抗を用いている構成であったが、負荷抵抗の代わりに定電流回路を用いる構成であっても同様な効果が得られることは言うまでもなく、本発明の趣旨から離れるものではない。
本発明の第1の実施形態に関わるチョッパ方式の昇圧型スイッチングレギュレータ回路を示す図である。 本発明の第2の実施形態に関わるチョッパ方式の昇圧型スイッチングレギュレータ回路を示す図である。 従来のチョッパ方式の昇圧型スイッチングレギュレータ回路を示す図である。
符号の説明
1 基準電圧発生回路、3 エラーアンプ、5 PWM回路、7 ドライバ回路、9a スイッチングトランジスタ、9b ダイオード、11 コイル、13 コンデンサ、15 負荷抵抗、17 スイッチ、19 電流検出回路。

Claims (3)

  1. 出力電圧と基準電圧の誤差に応じたデューティー比のPWM信号を一定の周期で出力するPWM回路と、
    PWM信号のデューティー比に応じて、携帯機器に搭載された電池から供給された電源電圧を昇圧させる昇圧回路と、
    電源電圧を昇圧させた電圧を出力電圧として出力すると共に、出力電圧に応じた電荷が充電されるコンデンサと、
    を備えたチョッパ方式の昇圧型スイッチングレギュレータ回路であって、
    コンデンサに並列に接続された負荷を備え、
    負荷は、
    コンデンサに充電された電荷を放電させ、これにより出力電圧が基準電圧以下となるまでの時間を、PWM信号の1周期よりも短くさせることを特徴とするチョッパ方式の昇圧型スイッチングレギュレータ回路。
  2. 請求項1に記載のチョッパ方式の昇圧型スイッチングレギュレータ回路であって、
    負荷に直列に接続されたスイッチと、
    出力電流を検出する電流検出回路と、
    を備え、
    出力電流に応じてスイッチのオン/オフを制御することを特徴とするチョッパ方式の昇圧型スイッチングレギュレータ回路。
  3. 請求項1又は2に記載のチョッパ方式の昇圧型スイッチングレギュレータ回路であって、
    負荷は、
    負荷抵抗又は定電流回路であることを特徴とするチョッパ方式の昇圧型スイッチングレギュレータ回路。

JP2004235466A 2004-08-12 2004-08-12 チョッパ方式の昇圧型スイッチングレギュレータ回路 Pending JP2006054969A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004235466A JP2006054969A (ja) 2004-08-12 2004-08-12 チョッパ方式の昇圧型スイッチングレギュレータ回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004235466A JP2006054969A (ja) 2004-08-12 2004-08-12 チョッパ方式の昇圧型スイッチングレギュレータ回路

Publications (1)

Publication Number Publication Date
JP2006054969A true JP2006054969A (ja) 2006-02-23

Family

ID=36032052

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004235466A Pending JP2006054969A (ja) 2004-08-12 2004-08-12 チョッパ方式の昇圧型スイッチングレギュレータ回路

Country Status (1)

Country Link
JP (1) JP2006054969A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100265242A1 (en) * 2009-04-16 2010-10-21 Naoki Takada Power circuit and display device using same
JP2011193548A (ja) * 2010-03-11 2011-09-29 Toyota Motor Corp スイッチング電源回路
US8164315B2 (en) 2008-08-25 2012-04-24 Sanyo Electric Co., Ltd. Power supply circuit

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07337007A (ja) * 1994-06-07 1995-12-22 Japan Radio Co Ltd 直流電圧源回路
JPH1189222A (ja) * 1997-09-03 1999-03-30 Hitachi Ltd 電圧変換回路
JP2002204570A (ja) * 2001-01-09 2002-07-19 Nec Corp Dc/dcコンバータおよび自発光ディスプレイ装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07337007A (ja) * 1994-06-07 1995-12-22 Japan Radio Co Ltd 直流電圧源回路
JPH1189222A (ja) * 1997-09-03 1999-03-30 Hitachi Ltd 電圧変換回路
JP2002204570A (ja) * 2001-01-09 2002-07-19 Nec Corp Dc/dcコンバータおよび自発光ディスプレイ装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8164315B2 (en) 2008-08-25 2012-04-24 Sanyo Electric Co., Ltd. Power supply circuit
US20100265242A1 (en) * 2009-04-16 2010-10-21 Naoki Takada Power circuit and display device using same
JP2010252550A (ja) * 2009-04-16 2010-11-04 Hitachi Displays Ltd 電源回路及びそれを用いた表示装置
JP2011193548A (ja) * 2010-03-11 2011-09-29 Toyota Motor Corp スイッチング電源回路
US9276466B2 (en) 2010-03-11 2016-03-01 Toyota Jidosha Kabushiki Kaisha Switching power supply circuit and control method therefor

Similar Documents

Publication Publication Date Title
KR100801498B1 (ko) 스위칭 제어 회로 및 자려형 dc―dc 컨버터
JP4440869B2 (ja) Dc−dcコンバータ、dc−dcコンバータの制御回路及びdc−dcコンバータの制御方法
KR101131262B1 (ko) 전류 모드 제어형 스위칭 레귤레이터
US7129679B2 (en) Power supply circuit having soft start
US7298124B2 (en) PWM regulator with discontinuous mode and method therefor
JP5091028B2 (ja) スイッチングレギュレータ及びそのスイッチングレギュレータを備えた半導体装置
KR101012443B1 (ko) 전원 장치
KR100963309B1 (ko) 전원 시스템 및 출력 전압의 제어 방법
JP2004173481A (ja) スイッチングレギュレータ及び電源装置
KR20060049915A (ko) Dc-dc 컨버터 회로
JP2007325371A (ja) 電源装置
US20100045110A1 (en) Power converters and associated methods of control
US11018581B2 (en) Methods and devices for operating converters
JP2008060492A (ja) 発光素子駆動装置
US7573248B2 (en) Step-up switching voltage regulator circuit
JP2006054969A (ja) チョッパ方式の昇圧型スイッチングレギュレータ回路
JP2002051541A (ja) スイッチング電源装置及びスイッチング電源用半導体装置
JP2006101637A (ja) 電源装置
JP5673420B2 (ja) Dcdcコンバータ
US8502508B2 (en) Switching regulator circuit configured to perform step up and step down operations and operation method therefor
US20130106384A1 (en) Voltage converting circuit
JP4778870B2 (ja) 負電源回路を有する電源装置
JP2009182097A (ja) Led駆動用電源装置および電源駆動用半導体集積回路
JP4660139B2 (ja) 昇圧型スイッチングレギュレータ回路
US8847567B2 (en) DC/DC converter and method for the current control of a DC/DC converter

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20070719

Free format text: JAPANESE INTERMEDIATE CODE: A621

A131 Notification of reasons for refusal

Effective date: 20100622

Free format text: JAPANESE INTERMEDIATE CODE: A131

A977 Report on retrieval

Effective date: 20100624

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A521 Written amendment

Effective date: 20100818

Free format text: JAPANESE INTERMEDIATE CODE: A523

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101130

A521 Written amendment

Effective date: 20110124

Free format text: JAPANESE INTERMEDIATE CODE: A523

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110322