JP5368565B2 - 半導体ウェハの試験方法及び半導体ウェハ試験装置 - Google Patents

半導体ウェハの試験方法及び半導体ウェハ試験装置 Download PDF

Info

Publication number
JP5368565B2
JP5368565B2 JP2011525332A JP2011525332A JP5368565B2 JP 5368565 B2 JP5368565 B2 JP 5368565B2 JP 2011525332 A JP2011525332 A JP 2011525332A JP 2011525332 A JP2011525332 A JP 2011525332A JP 5368565 B2 JP5368565 B2 JP 5368565B2
Authority
JP
Japan
Prior art keywords
semiconductor wafer
probe card
testing
holding member
sealed space
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011525332A
Other languages
English (en)
Other versions
JPWO2012026036A1 (ja
Inventor
敏之 清川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Publication of JPWO2012026036A1 publication Critical patent/JPWO2012026036A1/ja
Application granted granted Critical
Publication of JP5368565B2 publication Critical patent/JP5368565B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2886Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2887Features relating to contacting the IC under test, e.g. probe heads; chucks involving moving the probe head or the IC under test; docking stations
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/282Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
    • G01R31/2831Testing of materials or semi-finished products, e.g. semiconductor wafers or substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Tests Of Electronic Circuits (AREA)

Description

本発明は、半導体ウェハに形成された集積回路素子等の被試験電子部品(以下、DUT(Device Under Test)とも称する。)を、プローブカードを用いて試験する半導体ウェハの試験方法及び半導体ウェハ試験装置に関する。
ウェハ状態でのDUTのテストに用いられるプローブカードとして、例えば、プローブ針を有するカンチレバー型プローブカードや、ポゴピンを有するバーチカル(垂直)型プローブカードが従来から知られている(例えば、特許文献1参照)。
こうしたプローブカードでは、プローブカードの接触子と半導体ウェハの電極との電気的な接触を確実なものとするため、接触子と電極とが接触してから半導体ウェハをプローブカードに向かって所定量(例えば100μm)押し上げる(オーバドライブさせる)必要がある。
このようなストローク管理を行うために、上記のプローブカードを用いた半導体ウェハの試験では、半導体ウェハを吸着保持するチャックと、当該チャックを昇降させるZステージと、を有するプローバが用いられている。
国際公開第2006/064546号
上記の構造では、チャックを介して半導体ウェハをプローブカードに押し付けるため、当該チャックやプローブカードの剛性を高めておく必要があり、高コスト化を招来するという問題がある。半導体ウェハに形成された全てのDUTにプローブカードを同時に接触させる一括コンタクト方式を採用する場合には、この問題は特に顕著である。
本発明が解決しようとする課題は、低コスト化を図ることが可能な半導体ウェハの試験方法及び半導体ウェハ試験装置を提供することである。
(1)本発明に係る半導体ウェハの試験方法は、プローブカードを用いて半導体ウェハを試験する方法であって、前記半導体ウェハを保持する保持部材と前記プローブカードとの間に密閉空間を形成する密閉工程と、前記密閉空間を減圧する減圧工程と、前記半導体ウェハと前記プローブカードとの電気的接触を検出する検出工程と、前記密閉空間を減圧した状態で、前記検出工程での検出結果に基づいて、前記保持部材を前記プローブカードに対して相対的に所定量移動させる移動工程と、を備えたことを特徴とする(請求項1参照)。
上記発明において、前記プローブカードは、カンチレバー型プローブカード又はバーチカル型プローブカードを含んでもよい(請求項2参照)。
上記発明において、前記移動工程は、前記保持部材を移動させる移動手段によって、前記保持部材を前記プローブカードに向かって前進させることを含んでもよい(請求項参照)。
上記発明において、前記減圧工程は、前記密閉空間内の減圧に伴って生じる吸着力(F)が、前記プローブカードの押圧に必要とされる必要押圧力(F)以下となるように(F≦F)、前記密閉空間内を減圧することを含んでもよい(請求項参照)。
上記発明において、前記移動工程は、前記保持部材に当接している当接手段を後退させることを含んでもよい(請求項参照)。
上記発明において、前記減圧工程は、前記密閉空間内の減圧に伴って生じる吸着力(F)が、前記プローブカードの押圧に必要とされる必要押圧力(F)よりも大きくなるように(F>F)、前記密閉空間内を減圧することを含んでもよい(請求項参照)。
(2)本発明に係る半導体ウェハ試験装置は、プローブカードを用いて半導体ウェハを試験する半導体ウェハ試験装置であって、前記プローブカードが電気的に接続される試験装置本体と、半導体ウェハ搬送装置と、を備え、前記半導体ウェハ搬送装置、前記半導体ウェハを保持する保持部材と、前記プローブカードと前記保持部材との間に密閉空間を形成する密閉手段と、前記密閉空間を減圧する減圧手段と、前記保持部材を前記プローブカードに対して相対移動させる移動手段と、を備えており、前記移動手段は、前記減圧手段によって前記密閉空間が減圧された状態で、前記試験装置本体が前記半導体ウェハと前記プローブカードとの電気的接触を検出したら、前記保持部材を前記プローブカードに向かって所定量前進させることを特徴とする(請求項参照)。
上記発明において、前記プローブカードは、カンチレバー型プローブカード又はバーチカル型プローブカードを含んでもよい(請求項参照)。
上記発明において、前記保持部材は、前記半導体ウェハが載置される載置面を有し、前記密閉手段は、前記載置面に設けられた環状のシール部材を含んでもよい(請求項参照)。
(3)本発明に係る半導体ウェハ試験装置は、プローブカードを用いて半導体ウェハを試験する半導体ウェハ試験装置であって、前記プローブカードが電気的に接続される試験装置本体と、半導体ウェハ搬送装置と、を備え、前記半導体ウェハ搬送装置、前記半導体ウェハを保持する保持部材と、前記プローブカードと前記保持部材との間に密閉空間を形成する密閉手段と、前記密閉空間を減圧する減圧手段と、前記保持部材に当接する当接部と、前記当接部を移動させる駆動部と、を有する当接手段と、を備えており、前記駆動部は、前記減圧手段によって前記密閉空間が減圧された状態で、前記試験装置本体が前記半導体ウェハと前記プローブカードとの電気的接触を検出したら、前記保持部材に当接している前記当接部を所定量後退させることを特徴とする(請求項10参照)。
上記発明において、前記プローブカードは、カンチレバー型プローブカード又はバーチカル型プローブカードを含んでもよい(請求項11参照)。
上記発明において、前記保持部材は、前記半導体ウェハが載置される載置面を有し、前記密閉手段は、前記載置面に設けられた環状のシール部材を含んでもよい(請求項12参照)。
上記発明において、前記駆動部は、ボールねじ機構が連結されたモータ、又は、圧電素子を含んでもよい(請求項13参照)。
上記発明において、複数の前記当接手段が、前記保持部材の外周部に当接するように周方向に沿って実質的に等間隔に配置されてもよい(請求項14参照)。
本発明では、減圧によって半導体ウェハとプローブカードとを電気的に接触させるので、半導体ウェハを保持する保持部材やプローブカードの剛性を高める必要がなく、低コスト化を図ることができる。
また、本発明では、減圧を維持した状態で保持部材をプローブカードに向かって移動させるので、ストローク管理を必要とするタイプのプローブカードにも対応することができる。
図1は、本発明の第1実施形態における半導体ウェハ試験装置の全体構成を示す概略側面図である。 図2は、図1のII部の拡大断面図である。 図3は、本発明の第1実施形態におけるウェハプローバを示す平面図である。 図4は、図3のIV-IV線に沿った断面図である。 図5は、本発明の第1実施形態における半導体ウェハの試験方法を示すフローチャートである。 図6は、図5のステップS12を示す拡大断面図である。 図7は、図5のステップS14を示す拡大断面図である。 図8は、本発明の第2実施形態における半導体ウェハ試験装置の全体構成を示す概略側面図である。 図9は、本発明の第2実施形態におけるウェハトレイを示す断面図である。 図10は、本発明の第2実施形態におけるステージを示す平面図である。 図11は、図10のXI-XI線に沿った断面図である。 図12は、本発明の第2実施形態におけるメカニカルストッパの構成を示す断面図である。 図13は、本発明の第2実施形態におけるメカニカルストッパのレイアウトを示す底面図である。 図14は、本発明の第2実施形態における半導体ウェハの試験方法を示すフローチャートである。 図15は、図14のステップS22〜S24を示す拡大断面図である。
以下、本発明の実施形態を図面に基づいて説明する。
<第1実施形態>
図1及び図2は本実施形態における半導体ウェハ試験装置を示す図である。
本実施形態における半導体ウェハ試験装置1は、半導体ウェハ100に造り込まれたDUTの電気的特性を試験する装置であり、図1に示すように、テストヘッド10と、インタフェース組立体20と、ウェハプローバ30と、を備えている。
この半導体ウェハ試験装置1では、DUTの試験に際して、ウェハプローバ30によって半導体ウェハ100をインタフェース組立体20のプローブカード21に対向させ、この状態で、第2の真空ポンプ42(図3参照)によって密閉空間37(図6及び図7参照)内を減圧することで、半導体ウェハ100をプローブカード21に接触させる。さらに、この状態からウェハプローバ30によって半導体ウェハ100をプローブカード21に向かって所定量押し込む。この押込みによって半導体ウェハ100とプローブカード21とが確実に接触したら、テストヘッド10から半導体ウェハ100のDUTに対して試験信号を入出力することで、DUTのテストを実行する。
すなわち、本実施形態の半導体ウェハ試験装置1では、半導体ウェハ100とインタフェース組立体20とを接触させる方式として減圧方式を採用しつつも、カンチレバー型やバーチカル型のプローブカードに必要とされるストローク管理の機能も備えている。
インタフェース組立体20は、図2に示すように、半導体ウェハ100に電気的に接触するプローブカード21と、テストヘッド10に接続されるパフォーマンスボード24と、プローブカード21とパフォーマンスボード24との間で伝送路のピッチ変換を行うインタポーザ22と、を備えている。
プローブカード21は、配線等が形成されたカード基板211と、当該基板21に実装された多数のプローブ針212を有する、いわゆるカンチレバー型のプローブカードである。
なお、本実施形態におけるプローブカード21は、半導体ウェハ100との接触後に所定量のオーバドライブを必要とするタイプのものであれば、上記のものに特に限定されない。例えば、プローブカード21として、カード基板と、当該カード基板に立設された多数のポゴピンと、を有する、いわゆるバーチカル(垂直)型のプローブカードを用いてもよい。
このプローブカード21とパフォーマンスボード24とを電気的に接続するインタポーザ22は、例えば、シリコン基板、セラミック基板、ガラス基板等のピッチ変換基板や異方導電性ゴム等から構成されており、プローブカード21側の狭いピッチを、パフォーマンスボード24側の比較的広いピッチに変換する。なお、このインタポーザ22は、プローブカード21とパフォーマンスボード24との間で伝送路のピッチ変換を行うものであれば、上記のものに特に限定されない。
パフォーマンスボード24は、インタポーザ22を介してプローブカード21と電気的に接続されている一方で、特に図示しないコネクタやケーブル等を介して、テストヘッド10内に収容されたピンエレクトロニクスに電気的に接続されている。さらに、テストヘッド10は、例えば、ケーブルを介してテスタ(メインフレーム)に電気的に接続されている。本実施形態におけるテストヘッド10やテスタが、本発明における試験装置本体の一例に相当する。
プローブカード21の上面とパフォーマンスボード24の下面との間には、環状のシール部材23が介装されており、プローブカード21とパフォーマンスボード24との間に内部空間25が形成されている。インタポーザ22は、この内部空間25の中に収容されている。
図3及び図4は本実施形態におけるウェハプローバを示す図である。
ウェハプローバ30は、図1に示すように、半導体ウェハ100を吸着保持するチャック33と、当該チャック33をインタフェース組立体20に対して相対移動させるステージ60と、を備えている。本実施形態におけるウェハプローバ30が、本発明における半導体ウェハ搬送装置の一例に相当する。
チャック33は、図3及び図4に示すように、半導体ウェハ100が載置される平坦な上面331を持つ略円板状の部材であり、チャック33の上面331は半導体ウェハ100よりも大きな直径を有している。なお、本実施形態におけるチャック33が、本発明における保持部材の一例に相当する。
このチャック33の上面331には、半導体ウェハ100よりも小径の3つの環状溝332が同心円状に形成されている。これらの環状溝332は、チャック33内に形成された吸着用通路333に連通している。この吸着用通路333は、吸着ポート334を介して第1の真空ポンプ41に接続されている。
従って、チャック33の上面331に半導体ウェハ100を載置した状態で第1の真空ポンプ41によって吸引を行うと、環状溝332内に発生した負圧によって半導体ウェハ100がチャック33に吸着保持される。なお、環状溝332の形状や数は特に限定されない。
さらに、本実施形態では、チャック33内に減圧用通路335が形成されている。この減圧用通路335は、上面331において最外側の環状溝332のさらに外側に位置する吸引孔336で開口している。この減圧用通路335は、減圧ポート337を介して、第2の真空ポンプ42に接続されている。本実施形態における第2の真空ポンプ42が、本発明における減圧手段の一例に相当する。
また、チャック33の上面331の外周部近傍には、環状のシール部材34が設けられている。このシール部材34の具体例としては、例えばシリコーンゴムからなるパッキン等を例示することができる。チャック33がプローブカード21に押し付けられると、このシール部材34によって、チャック33の上面331とプローブカード21との間に密閉空間37(図6及び図7参照)が形成されるようになっている。特に、本実施形態のシール部材34は、第2のポンプ42の減圧後のチャック33の移動を十分に許容し得る程度のZ方向(図1)に沿った自由度(柔軟性)を有している。
さらに、チャック33内には、半導体ウェハ100の温度調節を行うために、冷却用通路338が形成されていると共にヒータ35と温度センサ36が埋設されている。冷却用通路338は、一対の冷却ポート339を介してチラー43に接続されている。温度センサ356の検出結果に基づいて、ヒータ35やチラー43を制御することで、半導体ウェハ100の温度が目標温度に維持されるようになっている。
以上に説明したチャック33は、ステージ32の先端に固定されている。ステージ32は、特に図示しないモータやボールねじ機構等から構成されており、図1に示すように、チャック33を三次元的(X−Y−Z方向)に移動させると共にZ軸を中心として回転させることが可能となっている。
このステージ32は、チャック33に吸着保持された半導体ウェハ100を、インタフェース組立体20に対向する位置に移動させてプローブカード21に押し付けることが可能となっている。なお、本実施形態におけるステージ32が、本発明における移動手段の一例に相当する。
次に、以上に説明した半導体ウェハ試験装置1による半導体ウェハ100の試験方法について、図5〜図7を参照しながら説明する。図5は本実施形態における半導体ウェハの試験方法を示すフローチャート、図6及び図7は図5のステップS12及びS14を示す図である。
先ず、図5のステップS11において、ウェハプローバ30のステージ32が、半導体ウェハ100を吸着保持しているチャック33を、プローブカード21に対向する位置に移動させる。次いで、チャック33のシール部材34がプローブカード21のカード基板211に密着するまで、ステージ32がチャック33を上昇させる。シール部材34がプローブカード21に密着してプローブカード21とチャック33との間に密閉空間37が形成されるまでチャック33を上昇させたら、ステージ32は停止する。
次いで、図5のステップS12において、図6に示すように、第2の真空ポンプ42を作動させて密閉空間37内を減圧する。
この際、同図に示すように、密閉空間37内の減圧に伴って生じる吸着力Fが、プローブカード21が有する全てのプローブ針212を押圧するのに必要な必要押圧力F(例えば200〜300[kgf](1.96×10[N]〜2.94×10[N])程度)と実質的に同一(F≒F)となるように、第2の真空ポンプ42を制御する。なお、吸着力Fが必要押圧力Fよりも若干弱く(F<F)なるように、第2の真空ポンプ42を制御してもよい。
ここで、上記の必要押圧力Fは、プローブ針212一本当たりに必要とされる押圧力(単位:[kgf/pin])に対して、プローブカード21が有するプローブ針212の総数を乗じることで算出される。
この減圧に伴って、半導体ウェハ100とプローブカード21とが接触すると、例えば、テストヘッド10が半導体ウェハ100の電極110とプローブカード21のプローブ針212との電気的な接触を検出する(ステップS13)。
次いで、図5のステップS14において、この検出をトリガとして、図7に示すように、例えばステージ32のモータに取り付けられたエンコーダからの出力に基づいて、ステージ32がチャック33をさらに所定量(例えば100μm)上昇させる。この上昇によって、プローブカード21のプローブ針212が半導体ウェハ100の電極110に喰い込むので、プローブ針212と電極110とが確実に接触する。
次いで、図5のステップS15において、テストヘッド10がインタフェース組立体20を介して半導体ウェハ100のDUTに対して試験信号を入出力することで、DUTの試験が実行される。
半導体ウェハをプローブカードに下方から単に押し付ける従来の押圧方式のウェハプローバでは、チャックやステージ、プローブカードのスティフナの剛性を高めておく必要がある。これに対し、本実施形態では、減圧によって半導体ウェハ100とプローブカード21とを電気的に接触させるので、従来の押圧式のプローバのチャックと比較して、チャック33、ステージ32、或いはプローブカード21のスティフナの剛性を低くすることができ、半導体ウェハ試験装置1の低コスト化を図ることができる。
また、本実施形態では、減圧を維持した状態でステージ32によってチャック33を上昇させるので、ストローク管理を必要とするタイプのプローブカードを使用する場合にも対応することができる。
因みに、ストローク管理を必要とするタイプのプローブカードを用いた試験において、単に減圧によってプローブカードと半導体ウェハとを接触させると、ストロークを厳密に管理することが難しく、十分なオーバドライブを確保し得なかったり、プローブ針212を塑性変形させてしまうおそれがある。
<第2実施形態>
図8は本実施形態における半導体ウェハ試験装置の全体構成を示す概略側面図、図9は本実施形態におけるウェハトレイを示す断面図、図10及び図11は本実施形態におけるステージを示す図、図12は本実施形態におけるメカニカルストッパの構成を示す断面図、図13は本実施形態におけるメカニカルストッパのレイアウトを示す底面図である。
本実施形態における半導体ウェハ試験装置1Bは、図8に示すように、テストヘッド10と、インタフェース組立体20と、ウェハプローバ30Bと、を備えている。テストヘッド10及びインタフェース組立体20の構成は、第1実施形態と同様であるので、同一の符号を付して説明を省略する。
本実施形態におけるウェハプローバ30Bは、(1)チャック33に代えてウェハトレイ50がステージ60に取り付けられており、(2)ウェハトレイ50を着脱可能に保持する先端保持部61がステージ60に設けられており、さらに(3)ウェハトレイ50と当接するメカニカルストッパ70を備えている点で、第1実施形態と相違する。
本実施形態におけるウェハトレイ50は、第1実施形態で説明したチャック33と類似の構成を有しており、図9に示すように、半導体ウェハ100が載置される平坦な上面501を持つ略円板状の部材であり、ウェハトレイ50の上面501は半導体ウェハ100よりも大きな直径を有している。なお、本実施形態におけるウェハトレイ50が、本発明における保持部材の一例に相当する。
このウェハトレイ50の上面501には、半導体ウェハ100よりも小径の3つの環状溝502が同心円状に形成されている。これらの環状溝502は、ウェハトレイ50内に形成された吸着用通路503に連通している。この吸着用通路503は、吸着ポート504を介して第1の真空ポンプ(不図示)に接続されている。
従って、ウェハトレイ50の上面501に半導体ウェハ100を載置した状態で第1の真空ポンプによって吸引を行うと、環状溝502内に発生した負圧によって半導体ウェハ100がウェハトレイ50に吸着保持される。なお、環状溝502の形状や数は特に限定されない。
さらに、本実施形態では、ウェハトレイ50内に減圧用通路505が形成されている。この減圧用通路505は、上面501において最外側の環状溝502のさらに外側に位置する吸引孔506で開口している。この減圧用通路505は、減圧ポート507を介して、第2の真空ポンプ(不図示)に接続されている。本実施形態における第2の真空ポンプが、本発明における減圧手段の一例に相当する。
また、ウェハトレイ50の上面501の外周部近傍には、環状のシール部材51が設けられている。このシール部材51の具体例としては、例えばシリコーンゴムからなるパッキン等を例示することができる。ウェハトレイ50がプローブカード21に押し付けられると、このシール部材51によって、ウェハトレイ50の上面501とプローブカード21との間に密閉空間53(図15参照)が形成されるようになっている。特に、本実施形態のシール部材51は、第2のポンプの減圧後のウェハトレイ50の移動を十分に許容し得る程度のZ方向(図8)に沿った自由度(柔軟性)を有している。
さらに、ウェハトレイ50内には、上述のチャック33と同様に、冷却用通路508が形成されていると共にヒータ52及び温度センサ(不図示)が埋設されており、半導体ウェハ100の温度調節を行うことが可能となっている。
以上に説明したウェハトレイ50は、ステージ60によって着脱可能に保持されて移動することが可能となっている。こうしたウェハトレイ50を採用することで、例えば、複数のテストヘッドで一つのステージ60を共用して、テスト中の半導体ウェハ100をウェハトレイ50に保持させつつ、ステージ60は他の作業(他のウェハトレイ50の移動やアライメント等)を行うことができ、半導体ウェハ試験装置全体の稼働率向上を図ることができる。
ステージ60は、特に図示しないモータやボールねじ機構等から構成されており、図1に示すように、ウェハトレイ50を三次元的(X−Y−Z方向)に移動させると共にZ軸を中心として回転させることが可能となっている。なお、本実施形態におけるステージ60が、本発明における移動装置の一例に相当する。
また、本実施形態におけるステージ60は、図10及び図11に示すように、ウェハトレイ50を着脱可能に保持する先端保持部61を有している。この先端保持部61は、ウェハトレイ50が載置される平坦な上面611を持つ円板状の部材で構成されており、この上面611はウェハトレイ50と同程度の大きさを有している。
この先端保持部61の上面611には、半導体ウェハ100よりも小径の3つの環状溝612が同心円状に形成されている。これらの環状溝612は、先端保持部61内に形成された吸着用通路613に連通している。この吸着用通路613は、吸着ポート614を介して第3の真空ポンプ62に接続されている。
従って、この先端保持部61の上面611にウェハトレイ50を載置した状態で第3の真空ポンプ62によって吸引を行うと、環状溝612内に発生した負圧によってウェハトレイ50がステージ60の先端保持部61に吸着保持される。
なお、環状溝612の形状や数は特に限定されない。また、先端保持部61の上面611にガイドピンを立設すると共に、ウェハトレイ50の下面にガイド孔を形成し、これらガイドピンとガイド孔によってウェハトレイ50を先端保持部61に案内してもよい。
メカニカルストッパ70は、図12に示すように、モータ71、ボールねじ機構72、及び当接部材73を備えている。なお、本実施形態におけるメカニカルストッパ70が、本発明における当接手段の一例に相当する。
モータ71は、例えば、サーボモータ又はパルスモータから構成されており、ストロークを数値管理することが可能となっている。ボールねじ機構72は、モータ71の駆動軸に連結されており、モータ71が発生した回転駆動力をZ方向沿った直線駆動力に変換する。当接部材73は、ボールねじ機構に取り付けられており、ボールねじ機構72によって変換されたモータ71の駆動力によって、Z軸方向に移動することが可能となっている。
なお、モータ71及びボールねじ機構72に代えて、圧電素子(ピエゾ素子)を用いてもよい。
このメカニカルストッパ70は、ウェハプローバ30のヘッドプレート31において、プローブカード21が挿入される開口31aに周囲に取り付けられており、通常はモータ71が停止しており、当接部材73がウェハトレイ50の外周部に当接してストッパとして機能する。そして、後述するように、例えば半導体ウェハ100の電極110とプローブカード21のプローブ針212との電気的接触をトリガとして、モータ71が駆動して当接部材73が所定量(例えば100μm程度)後退するようになっている。
本実施形態では、図13に示すように、複数(本例では3つ)のメカニカルストッパ70がヘッドプレート31の開口31aの周囲に、周方向に沿って実質的に等間隔(120°毎)に配置されている。なお、図13は、インタフェース組立体20及びウェハプローバ30を下方から見た図である。
複数のメカニカルストッパ70を配置することで、メカニカルストッパ70によってウェハトレイ50の主面の方向も制御することが可能となる。なお、メカニカルストッパ70の数は3つ以上であれば特に限定されず、また、メカニカルストッパ70の配置も均等配置が好ましいが、特にこれに限定されない。
なお、このメカニカルストッパ70をウェハトレイ50に設けて、当接部材73をウェハプローバ30Bのヘッドプレート31に当接させてもよい。
次に、以上に説明した半導体ウェハ試験装置1Bによる半導体ウェハ100の試験方法について、図14及び図15を参照しながら説明する。図14は本実施形態における半導体ウェハの試験方法を示すフローチャート、図15は図14のステップS22〜S24を示す拡大断面図である。
先ず、図14のステップS21において、ウェハプローバ30Bのステージ60が、半導体ウェハ100を保持しているウェハトレイ50を、プローブカード21に対向する位置に移動させる。次いで、ウェハトレイ50のシール部材51がプローブカード21のカード基板211に密着するまで、ステージ60がウェハトレイ50を上昇させる。シール部材51がプローブカード21に密着してプローブカード21とウェハトレイ50との間に密閉空間53が形成されるまでウェハトレイ50を上昇させたら、ステージ60は停止する。
次いで、図14のステップS22において、図15に示すように、第2の真空ポンプを作動させて密閉空間53内を減圧する。
この際、同図に示すように、密閉空間53内の減圧に伴って生じる吸着力Fが、プローブカード21が有する全てのプローブ針212に必要な押圧力F(例えば200〜300[kgf](1.96×10[N]〜2.94×10[N])程度)よりも若干強く(F>F)なるように、第2の真空ポンプを制御する。
この減圧に伴って、半導体ウェハ100とプローブカード21とが接触すると、例えば、テストヘッド10が半導体ウェハ100の電極110とプローブカード21のプローブ針212との電気的な接触を検出する(ステップS23)。
なお、本実施形態では、半導体ウェハ100とプローブカード21とが接触したら、ステージ60は、他の作業(他のウェハトレイ50の移動やアライメント等)を行うために、ウェハトレイ50から離れて下降する。
次いで、図14のステップS24において、この検出をトリガとして、図15に示すように、メカニカルストッパ70のモータ71を駆動させて、当接部材73を所定量(例えば100μm)後退させる。
この際、上述のように、減圧による吸着力Fが、プローブ針212の必要押圧力Fよりも若干強くなっているので(F>F)、当接部材73の後退に伴ってウェハトレイ50がプローブカード21にさらに接近する。この接近によって、プローブカード21のプローブ針212が半導体ウェハ100の電極110に食い込むので、プローブ針212と電極110とが確実に接触する。
次いで、図14のステップS25において、テストヘッド10がインタフェース組立体20を介して半導体ウェハ100のDUTに対して試験信号を入出力することで、DUTの試験が実行される。
以上のように、本実施形態では、減圧によって半導体ウェハ100とプローブカード21とを電気的に接触させるので、ウェハトレイ50、ステージ60、或いはプローブカード21のスティフナの剛性を低くすることができ、半導体ウェハ試験装置1Bの低コスト化を図ることができる。
また、本実施形態では、減圧を維持した状態でメカニカルストッパ70の当接部材73を後退させるので、ストローク管理を必要とするタイプのプローブカードを使用する場合にも対応することができる。
また、ストローク管理の不要なメンブレン型のプローブカードを対象とした減圧方式のプローバに、本実施形態におけるメカニカルストッパ70を取り付けることで、ストローク管理の必要なカンチレバー型やバーチカル型のプローブカードにも対応することが可能となる。
また、こうしたメカニカルストッパ70を複数設けることで、ウェハトレイ50の平面方向の制御も可能となる。
なお、以上説明した実施形態は、本発明の理解を容易にするために記載されたものであって、本発明を限定するために記載されたものではない。したがって、上記の実施形態に開示された各要素は、本発明の技術的範囲に属する全ての設計変更や均等物をも含む趣旨である。
1,1B…半導体ウェハ試験装置
10…テストヘッド
20…インタフェース組立体
21…プローブカード
212…プローブ針
22…インタポーザ
24…パフォーマンスボード
30,30B…ウェハプローバ
31…ヘッドプレート
32…ステージ
33…チャック
34…シール部材
37…密閉空間
42…第2の真空ポンプ
50…ウェハトレイ
51…シール部材
53…密閉空間
60…ステージ
70…メカニカルストッパ
71…モータ
72…ボールねじ機構
73…当接部材
100…半導体ウェハ
110…電極

Claims (14)

  1. プローブカードを用いて半導体ウェハを試験する方法であって、
    前記半導体ウェハを保持する保持部材と前記プローブカードとの間に密閉空間を形成する密閉工程と、
    前記密閉空間を減圧する減圧工程と、
    前記半導体ウェハと前記プローブカードとの電気的接触を検出する検出工程と、
    前記密閉空間を減圧した状態で、前記検出工程での検出結果に基づいて、前記保持部材を前記プローブカードに対して相対的に所定量移動させる移動工程と、を備えたことを特徴とする半導体ウェハの試験方法。
  2. 請求項1に記載の半導体ウェハの試験方法であって、
    前記プローブカードは、カンチレバー型プローブカード又はバーチカル型プローブカードを含むことを特徴とする半導体ウェハの試験方法。
  3. 請求項1又は2に記載の半導体ウェハの試験方法であって、
    前記移動工程は、前記保持部材を移動させる移動手段によって、前記保持部材を前記プローブカードに向かって前進させることを含むことを特徴とする半導体ウェハの試験方法。
  4. 請求項に記載の半導体ウェハの試験方法であって、
    前記減圧工程は、前記密閉空間内の減圧に伴って生じる吸着力(F)が、前記プローブカードの押圧に必要とされる必要押圧力(F)以下となるように(F≦F)、前記密閉空間内を減圧することを含むことを特徴とする半導体ウェハの試験方法。
  5. 請求項1又は2に記載の半導体ウェハの試験方法であって、
    前記移動工程は、前記保持部材に当接している当接手段を後退させることを含むことを特徴とする半導体ウェハの試験方法。
  6. 請求項に記載の半導体ウェハの試験方法であって、
    前記減圧工程は、前記密閉空間内の減圧に伴って生じる吸着力(F)が、前記プローブカードの押圧に必要とされる必要押圧力(F)よりも大きくなるように(F>F)、前記密閉空間内を減圧することを含むことを特徴とする半導体ウェハの試験方法。
  7. プローブカードを用いて半導体ウェハを試験する半導体ウェハ試験装置であって、
    前記プローブカードが電気的に接続される試験装置本体と、
    半導体ウェハ搬送装置と、を備え、
    前記半導体ウェハ搬送装置
    前記半導体ウェハを保持する保持部材と、
    前記プローブカードと前記保持部材との間に密閉空間を形成する密閉手段と、
    前記密閉空間を減圧する減圧手段と、
    記保持部材を前記プローブカードに対して相対移動させる移動手段と、を備えており、
    前記移動手段は、前記減圧手段によって前記密閉空間が減圧された状態で、前記試験装置本体が前記半導体ウェハと前記プローブカードとの電気的接触を検出したら、前記保持部材を前記プローブカードに向かって所定量前進させることを特徴とする半導体ウェハ試験装置。
  8. 請求項に記載の半導体ウェハ試験装置であって、
    前記プローブカードは、カンチレバー型プローブカード又はバーチカル型プローブカードを含むことを特徴とする半導体ウェハ試験装置。
  9. 請求項又はに記載の半導体ウェハ試験装置であって、
    前記保持部材は、前記半導体ウェハが載置される載置面を有し、
    前記密閉手段は、前記載置面に設けられた環状のシール部材を含むことを特徴とする半導体ウェハ試験装置。
  10. プローブカードを用いて半導体ウェハを試験する半導体ウェハ試験装置であって、
    前記プローブカードが電気的に接続される試験装置本体と、
    半導体ウェハ搬送装置と、を備え、
    前記半導体ウェハ搬送装置
    前記半導体ウェハを保持する保持部材と、
    前記プローブカードと前記保持部材との間に密閉空間を形成する密閉手段と、
    前記密閉空間を減圧する減圧手段と、
    前記保持部材に当接する当接部と、前記当接部を移動させる駆動部と、を有する当接手段と、を備えており、
    前記駆動部は、前記減圧手段によって前記密閉空間が減圧された状態で、前記試験装置本体が前記半導体ウェハと前記プローブカードとの電気的接触を検出したら、前記保持部材に当接している前記当接部を所定量後退させることを特徴とする半導体ウェハ試験装置。
  11. 請求項10に記載の半導体ウェハ試験装置であって、
    前記プローブカードは、カンチレバー型プローブカード又はバーチカル型プローブカードを含むことを特徴とする半導体ウェハ試験装置。
  12. 請求項10又は11に記載の半導体ウェハ試験装置であって、
    前記保持部材は、前記半導体ウェハが載置される載置面を有し、
    前記密閉手段は、前記載置面に設けられた環状のシール部材を含むことを特徴とする半導体ウェハ試験装置。
  13. 請求項1012の何れかに記載の半導体ウェハ試験装置であって、
    前記駆動部は、ボールねじ機構が連結されたモータ、又は、圧電素子を含むことを特徴とする半導体ウェハ試験装置。
  14. 請求項10〜13の何れかに記載の半導体ウェハ試験装置であって、
    複数の前記当接手段が、前記保持部材の外周部に当接するように周方向に沿って実質的に等間隔に配置されていることを特徴とする半導体ウェハ試験装置。
JP2011525332A 2010-08-27 2010-08-27 半導体ウェハの試験方法及び半導体ウェハ試験装置 Active JP5368565B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2010/064608 WO2012026036A1 (ja) 2010-08-27 2010-08-27 半導体ウェハの試験方法、半導体ウェハ搬送装置、及び半導体ウェハ試験装置

Publications (2)

Publication Number Publication Date
JPWO2012026036A1 JPWO2012026036A1 (ja) 2013-10-28
JP5368565B2 true JP5368565B2 (ja) 2013-12-18

Family

ID=45723063

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011525332A Active JP5368565B2 (ja) 2010-08-27 2010-08-27 半導体ウェハの試験方法及び半導体ウェハ試験装置

Country Status (3)

Country Link
JP (1) JP5368565B2 (ja)
TW (1) TW201209429A (ja)
WO (1) WO2012026036A1 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5629723B2 (ja) * 2012-04-12 2014-11-26 株式会社アドバンテスト 半導体ウェハの試験方法
JP5993649B2 (ja) * 2012-07-31 2016-09-14 東京エレクトロン株式会社 プローブカードへの基板当接装置、基板当接装置を備えた基板検査装置、及びプローブカードへの基板当接方法
JP6031292B2 (ja) 2012-07-31 2016-11-24 東京エレクトロン株式会社 プローブカードへの基板当接方法
JP5575934B2 (ja) * 2013-01-25 2014-08-20 東京エレクトロン株式会社 接合装置及び接合システム
JP5528617B1 (ja) * 2013-11-29 2014-06-25 株式会社ウイング プロービングユニット、及びプロービングユニットを用いたバーンインスクリーニングシステム及びバーンインスクリーニング方法
JP5858312B1 (ja) * 2014-07-25 2016-02-10 株式会社東京精密 プロービング装置及びプローブコンタクト方法
WO2016200630A1 (en) * 2015-06-10 2016-12-15 Translarity, Inc. Lost motion gasket for semiconductor test, and associated systems and methods
CN105182097A (zh) * 2015-06-15 2015-12-23 黄染之 一种用于晶片检测的电气检测设备
JP6504971B2 (ja) * 2015-08-20 2019-04-24 三菱電機株式会社 半導体チップテスト装置および半導体チップテスト方法
JP6655514B2 (ja) 2016-09-21 2020-02-26 東京エレクトロン株式会社 基板検査方法及び基板検査装置
TWI704354B (zh) * 2019-03-21 2020-09-11 創意電子股份有限公司 探針卡、具有其的晶圓檢測設備及使用其的裸晶測試流程
JP7281981B2 (ja) * 2019-06-27 2023-05-26 東京エレクトロン株式会社 プローバおよびプローブカードのプリヒート方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11154694A (ja) * 1997-11-21 1999-06-08 Matsushita Electric Ind Co Ltd ウェハ一括型測定検査用アライメント方法およびプローブカードの製造方法
JPH11238770A (ja) * 1998-02-23 1999-08-31 Matsushita Electric Ind Co Ltd 半導体集積回路の検査装置
JP2007294632A (ja) * 2006-04-25 2007-11-08 Matsushita Electric Ind Co Ltd 検査用装置
JP4037726B2 (ja) * 2002-10-02 2008-01-23 東京エレクトロン株式会社 真空プローブ装置及び真空プローブ方法
JP2008224586A (ja) * 2007-03-15 2008-09-25 Yokogawa Electric Corp 検査装置
JP2008294292A (ja) * 2007-05-25 2008-12-04 Tokyo Seimitsu Co Ltd プローバ、プローブ接触方法及びプログラム
JP4491513B1 (ja) * 2009-02-12 2010-06-30 株式会社アドバンテスト 半導体ウェハ試験装置
JP2011091222A (ja) * 2009-10-23 2011-05-06 Panasonic Corp ウェーハ検査装置及びそれを用いた半導体ウェーハの検査方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11154694A (ja) * 1997-11-21 1999-06-08 Matsushita Electric Ind Co Ltd ウェハ一括型測定検査用アライメント方法およびプローブカードの製造方法
JPH11238770A (ja) * 1998-02-23 1999-08-31 Matsushita Electric Ind Co Ltd 半導体集積回路の検査装置
JP4037726B2 (ja) * 2002-10-02 2008-01-23 東京エレクトロン株式会社 真空プローブ装置及び真空プローブ方法
JP2007294632A (ja) * 2006-04-25 2007-11-08 Matsushita Electric Ind Co Ltd 検査用装置
JP2008224586A (ja) * 2007-03-15 2008-09-25 Yokogawa Electric Corp 検査装置
JP2008294292A (ja) * 2007-05-25 2008-12-04 Tokyo Seimitsu Co Ltd プローバ、プローブ接触方法及びプログラム
JP4491513B1 (ja) * 2009-02-12 2010-06-30 株式会社アドバンテスト 半導体ウェハ試験装置
JP2011091222A (ja) * 2009-10-23 2011-05-06 Panasonic Corp ウェーハ検査装置及びそれを用いた半導体ウェーハの検査方法

Also Published As

Publication number Publication date
JPWO2012026036A1 (ja) 2013-10-28
TW201209429A (en) 2012-03-01
WO2012026036A1 (ja) 2012-03-01

Similar Documents

Publication Publication Date Title
JP5368565B2 (ja) 半導体ウェハの試験方法及び半導体ウェハ試験装置
JP5405575B2 (ja) 半導体ウェハ試験装置及び半導体ウェハの試験方法
KR101015397B1 (ko) 테스트 헤드, 전자부품 시험장치 및 전자부품 시험장치로의 퍼포먼스 보드의 장착방법
KR101321467B1 (ko) 반도체 웨이퍼 시험장치
JP5629723B2 (ja) 半導体ウェハの試験方法
JP5016892B2 (ja) 検査装置及び検査方法
JPH0883825A (ja) プローブ装置
TWI445981B (zh) A connection device, a semiconductor wafer test device having the connection device, and a connection method
US20100194423A1 (en) Apparatus and method for testing semiconductor and semiconductor device to be tested
JP2010186998A6 (ja) 半導体ウェハ試験装置
JP6401113B2 (ja) 電子部品ハンドリング装置及び電子部品試験装置
JP2007040926A (ja) プローバ
JPWO2008146705A1 (ja) プローブカードの固定装置
JP2012047674A (ja) 試験用個片基板、プローブ、及び半導体ウェハ試験装置
TW201140956A (en) Board mounting device, test head, and electronic component testing device
JP4397960B2 (ja) 半導体ウェハのテスト装置及び半導体ウェハ用プローブカード
JP2004128202A (ja) 真空プローブ装置及び真空プローブ方法
JP2007155735A (ja) 被験電気部品を検査するための電気的接触装置および電気的検査装置
JP5451730B2 (ja) プローブカード保持装置
TW201305578A (zh) 用於led晶粒點測設備之點測裝置
KR101838805B1 (ko) 반도체 소자 테스트 장치 및 방법
KR101729850B1 (ko) 소형 전자 부품 검사 장치
JP2005201659A (ja) プローブカード、プローブ装置、プローブ試験方法及び半導体装置の製造方法
JP4951523B2 (ja) テストヘッド、電子部品試験装置、及び電子部品試験装置へのパフォーマンスボードの装着方法
CN112114241A (zh) 一种射频芯片测试设备

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130731

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130827

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130912

R150 Certificate of patent or registration of utility model

Ref document number: 5368565

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250