JP5345134B2

JP5345134B2 - 加速度センサ素子、および加速度センサ装置

Info

Publication number: JP5345134B2
Application number: JP2010505867A
Authority: JP
Inventors: 徳一山地
Original assignee: Kyocera Corp
Current assignee: Kyocera Corp
Priority date: 2008-03-27
Filing date: 2009-03-27
Publication date: 2013-11-20
Anticipated expiration: 2029-03-27
Also published as: JPWO2009119840A1; WO2009119840A1

Description

本発明は、加速度を検出する加速度センサ素子、加速度センサ装置および加速度センサ素子の製造方法に関するものである。

携帯型音楽プレイヤーやノート型パソコンなどのハードディスクドライブ搭載機器の落下保護、自動車のナビゲーションシステムにおける加速度検知などに、加速度センサ素子を供えた加速度センサ装置が使用されている。

図７は従来の加速度センサ素子を示す図であり、図７（ａ）は平面図、図７（ｂ）は図７（ａ）のＶＩＩｂ−ＶＩＩｂ線における断面図である。同図に示す加速度センサ素子は、重り部１０１と、重り部１０１を囲繞する枠状の固定部１０２と、重り部１０１と固定部１０２とに連結される梁部１０３と、梁部１０３に形成されるピエゾ抵抗素子１０４とを有している。重り部１０１、固定部１０２、梁部１０３はシリコン基板を加工することによって一体的に形成されている。またピエゾ抵抗素子１０４は、シリコン基板の表面にボロンを打ち込むことにより形成される。したがって従来の加速度センサ素子では、ボロンがシリコン基板の表層に拡散し、ピエゾ抵抗素子１０４がシリコン基板に埋設された状態となっている。

このような加速度センサ素子に加速度に比例した外力が加わると重り部１０１が動き、それに伴って梁部１０３が変形し、ピエゾ抵抗素子１０４も変形する。このピエゾ抵抗素子１０４の変形による抵抗値の変化に基づいて加速度が検出されることとなる。したがって加速度の検出感度を向上させるには、梁部１０３が変形しやすくなるようにすればよく、重り部１０１の体積を大きくするといった工夫が従来よりなされている（例えば、特許文献１参照）。

ところで加速度センサ素子には小型化が強く要求されており、図７に示すような従来の加速度センサ素子の構造では、加速度センサ素子を小型化すると、重り部１０１や梁部１０３の長さが短くなるため検出感度の低下を招くこととなる。すなわち従来の加速度センサ素子では検出感度を維持しながら加速度センサを小型化することは困難であるという問題があった。
特開２００３−１７２７４５号公報

上記問題を解決するため本発明の一実施形態にかかる加速度センサ素子は、重り部と、前記重り部を囲繞する固定部と、一方端が前記固定部に、他方端が前記重り部にそれぞれ連結される梁部と、前記梁部に設けられる突起部と、前記突起部上に設けられる抵抗素子と、を備える。

また本発明の一実施形態にかかる加速度センサ素子は、重り部と、前記重り部を囲繞する固定部と、一方端が前記固定部に、他方端が前記重り部にそれぞれ連結される梁部と、前記梁部に設けられる抵抗素子からなる突起部と、を備えたものである。

また本発明の一実施形態にかかる加速度センサ装置は、前記加速度センサ素子と、前記加速度センサ素子の出力信号を信号処理するＩＣチップと、を備える。

また本発明の一実施形態に係る加速度センサ素子の製造方法は、基板の上面に抵抗体膜を形成する工程と、前記抵抗体膜の一部を除去し、前記抵抗体膜から露出した前記基板の上部を除去することにより、前記基板に、上面に抵抗素子が設けられた突起部を形成する工程と、前記基板を加工することにより前記突起部を有する梁部、前記梁部の一方端が連結される固定部、前記梁部の他方端が連結される重り部を形成する工程と、を含む。

上記の加速度センサ素子によれば、梁部に突起部を設け、この突起部の上面に抵抗素子を形成するようにしたことで、梁部が撓んだ際に抵抗素子に応力が集中しやすくなり加速度の検出感度を向上させることができる。したがって、従来の同サイズの加速度センサ素子と比較して検出感度の向上を図ることができる。あるいは加速度センサ素子を小型化しながら従来の加速度センサ素子と同レベルの検出感度を維持することができる。

本発明の一実施形態に係る加速度センサ素子の平面図である。図１に示す加速度センサ素子の断面図であり、（ａ）は図１のＩＩａ−ＩＩａ線で切断したときの断面に、（ｂ）は図１のＩＩｂ−ＩＩｂ線で切断したときの断面にそれぞれ相当する。本発明の一実施形態に係る加速度センサ装置の蓋を省略した状態の平面図である。図３に示す加速度センサ装置の断面図であり、（ａ）は図３のＩＶａ−ＩＶａ線で切断したときの断面に、（ｂ）は図３のＩＶｂ−ＩＶｂ線で切断したときの断面にそれぞれ相当する。本発明の一実施形態に係る加速度センサ素子の製造方法の一工程を示す断面図である。突起部を設けた加速度センサ素子の検出感度と突起部を設けない加速度センサ素子の検出感度を示すグラフである。従来の加速度センサ素子を示す図であり、（ａ）は平面図、（ｂ）は（ａ）のＶＩＩｂ−ＶＩＩｂ線における断面図である。図１に示す加速度センサ素子における抵抗素子の接続状態を示す回路図である。本発明の一実施形態に係る突起部の拡大断面図である。本発明の他の実施の形態に係る加速度センサ素子の断面図である。本発明の実施例に係るシミュレーション条件を説明する図である。本発明の実施例に係るシミュレーション結果を示す一部に断面図を含む斜視図である。図１に示す加速度センサ素子の斜視図であり、（ａ）は上面側から見たときの斜視図、（ｂ）は下面側から見たときの斜視図である。

符号の説明

１・・・重り部
２・・・梁部
３・・・固定部
４・・・素子側電極パッド
５・・・接続配線
６・・・突起部
２０・・・加速度センサ素子
Ｒｘ１〜Ｒｘ４，Ｒｙ１〜Ｒｙ４，Ｒｚ１〜Ｒｚ４・・・抵抗素子

以下に図面を参照して、本発明にかかる加速度センサ素子及び加速度センサ装置、並びに加速度センサ素子の製造方法についての好適な実施の形態を詳細に説明する。なお、以下の実施の形態で用いられる図は模式的なものであり、図面上の寸法比率は現実のものとは必ずしも一致していない。また、本発明は以下の実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更、改良等が可能である。以下の実施形態ではピエゾ抵抗効果を利用した三次元加速度センサ装置を例に説明する。

＜加速度センサ素子＞
図１は本実施形態にかかる加速度センサ素子２０を示す図であり、図２（ａ）は図１のＩＩａ−ＩＩａ線における断面図、図２（ｂ）は図１のＩＩｂ−ＩＩｂ線における断面図である。また図１３は、加速度センサ素子２０の斜視図であり、（ａ）は上面側から見たときの斜視図、（ｂ）は下面側から見たときの斜視図である。これらの図に示すように本実施形態にかかる加速度センサ素子２０は、重り部１と、重り部１を囲繞する枠状の固定部３と、一方端が固定部３に連結され、他方端が重り部１に連結される梁部２と、梁部２に形成される抵抗素子Ｒｘ１〜Ｒｘ４，Ｒｙ１〜Ｒｙ４，Ｒｚ１〜Ｒｚ４と、を有している。

センサ素子２０に加速度が加わると、加速度に応じた力が重り部１に作用し、重り部１が動くことで梁部２が撓むようになっている。本実施形態における重り部１には、その四隅に連結された４個の付属重り部１’が設けられている。付属重り部１’は、重り部１と一体形成されるものであり、付属重り部１’を設けることによって加速度に対する梁部２の撓みが大きくなり、加速度の検出感度を向上させることができる。

重り部１は、平面形状が略正方形をなし、その一辺の長さは例えば０．２５ｍｍ〜０．５ｍｍに設定される。また重り部１の厚みは例えば０．２ｍｍ〜０．６２５ｍｍに設定される。付属重り部１’は、重り部１と同様に平面形状が、略正方形をなし、その一辺の長さは例えば０．１ｍｍ〜０．４ｍｍに設定される。また付属重り部１’の厚みは、重り部１と同じ厚みを有するように例えば０．２ｍｍ〜０．６２５ｍｍに設定される。なお、重り部１および付属重り部１’の平面形状は正方形に限られず、円や長方形など任意の形状が可能である。なお、重り部１と付属重り部１’は、例えばＳＯＩ（Silicon on Insulator）基板を加工することにより一体的に形成されている。

このような重り部１および付属重り部１’を囲繞するようにして枠状の固定部３が形成されている。固定部３は、平面形状が略正方形をなし、中央部に重り部１および付属重り部１’より若干大きい略正方形の開口部を有している。固定部３は、その一辺の長さが例えば１．４ｍｍ〜３．０ｍｍに設定され、固定部３を構成するアームの幅（アームの長手方向と直交する方向の幅）は例えば０．３ｍｍ〜１．８ｍｍに設定される。また固定部３の厚みは、例えば０．２ｍｍ〜０．６２５ｍｍに設定される。

このような固定部３と重り部１との間には図１に示すように梁部２が設けられている。梁部２は、一方端が重り部１の各辺の上面側中央部に連結され、他方端が固定部３の内周における各辺の上面側中央部に連結されている。本実施形態における加速度センサ素子２０では、４本の梁部２が設けられており、４本の梁部２のうち２本はＸ軸方向に伸びて重り部１を間に挟んだ状態で同一直線状に配され、他の２本はＹ軸方向に伸びて重り部１を間に挟んだ状態で同一直線状に配されている。

梁部２は可撓性を有し、センサ素子２０に加速度が加わると重り部１が動き、重り部１の動きに伴って梁部２が撓むようになっている。梁部２は、例えば長手方向の長さが０．３ｍｍ〜０．８ｍｍに設定され、幅（長手方向と直交する方向の長さ）が０．０４ｍｍ〜０．２ｍｍに設定され、厚みが５μｍ〜２０μｍに設定されている。このように梁部２を細長く且つ薄く形成することによって可撓性が発現される。

梁部２の上面には図２に示す如く複数の突起部６が形成されており、各突起部６の上面には、それぞれ抵抗素子Ｒｘ１〜Ｒｘ４，Ｒｙ１〜Ｒｙ４，Ｒｚ１〜Ｒｚ４が形成されている（以下、これらの抵抗素子をまとめて称するときは適宜、符号Ｒで表す）。このように本実施形態の加速度センサ素子２０では、梁部２の上面に突起部６を設けた上、突起部６の上面全体に抵抗素子Ｒを形成したことから、梁部２が撓んだ際に抵抗素子Ｒに応力が集中しやすくなり加速度の検出感度を向上させることができる。したがって、従来の同サイズの加速度センサ素子２０と比較して加速度の検出感度の向上させることができる。あるいは加速度センサ素子２０を小型化しながら従来の加速度センサ素子と同レベルの検出感度を維持することができる。

このような突起部６と抵抗素子Ｒｘ１〜Ｒｘ４，Ｒｙ１〜Ｒｙ４，Ｒｚ１〜Ｒｚ４とは、例えば、ＳＯＩ基板の最上層にボロンを打ち込むことにより抵抗体膜を形成した後、抵抗体膜およびＳＯＩ層をエッチングなどにより所定の形状にパターニングすることにより形成することができる。これによりピエゾ抵抗素子からなる抵抗素子Ｒｘ１〜Ｒｘ４，Ｒｙ１〜Ｒｙ４，Ｒｚ１〜Ｒｚ４と突起部６とを同一のプロセスにより形成することができる。

突起部６は梁部２と別部材で形成することもできるが、加速度センサ素子の作製プロセスおよび検出感度を考慮すると突起部６と梁部２とは一体的に形成されていることが好ましい。また突起部６は、各抵抗素子Ｒｘ１〜Ｒｘ４，Ｒｙ１〜Ｒｙ４，Ｒｚ１〜Ｒｚ４と一対一に対応して設けられており、本実施形態では１２個の突起部６が設けられている。

これらの突起部６のうち、固定部３寄りに配置される突起部６については、その一方端が梁部２と固定部３との境界線上に位置するように配置されていることが好ましい。例えば図２（ａ）に示すように抵抗素子Ｒｘ１が設けられている突起部６は、その長手方向の一方端が梁部２と固定部３との境界線Ｅ上に位置するように配置されている。梁部２の中でも梁部２と固定部３との境界部には加速度が印加された際に応力が集中しやすいため、この部分に突起部６の一方端が位置するように突起部６を配置することによって加速度の検出感度をより向上させることができる。

また突起部６のうち、重り部１寄りに配置されている突起部６については、その一方端が梁部２と重り部１との境界線上に位置するように配置されていることが好ましい。例えば図２（ａ）に示すように抵抗素子Ｒｘ２が設けられている突起部６は、その長手方向の一方端が梁部２と重り部１との境界線Ｆ上に位置するように配置されている。梁部２の中でも梁部２と重り部１との境界部には加速度が印加された際に応力が集中しやすいため、この部分に突起部６の一方端が位置するように突起部６を配置することによって加速度の検出感度をより向上させることができる。

突起部６は、図２（ａ）又は図２（ｂ）における断面形状が略矩形状をなしており、その高さ（梁部２の上面から突起部６の上面までの寸法）は例えば０．１μｍ〜２．０μｍに設定される。なお突起部６の断面形状は矩形状に限らず、台形状などその上面に抵抗素子を形成できる形態であればどのような形状でもよい。図９に、突起部６の好適な形状の例を示す。

図９（ａ）、（ｂ）は、突起部６の拡大断面図である。なお、図９（ａ）及び図９（ｂ）は、梁部２の長手方向に沿う断面（図２（ａ）に相当）を示しているが、梁部２に直交する断面においても同様の形状とされてよい。図９（ａ）に示すように、突起部６の側面が頂面側から根本側に向かって広がるテーパ状となるように突起部６を形成することによって、突起部６の付け根部分で発生し得る過剰な応力集中を緩和することができ、突起部６にクラックが発生するのを抑えることができる。また、抵抗素子Ｒに接続される接続配線５をスパッタなどの成膜方法を用いて作製する際、突起部６の側面部分にも十分な厚みを有した状態で導電性材料が成膜され、導通不良などの発生を少なくすることができる。したがって、突起部６をその側面が上面側から下面側に向かって広がるテーパ状をなすように形成し、抵抗素子Ｒに接続される接続配線５をそのようなテーパ状をなす側面に沿って設けることが好ましい。突起部６の付け根部分における応力集中を緩和し、且つ接続配線５の成膜を良好な状態で行うためには、突起部６の側面と梁部２の主面とのなす角度θが８０°以下であることが好ましく、より好ましくは７５°以下である。一方、角度θが小さくなりすぎると突起部６のサイズが大きくなりすぎるため、これを考慮すると角度θは６０°以上が好ましく、より好ましくは６５°以上である。したがって角度θの好ましい範囲は６０°以上８０°以下であり、より好ましくは６５°以上７５°以下である。

また図９（ｂ）に示すように、突起部６と梁部２との連結部（突起部６の側面と梁部２の上面とのつなぎ目）が凹状の丸みを帯びるようにして突起部６が形成されていてもよい。この場合も突起部６の付け根部分で発生し得る過剰な応力集中を緩和することができ、突起部６にクラックが発生するのを抑えることができる。さらに図９の（ａ）と（ｂ）を組み合わせた態様、すなわち、突起部６の側面が頂面側から根本側に向かって広がるテーパ状となっており、根本部分では丸みを帯びている形状であってもよい。

抵抗素子Ｒｘ１〜Ｒｘ４，Ｒｙ１〜Ｒｙ４，Ｒｚ１〜Ｒｚ４は、３軸方向（図１に示した３次元直交座標系におけるＸ軸方向、Ｙ軸方向、Ｚ軸方向）の加速度を検出できるように梁部２の所定の位置に形成された上、ブリッジ回路を構成するように結線されている。例えば、Ｘ軸方向に伸びる２つの梁部２には、Ｘ軸方向の加速度を検出するための４個の抵抗素子Ｒｘ１，Ｒｘ２，Ｒｘ３，Ｒｘ４が設けられており、一方の梁部２に２個の抵抗素子Ｒｘ１，Ｒｘ２が、他方の梁部２に２個の抵抗素子Ｒｘ３，Ｒｘ４がそれぞれ配置されている。これら４個の抵抗素子Ｒｘ１、Ｒｘ２、Ｒｘ３、Ｒｘ４は一直線上に並んでいる。そして４個の抵抗素子Ｒｘ１，Ｒｘ２，Ｒｘ３，Ｒｘ４のうち、固定部３側に配された抵抗素子Ｒｘ１とＲｘ４とを直列に接続し、重り部１側に配された抵抗素子Ｒｘ２とＲｘ３とを直列に接続し、これらを並列に接続することで図８（ａ）に示すブリッジ回路を構成している。このように同一直線状に並ぶように設けられ、且つブリッジ回路を構成している４個の抵抗素子Ｒは本発明における第１、第４、第５、第６抵抗素子に相当し、例えば、抵抗素子Ｒｘ１，Ｒｘ２，Ｒｘ３，Ｒｘ４は、それぞれ第１、第４、第５、第６抵抗素子の一態様と捉えることができる。また、第１、第４、第５、第６抵抗素子が配置された突起部６は、それぞれ本発明における第１、第４、第５、第６突起部の一態様と捉えることができる。

またＹ軸方向に伸びる２つの梁部２には、Ｙ軸方向の加速度を検出するための４個の抵抗素子Ｒｙ１，Ｒｙ２，Ｒｙ３，Ｒｙ４が設けられており、これらの抵抗素子Ｒｙ１，Ｒｙ２，Ｒｙ３，Ｒｙ４を、Ｘ軸方向の加速度検出用の抵抗素子Ｒｘ１，Ｒｘ２，Ｒｘ３，Ｒｘ４と同様に配置し、抵抗素子同士の接続を行うことによって図８（ｂ）に示すブリッジ回路を構成している。

また、Ｚ軸方向の加速度を検出するための４個の抵抗素子Ｒｚ１，Ｒｚ２，Ｒｚ３，Ｒｚ４が、Ｘ軸方向に伸びる２つの梁部２に、Ｘ軸方向の加速度を検出するための４個の抵抗素子Ｒｘ１，Ｒｘ２，Ｒｘ３，Ｒｘ４と並ぶようにして形成されている。このＺ軸方向の加速度検出用の抵抗素子Ｒｚ１，Ｒｚ２，Ｒｚ３，Ｒｚ４は、Ｘ軸方向の加速度検出用の抵抗素子Ｒｘ１，Ｒｘ２，Ｒｘ３，Ｒｘ４とは、抵抗素子同士の接続の仕方が異なっており、本実施形態では、Ｘ軸方向に伸びる２本の梁部２のうち一方の梁部２に設けられた固定部３側の抵抗素子Ｒｚ１と他方の梁部２に設けられた重り部１側の抵抗素子Ｒｚ３とを直列接続し、一方の梁部２に設けられた重り部１側の抵抗素子Ｒｚ２と他方の梁部２に設けられた固定部側の抵抗素子Ｒｚ４とを直列接続し、これらを並列に接続することによって図８（ｃ）に示すブリッジ回路を構成している。

このようなブリッジ回路が組まれたセンサ素子２０に加速度が加わると、上述したように梁部２が撓み、この撓みに伴って抵抗素子Ｒｘ１〜Ｒｘ４，Ｒｙ１〜Ｒｙ４，Ｒｚ１〜Ｒｚ４が変形するため、ブリッジ回路で検出する出力電圧が変化する。この抵抗値の変化に基づく出力電圧の変化を電気信号として取り出し、これを外部のＩＣで演算処理することによって印加された加速度の方向並びに大きさを検知することができる。なおＺ軸方向の加速度検出用の抵抗素子Ｒｚ１，Ｒｚ２，Ｒｚ３，Ｒｚ４は、Ｘ軸方向に伸びる梁部２に設けたのと同様にして、Ｙ軸方向に伸びる２つの梁部２に設けるようにしてもよい。

また本実施形態の加速度センサ素子によれば、例えば、図１に示すようにＸ軸方向の加速度を検出するための抵抗素子とＺ軸方向の加速度を検出するための抵抗素子とを同一の梁部２に各抵抗素子を隣接するようにして設けた場合、隣接する抵抗素子間で短絡が発生するのを少なくすることができる。従来の加速度センサ素子の場合、同一の梁部に異なる方向の加速度を検出するための抵抗素子を隣接して設けると、一方の抵抗素子の不純物拡散領域と他方の抵抗素子の不純物拡散領域とで重なる部分ができやすい。このように不純物拡散領域の重なる部分ができると、隣接する抵抗素子間で短絡が発生しやすい状態となる。

一方、本実施形態にかかる加速度センサ素子２０によれば上記従来の問題が改善される。例えば、本実施形態にかかる加速度センサ素子２０は、図１に示すように、Ｘ軸方向の加速度を検出するための抵抗素子Ｒｘ２（本発明の第１抵抗素子の一態様）とＺ軸方向の加速度を検出するためのＲｚ２（本発明の第２抵抗素子の一態様）とが同一の梁部２に隣接するようにして配置されているが、これらの抵抗素子Ｒｘ２、Ｒｚ２は、図２（ｂ）に示すように互いに所定の間隔を開けた状態で設けられた２つの突起部６のうち、一方の突起部６（本発明の第１突起部の一態様）に抵抗素子Ｒｘ２が、他方の突起部６（本発明の第２突起部の一態様）に抵抗素子Ｒｚ２が形成されているため、不純物拡散領域が突起部内にとどまり、不純物拡散領域が重なる部分ができにくい構造となっている。他の抵抗素子Ｒｘ１，Ｒｘ３，Ｒｘ４およびＲｚ１，Ｒｚ３，Ｒｚ４についても同様である。したがってＸ軸方向の加速度を検出するための抵抗素子により構成されるブリッジ回路とＺ軸方向の加速度を検出するための抵抗素子により構成されるブリッジ回路との間で短絡が発生するのを少なくすることができ、より正確な加速度の検出が可能となる。

固定部３の上面には、抵抗素子Ｒｘ１〜Ｒｘ４，Ｒｙ１〜Ｒｙ４，Ｒｚ１〜Ｒｚ４と電気的に接続される金属製の素子側電極パッド４が設けられており、この素子側電極パッド４を介して抵抗素子同士の接続や抵抗素子Ｒｘ１〜Ｒｘ４，Ｒｙ１〜Ｒｙ４，Ｒｚ１〜Ｒｚ４からの電気信号の外部への取り出しなどを行っている。

抵抗素子Ｒｘ１〜Ｒｘ４，Ｒｙ１〜Ｒｙ４，Ｒｚ１〜Ｒｚ４と素子側電極パッド４との接続や抵抗素子同士の接続は、接続配線５を介して行われる。接続配線５は、例えば、アルミニウム、アルミニウム合金などからなり、これらの材料をスパッタリングなどにより成膜した後、所定の形状にパターニングすることにより重り部１、梁部２、固定部３などの主面に形成される。接続配線５が配置される部分（本実施形態では重り部１、梁部２および固定部３の主面）と接続配線５との間にはＳｉＯ_２、ＳｉＮなどからなる絶縁膜を介在させるようにしてもよい。これにより接続配線５が配置される部分が導電性を有している場合であっても接続配線５を流れる電流が、重り部１、梁部２、固定部３などに漏れるのを抑えることができる。接続配線５は、例えば、図８を参照して説明したブリッジ回路の全部若しくは一部を構成するように設けられている。

抵抗素子Ｒｘ１〜Ｒｘ４に接続される接続配線５、抵抗素子Ｒｙ１〜Ｒｙ４に接続される接続配線５、及び、抵抗素子Ｒｚ１〜Ｒｚ４に接続される接続配線５（互いに異なる方向に対応する接続配線５同士）は、互いに接続されていない。また、素子側電極パッド４は、抵抗素子Ｒｘ１〜Ｒｘ４、抵抗素子Ｒｘ１〜Ｒｘ４、及び、抵抗素子Ｒｘ１〜Ｒｘ４毎（互いに異なる方向に対応する抵抗素子Ｒ毎）に設けられている。すなわち、互いに異なる方向の加速度に対応して設けられた、抵抗素子Ｒ、接続配線５及び素子側電極パッド４は、加速度センサ素子２０において互いに独立している（互いに接続されていない）。ここで抵抗素子Ｒｘ１は本発明における第１抵抗素子の一態様と捉えることができ、抵抗素子Ｒｘ１に接続される接続配線５は本発明における第１接続配線の一態様と捉えることができ、前記接続配線５（抵抗素子Ｒｘ１に接続される接続配線５）に接続される素子側電極パッド４は本発明における第１電極パッドの一態様と捉えることができる。抵抗素子Ｒｘ１が配置された突起部６は本発明における第１突起部の一態様と捉えることができ、前記突起部６（抵抗素子Ｒｘ１が配置された突起部）と所定の間隔を開けた状態で隣接配置されている抵抗素子Ｒｚ１が配置された突起部６は本発明における第３突起部の一態様と捉えることができ、抵抗素子Ｒｚ１は本発明における第３抵抗素子の一態様と捉えることができる。また、抵抗素子Ｒｚ１に接続される接続配線５は本発明における第３接続配線と捉えることができ、前記接続配線５（抵抗素子Ｒｚ１に接続される接続配線）に接続される素子側電極パッド４は本発明における第３電極パッドの一態様と捉えることができる。

図１０は他の実施形態にかかる加速度センサ素子３０を示す図であり、図１０（ａ）は図１のＩＩａ−ＩＩａ線における断面、図１０（ｂ）は図１のＩＩｂ−ＩＩｂ線における断面に相当する。なお、上述した加速度センサ素子２０と同じ構成部材については同じ符号を付し、その説明を省略する。

上述した加速度センサ素子２０では、突起部６の上に抵抗素子Ｒが設けられていたが、図１０に示す加速度センサ素子３０は梁部２の主面に直接抵抗素子Ｒを配置し、抵抗素子Ｒが梁部２の主面から突出した構造となっている。すなわち、加速度センサ素子３０は、抵抗素子Ｒ自体が突起部６として捉えられるものである。このような構造の場合であっても、梁部２が撓んだ際に抵抗素子Ｒに応力が集中しやすくなり加速度の検出感度を向上させることができる。

＜加速度センサ装置＞
次に加速度センサ装置について説明する。図３、図４は、上述した加速度センサ素子２０を搭載した加速度センサ装置の例を示す図であり、図３は蓋１９を外した状態の平面図、図４（ａ）は図３のＩＶａ−ＩＶａ線における断面図、図４（ｂ）は図３のＩＶｂ−ＩＶｂ線における断面図である。同図に示す加速度センサ装置は、ケース１０と、ケース１０に実装される加速度センサ素子２０及びＩＣチップ３０とから主に構成されている。

ケース１０は加速度センサ素子２０を保護する機能を有し、加速度センサ素子２０を収容する上面側キャビティ１１とＩＣチップ３０を収容する下面側キャビティ１２が設けられている。ケース１０は、セラミック材料などからなる絶縁層を複数積層することにより形成されている。より具体的には厚み方向の中心に配される絶縁層は平板状の部材からなり、その両側（上面側と下面側）に枠状の絶縁層が所定枚数積層されている。

上面側キャビティ１１は段差部を有しており、この段差部には複数の基板側電極パッド１３が設けられている。基板側電極パッド１３は、金、銅、アルミニウムなどからなる金属細線１４によって加速度センサ素子２０の固定部上面に設けた素子側電極パッド４と電気的に接続されている。またケース１０の下面には、複数の外部端子１５が設けられており、外部端子１５はケース１０の内部に設けたビアホール導体１６などを介して基板側電極パッド１３と接続されている。すなわち、加速度センサ素子２０の電気信号は、素子側電極パッド４、金属細線１４、基板側電極パッド１３、ビアホール導体１６、外部端子１５などを介して外部へ取り出されることとなる。

このようなケース１０の主面に載置される加速度センサ素子２０は接着剤１８によりケース１０に接合されている。接着剤１８は、例えば、シリコーン樹脂やエポキシ樹脂などを使用することができる。なかでも接着時の残留応力を緩和する観点からシリコーン樹脂を用いることが好ましい。接着剤１８には、重り部１の下面とケース１０の主面との間に所定の大きさのギャップが形成されるように、所定の径を有する球状のスペーサ部材１７が混合されている。すなわち、重り部１の下面とケース１０の主面との間のギャップの大きさをスペーサ部材１７によって制御することができる。スペーサ部材１７は、例えばシリカ、シリコン、ジビニルベンゼンなど所定の硬さを有する球状の部材であり、その直径は例えば２〜２０μｍである。

本実施形態のように梁部２が重り部１の上面四辺の中央部に連結されている場合、加速度センサ素子２０とケース１０との接合は、固定部３の四隅部において行うことが好ましい。これにより加速度センサ素子２０のケース１０への接合箇所と梁部２との間の距離が離れるため、接着剤１８による接合に起因して発生し得る残留応力が梁部２に与える影響を小さくすることができ、加速度センサ装置の電気的な特性が劣化するのを抑えることができる。

加速度センサ素子２０を収容する上面側キャビティ１１の開口部を塞ぐようにして蓋１１９がケース１０の上面に固着されており、これにより加速度センサ素子２０が上面側キャビティ１１内に気密封止されている。蓋１９は、例えば４２アロイやステンレスなどの金属板からなり、Ａｕ−Ｓｎ、エポキシ樹脂などの接合材によりケース１０に接合されている。

一方、ケース１０の下面側には、下面側キャビティ１２に収容された状態でＩＣチップ３０が実装されている。このＩＣチップ３０は、加速度センサ素子２０の出力信号を演算処理する機能を有しており、ケース１０に設けたビアホール導体１６や配線導体などを介して加速度センサ素子２０及び外部端子１５と電気的に接続されている。ＩＣチップ３０は、例えば、加速度センサ素子２０の出力信号を増幅する増幅回路、加速度センサ素子２０の温度特性を補正する温度補償回路、ノイズを除去するノイズ除去回路などが集積化されたものである。このようなＩＣチップ３０を備えることによって加速度を高精度に検知することができる。

＜加速度センサ素子の製造方法＞
次に本実施形態に係る加速度センサ素子２０の製造工程について図５を用いて説明する。なお図５は、図１のＩＩａ−ＩＩａ線における断面に相当するものである。

（抵抗体膜形成工程）
まず図５（ａ）に示すように基板５０の上面に抵抗体膜５１を形成する。
基板５０は、例えば、ＳＯＩ基板でありＳｉからなる第１層５０ａと、ＳｉＯ_２からなる第２層５０ｂと、Ｓｉからなる第３層５０ｃとの積層構造を有する。各層の厚みは、第１層５０ａが１０μｍ程度、第２層５０ｂが１μｍ程度、第３層５０ｃが５００μｍ程度である。

このようなＳＯＩ基板からなる基板５０の第１層５０ａの主面にイオン注入法によりボロンやヒ素などの打ち込みを行うことで抵抗体膜５１を形成する。抵抗体膜５１は、例えば、第１層５０ａ表面における不純物濃度が、１×１０^１８ａｔｍｓ／ｃｍ^３、深さが約０．５μｍである。

（突起部形成工程）
次に図５（ｂ）に示すように抵抗体膜５１の一部を除去し、抵抗体膜５１から露出した基板５０の上部を除去することにより、基板５０に、上面に抵抗素子Ｒを有する突起部６を形成する。

この工程は、例えば、抵抗体膜５１上に抵抗素子Ｒの形状に合わせたレジスト膜を形成した後、ＲＩＥエッチングなどのエッチングによりレジスト膜から露出する抵抗体膜５１を除去し、続けてエッチングを行うことで抵抗体膜５１から露出した第１層５０ａの上部を除去するものである。その後、レジスト膜を除去することで上面に抵抗素子Ｒを有する突起部６が形成される。

突起部６を形成した後、図５（ｃ）に示すように抵抗素子Ｒに連結する接続配線５および素子側電極パッド４を形成する。接続配線５と素子側電極パッド４は、例えば、アルミニウムなどの金属材料をスパッタリングにより成膜した後、ドライエッチングなどにより所定の形状にパターニングされることによって形成される。

（基板加工工程）
最後に突起部６が形成された基板５０を加工することにより基板５０に梁部２、固定部３、重り部１、付属重り部１’を形成する。

梁部２、重り部１、付属重り部１’、固定部３は、従来周知の半導体微細加工技術、例えばフォトリソグラフィ法やディープドライエッチングにより基板５０の表面側と裏面側から加工を施すことにより形成される。このようにして図１，２に示すような加速度センサ素子２０が完成する。すなわち、重り部１、付属重り部１’、および固定部３は、第１層５０ａ、第２層５０ｂ、第３層５０ｃから成り、梁部２は、第１層５０ａから成る。

〔評価結果〕
図１に示す構造からなる突起部６を設けた加速度センサ素子と、図７に示す構造からなる突起部を設けない従来の加速度センサ素子について、検出感度の比較を有限要素法によるシミュレーションにより行った。図６は、加速度センサ素子に加速度が印加された際の検出感度を示すグラフであり、（ａ）はＸ軸方向に１Ｇの加速度が印加されたときの結果を示し、（ｂ）はＺ軸方向に１Ｇの加速度が印加されたときの結果を示している。このシミュレーションでは、突起部６の厚みを０．５μｍとした。突起部６以外の条件については両者を全て同じにし、梁部の幅（グラフの横軸）に対する検出感度（グラフの縦軸）の変化を評価した。図６に示すシミュレーション結果から、いずれの場合も突起部を設けた加速度センサ素子の検出感度が高くなっていることがわかる。

有限要素法を用いたシミュレーションにより梁部２における応力分布を計算した。図１１（ａ）〜図１１（ｃ）は、シミュレーションの条件を説明する図である。図１１（ａ）は、シミュレーションの対象とした加速度センサ素子４０の平面図である。図１１（ｂ）は、図１１（ａ）のＸＩｂ−ＸＩｂ線における断面図である。図１１（ｃ）は、図１１（ａ）のＸＩｃ−ＸＩｃ線における断面図である。

加速度センサ素子４０は、実施形態の加速度センサ素子２０及び３０と同様の構成を有しているものと仮定した。ただし、突起部６については、不純物層（抵抗素子Ｒ）が設けられていないものと仮定した。すなわち、突起部６は、その全体が梁部２と一体的に形成されているものと仮定した。

図１１（ａ）及び図１１（ｂ）に示すように、梁部２の長さは３００μｍ、梁部２の幅は３０μｍ、梁部２の厚さは１０μｍ、突起部６の長さ（梁部２の長手方向の長さ）は２０μｍ、突起部６の幅（梁部２の幅方向の幅）は４μｍ、突起部６の高さ（突出量、梁部２の厚さ方向）は１．５μｍ、突起部６の梁部２の一方の側面からの距離は９．７５μｍ（他方の側面からの距離は１６．２５μｍ）、突起部６の重り部１（又は固定部３）からの距離は５μｍであるものと仮定した。重り部１には、上方向へ（図１１（ａ）の紙面手前側へ、図１１（ｂ）及び図１１（ｃ）の紙面上方側へ）１５００Ｇ（１Ｇ＝９．８ｍ／ｓ^２）の加速度が加えられたものと仮定した。重り部１の質量は０．２６ｍｇと仮定した。

図１２は、シミュレーション結果を示す一部に断面図を含む斜視図である。図１２の断面は、図１１（ａ）のＸＩｂ−ＸＩｂ線に対応している。すなわち、図１２の断面は、梁部２の長手方向に直交する断面であって、突起部６の重り部１とは反対側の端面付近における断面である。境界線Ｌ１は、重り部１と梁部２との境界を示している。

図１２では、梁部２及び突起部６における応力分布をハッチング（−Ｈ４〜Ｈ４）により示している。図１２の下部においては、ハッチングの定義を示している。このハッチングの定義においては、紙面右側のハッチングほど引張応力が大きく、紙面左側のハッチングほど圧縮応力が大きい。ハッチングＨ０は応力０を含む範囲である。各ハッチングの境界位置から境界位置までの応力の範囲は互いに等しい。各ハッチングの境界位置に記した数値は、各ハッチングの境界位置における応力（単位：ＭＰａ、小数点以下切り捨て）を示している。なお、圧縮応力は負の応力として、引張応力は正の応力として示されている。

梁部２の上面においては、ハッチングＨ３で示される応力が当該上面の概ね全体に亘って分布している。一方、突起部６の上面においては、ハッチングＨ４で示される応力が突起部６の上面の半分以上の範囲に亘って分布している。また、突起部６の上面においては、ハッチングＨ３及びＨ４で示される応力が突起部６の上面の概ね全体に亘って分布している。すなわち、突起部６の上面に分布する応力は、梁部２の上面に分布する応力よりも大きい。

以上のとおり、突起部６の上面に抵抗素子が設けられた場合、梁部２の上面に抵抗素子が設けられた場合に比較して、抵抗素子に加えられる荷重が大きくなり、加速度センサ素子の感度が向上することが確認された。

突起部６と境界線Ｌ１との間においては、梁部２の上面においても、突起部６の上面と同様に、ハッチングＨ４で示される応力が生じている。これは、梁部２と重り部１との間の形状の変化に起因して応力集中が生じていることからである。このように、仮に突起部６の一方端が境界線Ｌ１上に位置したとすれば、突起部６の上面に分布する応力がより大きくなることが確認された。

なお、梁部２の重り部１側且つ側方においても、梁部２の上面に、ハッチングＨ４で示される応力が生じている。これも、梁部２と重り部１との間の形状の変化に起因して応力集中が生じていることによるものと考えられる。

図１２は、重り部１に上方への重力加速度が加えられたときにおける応力分布を示したが、重り部１に下方への重力加速度が加えられたときも、圧縮か引張りかが異なる以外は、図１２と同様の結果となる。また、図１２は、重り部１側の突起部６付近における応力分布を示したが、固定部３側の突起部６付近における応力分布も、重り部１側の突起部６付近における応力分布と圧縮か引張りかが異なる以外は、図１２と同様の結果となる。

なお、本発明は、以上の実施形態や実施例に限定されず、種々の態様で実施されてよい。例えば、実施形態では、梁部の曲げ変形に伴って抵抗素子の抵抗値が変化する加速度センサ素子を示したが、加速度センサ素子は、梁部の捩り変形に伴って抵抗値が変化するものであってもよい。この場合であっても、梁部に突起部が設けられることにより、応力集中による感度向上や隣接する抵抗素子の短絡防止の効果等を得ることが可能である。

Claims

固定部と、前記固定部に対し変位可能とされている重り部と、一方端が前記固定部に、他方端が前記重り部にそれぞれ連結される梁部と、前記梁部に設けられる第１突起部と、前記第１突起部上に設けられる第１抵抗素子と、前記梁部に設けられる第２突起部と、前記第２突起部上に設けられる第２抵抗素子と、を備え、
前記第１抵抗素子は第１方向の加速度を、前記第２抵抗素子は前記第１方向と直交する第２方向の加速度をそれぞれ検出するためのものであり、
前記第１突起部と前記第２突起部とは所定の間隔を開けた状態で隣接配置され、
前記第１抵抗素子は、前記第１突起部の上面のみに、当該上面全体に配置され、前記第２抵抗素子は、前記第２突起部の上面のみに、当該上面全体に配置され、
前記第１突起部は、側面が頂面側から根本側に向かって広がるテーパ状をなしており、前記抵抗素子に接続される接続配線が前記側面に沿って設けられている
加速度センサ素子。
前記第１抵抗素子に接続される第１接続配線と、
前記第１接続配線に接続される第１電極パッドと、
前記第２抵抗素子に接続される第２接続配線と、
前記第２接続配線に接続される第２電極パッドと、
を更に有し、
前記第１抵抗素子、前記第１接続配線及び前記第１電極パッドの組み合わせと、前記第２抵抗素子、前記第２接続配線及び前記第２電極パッドの組み合わせとは互いに接続されておらず、
前記第１突起部と前記第２突起部とは所定の間隔を開けた状態で隣接配置されている請求項１に記載の加速度センサ素子。
第４、第５、第６抵抗素子を更に有し、前記第１、第４、第５、第６抵抗素子が、同一直線状に並ぶように設けられているとともに、前記第１、第４、第５、第６抵抗素子によりブリッジ回路が構成され、
前記第４、第５、第６抵抗素子のそれぞれと対応する第４、第５、第６突起部が設けられている請求項１に記載の加速度センサ素子。
前記第１突起部が前記梁部の一部を上方に突出させることにより前記梁部と一体的に形成されている請求項１に記載の加速度センサ素子。
前記第１突起部は、前記梁部との連結部が丸みを帯びている請求項１に記載の加速度センサ素子。
前記第１突起部は、一方端が前記梁部と前記固定部との境界線上に位置するように配置されている請求項１に記載の加速度センサ素子。
前記第１突起部は、一方端が前記梁部と前記重り部との境界線上に位置するように配置されている請求項１に記載の加速度センサ素子。
固定部と、前記固定部に対し変位可能とされている重り部と、一方端が前記固定部に、他方端が前記重り部にそれぞれ連結される梁部と、前記梁部に設けられる第１突起部と、前記第１突起部上に設けられる第１抵抗素子と、を備え、
前記第１抵抗素子は、前記第１突起部の上面のみに、当該上面全体に配置され、
前記第１突起部は、側面が頂面側から根本側に向かって広がるテーパ状をなしており、前記抵抗素子に接続される接続配線が前記側面に沿って設けられている
加速度センサ素子。
前記請求項１に記載の加速度センサ素子と、前記加速度センサ素子の出力信号を信号処理するＩＣチップと、を備えた加速度センサ装置。