JP5329917B2 - フラッシュメモリ装置及びその読み出し方法 - Google Patents
フラッシュメモリ装置及びその読み出し方法 Download PDFInfo
- Publication number
- JP5329917B2 JP5329917B2 JP2008273396A JP2008273396A JP5329917B2 JP 5329917 B2 JP5329917 B2 JP 5329917B2 JP 2008273396 A JP2008273396 A JP 2008273396A JP 2008273396 A JP2008273396 A JP 2008273396A JP 5329917 B2 JP5329917 B2 JP 5329917B2
- Authority
- JP
- Japan
- Prior art keywords
- line
- read voltage
- selected word
- flash memory
- selection line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/26—Sensing or reading circuits; Data output circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
- G11C16/3427—Circuits or methods to prevent or reduce disturbance of the state of a memory cell when neighbouring cells are read or written
Description
図1に示すように、NANDフラッシュメモリ装置10は、メモリセルアレイ20、行選択回路(図面には"X−SEL"と表記する)40、及びページバッファ回路60を含む。メモリセルアレイ20は、ビットラインBL0〜BLm-1に各々連結される複数のセルストリング(または、NANDストリング)21を含む。各列のセルストリング21は、第1選択トランジスタとしてストリング選択トランジスタ(string selection transistor、SST)、第2選択トランジスタとして接地選択トランジスタ(ground selection transistor、GST)、及び選択トランジスタSST、GST間に直列連結された複数のフラッシュEEPROMセル、またはメモリセルMC0〜MCn-1で構成される。各列のストリング選択トランジスタSSTは、対応するビットラインに連結したドレインとストリング選択ライン(string selection line、SSL)に連結されたゲートとを有する。
この実施形態において、前記第1読み出し電圧は第2読み出し電圧より低く、カップリング現象によって高まった前記第1読み出し電圧は第2読み出し電圧より高くない。
この実施形態において、前記行選択回路は前記第1読み出し電圧が印加された非選択されたワードラインを除外した残り非選択されたワードラインを前記第2読み出し電圧で駆動する。
この実施形態において、前記第2選択ラインはビットラインデベロップの際アクティブにされ、前記第1選択ラインはビットラインプリチャージの際アクティブにされる。
この実施形態において、前記行選択回路は前記第1読み出し電圧が印加された非選択されたワードラインを除外した残りの非選択されたワードラインを前記第2読み出し電圧で駆動する。
この実施形態において、前記第1選択ラインは前記ビットラインデベロップの際アクティブにされ、前記第2選択ラインは前記ビットラインプリチャージの際アクティブにされる。
本発明のフラッシュメモリ装置は、読み出し動作時、ストリング選択ラインに隣接したワードラインまたは接地選択ラインに隣接したワードラインに第2読み出し電圧より低い第1読み出し電圧を印加する。したがって、アクティブにされたストリング選択ラインに隣接したワードラインまたはアクティブにされた接地選択ラインに隣接したワードラインの電圧がカップリング現象によって高まっても、本発明のフラッシュメモリ装置はソフトプログラム現象を防止できる。
図2に示すように、本発明の実施形態によるフラッシュメモリ装置100は、メモリセルアレイ110、行選択回路120、電圧発生回路130、制御ロジック140、及びページバッファ回路150を含む。メモリセルアレイ110は、複数のメモリブロック(図示せず)を含み、メモリブロックは各々図1に示すようにワードライン及びビットラインの交差領域に配列されたメモリセルを含む。
以下、メモリブロックが32本のワードラインWL0〜WL31を含むという仮定下にフラッシュメモリ装置100の読み出し動作が説明される。また、ワードラインWL0〜WL31のうちワードラインWL0〜WL15は、第1グループ、及びワードラインWL16〜WL31は、第2グループと称する。しかしながら、このような構成は、一実施形態に過ぎず、本発明で説明されるワードライングループのワードライン数及び構成は多様な形態に変更可能である。
まず、図3を参照して第1グループWL0〜WL15に属するワードラインが選択される場合、フラッシュメモリ装置100の読み出し動作を説明すると、次の通りである。
ビットラインディスチャージ区間BL Dischargeの間のタイミング図は、図3に示されたものと同様であるので、説明を省略する。
図5に示すように、読み出し動作モード時、ステップS1000で選択されたワードラインが第1グループWL0〜WL15及び第2グループWL16〜WL31のうち、何れに属するのか判別される。
フラッシュメモリ装置は、電力が遮断されても保存されたデータを維持できる不揮発性メモリ装置である。セルラーフォン、PDAデジタルカメラ、ポータブルゲームコンソール、及びMP3Pのようなモバイル装置の使用増加によって、フラッシュメモリ装置は、データストレージだけでなく、コードストレージとしてより広く使用される。フラッシュメモリ装置は、また、HDTV、DVD、ルータ、及びGPSのようなホームアプリケーションに使用することができる。
20、110 メモリセルアレイ
40、120 行選択回路
60、150 ページバッファ回路
130 電圧発生回路
140 制御ロジック
200 メモリコントローラ
300 モデム
400 マイクロプロセッサ
500 ユーザインタフェース
600 バッテリ
Claims (6)
- 接地選択ラインと隣接する第1グループと、ストリング選択ラインと隣接する第2グループとに分離され、前記接地選択ラインと前記ストリング選択ラインとの間に配列されたワードラインを有するメモリブロックと、
選択されたワードラインが前記第1及び第2グループのうちの何れに属するかに従って、前記接地選択ライン及び前記ストリング選択ラインのアクティブ順序及び非選択ワードラインに印加される第1読み出し電圧及び、前記第1読み出し電圧より高い第2読み出し電圧を決定する制御ロジックと、
読み出し動作時、前記制御ロジックによって決定された結果によって、前記非選択されたワードラインを前記第1及び第2読み出し電圧で駆動し、前記接地選択ライン及び前記ストリング選択ラインをアクティブにさせる行選択回路と、を含み、
前記選択されたワードラインが前記第1グループに属する場合、前記行選択回路は前記ストリング選択ラインにすぐ隣接した非選択されたワードラインを前記第1読み出し電圧で駆動し、
前記第1読み出し電圧が印加された非選択されたワードラインを除外した残りの非選択されたワードラインを前記第2読み出し電圧で駆動し、
前記接地選択ラインはビットラインプリチャージの際アクティブにされ、前記ストリング選択ラインはビットラインデベロップの際アクティブにされ、
前記選択されたワードラインが前記第2グループに属する場合、前記行選択回路は前記接地選択ラインにすぐ隣接した非選択されたワードラインを前記第1読み出し電圧で駆動し、
前記第1読み出し電圧が印加された非選択されたワードラインを除外した残りの非選択されたワードラインを前記第2読み出し電圧で駆動し、
前記ストリング選択ラインは前記ビットラインプリチャージの際アクティブにされ、前記接地選択ラインは前記ビットラインデベロップの際アクティブにされることを特徴とするフラッシュメモリ装置。 - カップリング現象によって高まった前記第1読み出し電圧は第2読み出し電圧より高くないことを特徴とする請求項1に記載のフラッシュメモリ装置。
- フラッシュメモリ装置と、
前記フラッシュメモリ装置を制御するように構成されるメモリコントローラと、を含み、
前記フラッシュメモリ装置は請求項1に記載されたフラッシュメモリ装置であることを特徴とするメモリシステム。 - マイクロプロセッサと、
フラッシュメモリ装置と、
前記マイクロプロセッサからの要請に従って、前記フラッシュメモリ装置を制御するように構成されるメモリコントローラと、を含み、
前記フラッシュメモリ装置は請求項1に記載されたフラッシュメモリ装置であることを特徴とするコンピューティングシステム。 - 第1及び第2選択ライン間に配列されたワードラインを有するメモリブロックを含むフラッシュメモリ装置の読出し方法において、
前記ワードラインは接地選択ラインと隣接する第1グループと、ストリング選択ラインと隣接する第2グループとに分離され、
前記方法は、
選択されたワードラインが前記第1及び第2グループのうちの何れに属するかを判別する段階と、
前記選択されたワードラインが前記第1グループ又は前記第2グループのうち何れに属するかに従って、前記接地選択ライン及び前記ストリング選択ラインのアクティブ順序を決定する段階と、
前記接地選択ライン及び前記ストリング選択ラインのアクティブ順序及び非選択ワードラインに印加される第1読み出し電圧及び、前記第1読み出し電圧より高い第2読み出し電圧を決定する段階と、
読み出し動作時、前記第1および第2読み出し電圧が決定された結果によって、前記非選択されたワードラインを前記第1及び第2読み出し電圧で駆動し、前記接地選択ライン及び前記ストリング選択ラインのアクティブ順序を決定する段階と、
前記選択されたワードラインが前記第1グループに属する場合、前記行選択回路は前記ストリング選択ラインにすぐ隣接した非選択されたワードラインを前記第1読み出し電圧を決定する段階と、
前記行選択回路は前記第1読み出し電圧が印加された非選択されたワードラインを除外した残りの非選択されたワードラインを前記第2読み出し電圧で駆動する段階と、
前記接地選択ラインはビットラインプリチャージの際アクティブにされ、前記ストリング選択ラインはビットラインデベロップの際アクティブにされる段階とを含み、
前記選択されたワードラインが前記第2グループに属する場合、前記行選択回路は前記接地選択ラインにすぐ隣接した非選択されたワードラインを前記第1読み出し電圧で駆動する段階と、
前記行選択回路は前記第1読み出し電圧が印加された非選択されたワードラインを除外した残りの非選択されたワードラインを前記第2読み出し電圧で駆動する段階と、
前記ストリング選択ラインは前記ビットラインプリチャージの際アクティブにされ、前記接地選択ラインは前記ビットラインデベロップの際アクティブにされる段階と、を含むことを特徴とする方法。 - カップリング現象によって高まった前記第1読み出し電圧は第2読み出し電圧より高くないことを特徴とする請求項5に記載のフラッシュメモリ装置の読出し方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070120845A KR101416740B1 (ko) | 2007-11-26 | 2007-11-26 | 플래시 메모리 장치 및 그것의 읽기 방법 |
KR10-2007-0120845 | 2007-11-26 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2009129536A JP2009129536A (ja) | 2009-06-11 |
JP2009129536A5 JP2009129536A5 (ja) | 2011-12-08 |
JP5329917B2 true JP5329917B2 (ja) | 2013-10-30 |
Family
ID=40669562
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008273396A Active JP5329917B2 (ja) | 2007-11-26 | 2008-10-23 | フラッシュメモリ装置及びその読み出し方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7773415B2 (ja) |
JP (1) | JP5329917B2 (ja) |
KR (1) | KR101416740B1 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101416740B1 (ko) * | 2007-11-26 | 2014-07-09 | 삼성전자주식회사 | 플래시 메모리 장치 및 그것의 읽기 방법 |
JP5550386B2 (ja) * | 2010-03-03 | 2014-07-16 | 株式会社東芝 | 不揮発性半導体記憶装置及びメモリシステム |
KR101692432B1 (ko) * | 2010-12-23 | 2017-01-17 | 삼성전자주식회사 | 불 휘발성 메모리 장치 |
KR20180023190A (ko) | 2016-08-25 | 2018-03-07 | 에스케이하이닉스 주식회사 | 메모리 시스템 및 메모리 시스템의 동작 방법 |
KR102578153B1 (ko) | 2016-08-25 | 2023-09-14 | 에스케이하이닉스 주식회사 | 메모리 시스템 및 메모리 시스템의 동작 방법 |
KR20200141304A (ko) * | 2019-06-10 | 2020-12-18 | 에스케이하이닉스 주식회사 | 반도체 장치 및 반도체 장치의 동작 방법 |
EP4235672A3 (en) * | 2019-11-28 | 2023-10-18 | Yangtze Memory Technologies Co., Ltd. | Methods of enhancing speed of reading data from memory device |
US20220230674A1 (en) * | 2021-01-21 | 2022-07-21 | Macronix International Co., Ltd. | Read operation method for non-volatile memory device to reduce disturbance |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR960000616B1 (ko) | 1993-01-13 | 1996-01-10 | 삼성전자주식회사 | 불휘발성 반도체 메모리 장치 |
KR0169412B1 (ko) | 1995-10-16 | 1999-02-01 | 김광호 | 불휘발성 반도체 메모리 장치 |
KR0169420B1 (ko) | 1995-10-17 | 1999-02-01 | 김광호 | 불 휘발성 반도체 메모리의 데이타 리드 방법 및 그에 따른 회로 |
KR100496797B1 (ko) | 1997-12-29 | 2005-09-05 | 삼성전자주식회사 | 반도체메모리장치의프로그램방법 |
JP3829088B2 (ja) * | 2001-03-29 | 2006-10-04 | 株式会社東芝 | 半導体記憶装置 |
US7095653B2 (en) * | 2003-10-08 | 2006-08-22 | Micron Technology, Inc. | Common wordline flash array architecture |
KR100632942B1 (ko) | 2004-05-17 | 2006-10-12 | 삼성전자주식회사 | 불 휘발성 메모리 장치의 프로그램 방법 |
KR100684873B1 (ko) * | 2004-11-22 | 2007-02-20 | 삼성전자주식회사 | 불휘발성 메모리 장치 및 그것의 워드라인 전압 제어 방법 |
KR100680462B1 (ko) | 2005-04-11 | 2007-02-08 | 주식회사 하이닉스반도체 | 비휘발성 메모리 장치 및 그것의 핫 일렉트론 프로그램디스터브 방지방법 |
JP4851779B2 (ja) * | 2005-11-11 | 2012-01-11 | 株式会社東芝 | 不揮発性半導体記憶装置及びこれを搭載したメモリカード |
JP2008052808A (ja) * | 2006-08-24 | 2008-03-06 | Toshiba Corp | 不揮発性半導体記憶装置及びそのデータの読出方法並びにメモリカード |
KR101416740B1 (ko) * | 2007-11-26 | 2014-07-09 | 삼성전자주식회사 | 플래시 메모리 장치 및 그것의 읽기 방법 |
-
2007
- 2007-11-26 KR KR1020070120845A patent/KR101416740B1/ko active IP Right Grant
-
2008
- 2008-10-23 JP JP2008273396A patent/JP5329917B2/ja active Active
- 2008-11-25 US US12/292,741 patent/US7773415B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
KR20090054125A (ko) | 2009-05-29 |
US20090135658A1 (en) | 2009-05-28 |
JP2009129536A (ja) | 2009-06-11 |
US7773415B2 (en) | 2010-08-10 |
KR101416740B1 (ko) | 2014-07-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100890016B1 (ko) | 비휘발성 메모리 장치, 그것을 포함하는 메모리 시스템 및그것의 프로그램 방법 | |
KR100830575B1 (ko) | 플래시 메모리 장치 및 그것의 멀티-블록 소거 방법 | |
JP5106817B2 (ja) | 信頼性を向上させることができるフラッシュメモリ装置 | |
KR100764053B1 (ko) | 플래시 메모리 장치 및 그것의 프로그램 방법 | |
CN102598142B (zh) | 存储器装置中的数据线管理 | |
JP5329917B2 (ja) | フラッシュメモリ装置及びその読み出し方法 | |
JP5275709B2 (ja) | 不揮発性メモリ装置及びそれのプログラム方法 | |
KR101391356B1 (ko) | 플래시 메모리 장치 및 그것의 읽기 동작 방법 | |
US7889567B2 (en) | Nonvolatile memory device for preventing program disturbance and method of programming the nonvolatile memory device | |
KR20090010481A (ko) | 선택 트랜지스터를 프로그램하는 낸드 플래시 메모리 장치및 그것의 프로그램 방법 | |
KR101462489B1 (ko) | 비휘발성 메모리 장치의 프로그램 방법 및 이니셜 차징 방법 | |
KR20100043935A (ko) | 불휘발성 메모리 장치 및 그것의 프로그램 방법 | |
KR20090002636A (ko) | 비휘발성 메모리 장치 및 그것의 소거 방법 | |
US7821836B2 (en) | Flash memory device and method in which trim information is stored in memory cell array | |
KR102416047B1 (ko) | 더미 셀의 제어 방법 및 반도체 장치 | |
JP5336053B2 (ja) | 不揮発性メモリ装置及びその動作方法 | |
JP5329815B2 (ja) | フラッシュメモリ装置 | |
US10522219B2 (en) | Semiconductor memory device and method of programming multi bit data of the same | |
JPWO2006059375A1 (ja) | 半導体装置および半導体装置の制御方法 | |
KR101504342B1 (ko) | 불휘발성 메모리 장치, 그것을 포함한 컴퓨팅 시스템 및그것의 워드 라인 구동 방법 | |
JP4672673B2 (ja) | 半導体装置および半導体装置の制御方法 | |
KR20090016945A (ko) | 읽기동작타임을 줄일 수 있는 플래시 메모리 시스템 및그것의 읽기 동작 방법 | |
JP2011028845A (ja) | 半導体装置および半導体装置の制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111019 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111019 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121023 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130116 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130709 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130725 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5329917 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |