JP5317089B2 - 成膜方法および絶縁膜 - Google Patents
成膜方法および絶縁膜 Download PDFInfo
- Publication number
- JP5317089B2 JP5317089B2 JP2008013105A JP2008013105A JP5317089B2 JP 5317089 B2 JP5317089 B2 JP 5317089B2 JP 2008013105 A JP2008013105 A JP 2008013105A JP 2008013105 A JP2008013105 A JP 2008013105A JP 5317089 B2 JP5317089 B2 JP 5317089B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- film
- diffusion barrier
- electrode
- copper diffusion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- C—CHEMISTRY; METALLURGY
- C07—ORGANIC CHEMISTRY
- C07F—ACYCLIC, CARBOCYCLIC OR HETEROCYCLIC COMPOUNDS CONTAINING ELEMENTS OTHER THAN CARBON, HYDROGEN, HALOGEN, OXYGEN, NITROGEN, SULFUR, SELENIUM OR TELLURIUM
- C07F7/00—Compounds containing elements of Groups 4 or 14 of the Periodic System
- C07F7/02—Silicon compounds
- C07F7/08—Compounds having one or more C—Si linkages
- C07F7/0803—Compounds with Si-C or Si-Si linkages
- C07F7/0805—Compounds with Si-C or Si-Si linkages comprising only Si, C or H atoms
- C07F7/0807—Compounds with Si-C or Si-Si linkages comprising only Si, C or H atoms comprising Si as a ring atom
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
- C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02167—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon carbide not containing oxygen, e.g. SiC, SiC:H or silicon carbonitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
- H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
- H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
- H01L21/3148—Silicon Carbide layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Organic Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Plasma & Fusion (AREA)
- Inorganic Chemistry (AREA)
- General Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Chemical Vapour Deposition (AREA)
- Formation Of Insulating Films (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Other Resins Obtained By Reactions Not Involving Carbon-To-Carbon Unsaturated Bonds (AREA)
Description
例えば、SiO2膜が4.1、SiOF膜が3.7の比誘電率を有するが、さらに比誘電率の低いSiOCH膜や有機膜を用いるようになっている。
この銅拡散バリア性絶縁膜には、優れた銅拡散バリア性を有する窒化ケイ素やSiCNなどからなる絶縁膜が用いられているが、比誘電率が4〜7と高く、これは多層配線構造を構成する絶縁膜全体としての実効的な比誘電率を高くしている。
例えば、比誘電率が2.5程度の層間絶縁膜と比誘電率が4程度の銅拡散バリア性絶縁膜を積層させた多層配線構造では、実効的な比誘電率は3程度となる。
これまでに、π電子結合を持つ有機シラン系材料を用いたケイ素と炭素を主成分とする銅拡散バリア性絶縁膜についての報告がある(特許文献1参照)。
請求項1にかかる発明は、下記化学式(1)で示されるプラズマCVD用絶縁膜材料を用い、プラズマCVD法により、絶縁膜を成膜する成膜方法である。
R1およびR2は、C2H、C2H3、C3H3、C3H5、C3H7、C4H5、C4H7、C4H9、C5H7、C5H9、C5H11のいずれかであり、R 1 の炭素数をXとし、R 2 の炭素数をYとしたとき、n=X+Yの関係を満たし、R1とR2とは、一分子中において同一でも互いに相違であっても良い。
請求項3にかかる発明は、請求項1または請求項2に記載の成膜方法で得られた絶縁膜である。
本発明のプラズマCVD用絶縁膜材料は、前記化学式(1)で表されるケイ素化合物であり、すべて公知化合物であって、公知合成方法により得ることができる。この化学式(1)で示される化合物を銅拡散バリア性絶縁膜材料として使用することは、従来知られていない。
このケイ素化合物は、3〜6個の−CH2−基が互いに結合して、3員環ないし6員環の環状構造を形成して、環の両端部の炭素がケイ素原子に結合しており、この環状構造内には、二重結合が含まれていないものである。
置換基R1、R2については、1つの分子内において、同一の置換基であっても互いに異なる置換基であってもよい。
これ以外に用いられるケイ素化合物の例としては、1−1−ジエチニル−1−シラシクロブタン、1−1−ジビニル−1−シラシクロブタン、1−1−ジ−1−プロピニル−1−シラシクロブタン、1−1−ジ−2−プロピニル−1−シラシクロブタン、1−1−ジプロペニル−1−シラシクロブタン、1−1−ジアリル−1−シラシクロブタン、1−1−ジプロピル−1−シラシクロブタン、1−1−ジイソプロピル−1−シラシクロブタン、1−1−ジ−1−ブチニル−1−シラシクロブタン、1−1−ジ−2−ブチニル−1−シラシクロブタン、1−1−ジ−3−ブチニル−1−シラシクロブタン、1−1−ジ−1−ブテニル−1−シラシクロブタン、1−1−ジ−2−ブテニル−1−シラシクロブタン、1−1−ジ−3−ブテニル−1−シラシクロブタン、1−1−ジシクロブチル−1−シラシクロブタン、1−1−ジブチル−1−シラシクロブタン、1−1−ジ−s−ブチル−1−シラシクロブタン、1−1−ジ−t−ブチル−1−シラシクロブタン、1−1−ジ−1−ペンチニル−1−シラシクロブタン、1−1−ジ−2−ペンチニル−1−シラシクロブタン、1−1−ジ−3−ペンチニル−1−シラシクロブタン、1−1−ジ−1−ペンテニル−1−シラシクロブタン、1−1−ジ−2−ペンテニル−1−シラシクロブタン、1−1−ジ−3−ペンテニル−1−シラシクロブタン、1−1−ジ−4−ペンテニル−1−シラシクロブタン、1−1−ジシクロペンチル−1−シラシクロブタン、1−1−ジペンチル−1−シラシクロブタン、1−1−ジ−t−ペンチル−1−シラシクロブタン、1−1−ジエチニル−1−シラシクロペンタン、1−1−ジビニル−1−シラシクロペンタン、1−1−ジ−1−プロピニル−1−シラシクロペンタン、1−1−ジ−2−プロピニル−1−シラシクロペンタン、1−1−ジプロペニル−1−シラシクロペンタン、1−1−ジアリル−1−シラシクロペンタン、1−1−ジプロピル−1−シラシクロペンタン、1−1−ジイソプロピル−1−シラシクロペンタン、1−1−ジ−1−ブチニル−1−シラシクロペンタン、1−1−ジ−2−ブチニル−1−シラシクロペンタン、1−1−ジ−3−ブチニル−1−シラシクロペンタン、1−1−ジ−1−ブテニル−1−シラシクロペンタン、1−1−ジ−2−ブテニル−1−シラシクロペンタン、1−1−ジ−3−ブテニル−1−シラシクロペンタン、1−1−ジシクロブチル−1−シラシクロペンタン、1−1−ジブチル−1−シラシクロペンタン、1−1−ジ−s−ブチル−1−シラシクロペンタン、1−1−ジ−t−ブチル−1−シラシクロペンタン、1−1−ジ−1−ペンチニル−1−シラシクロペンタン、1−1−ジ−2−ペンチニル−1−シラシクロペンタン、1−1−ジ−3−ペンチニル−1−シラシクロペンタン、1−1−ジ−1−ペンテニル−1−シラシクロペンタン、1−1−ジ−2−ペンテニル−1−シラシクロペンタン、1−1−ジ−3−ペンテニル−1−シラシクロペンタン、1−1−ジ−4−ペンテニル−1−シラシクロペンタン、1−1−ジシクロペンチル−1−シラシクロペンタン、1−1−ジペンチル−1−シラシクロペンタン、1−1−ジ−t−ペンチル−1−シラシクロペンタン、1−1−ジエチニル−1−シラシクロヘキサン、1−1−ジビニル−1−シラシクロヘキサン、1−1−ジ−1−プロピニル−1−シラシクロヘキサン、1−1−ジ−2−プロピニル−1−シラシクロヘキサン、1−1−ジプロペニル−1−シラシクロヘキサン、1−1−ジアリル−1−シラシクロヘキサン、1−1−ジプロピル−1−シラシクロヘキサン、1−1−ジイソプロピル−1−シラシクロヘキサン、1−1−ジ−1−ブチニル−1−シラシクロヘキサン、1−1−ジ−2−ブチニル−1−シラシクロヘキサン、1−1−ジ−3−ブチニル−1−シラシクロヘキサン、1−1−ジ−1−ブテニル−1−シラシクロヘキサン、1−1−ジ−2−ブテニル−1−シラシクロヘキサン、1−1−ジ−3−ブテニル−1−シラシクロヘキサン、1−1−ジシクロブチル−1−シラシクロヘキサン、1−1−ジブチル−1−シラシクロヘキサン、1−1−ジ−s−ブチル−1−シラシクロヘキサン、1−1−ジ−t−ブチル−1−シラシクロヘキサン、1−1−ジ−1−ペンチニル−1−シラシクロヘキサン、1−1−ジ−2−ペンチニル−1−シラシクロヘキサン、1−1−ジ−3−ペンチニル−1−シラシクロヘキサン、1−1−ジ−1−ペンテニル−1−シラシクロヘキサン、1−1−ジ−2−ペンテニル−1−シラシクロヘキサン、1−1−ジ−3−ペンテニル−1−シラシクロヘキサン、1−1−ジ−4−ペンテニル−1−シラシクロヘキサン、1−1−ジシクロペンチル−1−シラシクロヘキサン、1−1−ジペンチル−1−シラシクロヘキサン、1−1−ジ−t−ペンチル−1−シラシクロヘキサン、1−1−ジエチニル−1−シラシクロヘプタン、1−1−ジビニル−1−シラシクロヘプタン、1−1−ジ−1−プロピニル−1−シラシクロヘプタン、1−1−ジ−2−プロピニル−1−シラシクロヘプタン、1−1−ジプロペニル−1−シラシクロヘプタン、1−1−ジアリル−1−シラシクロヘプタン、1−1−ジプロピル−1−シラシクロヘプタン、1−1−ジイソプロピル−1−シラシクロヘプタン、1−1−ジ−1−ブチニル−1−シラシクロヘプタン、1−1−ジ−2−ブチニル−1−シラシクロヘプタン、1−1−ジ−3−ブチニル−1−シラシクロヘプタン、1−1−ジ−1−ブテニル−1−シラシクロヘプタン、1−1−ジ−2−ブテニル−1−シラシクロヘプタン、1−1−ジ−3−ブテニル−1−シラシクロヘプタン、1−1−ジシクロブチル−1−シラシクロヘプタン、1−1−ジブチル−1−シラシクロヘプタン、1−1−ジ−s−ブチル−1−シラシクロヘプタン、1−1−ジ−t−ブチル−1−シラシクロヘプタン、1−1−ジ−1−ペンチニル−1−シラシクロヘプタン、1−1−ジ−2−ペンチニル−1−シラシクロヘプタン、1−1−ジ−3−ペンチニル−1−シラシクロヘプタン、1−1−ジ−1−ペンテニル−1−シラシクロヘプタン、1−1−ジ−2−ペンテニル−1−シラシクロヘプタン、1−1−ジ−3−ペンテニル−1−シラシクロヘプタン、1−1−ジ−4−ペンテニル−1−シラシクロヘプタン、1−1−ジシクロペンチル−1−シラシクロヘプタン、1−1−ジペンチル−1−シラシクロヘプタン、1−1−ジ−t−ペンチル−1−シラシクロヘプタンなどがあげられる。
本発明の成膜方法は、基本的には、上述の化学式(1)に示される絶縁膜材料を用いプラズマCVD法により成膜を行うものである。この場合、化学式(1)で示されるケイ素化合物の1種または2種以上を混合して使用することができる。
また、成膜の際に、前記化学式(1)で示されるケイ素化合物からなる絶縁膜材料にキャリアガスを添加して成膜することもできるが、銅拡散バリア性の改善のために、該絶縁膜材料を単独で成膜する方が好ましい。
したがって、成膜装置のチャンバー内に送り込まれ成膜に供される成膜用ガスは、絶縁膜材料からなるガスの他に、キャリアガスが混合された混合ガスとなることがある。
図1に示したプラズマ成膜装置は、減圧可能なチャンバー1を備え、このチャンバー1は、排気管2、開閉弁3を介して排気ポンプ4に接続されている。また、チャンバー1には、図示しない圧力計が備えられ、チャンバー1内の圧力が測定できるようになっている。チャンバー1内には、相対向する一対の平板状の上部電極5と下部電極6とが設けられている。上部電極5は、高周波電源7に接続され、上部電極5に高周波電流が印加されるようになっている。
また、上部電極5には、ガス供給配管10が接続されている。このガス供給配管10には、図示しない成膜用ガス供給源が接続され、この成膜用ガス供給装置からの成膜用のガスが供給され、このガスは上部電極5内に形成された複数の貫通孔を通って、下部電極6に向けて拡散しつつ流れ出るようになっている。
プラズマ成膜装置のチャンバー1内の下部電極6上に基板8を置き、成膜用ガス供給源から上記成膜用ガスをチャンバー1内に送り込む。高周波電源7から高周波電流を上部電極5に印加して、チャンバー1内にプラズマを発生させる。これにより、基板8上に上記成膜用ガスから気相化学反応により生成した絶縁膜が形成される。
基板8には、主にシリコンウェーハからなるものが用いられるが、このシリコンウェーハ上にはあらかじめ形成された他の絶縁膜、導電膜、配線構造などが存在していてもよい。
絶縁膜材料流量 :25〜100cc/分 (2種以上の場合は合計量である)
キャリアガス流量 :0〜50cc/分
圧力 :1Pa〜1330Pa
RFパワー :50〜500W、好ましくは50〜250W
基板温度 :400℃以下
反応時間 :1秒〜1800秒
成膜厚さ :100nm〜200nm
本発明の絶縁膜は、上述のプラズマCVD用絶縁膜材料またはこれとキャリアガスとを用い、プラズマ成膜装置によって、プラズマCVD反応により成膜されたもので、その比誘電率が2.9〜3.5で、銅拡散バリア性が高いものである。また、この絶縁膜は、酸素が含まれておらず、ケイ素と水素と炭素から構成されている。
すなわち、本発明の絶縁膜材料をなすケイ素化合物のケイ素に結合する環状構造は、C−C部分の結合エネルギーが最も低く、プラズマにより結合を切断され開環される。
以上より、本発明の絶縁膜が、低比誘電率を有しかつ銅拡散バリア性を有する絶縁膜となるものと考えられる。
ただし、本発明は以下の実施例によって何ら限定されるものではない。
絶縁膜を形成するにあたっては、平行平板型の容量結合プラズマCVD装置を使用し、あらかじめ350℃程度に加熱したサセプター上に、8インチ(直径200mm)または12インチ(直径300mm)のシリコンウェーハを搬送し、絶縁膜材料ガスとして1、1−ジビニル−1−シラシクロペンタンを15cc/minの体積流量で流通させ、プラズマ発生用高周波電源装置の出力を180Wに設定して絶縁膜を形成した。このときの前記プラズマCVD装置のチャンバー内圧力は80Paであった。
これは、絶縁膜を100℃〜300℃程度に加熱した状態で電界をかけることにより、銅の絶縁膜中への拡散が加速されることを利用したBiased Temperature Stress試験法である。
図3は、銅拡散バリア性が低いものでの特性を示したグラフである。この例では、Cu電極によるI−V特性とAl電極とによるI−V特性とが大きく異なっており、Cu電極よるI−V特性での電流値が2桁以上、Al電極とによるI−V特性での電流値よりも大きくなっている。
この試験方法に関しては、以下の文献を参照することができる。
まず、30mm2程度に切り出した被測定サンプルを2つ作成し、マスクをかけ、一方に直径約1mmのCu電極を他方に直径約1mmのAl電極を真空蒸着により形成する。
その他、膜厚の測定にはファイブラボ社製分光エリプソメトリ装置を使用した。測定結果を表1に示す。
絶縁膜を形成するにあたって使用する装置および方法は実施例1とほぼ同じであるが、材料ガスとして1、1−ジビニル−1−シラシクロペンタンを17cc/minの体積流量で、キャリアガスとしてヘリウムを40cc/minで同伴して流通させ、プラズマ発生用高周波電源装置の出力を150Wに設定して絶縁膜を形成した。このときの前記プラズマCVD装置チャンバー内圧力は133Paであった。
絶縁膜を形成するにあたって使用する装置および方法は実施例1とほぼ同じであるが、材料ガスとしてテトラビニルシランを30cc/minの体積流量でキャリアガスとしてヘリウムを30cc/minの体積流量で同伴して流通させ、プラズマ発生用高周波電源装置の出力を100Wに設定して絶縁膜を形成した。このときの前記プラズマCVD装置チャンバー内圧力は798Paであった。
絶縁膜を形成するにあたって使用する装置および方法は実施例1とほぼ同じであるが、材料ガスとしてジアリルジビニルシランを30cc/minの体積流量でキャリアガスとしてヘリウムを30cc/minの体積流量で同伴して流通させ、プラズマ発生用高周波電源装置の出力を100Wに設定して絶縁膜を形成した。このときの前記プラズマCVD装置チャンバー内圧力は133Paであった。
Claims (3)
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008013105A JP5317089B2 (ja) | 2008-01-23 | 2008-01-23 | 成膜方法および絶縁膜 |
TW098101874A TWI460301B (zh) | 2008-01-23 | 2009-01-19 | 絕緣膜材料、使用該絕緣膜材料之成膜方法及絕緣膜 |
PCT/JP2009/050782 WO2009093581A1 (ja) | 2008-01-23 | 2009-01-20 | 絶縁膜材料、この絶縁膜材料を用いた成膜方法および絶縁膜 |
KR1020107016946A KR20100119758A (ko) | 2008-01-23 | 2009-01-20 | 절연막 재료, 그 절연막 재료를 이용한 성막 방법 및 절연막 |
CN200980102716XA CN101925690B (zh) | 2008-01-23 | 2009-01-20 | 绝缘膜材料、使用该绝缘膜材料的成膜方法和绝缘膜 |
US12/864,127 US8497391B2 (en) | 2008-01-23 | 2009-01-20 | Insulating film material, method of film formation using insulating film material, and insulating film |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008013105A JP5317089B2 (ja) | 2008-01-23 | 2008-01-23 | 成膜方法および絶縁膜 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009176898A JP2009176898A (ja) | 2009-08-06 |
JP5317089B2 true JP5317089B2 (ja) | 2013-10-16 |
Family
ID=40901089
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008013105A Active JP5317089B2 (ja) | 2008-01-23 | 2008-01-23 | 成膜方法および絶縁膜 |
Country Status (6)
Country | Link |
---|---|
US (1) | US8497391B2 (ja) |
JP (1) | JP5317089B2 (ja) |
KR (1) | KR20100119758A (ja) |
CN (1) | CN101925690B (ja) |
TW (1) | TWI460301B (ja) |
WO (1) | WO2009093581A1 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5332442B2 (ja) * | 2008-09-19 | 2013-11-06 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法及び半導体装置 |
TWI490363B (zh) * | 2009-02-06 | 2015-07-01 | Nat Inst For Materials Science | 絕緣膜材料、使用該絕緣膜材料的成膜方法及絕緣膜 |
KR102398827B1 (ko) | 2014-09-23 | 2022-05-16 | 레르 리키드 쏘시에떼 아노님 뿌르 레드 에렉스뿔라따시옹 데 프로세데 조르즈 클로드 | Si-함유 막의 증착을 위한 카보실란 치환 아민 전구체 및 이의 방법 |
TWI706957B (zh) | 2015-03-30 | 2020-10-11 | 法商液態空氣喬治斯克勞帝方法研究開發股份有限公司 | 碳矽烷與氨、胺類及脒類之觸媒去氫耦合 |
TWI724141B (zh) | 2016-03-23 | 2021-04-11 | 法商液態空氣喬治斯克勞帝方法硏究開發股份有限公司 | 形成含矽膜之組成物及其製法與用途 |
CN111295465B (zh) * | 2017-09-14 | 2022-12-09 | 弗萨姆材料美国有限责任公司 | 用于沉积含硅膜的组合物和方法 |
US20220267642A1 (en) * | 2019-07-25 | 2022-08-25 | Versum Materials Us, Llc | Compositions comprising silacycloalkanes and methods using same for deposition of silicon-containing film |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040166692A1 (en) * | 2003-02-26 | 2004-08-26 | Loboda Mark Jon | Method for producing hydrogenated silicon oxycarbide films |
JP2005045058A (ja) | 2003-07-23 | 2005-02-17 | Mitsui Chemicals Inc | 銅拡散バリア性絶縁膜の形成方法およびその絶縁膜 |
US7491658B2 (en) * | 2004-10-13 | 2009-02-17 | International Business Machines Corporation | Ultra low k plasma enhanced chemical vapor deposition processes using a single bifunctional precursor containing both a SiCOH matrix functionality and organic porogen functionality |
-
2008
- 2008-01-23 JP JP2008013105A patent/JP5317089B2/ja active Active
-
2009
- 2009-01-19 TW TW098101874A patent/TWI460301B/zh active
- 2009-01-20 US US12/864,127 patent/US8497391B2/en active Active
- 2009-01-20 WO PCT/JP2009/050782 patent/WO2009093581A1/ja active Application Filing
- 2009-01-20 CN CN200980102716XA patent/CN101925690B/zh not_active Expired - Fee Related
- 2009-01-20 KR KR1020107016946A patent/KR20100119758A/ko not_active Application Discontinuation
Also Published As
Publication number | Publication date |
---|---|
CN101925690B (zh) | 2012-11-07 |
US20110130584A1 (en) | 2011-06-02 |
KR20100119758A (ko) | 2010-11-10 |
WO2009093581A1 (ja) | 2009-07-30 |
TW200938654A (en) | 2009-09-16 |
CN101925690A (zh) | 2010-12-22 |
US8497391B2 (en) | 2013-07-30 |
JP2009176898A (ja) | 2009-08-06 |
TWI460301B (zh) | 2014-11-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5317089B2 (ja) | 成膜方法および絶縁膜 | |
US9111761B2 (en) | Multi component dielectric layer | |
JP3926588B2 (ja) | 半導体装置の製造方法 | |
KR100404536B1 (ko) | 유전 상수 κ가 낮은 무기/유기 혼성 박막 및 이를제조하는 방법 | |
TWI402964B (zh) | 層間絕緣膜及配線構造與此等之製造方法 | |
US20120301706A1 (en) | METHOD OF PE-ALD OF SiNxCy AND INTEGRATION OF LINER MATERIALS ON POROUS LOW K SUBSTRATES | |
TWI490363B (zh) | 絕緣膜材料、使用該絕緣膜材料的成膜方法及絕緣膜 | |
KR20050041879A (ko) | 탄탈륨 질화물 이중층의 플라즈마 강화 ald | |
WO2008056748A1 (en) | Interlayer insulating film, wiring structure, electronic device and method for manufacturing the interlayer insulating film, the wiring structure and the electronic device | |
JP2007318067A (ja) | 絶縁膜材料、この絶縁膜材料を用いた成膜方法および絶縁膜 | |
JP5505680B2 (ja) | 絶縁膜材料、この絶縁膜材料を用いた成膜方法および絶縁膜 | |
JP3934343B2 (ja) | 半導体装置及びその製造方法 | |
JP5731841B2 (ja) | シリコン窒化膜の形成方法 | |
JP2008263022A (ja) | 絶縁膜材料、この絶縁膜材料を用いた成膜方法および絶縁膜 | |
JP5607394B2 (ja) | 層間絶縁膜の成膜方法および層間絶縁膜 | |
WO2011108456A1 (ja) | 低誘電率層間絶縁膜および低誘電率層間絶縁膜の成膜方法 | |
JP5750230B2 (ja) | 炭窒化珪素膜及び炭窒化珪素膜の成膜方法 | |
JP2002305242A (ja) | 半導体装置の製造方法 | |
JP2006294671A (ja) | 低誘電率炭化珪素膜の製造方法 | |
JP2007318070A (ja) | 絶縁膜材料、この絶縁膜材料を用いた成膜方法および絶縁膜 | |
KR20230055964A (ko) | 펄스형 화학 기상 증착을 사용하여 질화붕소를 증착하기 위한 방법 및 시스템 | |
Creatore et al. | Expanding thermal plasma for low-k dielectrics deposition | |
JP2009277686A (ja) | 絶縁膜の成膜方法および絶縁膜 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101207 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20101207 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130129 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130401 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130604 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130703 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5317089 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |