JP5332442B2 - 半導体装置の製造方法及び半導体装置 - Google Patents

Description

本発明は、半導体装置の製造方法及び半導体装置に関し、特に層間絶縁膜として酸化シリコンより低い誘電率を有する低誘電率絶縁膜を有する半導体装置の製造方法及び半導体装置に関する。

半導体集積回路装置において、配線材料としてはアルミニウム、層間絶縁膜材料としては酸化シリコンが広く用いられていた。半導体集積回路装置は、微細化、高集積化が進められている。配線層は多層化している。構成要素の微細化と共に、下層配線の配線幅、配線間隔は縮小する。配線抵抗を低くするために、配線材料としてアルミニウムより低抵抗の銅が用いられるようになった。銅配線を用いる場合、銅が絶縁膜中に拡散することを防止するため、銅配線の下地としてＴｉ，Ｔａ，これらの窒化物等のバリアメタル層を用い、銅配線を覆ってＳｉＮ膜、ＳｉＣ膜等の絶縁性銅拡散防止膜が形成される。通常ＳｉＣと呼ばれる絶縁物は、Ｓｉ−Ｃを主骨格とするが、ソースガスに依存して酸素を含んでいる。

配線断面積を確保するためには配線高さを低減することは難しい。配線がより短い配線間隔で配置されると、配線間寄生容量は増大してしまう。配線間寄生容量を低減するために、従来用いられていた酸化シリコンより低誘電率（ローｋ）の層間絶縁膜が求められる。シリコンオキシカーバイド（ＳｉＯＣ）は、酸化シリコンより低い誘電率を有し、層間絶縁膜として用いられるようになって来た。ＳｉＯＣは、Ｓｉ−Ｏ−Ｃを主骨格とする絶縁物であり、酸素を含むＳｉＣ（ＳｉＣ：Ｏ）とは異なる。しかし、Ｎｏｖｅｌｌｕｓ社より入手可能なＣＯＲＡＬ（登録商標）とよばれるＳｉＯＣは、比誘電率が約２．９であるが、ＳｉＣとの密着性が弱く、物理的強度が不足する傾向があった。

特開２００４−１７２５９０号は、銅配線をシリコンカーバイド（ＳｉＣ）層で覆い、その上にソースガスとして、テトラメチルシクロテトラシロキサン、炭酸ガス、炭酸ガスの流量に対して３％以下の流量に制限した酸素を用い、気相成長で密着性、物理的強度を改善したシリコンオキシカーバイド（ＳｉＯＣ）層を成長することを提案する。

低誘電率の絶縁材料として多孔質（ポーラス）絶縁体が注目されている。多孔質絶縁膜は比誘電率１の空孔を含むことにより、誘電率を低くできる。多孔質酸化シリコン、多孔質ＳｉＯＣ等が開発されている。多孔質絶縁体の誘電率を低くするには、空孔の体積比率を増加させることが重要である。

再表２００３／０１９６４５号は、励起状態の励起ガスと環状構造を有するシリコン化合物の原料ガスを供給し、励起ガスによって原料ガスの側鎖を励起し、環状構造を保った膜を形成することにより、膜中に環状構造を有する多孔質低誘電率絶縁物の層間絶縁膜を形成することを提案する。シリコン化合物は、例えば、シロキサン化合物、シラザン化合物、シランに誘起シクロ基が結合したシラン化合物等である。

特開２００４−１４８４１号、特開２００５−４５１７６号は、主層間絶縁膜として多孔質ＳｉＯＣ膜、エッチストッパ兼銅拡散防止膜としてＳｉＣ膜を用いることを提案する。

特開２００４−１７２５９０号公報 再表２００３／０１９６４５号公報 特開２００４−１４８４１号公報 特開２００５−４５１７６号公報

銅配線を覆う銅拡散防止膜としてＳｉＣ膜が広く用いられている。このＳｉＣ膜は酸素を含むＳｉＣ：Ｏ膜であり、ＳｉＮ膜より低い誘電率を有するが、誘電率をより低減できれば、配線間の寄生容量低減に有効である。

本発明の１つの目的は、誘電率を低減したＳｉＣ膜を銅拡散防止膜として用いることのできる半導体装置の製造方法を提供することである。

本発明の他の目的は、銅配線層を覆う銅拡散防止膜として、誘電率を低減でき、密着性を向上し、物理的強度を向上できるＳｉＣ膜を形成する、半導体装置の製造方法を提供することである。

本発明のさらに他の目的は、ＳｉＯＣ多孔質絶縁膜を主層間絶縁膜として用いた時、エッチング選択性を高く維持でき、誘電率を低減できるＳｉＣ膜を銅拡散防止膜として形成できる半導体装置の製造方法を提供することである。

本発明の他の目的は、これらの方法によって形成できる半導体装置を提供することである。

本発明の１観点によれば、
−ＣＨ_２−結合が環状にＳｉの２つの結合手を接続し、残り２つのＳｉの結合手に官能基Ｒ１，Ｒ２がそれぞれ結合され、官能基Ｒ１、Ｒ２は酸素を含まず２重結合を含む、原料を用いて、半導体基板上方に、酸素を含まない第１のＳｉＣ膜を成膜し、前記第１のＳｉＣ膜上に第１絶縁膜を成膜して、前記第１のＳｉＣ膜及び前記第１絶縁膜を含む層間絶縁膜を形成し、
前記層間絶縁膜に銅配線を埋め込み、
前記銅配線を覆って、前記層間絶縁膜上に、前記第１のＳｉＣ膜と同じ原料を用いて第２のＳｉＣ膜を成膜する、
半導体装置の製造方法であって、
前記第１及び第２のＳｉＣ膜の成膜が、初期にＮＨ _３ またはＮ _２ によりＮを添加する半導体装置の製造方法
が提供される。

本発明の他の観点によれば、
シリコン基板と、
シリコン基板上方に形成され、環状構造を有し、酸素を含まない第１のＳｉＣ膜と第１絶縁膜を含む層間絶縁膜と、
前記層間絶縁膜に埋め込まれた銅配線と、
前記銅配線を覆い、前記層間絶縁膜上に形成され、環状構造を有し、酸素を含まない第２のＳｉＣ膜と、
を有し、
前記第１及び第２のＳｉＣ膜の下地との界面部分はＮが添加されている半導体装置
が提供される。

物理的強度が高く、密着性に優れ、誘電率を低減した、酸素を含まないＳｉＣ膜を形成することができる。

ＳｉＣ膜の誘電率を低減する手段として、ＳｉＣ膜を多孔質膜にすることが考えられる。環状構造に酸素を含むシリコン化合物をソースに用いて、多孔質シリコンカーバイドを形成すると、誘電率が低減したＳｉＣ：Ｏを形成することができた。しかし、このＳｉＣ：Ｏ膜は物理的強度が低く、銅層との密着性が弱く、剥離などの問題を生じる。また、主層間絶縁膜としての多孔質ＳｉＯＣ膜とのエッチング選択比が低く、エッチストッパ兼銅拡散防止膜として使用することは困難である。

本発明者は、酸素を含まないＳｉＣの多孔質膜を形成することを検討した。Ｓｉのソースガスに酸素が含まれると、形成するＳｉＣ膜にも酸素が含まれる可能性が高い。またＣのソースガスとして炭酸ガス等の酸素を含むガスを用いると、やはり形成するＳｉＣ膜にも酸素が含まれる可能性が高い。多孔質膜を形成するには環状構造を有することが望ましい。そこで、Ｓｉ、Ｃを含み、Ｏを含まず、環状構造を有する化合物を検討した。以下多孔質膜と特に断らないが、ＳｉＣ膜、ＳｉＣ：Ｎ膜は多孔質膜である。

図１Ａは、ソースガスの化学式を示す。Ｓｉの２つの結合手を（ＣＨ_２）_ｎが結んで、環状構造を形成し、残りの２つの結合手に官能基Ｒ１，Ｒ２がそれぞれ結合している。官能基Ｒ１，Ｒ２は２重結合を有し、Ｏは含まない。官能基Ｒ１，Ｒ２はそれぞれ２重結合を含む。典型的には、Ｒ１，Ｒ２はＣの鎖であり、残りの結合手にはＨが結合した構造である。ｎ＝５、Ｒ１＝Ｒ２＝ビニール基であるＤＶＳｃＰ（ジビニールシラシクロペンタン）が１例である。また、他の例としてｎ＝４のジビニールシクロブタン、ｎ＝６のジビニールシクロヘキサン等が挙げられる。Ｒ１，Ｒ２の他の例としては、Ｃ_２Ｈ，Ｃ_２Ｈ_３，Ｃ_３Ｈ_３，Ｃ_３Ｈ_５，Ｃ_４Ｈ_５，Ｃ_４Ｈ_７等が挙げられる。Ｒ１とＲ２は同じでも、異なってもよい。任意のｎの環状構造を組み合わせる。

図１Ｂは、ＳｉＣ膜形成に用いたプラズマ化学気相堆積（ＰＥ−ＣＶＤ）装置の構成を概略的に示す。図示のＰＥ−ＣＶＤ装置は、一般的な枚様式の平行平板型装置である。真空チャンバ５１の底部にヒータを備えたサセプタ５２が配置され、その上に加工対象物、例えばシリコン基板、５３を載置する。サセプタ５１上方には、多くの開口を備えたシャワーヘッド５４が配置されている。

マスフローコントローラ（ＭＦＣ）５５には容器５６中に収容された液体のＤＶＳｃＰをＨｅガスでバブリングしたソースガスとキャリアガスとしてのＨｅガスが供給され、混合ガスをシャワーヘッド５４中に供給する。容器５６は温度調整器５７によって所定温度に維持される。シャワーヘッド５４には、窒化ガスとしてＮＨ_３を供給する他の配管も備えられている。なお、窒化ガスとしてＮ_２を用いることもできる。

サセプタ５１は接地され、シャワーヘッド５４には主励起源としてのＲＦ電源５８とバイアス源としてのＨＦ電源５９が接続されている。ＲＦ電源５８は２７ＭＨｚ、ＨＦ電源５９は４００ｋＨｚである。周波数はこれらに制限されないが、主励起源は１０ＭＨｚ以上、バイアス源は１ＭＨｚ未満であることが好ましい。なお、このＰＥ−ＣＶＤ装置は１例であり、他の構成のＰＥ−ＣＶＤ装置を用いてもよい。

成膜時には、チャンバ内圧力を１００Ｐａ、基板温度を３５０℃とし、ＲＦ電源５８から８００ｍＷ／ｃｍ^２の２７ＭＨｚ電力を供給し、ＨＦ電源５９から強度を調整した４００ｋＨｚ電力を供給した。ＳｉＣ成膜時には、ソースガスとしてＮＨ_３は供給せずＤＶＳｃＰのみを供給し、窒素添加ＳｉＣ成膜時にはソースガスとしてＤＶＳｃＰとＮＨ_３を供給した。

ＤＶＳｃＰをソースガスとし、酸素を含まないＳｉＣ膜のサンプルを成膜した。比較例として、ソースガスとしてジメチルージメトキシシラン（ＣＨ_３）_２Ｓｉ（ＯＣＨ_３）_２を用い、酸素を含むＳｉＣ：Ｏ膜のサンプルも成膜した。

図２は、酸素を含まないＳｉＣ膜と酸素を含むＳｉＣ：Ｏ膜のフーリエ解析分光による赤外線吸収スペクトルを示す。横軸が波数を単位ｃｍ^−１で示し、縦軸が吸収を任意単位で示す。酸素を含むＳｉＣ：Ｏは１１００ｃｍ^−１付近に強いＳｉ−Ｏ結合の吸収を示すが、酸素を含まないＳｉＣは当該Ｓｉ−Ｏ吸収は示さない。酸素を含まないＳｉＣは１０００ｃｍ^−１付近にＳｉ−Ｃ_２Ｈ_４−Ｓｉ結合の吸収を示すが、酸素を含むＳｉＣ：Ｏは当該Ｓｉ−Ｃ_２Ｈ_４−Ｓｉ結合の吸収は示さない。また、酸素を含まないＳｉＣは２９００ｃｍ−１付近に明確なＣ−Ｈ結合の吸収を示すが、酸素を含むＳｉＣ：Ｏはほとんど当該吸収を示さない。また、酸素を含まないＳｉＣは１６００ｃｍ^−１付近に炭素の２重結合Ｃ＝Ｃの吸収を示すが、酸素を含むＳｉＣ：Ｏは当該吸収を示さない。１１００ｃｍ^−１付近のＳｉ−Ｏ結合の吸収があれば、酸素を含むＳｉＣ：Ｏであり、１０００ｃｍ^−１付近のＳｉ−Ｃ_２Ｈ_４−Ｓｉ結合の吸収、２９００ｃｍ^−１付近のＣ−Ｈ結合の吸収、１５７０ｃｍ^−１付近の炭素の２重結合Ｃ＝Ｃの吸収があれば、今回の酸素を含まないＳｉＣであると言えよう。明らかに異なる物質が形成されたことが判る。

このようにして形成されたＳｉＣ膜がどのような物性を示すかを調べた。ＮＨ_３は供給せずＤＶＳｃＰのみを供給して成膜したＳｉＣ膜と、ＤＶＳｃＰとＮＨ_３を供給して成膜した窒素添加ＳｉＣ（ＳｉＣ：Ｎ）膜のサンプルを作成し、特性を調べた。

図３Ａは、弾性率の定義を示すグラフである。横軸がひずみ量を示し、縦軸が応力を示す。ひずみ量に対する応力をプロットした時の傾きが弾性率である。弾性率が高いことは物理的強度が高いことを示す。

図３Ｂは、ナノインデンター法（神戸製鋼技報、Ｖｏｌ５２、Ｎｏ２、（２００２）ｐｐ７４−７７）による弾性率の測定結果を示すグラフである。バーコビッチ圧子を試料に当て、押し込み量ｈと加重Ｐの関係より弾性率を求める。ナノインデンター法により弾性率を測定するためのサンプルとして、シリコンウエハに厚さ２００ｎｍのＳｉＣ膜を、バイアス電力を変化させて成膜した。

図３Ｃは、酸素を含まない、ＳｉＣ膜とＳｉＣ：Ｎ膜との、成膜時のＨＦバイアス電力（単位ｍＷ／ｃｍ^２）に対する弾性率の変化を示すグラフである。横軸が成膜時のＨＦ（４００ｋＨｚ）バイアス電力を単位ｍＷ／ｃｍ^２で示し、縦軸が弾性率を単位ＧＰａで示す。ＨＦ電力１０ｍＷ／ｃｍ^２位まではＨＦ電力の影響はあまり大きくないが、ＨＦ電力１５ｍＷ／ｃｍ^２程度以上でＨＦ電力の影響が大きくなり、ＨＦ電力の増大と共に、弾性率は増大している。特にＨＦ電力を２０ｍＷ／ｃｍ^２以上印加した時の弾性率の向上が著しい。窒素を添加したＳｉＣ：Ｎ膜の弾性率は、一般的に窒素を添加しないＳｉＣ膜の弾性率より高く、ＨＦ電力１５ｍＷ／ｃｍ^２程度以上、特に２０ｍＷ／ｃｍ^２以上で、ＳｉＣ：Ｎ膜の弾性率はＳｉＣ膜の弾性率を大きく上回るようになる。ＨＦ電力２５ｍＷ／ｃｍ^２を印加した時、ＳｉＣ：Ｎ膜の弾性率はＳｉＣ膜の弾性率の２倍以上まで向上している。

図４Ａ，４Ｂは、銅配線上に形成したＳｉＣ：Ｎ膜の密着性試験とその結果を示す。密着性はスタッドプル試験で行なった。

図４Ａに示すように、厚さ３００ｎｍの銅配線上に厚さ２５ｎｍのＳｉＣ：Ｎ膜を成膜し、ＳｉＣ：Ｎ膜上にスタッドピンをエポキシ樹脂により固定した。ＣｕとＳｉＣ：Ｎの密着性が５０ＭＰａ以上の場合、エポキシ樹脂の面でスタッドピンが剥がれる。５０ＭＰａ未満の密着性では半導体チップのパッケージの際に、ボンディングによる引張応力により多層配線が破壊されてしまうことがある。そこで、エポキシ樹脂面で剥がれた時を良品とし、その確率で密着性の強さを示した。

図４Ｂが結果を示す。横軸がＳｉＣ：Ｎ膜成膜時のＨＦ電力を単位ｍＷ／ｃｍ^２で示し、縦軸が歩留まりを単位％で示す。ＨＦ電力１５ｍＷ／ｃｍ^２以上で歩留まり７０％以上であり、ＨＦ電力２０ｍＷ／ｃｍ^２以上で歩留まり１００％であった。ＳｉＣ：Ｎ膜により十分高い密着性が得られることが示されている。

２０ｍＷ／ｃｍ^２以上のＨＦバイアス電力を印加しつつ、酸素を含まず窒素を添加したＳｉＣ：Ｎ膜を成膜すると、特に高い弾性率、銅層に対する密着性を得られることが判った。

ＳｉＣ：Ｎ膜は、弾性率等の物理的強度、密着性においてＳｉＣ膜より優れているが、誘電率はＳｉＣ膜より高い。誘電率の低い絶縁膜を形成する観点からは、密着性、物理的強度が特に要求される界面部分のみをＳｉＣ：Ｎ膜で形成し、それ以外の部分はＳｉＣ膜で形成することもできる。ＳｉＣ：Ｎ膜とＳｉＣ膜の切り換えは、ＮＨ_３ガス等の窒化ガスの切り替えによって行える。例えば成膜初期のみＮＨ_３，Ｎ_２等の窒化ガスをＤＶＳｃＰと共に供給してＳｉＣ：Ｎ膜を成膜し、その後窒化ガスの供給を停止してＳｉＣ膜を成膜する。ＳｉＣ：Ｎ膜とＳｉＣ膜の総厚さの１０％以下をＳｉＣ：Ｎ膜とし、残りの膜厚をＳｉＣ膜とすることにより、誘電率の増大を抑制し、密着性、弾性率を向上したＳｉＣ：Ｎ／ＳｉＣ膜を成膜できる。

多層配線においては誘電率の低いＳｉＯＣ系の膜が一般的に用いられており、デュアルダマシン法によりＣｕ配線が形成される。デュアルダマシンのエッチング加工において、Ｃｕ配線のトレンチあるいはビアの深さが深すぎて不要な部分での導通が発生、あるいは浅すぎて必要な導通が形成できないという不良が発生することは懸念される。このようなエッチング加工での形状を制御するため、ＳｉＣ：Ｏよりエッチング速度の遅いＳｉＣ膜が、エッチングストッパとしてトレンチあるいはビアの底部に成膜される。

図９Ａに、従来用いられてきた、低誘電率（ローｋ）膜であるＳｉＯＣ膜と、誘電率が異なる（ｋ＝４．５，および３．７の）ＳｉＣ：Ｏ膜との組成を例示する。ＳｉＣ：Ｏの誘電率が下がるにつれ、組成としてはＳｉＯＣに近づいている。
本例として、酸素を含まないＳｉＣ膜（ｋ＝３．４）を作成した。

図９Ｂは、エッチャントガスとしてＣＦ_４とＡｒとの混合ガスを用いた場合の、本例及び図９Ａに示した２種類のＳｉＣ：Ｏ膜の、低誘電率膜であるＳｉＯＣ膜（ｋ＝２．４）に対する、エッチング選択比を示すグラフである。従来のＳｉＣ：Ｏは、誘電率をｋ＝４．５からｋ＝３．７に下げるとエッチング選択比が約２．７から約１．８に低下した。本例のＳｉＣは、誘電率がｋ＝３．４とさらに低下しているにも拘らず、選択比は約２．８と大きい。従来のｋ＝４．５のＳｉＣ：Ｏと同等以上の選択比が得られることを示している。

以下、上述のＳｉＣ：Ｎ／ＳｉＣ膜を用いた半導体装置の製造方法を説明する。

図５Ａ−５Ｄは、実施例による半導体装置の製造方法の主要工程を示す断面図である。

図１Ｂに示すように、表面に酸化シリコン膜１０を成膜したシリコン基板をプラズマＣＶＤ装置に搬入する。

図５Ａに示すように、半導体基板上方の酸化シリコン膜１０の上に、酸素を含まないＳｉＣ：Ｎ／ＳｉＣによる銅拡散防止膜１１を成膜する。まず、Ｈｅを導入し、Ｈｅプラズマを励起し、酸化シリコン膜１０の表面をクリーニングする。続いてＮＨ_３を導入し、ＮＨ_３プラズマを励起して、酸化シリコン膜１０表面を窒化する。その後、Ｈｅと混合したＤＶＳｃＰを導入し、窒素を添加したＳｉＣ：Ｎ膜を厚さ５ｎｍ成膜し、ＮＨ_３を停止して、ＳｉＣ膜を厚さ２０ｎｍ成膜する。ＳｉＣ：Ｎ／ＳｉＣ膜１１は、上述のように酸素を含まず、物理的強度、密着性を向上した絶縁膜であり、銅拡散防止機能、ＳｉＯＣ膜と共に用いた時のエッチストッパ機能を有する。絶縁性銅拡散防止膜１１の上に、低誘電率（比誘電率２．７）の多孔質ＳｉＯＣ膜１２を厚さ１００ｎｍ、密度を上げて強度を増加したデンス（比誘電率３．０）ＳｉＯＣのキャップ膜１３を厚さ６０ｎｍ成膜する。キャップ膜１３は、下層の多孔質ＳｉＯＣ膜を保護する機能を果たす。多孔質ＳｉＯＣ膜１２、デンスＳｉＯＣ膜１３が、主層間絶縁膜を構成する。絶縁性銅拡散防止膜、主層間絶縁膜が層間絶縁膜を構成する。

図５Ｂに示すように、デンスＳｉＯＣ膜１３上に、配線領域に開口を有するフォトレジストパターンＲＰを形成し、露出した領域のデンスＳｉＯＣ膜１３、多孔質ＳｉＯＣ膜１２をエッチングし、一旦銅拡散防止膜１１でエッチングをストップさせる。エッチングガスを変更して銅拡散防止膜１１をエッチングする。下層配線が露出する。その後、フォトレジストパターンＲＰを除去する。

図５Ｃに示すように、まずＴａＮ層、次にＴａ層をスパッタリングし、ＴａＮ／Ｔａのバリアメタル層１６を形成する。さらに、銅シード層をスパッタリングし、その上に銅層をメッキして、銅層１７を形成する。化学機械研磨により、デンスＳｉＯＣ層１３上のメタル層を除去する。絶縁膜中に埋め込まれたシングルダマシン銅配線が得られる。

図５Ｄに示すように、銅配線１６，１７を覆って、層間絶縁膜上に、酸素を含まないＳｉＣ：Ｎ／ＳｉＣによる銅拡散防止膜１８を成膜する。この銅拡散防止膜１８は、上述のように物理的強度が高く、密着性に優れ、エッチング選択比の高い銅拡散防止膜である。

多孔質ＳｉＯＣ膜１２上に形成したデンスＳｉＯＣ膜は強度が高く、ダメージを低減することができるが、誘電率は多孔質ＳｉＯＣ膜より高い。誘電率のより低い層間絶縁膜を実現するために、多孔質ＳｉＯＣ膜のみで主層間絶縁膜を形成することもできる。

図６Ａ−６Ｃは、変形例による半導体装置の製造方法を示す断面図である。

図６Ａは、酸化シリコン膜１０上に、ＳｉＣ：Ｎ／ＳｉＣ膜による絶縁性銅拡散防止膜１１、多孔質ＳｉＯＣ膜１２、デンスＳｉＯＣ膜１４を成膜した状態を示す。図５Ａに対応する構造である。ただし、デンスＳｉＯＣ膜１４の厚さがダメージ低減のための必要最小限の厚さに設定されている。デンスＳｉＯＣ膜１４は後工程で除去する。

図６Ｂに示すように、配線用トレンチを形成し、バリアメタル膜１６、銅配線１７を埋め込む。図５Ｂ，５Ｃに対応する工程である。ここで、ＣＭＰによりデンスＳｉＯＣ膜１４も研磨して除去する。多孔質ＳｉＯＣ膜のみが主層間絶縁膜を構成する。

図６Ｃに示すように、銅配線１６，１７を覆って多孔質ＳｉＯＣ膜１２上に、酸素を含まないＳｉＣ：Ｎ／ＳｉＣによる銅拡散防止膜１８を成膜する。層間絶縁膜が、多孔質ＳｉＯＣ膜のみで構成されるため、誘電率が低下し、配線の寄生容量を低減することができる。以上シングルダマシン配線を形成する場合を説明したが、デュアルダマシン配線を形成することもできる。

図７Ａ−７Ｃは、他の実施例による、デュアルダマシン配線を有する半導体装置の製造方法を示す断面図である。

図７Ａに示すように、下地上に酸素を含まないＳｉＣ：Ｎ／ＳｉＣによる銅拡散防止膜１１を成膜する。ＳｉＣ：Ｎ／ＳｉＣ膜１１は、上述のように物理的強度、密着性を向上した絶縁膜であり、銅拡散防止機能、ＳｉＯＣ膜と共に用いた時のエッチストッパ機能を有する。銅拡散防止膜１１の上に、低誘電率（比誘電率２．７）の多孔質ＳｉＯＣ膜１２、密度を上げて強度を増加したデンス（比誘電率３．０）のＳｉＯＣ膜１３を成膜する。

デンスＳｉＯＣ膜１３上にフォトレジストパターンを形成し、ビア孔をエッチングし、他のフォトレジストパターンを形成し、配線用トレンチをエッチングする。

図７Ｂに示すように、配線用トレンチとその底面から下層配線に達するビア孔とを有する配線用リセスが形成される。配線用リセスにＴａＮ層、Ｔａ層をスパッタリングしてバリアメタル層１６を形成する。銅シード層をスパッタリングし、その上に銅層をメッキして、銅層１７を形成する。

図７Ｃに示すように、ＣＭＰにより、デンスＳｉＯＣ膜１３上のメタル層を除去し、銅配線を覆ってデンスＳｉＯＣ膜１３上に、酸素を含まないＳｉＣ：Ｎ／ＳｉＣによる銅拡散防止膜１８を成膜する。このようにして、デュアルダマシン配線が形成される。なお、図６Ａ−６Ｃで示したように、多孔質ＳｉＯＣ膜１２のみで主層間絶縁膜を形成してもよい。

シングルダマシン配線とデュアルダマシン配線は、配線層に応じて組み合わせて用いることができる。

図８は、半導体装置の構成を概略的に示す断面図である。シリコン基板２０に素子分離用トレンチをエッチングし、高密度プラズマＣＶＤ（ＨＤ−ＰＣＶＤ）等により酸化シリコン等の絶縁膜を埋込み、シャロートレンチアイソレーション（ＳＴＩ）による素子分離領域２１を形成する。素子分離領域で画定された活性領域に不純物をイオン注入し、ウェル領域２２を形成する。Ｐウェル、Ｎウェルが形成される。図にはＰウェルを例として示す。活性領域表面を熱酸化し、必要に応じて窒素を導入し、ゲート絶縁膜２３を形成する。ゲート絶縁膜上に多結晶シリコン層２４を堆積し、ゲート電極をパターニングする。露出した活性領域にｎ型不純物を浅くイオン注入し、エクステンション領域Ｅｘｔを形成する。基板上に酸化シリコン等の絶縁膜を堆積し、異方性エッチングにより平坦部から除去し、ゲート電極側壁上にのみサイドウォールスペーサＳＷを残す。サイドウォールスペーサＳＷ外側の活性領域にｎ型不純物を高濃度にイオン注入し、コンタクト用低抵抗拡散領域Ｄｉｆを形成する。このようにしてＮＭＯＳトランジスタが形成される。なお、Ｎウェル領域には導電型を反転した不純物を添加してＰＭＯＳトランジスタを形成する。

ゲート電極を覆って下層層間絶縁膜２８を堆積する。下層層間絶縁膜はたとえばエッチストッパ用ＳｉＮ層とホスホシリケートガラス（ＰＳＧ）層の積層である。下層層間絶縁膜２８を貫通し、低抵抗拡散領域Ｄｉｆを露出するコンタクト孔をエッチングする。ＴｉＮ層によるバリアメタル層を堆積した後、Ｗ層を堆積し、不要メタル部をＣＭＰで除去してコンタクト孔を埋め込むＷプラグ２９を形成する。

その後、図５Ａ−５Ｄに示す工程によりシングルダマシン配線層Ｍ１を形成する。次に図７Ａ−７Ｃに示す工程によりデュアルダマシン配線層Ｍ２を形成する。必要に応じてデュアルダマシン配線形成工程を繰り返し、デュアルダマシン配線層Ｍ３，Ｍ４を形成する。最上層にＳｉＮ等の保護膜３０を形成する。このようにして多層配線を有する半導体装置を形成する。

以上実施例に沿って、本発明を説明したが、本発明はこれらに限られるものではない。ＳｉＣ：Ｎ／ＳｉＣ銅拡散防止膜以外の構成要件は、種々の公知の構成に置換してもよい。例えば、主層間絶縁膜を、多孔質ＳｉＯＣ膜に代え、多孔質シリカ、その他の低誘電率絶縁膜で形成してもよい。その他、種々の置換、変更、組み合わせ、改良等が可能なことは当業者に自明であろう。

以下、本発明の特徴を付記する。

（付記１）
−ＣＨ_２−結合が環状にＳｉの２つの結合手を接続し、残り２つのＳｉの結合手に官能基Ｒ１，Ｒ２がそれぞれ結合され、官能基Ｒ１、Ｒ２は酸素を含まず２重結合を含む、原料を用いて、半導体基板上方に、酸素を含まない第１のＳｉＣ膜を成膜し、前記第１のＳｉＣ膜上に第１絶縁膜を成膜して、前記第１のＳｉＣ膜及び前記第１絶縁膜を含む層間絶縁膜を形成し、
前記層間絶縁膜に銅配線を埋め込み、
前記銅配線を覆って、前記層間絶縁膜上に、前記第１のＳｉＣ膜と同じ原料を用いて第２のＳｉＣ膜を成膜する、
半導体装置の製造方法。

（付記２）
前記主層間絶縁膜が多孔質ＳｉＯＣ膜である付記１記載の半導体装置の製造方法。

（付記３）
前記原料がＤＶＳｃＰである付記１または２記載の半導体装置の製造方法。

（付記４）
前記ＳｉＣ膜の成膜が、初期にＮＨ_３またはＮ_２によりＮを添加したＳｉＣ：Ｎ膜を成膜する付記１〜３のいずれか１項記載の半導体装置の製造方法。

（付記５）
前記Ｎを添加したＳｉＣ：Ｎ膜の厚さが、ＳｉＣ：Ｎ膜とＳｉＣ膜の層厚さの１０％以下である付記４記載の半導体装置の製造方法。

（付記６）
前記ＳｉＣ膜の成膜を開始する前に、ＮＨ_３またはＮ_２によるプラズマを励起し、下地表面を前処理する付記４または５記載の半導体装置の製造方法。

（付記７）
前記ＮＨ_３またはＮ_２によるプラズマを励起する前に、不活性ガスを導入し、不活性ガスのプラズマを励起して下地表面を前処理する付記６記載の半導体装置の製造方法。

（付記８）
前記ＳｉＣ膜の成膜が、１０ＭＨｚ以上のＲＦ主励起源と１ＭＨｚ未満のＨＦバイアス源を用い、バイアス源の供給する電力が１５ｍＷ／ｃｍ^２以上である付記１〜７のいずれか１項記載の半導体装置の製造方法。

（付記９）
前記主層間絶縁膜を形成する工程が、多孔質ＳｉＯＣ膜を成膜し、その後デンスＳｉＯＣ膜を成膜する付記１〜８のいずれか１項記載の半導体装置の製造方法。

（付記１０）
前記銅配線を埋め込む工程が、前記デンスＳｉＯＣ膜上のメタル層をＣＭＰで除去し、さらにデンスＳｉＯＣ膜をＣＭＰで除去する付記９記載の半導体装置の製造方法。

（付記１１）
シリコン基板と、
シリコン基板上方に形成され、環状構造を有し、酸素を含まない第１のＳｉＣ膜と第１絶縁膜を含む層間絶縁膜と、
前記層間絶縁膜に埋め込まれた銅配線と、
前記銅配線を覆い、前記層間絶縁膜上に形成され、環状構造を有し、酸素を含まない第２のＳｉＣ膜と、
を有する半導体装置。

図１Ａは、ソースガスの化学式、図１Ｂは、プラズマＣＶＤ装置の構成を概略的に示す断面図である。 図２は、酸素を含まないＳｉＣ膜と酸素を含むＳｉＣ：Ｏ膜のフーリエ解析分光による赤外線吸収スペクトルである。 図３Ａは弾性率の定義を示すグラフ、図３Ｂは、ナノインデンター法による弾性率の測定結果を示すグラフ、図３Ｃは成膜時のＨＦ電力に対するＳｉＣ：Ｎ膜およびＳｉＣ膜の弾性率を示すグラフである。 図４Ａ，４Ｂは、銅配線上に形成したＳｉＣ：Ｎ膜の密着性試験とその結果を示す断面図とグラフである。 図５Ａ−５Ｄは、実施例による半導体装置の製造方法の主要工程を示す断面図である。 図６Ａ−６Ｃは、変形例による半導体装置の製造方法を示す断面図である。 図７Ａ−７Ｃは、他の実施例による、デュアルダマシン配線を有する半導体装置の製造方法を示す断面図である。 図８は、半導体装置の構成を概略的に示す断面図である。 図９Ａ，９Ｂは、ＳｉＯＣ膜とＳｉＣ：Ｏ膜の組成を示すグラフ、およびＳｉＣ膜とＳｉＣ：Ｏ膜とのＳｉＯＣ膜に対するエッチング選択比を示すグラフである。

符号の説明

１０ シリコン基板、
１１ 絶縁性銅拡散防止膜（ＳｉＣ：Ｎ／ＳｉＣ）、
１２ 多孔質ＳｉＯＣ膜、
１３ デンスＳｉＯＣ膜、
１６ バリアメタル層、
１７ 銅（配線）層、
１８ 絶縁性銅拡散防止膜（ＳｉＣ：Ｎ／ＳｉＣ）、
５１ 真空チャンバ、
５２ サセプタ、
５３ シリコン基板、
５４ シャワーヘッド、
５５ マスフローコントローラ、
５６ ＤＶＳｃＰ容器、
５７ 温度調整器、
５８ ＲＦ電源、
５９ ＨＦ電源、

Claims (6)

1. −ＣＨ_２−結合が環状にＳｉの２つの結合手を接続し、残り２つのＳｉの結合手に官能基Ｒ１，Ｒ２がそれぞれ結合され、官能基Ｒ１、Ｒ２は酸素を含まず２重結合を含む、原料を用いて、半導体基板上方に、酸素を含まない第１のＳｉＣ膜を成膜し、前記第１のＳｉＣ膜上に第１絶縁膜を成膜して、前記第１のＳｉＣ膜及び前記第１絶縁膜を含む層間絶縁膜を形成し、
   前記層間絶縁膜に銅配線を埋め込み、
   前記銅配線を覆って、前記層間絶縁膜上に、前記第１のＳｉＣ膜と同じ原料を用いて第２のＳｉＣ膜を成膜する、
   半導体装置の製造方法であって、
   前記第１及び第２のＳｉＣ膜の成膜が、初期にＮＨ _３ またはＮ _２ によりＮを添加する半導体装置の製造方法。
2. 前記第１絶縁膜が多孔質ＳｉＯＣ膜である、請求項１記載の半導体装置の製造方法。
3. 前記原料がＤＶＳｃＰである請求項１または２記載の半導体装置の製造方法。
4. 前記第１及び第２のＳｉＣ膜の成膜が、１０ＭＨｚ以上のＲＦ主励起源と１ＭＨｚ未満のＨＦバイアス源を用い、バイアス源の供給する電力が１５ｍＷ／ｃｍ^２以上である請求項１〜３のいずれか１項記載の半導体装置の製造方法。
5. シリコン基板と、
   シリコン基板上方に形成され、環状構造を有し、酸素を含まない第１のＳｉＣ膜と第１絶縁膜を含む層間絶縁膜と、
   前記層間絶縁膜に埋め込まれた銅配線と、
   前記銅配線を覆い、前記層間絶縁膜上に形成され、環状構造を有し、酸素を含まない第２のＳｉＣ膜と、
   を有し、
   前記第１及び第２のＳｉＣ膜の下地との界面部分はＮが添加されている半導体装置。
6. −ＣＨ _２ −結合が環状にＳｉの２つの結合手を接続し、残り２つのＳｉの結合手に官能基Ｒ１，Ｒ２がそれぞれ結合され、官能基Ｒ１、Ｒ２は酸素を含まず２重結合を含む、ＳｉＣ原料とＮＨ _３ またはＮ _２ を用いて、半導体基板上方に、初期に酸素を含まないＳｉＣ：Ｎ膜を成膜し、その後ＮＨ _３ またはＮ _２ の供給を止めて酸素を含まないＳｉＣ膜を成膜することにより、前記ＳｉＣ：Ｎ膜及び前記ＳｉＣ膜を含む第１の銅拡散防止膜を形成し、
   前記第１の銅拡散防止膜の上に第１絶縁膜を形成し、
   前記第１絶縁膜内に銅配線を形成し、
   前記第１絶縁膜上に、前記銅配線を覆うように、前記第１の銅拡散防止膜と同じ原料を用いて、前記ＳｉＣ：Ｎ膜及び前記ＳｉＣ膜を含む第２の銅拡散防止膜を形成する、
   ことを特徴とする半導体装置の製造方法。

Images