JP5313679B2 - 犠牲マスキング構造を用いた半導体装置の製造方法 - Google Patents
犠牲マスキング構造を用いた半導体装置の製造方法 Download PDFInfo
- Publication number
- JP5313679B2 JP5313679B2 JP2008537727A JP2008537727A JP5313679B2 JP 5313679 B2 JP5313679 B2 JP 5313679B2 JP 2008537727 A JP2008537727 A JP 2008537727A JP 2008537727 A JP2008537727 A JP 2008537727A JP 5313679 B2 JP5313679 B2 JP 5313679B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- forming
- dielectric
- dielectric material
- hard mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 51
- 238000004519 manufacturing process Methods 0.000 title claims description 23
- 230000000873 masking effect Effects 0.000 title claims description 15
- 239000003989 dielectric material Substances 0.000 claims description 44
- 239000000463 material Substances 0.000 claims description 33
- 238000000034 method Methods 0.000 claims description 29
- 229920002120 photoresistant polymer Polymers 0.000 claims description 24
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 17
- 239000000758 substrate Substances 0.000 claims description 16
- 239000004020 conductor Substances 0.000 claims description 15
- 238000005530 etching Methods 0.000 claims description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 6
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 5
- 239000011810 insulating material Substances 0.000 claims description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 3
- 235000012239 silicon dioxide Nutrition 0.000 claims description 3
- 239000000377 silicon dioxide Substances 0.000 claims description 3
- WNUPENMBHHEARK-UHFFFAOYSA-N silicon tungsten Chemical compound [Si].[W] WNUPENMBHHEARK-UHFFFAOYSA-N 0.000 claims description 3
- 238000000059 patterning Methods 0.000 claims description 2
- 229910021332 silicide Inorganic materials 0.000 description 8
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 8
- 230000004888 barrier function Effects 0.000 description 7
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 6
- 238000005498 polishing Methods 0.000 description 6
- 230000005669 field effect Effects 0.000 description 5
- 230000007246 mechanism Effects 0.000 description 5
- 239000000126 substance Substances 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 125000001475 halogen functional group Chemical group 0.000 description 4
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 4
- 239000003870 refractory metal Substances 0.000 description 4
- -1 Poly (arylene ether Chemical compound 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 125000006850 spacer group Chemical group 0.000 description 3
- 229910052715 tantalum Inorganic materials 0.000 description 3
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 3
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 229920003209 poly(hydridosilsesquioxane) Polymers 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- UGACIEPFGXRWCH-UHFFFAOYSA-N [Si].[Ti] Chemical compound [Si].[Ti] UGACIEPFGXRWCH-UHFFFAOYSA-N 0.000 description 1
- NCZAACDHEJVCBX-UHFFFAOYSA-N [Si]=O.[C] Chemical class [Si]=O.[C] NCZAACDHEJVCBX-UHFFFAOYSA-N 0.000 description 1
- 150000008378 aryl ethers Chemical class 0.000 description 1
- IVHJCRXBQPGLOV-UHFFFAOYSA-N azanylidynetungsten Chemical compound [W]#N IVHJCRXBQPGLOV-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000003575 carbonaceous material Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- RTZKZFJDLAIYFH-UHFFFAOYSA-N ether Substances CCOCC RTZKZFJDLAIYFH-UHFFFAOYSA-N 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 150000002736 metal compounds Chemical class 0.000 description 1
- 125000002496 methyl group Chemical group [H]C([H])([H])* 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229920000052 poly(p-xylylene) Polymers 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 229920001343 polytetrafluoroethylene Polymers 0.000 description 1
- 239000004810 polytetrafluoroethylene Substances 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000003631 wet chemical etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
発明の分野
この発明は概して半導体装置に関し、より特定的には、半導体装置において用いられるマスキング層に関する。
この発明は概して半導体装置に関し、より特定的には、半導体装置において用いられるマスキング層に関する。
発明の背景
半導体装置の製造業者は、製造コストを下げながら製品の性能を上げようと絶えず努力している。マイクロプロセッサおよびメモリ素子などの半導体装置が何百万個ものトランジスタまたはデバイスを含み得るので、性能を上げかつ製造コストを下げるために１つには半導体装置を構成するトランジスタの大きさを縮小することに焦点が当てられてきた。当業者が認識しているように、典型的な半導体の製造プロセスフローは、フォトリソグラフィ、エッチングおよび材料の堆積を含む一連のステップを伴う。しかしながら、半導体デバイスを小さくするにつれて、フォトレジストの解像度およびエッチング能力の限界ゆえに光リソグラフィを用いることはますます困難になる。これらの問題は、より新しいフォトレジストの選択性が不十分であることおよびプラズマエッチングプロセスに耐えることができないことによって、さらに複雑になる。
半導体装置の製造業者は、製造コストを下げながら製品の性能を上げようと絶えず努力している。マイクロプロセッサおよびメモリ素子などの半導体装置が何百万個ものトランジスタまたはデバイスを含み得るので、性能を上げかつ製造コストを下げるために１つには半導体装置を構成するトランジスタの大きさを縮小することに焦点が当てられてきた。当業者が認識しているように、典型的な半導体の製造プロセスフローは、フォトリソグラフィ、エッチングおよび材料の堆積を含む一連のステップを伴う。しかしながら、半導体デバイスを小さくするにつれて、フォトレジストの解像度およびエッチング能力の限界ゆえに光リソグラフィを用いることはますます困難になる。これらの問題は、より新しいフォトレジストの選択性が不十分であることおよびプラズマエッチングプロセスに耐えることができないことによって、さらに複雑になる。
したがって、半導体デバイス、およびフォトリソグラフィを用いて半導体デバイスの大きさを減少させるための方法を有することが有利であろう。この構造および方法が、コストおよび時間効率の良いものであり、かつ、半導体装置の製造プロセスと互換性があることがさらに有利であろう。
発明の概要
この発明は、半導体装置の製造方法を提供することによって上記の必要性を満たす。一実施例に従って、この発明は、基板を設けることと、基板上に誘電材料からなる第１の層を形成することとを備える方法を含む。少なくとも１つの誘電体凸部は、誘電材料からなる第１の層から形成される。硬質マスク材料は少なくとも１つの誘電体凸部に隣接して形成され、硬質マスク材料は誘電材料からなる第１の層とは異なっている。少なくとも１つの誘電体凸部の部分は除去される。
この発明は、半導体装置の製造方法を提供することによって上記の必要性を満たす。一実施例に従って、この発明は、基板を設けることと、基板上に誘電材料からなる第１の層を形成することとを備える方法を含む。少なくとも１つの誘電体凸部は、誘電材料からなる第１の層から形成される。硬質マスク材料は少なくとも１つの誘電体凸部に隣接して形成され、硬質マスク材料は誘電材料からなる第１の層とは異なっている。少なくとも１つの誘電体凸部の部分は除去される。
別の実施例に従って、この発明は、誘電材料からなる層から１つ以上の凸部を形成することを備える半導体装置の製造方法を含み、１つ以上の凸部の各凸部は側壁を有する。材料は１つ以上の凸部のうちの少なくとも１つに隣接して形成される。少なくとも１つ以上の凸部の部分は除去される。
別の実施例に従って、この発明は、誘電材料を提供することと、誘電材料から犠牲マスキング構造を形成することとを備える半導体装置の製造方法を含む。絶縁材料は犠牲マスキング構造に隣接して形成される。犠牲マスキング構造は導電性材料と置換えられる。
この発明は、添付の図面の図とともに以下の詳細な説明を読むことからよりよく理解され、図中、同様の参照符号は同様の要素を示す。
詳細な説明
概して、この発明は、エッチング止めおよび使い捨てのマスキング機構として用いるのに好適な１つ以上のポストを有する半導体装置、および半導体装置の製造方法を提供する。この発明の一局面に従って、１つ以上のポストが、誘電材料からなる層から形成される。誘電材料からなる層とは異なる材料が、１つ以上のポストに隣接して、および１つ以上のポスト上に形成される。材料は、エッチング止め機構として１つ以上のポストを用いて平坦化される。ポストは、誘電材料からなる層に開口またはトレンチを残して除去される。ポストは、除去することができるので、犠牲的な機構または使い捨てのマスキング機構もしくは構造とも称される。導電性材料がトレンチに形成される。導電性材料は、電気接点、電気的な相互接続部などとして機能し得る。
概して、この発明は、エッチング止めおよび使い捨てのマスキング機構として用いるのに好適な１つ以上のポストを有する半導体装置、および半導体装置の製造方法を提供する。この発明の一局面に従って、１つ以上のポストが、誘電材料からなる層から形成される。誘電材料からなる層とは異なる材料が、１つ以上のポストに隣接して、および１つ以上のポスト上に形成される。材料は、エッチング止め機構として１つ以上のポストを用いて平坦化される。ポストは、誘電材料からなる層に開口またはトレンチを残して除去される。ポストは、除去することができるので、犠牲的な機構または使い捨てのマスキング機構もしくは構造とも称される。導電性材料がトレンチに形成される。導電性材料は、電気接点、電気的な相互接続部などとして機能し得る。
図１は、この発明の実施例に従う製造中の半導体装置１０の拡大断面側面図である。図１に示すのは、半導体デバイス１４が作製された半導体基板１２の一部である。半導体デバイス１４は、シャロートレンチアイソレーション（Shallow Trench Isolation）（ＳＴＩ）構造１５によって半導体基板１２の他の領域から電気的に隔離される。半導体基板１２は主表面１６を有する。一例として、半導体デバイス１４は、ゲート構造１８、ソース領域２０、ソース延長領域２１、ドレイン領域２２、およびドレイン延長領域２３を含む絶縁ゲート電界効果トランジスタである。ゲート構造１８は、側壁２４および２６と上面２８とを有し、主表面１６上に堆積されたゲート誘電体３２上に堆積されたゲート電極３０を備える。スペーサ３６および３８は、それぞれ側壁２４および２６に隣接している。ソース領域２０は、横方向にスペーサ３６に隣接する主表面１６の一部から半導体基板１２の中に延在しており、ドレイン領域２２は、横方向にスペーサ３８に隣接する主表面１６の一部から半導体基板１２の中に延在している。ソース延長領域２１は、横方向に側壁２４に隣接する主表面１６の一部から半導体基板１２の中に延在しており、ドレイン延長領域２３は、横方向に側壁２６に隣接する主表面１６の一部から半導体基板１２の中に延在している。示さないが、半導体デバイス１４はソースおよびドレインハロー（halo）領域を有していてもよい。ソースおよびドレイン領域ならびにソースおよびドレインハロー領域は対称的である場合もあれば、非対称的である場合もある。すなわち、ソース延長領域は存在するがドレイン延長領域は存在しなくてもよく、もしくは逆の場合もあり得る。または、ソースハロー領域は存在するがドレインハロー領域は存在しなくてもよく、もしくは逆の場合もあり得る。シリサイド層３４はゲート電極３０の部分から形成され、シリサイド層３７はソース領域２０の部分から形成され、シリサイド層３９はドレイン領域２２の部分から形成される。シリサイド層３４、３７および３９はシリサイド化領域とも称される。半導体デバイス１４は絶縁ゲート電界効果トランジスタに限定されず、たとえば相補型絶縁ゲート電界効果トランジスタ、バイポーラ接合トランジスタ、接合電界効果トランジスタなどの任意の能動素子、およびたとえば抵抗器、キャパシタ、インダクタなどの任意の受動素子であってもよい。同様に、半導体基板１２の材料はこの発明の限定事項ではない。基板１２は、シリコン、セミコンダクタ−オン−インシュレータ（Semiconductor-On-Insulator）（ＳＯＩ）、セミコンダクタ−オン−サファイア（Semiconductor-On-Sapphire）（ＳＯＳ）、シリコンゲルマニウム、ゲルマニウム、シリコン基板上に形成されたシリコンからなるエピタキシャル層などであり得る。さらに、半導体基板１２は、ガリウム砒素、リン化インジウムなどの化合物半導体材料から構成されてもよい。絶縁ゲート電界効果トランジスタ１４などの半導体デバイスの製造手法は当業者に公知である。
表面４２を有しかつ厚さが約４，０００オングストローム（Å）から約１０，０００Åの範囲の誘電材料４０が、半導体基板１２、半導体デバイス１４およびＳＴＩ隔離構造１５上に形成される。誘電体層４０に好適な材料は、たとえば二酸化ケイ素、窒化ケイ素などの高誘電率（高κ）無機誘電材料、たとえば水素化酸化シリコン炭素材料などの有機高κ誘電材料、たとえばポリイミド、スピンオンポリマー、ポリ（アリレンエーテル）（poly(arylene) ether）（ＰＡＥ）、パリレン、キセロゲル、フッ素化芳香族エーテル（fluorinated aromatic ether）（ＦＬＡＲＥ）、フッ素化ポリイミド（fluorinated polyimi
de）（ＦＰＩ）、高濃度ＳｉＬＫ、多孔性ＳｉＬＫ（ｐ−ＳｉＬＫ）、ポリテトラフルオロエチレン、ベンゾシクロブテン（benzocyclobutene）（ＢＣＢ）などの有機低誘電率（低κ）誘電材料、およびたとえば水素シルセスキオキサン（hydrogen silsesquioxane）（ＨＳＱ）、メチルシルセスキオキサン（methyl silsesquioxane）（ＭＳＱ）、フッ素化ガラス、ＮＡＮＯＧＬＡＳＳなどの無機低κ誘電材料を含む。誘電体層４０のための誘電材料の種類はこの発明の限定事項ではなく、他の有機および無機誘電材料を用いてもよいことを理解すべきである。同様に、誘電体層４０の形成方法はこの発明の限定事項ではない。たとえば、スピンオンコーティング、化学気相成長(Chemical Vapor Deposition）（ＣＶＤ）、プラズマ化学気相成長（Plasma Enhanced Chemical Vapor Deposition）（ＰＥＣＶＤ）、または物理蒸着（Physical Vapor Deposition）（ＰＶＤ）を用いて絶縁層４０を形成してもよい。
de）（ＦＰＩ）、高濃度ＳｉＬＫ、多孔性ＳｉＬＫ（ｐ−ＳｉＬＫ）、ポリテトラフルオロエチレン、ベンゾシクロブテン（benzocyclobutene）（ＢＣＢ）などの有機低誘電率（低κ）誘電材料、およびたとえば水素シルセスキオキサン（hydrogen silsesquioxane）（ＨＳＱ）、メチルシルセスキオキサン（methyl silsesquioxane）（ＭＳＱ）、フッ素化ガラス、ＮＡＮＯＧＬＡＳＳなどの無機低κ誘電材料を含む。誘電体層４０のための誘電材料の種類はこの発明の限定事項ではなく、他の有機および無機誘電材料を用いてもよいことを理解すべきである。同様に、誘電体層４０の形成方法はこの発明の限定事項ではない。たとえば、スピンオンコーティング、化学気相成長(Chemical Vapor Deposition）（ＣＶＤ）、プラズマ化学気相成長（Plasma Enhanced Chemical Vapor Deposition）（ＰＥＣＶＤ）、または物理蒸着（Physical Vapor Deposition）（ＰＶＤ）を用いて絶縁層４０を形成してもよい。
誘電体層４０は平坦化され、フォトレジストの層４４が上に形成される。好ましくは、フォトレジスト層４４のフォトレジストはネガ型のフォトレジストである。ネガ型のフォトレジストを用いる利点は、コンタクトホールの代わりにコンタクトポストを撮像できることである。
ここで図２を参照して、フォトレジストの層４４は紫外線（Ultraviolet）（ＵＶ）光に露光され、現像される。ネガ型のフォトレジストの場合、ＵＶ光に露光されないフォトレジストの部分は現像液に溶解し、現像プロセス中に除去される。したがって、フォトレジスト層４４の露光および現像は、誘電体層４０の上にフォトレジスト層４４の部分４６および開口４７を残す。部分４６および開口４７は協働して、エッチングマスク４８を形成する。部分４６は、部分４６が形成される誘電体層４０の領域を保護する。
ここで図３を参照して、エッチングマスク４８の部分４６によって保護されない誘電体層４０の露光された部分は好ましくは、たとえば異方性の反応性イオンエッチングを用いて異方的にエッチングされる。代替的に、誘電体層４０の露光された部分は湿式化学エッチングを用いて等方的にエッチングされ得る。一実施例に従って、異方性の反応性イオンエッチングは、約５００Åから約２，０００Åの範囲で表面４２から誘電体層４０の中に延在するトレンチ４９を形成する、時間を定めたエッチングである。言い換えると、異方性エッチングは、誘電体層４０から複数のポストまたは柱状部５０を形成し、トレンチ４９はポスト５０の間にあるかまたはポスト５０に隣接している。一実施例に従って、複数のポスト５０のうちポスト５０Ａはゲート構造１８の上に形成され、複数のポスト５０のうちポスト５０Ｂはソース領域２０の上に形成され、複数のポスト５０のうちポスト５０Ｃはドレイン領域２２の上に形成される。エッチングは、シリサイド層３４、３７および３９の上に誘電体層４０の部分を残して終了し、シリサイド層３４、３７および３９は、ゲート構造１８、ソース領域２０およびドレイン領域２２を電気的に隔離する。明確にする目的で、文字Ａ、ＢおよびＣは、複数のポスト５０のうち特定のポストを識別するために参照符号５０に付加されていることを理解すべきである。
ここで図４を参照して、アモルファスシリコンからなる層５２が誘電体層４０上に形成される。すなわち、アモルファスシリコン層５２がポスト５０上に形成され、トレンチ４９を充填するかまたは部分的に充填する。アモルファスシリコン層５２は硬質マスクとして機能する。好ましくは、アモルファスシリコン層５２は、ポスト５０を形成する際に除去される誘電体層４０の厚さよりも厚い。さらに好ましくは、アモルファスシリコン層５２は、ポスト５０を形成する際に除去される誘電体層４０の部分の厚さの少なくとも２倍厚い。一例として、表面４２の上のアモルファスシリコン層５２の部分の厚さは、約１，０００Åから約４，０００Åの範囲に及ぶ。なお、層５２の材料の種類はアモルファスシリコンに限定されない。層５２のための材料のエッチング速度は、誘電体層４０の材料のエッチング速度とは異なるように選択される。たとえば、誘電体層４０が二酸化ケイ素で
ある場合には、層５２は窒化ケイ素であってもよい。層５２のための他の好適な材料は、タングステンシリコン、窒化チタンなどを含む。誘電体層４０が低κ誘電材料である場合、層５２は酸窒化ケイ素であってもよい。
ある場合には、層５２は窒化ケイ素であってもよい。層５２のための他の好適な材料は、タングステンシリコン、窒化チタンなどを含む。誘電体層４０が低κ誘電材料である場合、層５２は酸窒化ケイ素であってもよい。
ここで図５を参照して、アモルファスシリコン層５２は、たとえば誘電体層４０に対して高い選択性を有する化学的機械的研磨（Chemical Mechanical Polishing）（ＣＭＰ）手法を用いて平坦化される。したがって、平坦化は、誘電体層４０上で終了し、平坦化された表面５４を形成する。特に、平坦化は、誘電体層４０から形成されたポスト５０上で終了する。平坦化後、アモルファスシリコン層５２の部分５６がトレンチ４９にとどまる。当業者が認識しているように、化学的機械的研磨は化学的機械的平坦化とも称される。他の好適な平坦化手法は、電解研磨、電気化学研磨、化学研磨、および化学的に強化された平坦化を含む。
ここで図６を参照して、たとえば反応性イオンエッチングなどの乾式エッチングを用いてポスト５０Ａ、５０Ｂおよび５０Ｃが除去される。ポスト５０Ａ、５０Ｂおよび５０Ｃが除去されることによって、コンタクト開口５８Ａ、５８Ｂおよび５８Ｃが形成され、コンタクト開口５８Ａ、５８Ｂおよび５８Ｃは、ゲート電極１８、ソース領域２０およびドレイン領域２２のシリサイド層３４、３７および３９をそれぞれ露出させる。コンタクト開口５８Ａは側壁５９Ａと平坦面６１Ａとを有し、コンタクト開口５８Ｂは側壁５９Ｂと平坦面６１Ｂとを有し、コンタクト開口５８Ｃは側壁５９Ｃと平坦面６１Ｃとを有する。一実施例に従って、シリサイド層３４、３７および３９はそれぞれ平坦面６１Ａ、６１Ｂおよび６１Ｃとして機能する。
ここで図７を参照して、厚さが約２００Åから約３５０Åの範囲の窒化チタンからなる層６０がアモルファスシリコン層５６上および開口５８Ａ、５８Ｂおよび５８Ｃの側壁５９Ａ、５９Ｂおよび５９Ｃ上にそれぞれに形成される。窒化チタン層６０は、化学気相成長（ＣＶＤ）、プラズマ化学気相成長（ＰＥＣＶＤ）、スパッタリング、蒸着などを用いて形成されてもよい。好ましくは、窒化チタン層６０はアモルファスシリコン層５６上および側壁５９Ａ、５９Ｂおよび５９Ｃ上に等角に堆積されて、バリアを裏打ちした開口を形成する。窒化チタン層６０はバリア層として機能して、後に堆積される金属からの、誘電体層４０、アモルファスシリコン層５６および半導体デバイス１４の中への拡散を防ぐ。さらに、窒化チタン層６０は、シリサイド層３４、３７および３９に対して低い接触抵抗を与える。バリア層６０のための他の好適な材料は、チタン（Ｔｉ）、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）、窒化タンタルがタンタルと開口部５８Ａ、５８Ｂおよび５８Ｃの表面との間に挟まれる場合にはタンタル（Ｔａ）および窒化タンタル（ＴａＮ）の組合せ、タングステン（Ｗ）、窒化タングステン（ＷＮ）、チタンシリコン窒化物（ＴｉＳｉＮ）、および耐熱金属窒化物、耐熱金属カーバイドまたは耐熱金属ホウ化物などの耐熱金属化合物を含む。
たとえばタングステンなどの導電性材料からなる膜または層６２が、バリア層６０上に形成され、好ましくは開口５８Ａ、５８Ｂおよび５８Ｃを充填し、それによって、金属が充填された、バリアを裏打ちした開口を形成する。代替的に、層６２は銅であってもよい。
ここで図８を参照して、たとえば誘電体層４０に対して高い選択性を有するＣＭＰ手法を用いてタングステン層６２が平坦化されて、平坦な表面５７を形成する。したがって、平坦化によってアモルファスシリコン層５６は除去される。平坦化後、バリア層６０の部分６４および銅膜６２の部分６６が開口５８Ａにとどまってコンタクト６７を形成し、バリア層６０の部分６８および銅膜６２の部分７０が開口５８Ｂにとどまってコンタクト７１を形成し、バリア層６０の部分７２および銅膜６２の部分７４が開口５８Ｃにとどまっ
てコンタクト７５を形成する（開口５８Ａ、５８Ｂおよび５８Ｃは図６に図示）。他の好適な平坦化手法は、電解研磨、電気化学研磨、化学研磨、および化学的に強化された平坦化を含む。
てコンタクト７５を形成する（開口５８Ａ、５８Ｂおよび５８Ｃは図６に図示）。他の好適な平坦化手法は、電解研磨、電気化学研磨、化学研磨、および化学的に強化された平坦化を含む。
今まで、ポストまたは凸部を有する半導体装置ならびに半導体装置の製造方法を提供してきたことを理解すべきである。好ましくは、ポストは、誘電材料上にネガ型のフォトレジストをパターニングして、誘電材料の部分を除去することによって形成される。しかしながら、ポストまたはマスキング構造を形成するためにポジ型のフォトレジストなどのマスキング材料および誘電材料も用いることができる。ネガ型のフォトレジストを用いる利点は、ホールの代わりにコンタクトポストを撮像できることである。したがって、フォトレジストの大半は、ポストが形成されることになる誘電材料の部分の上にフォトレジストを残してＵＶ光に露光される。これによって、フォトレジストのパターンの鮮明度をより鮮明にすることができ、機構の大きさがより小さな半導体装置を形成できる。フォトレジストのパターンの鮮明度がより鮮明になるので、半導体装置の製造コストが下がる。さらに、この方法は、シングルおよびデュアルダマシン処理手法を含む多数の処理フローで実現できる。すなわち、この発明に従ってトレンチおよびビアも形成できる。
ある特定の好ましい実施例および方法を本明細書において開示してきたが、この発明の精神および範囲から逸脱することなくこのような実施例および方法の変形ならびに修正をなし得ることは上記の開示から当業者に明らかである。この発明は添付の特許請求の範囲ならびに適用法の規則および原則が要求する程度にしか限定されないことが意図される。
Claims (10)
- 半導体装置（１０）の製造方法であって、
基板（１２）を設けることと、
前記基板（１２）上に誘電材料からなる第１の層（４０）を形成することと、
前記誘電材料からなる第１の層（４０）上にネガ型のフォトレジストの層（４４）をパターニングしてエッチングマスク（４８）を形成することを通じて、前記誘電材料からなる第１の層（４０）から少なくとも１つの誘電体凸部（５０）を形成することと、
前記少なくとも１つの誘電体凸部（５０）に隣接して硬質マスク材料（５２）を形成することとを備え、前記硬質マスク材料（５２）は、前記誘電材料からなる第１の層（４０）とは異なっており、前記方法はさらに、
前記少なくとも１つの誘電体凸部（５０）の部分を除去して、前記第１の層（４０）に凹部となるコンタクト開口（５８Ａ，５８Ｂ，５８Ｃ）を形成することと、
前記コンタクト開口（５８Ａ，５８Ｂ，５８Ｃ）内を埋め込むとともに前記硬質マスク材料（５２）上を覆うように導電材料（６０，６２）を形成することと、
前記第１の層（４０）が露出するまで前記導電材料（６０，６２）および前記硬質マスク材料（５２）を研磨除去して、前記コンタクト開口（５８Ａ，５８Ｂ，５８Ｃ）内に前記導電材料（６０，６２）をとどめることとを備える、方法。 - 前記エッチングマスク（４８）は、前記少なくとも１つの誘電体凸部（５０）として機能する前記誘電材料からなる第１の層（４０）の少なくとも１つの部分を保護し、前記エッチングマスク（４８）は、前記誘電材料からなる第１の層（４０）の少なくとも１つの部分を保護されないままにし、
前記少なくとも１つの誘電体凸部（５０）を形成することは、
前記エッチングマスク（４８）によって保護されない前記誘電材料からなる第１の層（４０）の前記少なくとも１つの部分をエッチングして、前記少なくとも１つの誘電体凸部（５０）および少なくとも１つのエッチングされた部分を形成することを含む、請求項１に記載の方法。 - 前記硬質マスク材料（５２）を形成することは、
前記少なくとも１つの誘電体凸部（５０）および少なくとも１つのエッチングされた部分の上に前記硬質マスク材料（５２）を堆積させることを含み、前記誘電材料からなる第１の層（４０）は酸化物であり、前記硬質マスク材料（５２）は、アモルファスシリコン、窒化ケイ素、酸窒化ケイ素、およびタングステンシリコンからなる硬質マスク材料の群から選択される硬質マスク材料であり、前記形成することはさらに、
前記硬質マスク材料（５２）を平坦化することを含み、前記少なくとも１つの誘電体凸部（５０）は第１のエッチング選択性を有し、前記硬質マスク材料（５２）は第２のエッチング選択性を有する、請求項１に記載の方法。 - 半導体装置（１０）の製造方法であって、
誘電材料からなる層（４０）の第１の部分の上にネガ型のフォトレジストの層を含むエッチングマスク（４８）を形成することを通じて、前記誘電材料からなる層（４０）から１つ以上の凸部（５０）を形成することを備え、前記１つ以上の凸部（５０）の各凸部は側壁を有し、前記方法はさらに、
前記１つ以上の凸部（５０）のうちの少なくとも１つに隣接して材料（５２）を形成することと、
前記１つ以上の凸部（５０）のうちの少なくとも１つの部分を除去して、前記誘電材料からなる層（４０）に凹部となるコンタクト開口（５８Ａ，５８Ｂ，５８Ｃ）を形成することと、
前記コンタクト開口（５８Ａ，５８Ｂ，５８Ｃ）内を埋め込むとともに前記材料（５２）上を覆うように導電材料（６０，６２）を形成することと、
前記誘電材料からなる層（４０）が露出するまで前記導電材料（６０，６２）および前記材料（５２）を研磨除去して、前記コンタクト開口（５８Ａ，５８Ｂ，５８Ｃ）内に前記導電材料（６０，６２）をとどめることとを備える、方法。 - 前記誘電材料からなる層（４０）から前記１つ以上の凸部（５０）を形成することは、
前記誘電材料からなる層（４０）の第２の部分をエッチングすることを含み、前記誘電材料からなる層（４０）の前記第２の部分は、前記エッチングマスク（４８）によって保護されない、請求項４に記載の方法。 - 前記１つ以上の凸部（５０）のうちの前記少なくとも１つに隣接して前記材料（５２）を形成することは、アモルファスシリコン、窒化ケイ素、二酸化ケイ素、酸窒化ケイ素、およびタングステンシリコンからなる材料の群から選択される材料を堆積させることを含む、請求項５に記載の方法。
- 前記１つ以上の凸部（５０）のうちの前記少なくとも１つに隣接する前記材料（５２）を形成することは前記材料（５２）を平坦化することを含む、請求項６に記載の方法。
- 前記エッチングマスク（４８）を形成することは、フォトレジストから前記エッチングマスク（４８）を形成することを備える、請求項５に記載の方法。
- 半導体装置（１０）の製造方法であって、
誘電材料（４０）を提供することと、
前記誘電材料（４０）上にネガ型のフォトレジストの層（４４）を形成することを通じて、前記誘電材料（４０）から犠牲マスキング構造（５０）を形成することと、
前記犠牲マスキング構造（５０）に隣接して絶縁材料（５２）を形成することと、
前記犠牲マスキング構造（５０）を導電性材料（６０，６２）と置き換えることとを備え、
前記犠牲マスキング構造（５０）を導電性材料（６０，６２）と置き換えることは、
前記犠牲マスキング構造（５０）を除去して、前記誘電材料（４０）に凹部となるコンタクト開口（５８Ａ，５８Ｂ，５８Ｃ）を形成することと、
前記コンタクト開口（５８Ａ，５８Ｂ，５８Ｃ）内を埋め込むとともに前記絶縁材料（５２）上を覆うように導電材料（６０，６２）を形成することと、
前記誘電材料（４０）が露出するまで前記導電材料（６０，６２）および前記絶縁材料（５２）を研磨除去して、前記コンタクト開口（５８Ａ，５８Ｂ，５８Ｃ）内に前記導電材料（６０，６２）をとどめることとを含む、方法。 - 前記犠牲マスキング構造（５０）を形成することは、
前記ネガ型のフォトレジストの層（４４）に少なくとも１つの開口（４７）を形成することを含み、前記少なくとも１つの開口（４７）は、前記誘電材料（４０）の一部を露出させ、前記形成することはさらに、
前記誘電材料（４０）の露出された部分の一部をエッチングして、前記誘電材料（４０）にトレンチ（４９）を形成することと、
前記トレンチ（４９）にアモルファスシリコン層（５２）を形成することと、
前記アモルファスシリコン層（５２）を平坦化することとを含む、請求項９に記載の方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/264,194 US7244660B2 (en) | 2005-10-31 | 2005-10-31 | Method for manufacturing a semiconductor component |
| US11/264,194 | 2005-10-31 | ||
| PCT/US2006/039024 WO2007055843A2 (en) | 2005-10-31 | 2006-10-06 | Method for manufacturing a semiconductor component using a sacrificial masking structure |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2009514213A JP2009514213A (ja) | 2009-04-02 |
| JP5313679B2 true JP5313679B2 (ja) | 2013-10-09 |
Family
ID=37913135
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008537727A Expired - Fee Related JP5313679B2 (ja) | 2005-10-31 | 2006-10-06 | 犠牲マスキング構造を用いた半導体装置の製造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US7244660B2 (ja) |
| JP (1) | JP5313679B2 (ja) |
| KR (1) | KR100940605B1 (ja) |
| CN (1) | CN101300668B (ja) |
| TW (1) | TWI344176B (ja) |
| WO (1) | WO2007055843A2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8674422B2 (en) * | 2012-01-30 | 2014-03-18 | Synopsys, Inc. | Asymmetric dense floating gate nonvolatile memory with decoupled capacitor |
| US8853761B2 (en) * | 2012-01-30 | 2014-10-07 | Synopsys, Inc. | Asymmetric dense floating gate nonvolatile memory with decoupled capacitor |
| CN103855023A (zh) | 2012-12-04 | 2014-06-11 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的形成方法及半导体器件 |
| US9450381B1 (en) * | 2015-03-19 | 2016-09-20 | International Business Machines Corporation | Monolithic integrated photonics with lateral bipolar and BiCMOS |
| CN109545676B (zh) * | 2018-11-22 | 2021-06-15 | 上海华力集成电路制造有限公司 | 半导体器件栅极高度平坦化方法 |
| US11921325B2 (en) * | 2020-02-27 | 2024-03-05 | Taiwan Semiconductor Manufacturing Company Limited | Semiconductor device and method of making |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR970007174B1 (ko) * | 1994-07-07 | 1997-05-03 | 현대전자산업 주식회사 | 반도체 소자의 금속배선 형성방법 |
| US5569355A (en) * | 1995-01-11 | 1996-10-29 | Center For Advanced Fiberoptic Applications | Method for fabrication of microchannel electron multipliers |
| KR0179289B1 (ko) * | 1996-04-12 | 1999-04-15 | 문정환 | 금속배선 형성방법 |
| JPH11204506A (ja) * | 1998-01-19 | 1999-07-30 | Mitsubishi Electric Corp | 回路パターンが形成されたウェハおよびその製造方法 |
| US6004863A (en) * | 1998-05-06 | 1999-12-21 | Taiwan Semiconductor Manufacturing Company | Non-polishing sacrificial layer etchback planarizing method for forming a planarized aperture fill layer |
| US6268264B1 (en) * | 1998-12-04 | 2001-07-31 | Vanguard International Semiconductor Corp. | Method of forming shallow trench isolation |
| JP2000307001A (ja) * | 1999-04-22 | 2000-11-02 | Sony Corp | 半導体装置の製造方法 |
| US6171929B1 (en) * | 1999-06-22 | 2001-01-09 | Vanguard International Semiconductor Corporation | Shallow trench isolator via non-critical chemical mechanical polishing |
| JP4858895B2 (ja) * | 2000-07-21 | 2012-01-18 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
| US6734088B1 (en) | 2000-09-14 | 2004-05-11 | Advanced Micro Devices, Inc. | Control of two-step gate etch process |
| US6281063B1 (en) * | 2000-10-17 | 2001-08-28 | United Microelectronics Corp. | Method for manufacturing trench isolation |
| US6432811B1 (en) * | 2000-12-20 | 2002-08-13 | Intel Corporation | Method of forming structural reinforcement of highly porous low k dielectric films by Cu diffusion barrier structures |
| US6803178B1 (en) | 2001-06-25 | 2004-10-12 | Advanced Micro Devices, Inc. | Two mask photoresist exposure pattern for dense and isolated regions |
| US7122903B2 (en) * | 2003-10-21 | 2006-10-17 | Sharp Kabushiki Kaisha | Contact plug processing and a contact plug |
| US7241395B2 (en) * | 2004-09-21 | 2007-07-10 | Molecular Imprints, Inc. | Reverse tone patterning on surfaces having planarity perturbations |
| EP1794099A4 (en) * | 2004-09-21 | 2008-12-17 | Molecular Imprints Inc | METHOD FOR FORMING STRUCTURE IN SITU RETRIEVAL |
-
2005
- 2005-10-31 US US11/264,194 patent/US7244660B2/en active Active
-
2006
- 2006-10-06 KR KR1020087010600A patent/KR100940605B1/ko active IP Right Grant
- 2006-10-06 WO PCT/US2006/039024 patent/WO2007055843A2/en active Application Filing
- 2006-10-06 CN CN2006800408885A patent/CN101300668B/zh active Active
- 2006-10-06 JP JP2008537727A patent/JP5313679B2/ja not_active Expired - Fee Related
- 2006-10-20 TW TW095138701A patent/TWI344176B/zh active
Also Published As
| Publication number | Publication date |
|---|---|
| KR100940605B1 (ko) | 2010-02-05 |
| CN101300668B (zh) | 2011-06-15 |
| WO2007055843A3 (en) | 2007-07-05 |
| TWI344176B (en) | 2011-06-21 |
| CN101300668A (zh) | 2008-11-05 |
| US20070099430A1 (en) | 2007-05-03 |
| WO2007055843A2 (en) | 2007-05-18 |
| TW200729320A (en) | 2007-08-01 |
| US7244660B2 (en) | 2007-07-17 |
| JP2009514213A (ja) | 2009-04-02 |
| KR20080059623A (ko) | 2008-06-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8921226B2 (en) | Method of forming semiconductor structure having contact plug | |
| US9583594B2 (en) | Method of fabricating semiconductor device | |
| US8900988B2 (en) | Method for forming self-aligned airgap interconnect structures | |
| US10971408B2 (en) | Contact air gap formation and structures thereof | |
| US20060177979A1 (en) | Method of manufacturing a capacitor and a metal gate on a semiconductor device | |
| KR101486134B1 (ko) | 멀티 레벨 상호접속을 갖는 반도체 장치 및 멀티 레벨 상호접속을 갖는 반도체 장치를 형성하는 방법 | |
| KR100843138B1 (ko) | 이중 다마신 공정을 이용한 저유전율 물질층 내에 콘택구조 형성 방법 | |
| US20110076845A1 (en) | Method Of Forming An Interconnect Of A Semiconductor Device | |
| JP5313679B2 (ja) | 犠牲マスキング構造を用いた半導体装置の製造方法 | |
| JP2005333143A (ja) | 低誘電体スペーサを備えたトランジスタおよびその製造方法 | |
| TWI713147B (zh) | 半導體裝置的形成方法 | |
| US9564371B2 (en) | Method for forming semiconductor device | |
| US7659196B2 (en) | Soluble hard mask for interlayer dielectric patterning | |
| US9059394B2 (en) | Self-aligned lower bottom electrode | |
| US20070072334A1 (en) | Semiconductor fabrication process employing spacer defined vias | |
| US6528418B1 (en) | Manufacturing method for semiconductor device | |
| CN102800576B (zh) | 图形化膜层的方法、形成栅极、mos晶体管的方法 | |
| CN107424922B (zh) | 用以形成交叉耦接接触的装置及方法 | |
| US10770392B1 (en) | Line end structures for semiconductor devices | |
| US10685871B2 (en) | Method for forming semiconductor structure | |
| US7541271B2 (en) | MOS transistors having low-resistance salicide gates and a self-aligned contact between them and method of manufacture | |
| US6406993B1 (en) | Method of defining small openings in dielectric layers | |
| KR100772077B1 (ko) | 반도체 소자의 콘택홀 형성방법 | |
| TWI343091B (en) | Method for fabricating a contact hole | |
| KR20030044445A (ko) | 반도체 소자 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110607 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110609 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20110906 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20110913 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20111006 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20111014 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20111104 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20111111 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111205 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120321 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120720 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20120727 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20120817 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20120831 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20121113 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20121119 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20130218 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20130221 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130704 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5313679 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |