JP5308043B2 - 情報処理装置及びそのクロック制御方法並びにクロック制御プログラム - Google Patents

情報処理装置及びそのクロック制御方法並びにクロック制御プログラム Download PDF

Info

Publication number
JP5308043B2
JP5308043B2 JP2008074643A JP2008074643A JP5308043B2 JP 5308043 B2 JP5308043 B2 JP 5308043B2 JP 2008074643 A JP2008074643 A JP 2008074643A JP 2008074643 A JP2008074643 A JP 2008074643A JP 5308043 B2 JP5308043 B2 JP 5308043B2
Authority
JP
Japan
Prior art keywords
information processing
registered
stop
clock
executed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008074643A
Other languages
English (en)
Other versions
JP2009230439A (ja
Inventor
真一 下入佐
克己 植松
知英 岡
雅純 中尾
泰広 稲垣
泰司 西川
直哉 佐藤
藤仁 沼野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba TEC Corp
Original Assignee
Toshiba Corp
Toshiba TEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba TEC Corp filed Critical Toshiba Corp
Priority to JP2008074643A priority Critical patent/JP5308043B2/ja
Publication of JP2009230439A publication Critical patent/JP2009230439A/ja
Application granted granted Critical
Publication of JP5308043B2 publication Critical patent/JP5308043B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、オーバークロックを行うことが可能な情報処理装置及びこの装置のクロック制御方法並びにその制御プログラムに関する。
一般に、情報処理装置は、メーカの保証する値以上のクロック周波数でCPU(中央演算処理ユニット)を動作させることができる。クロック周波数を高めることを、オーバークロックと称する。オーバークロックを行うことで、処理の高速化を実現できる。ただし、オーバークロックを行うと、CPUの消費電力が増加する。消費電力が増加すると、CPUの発熱量が増加する。
小型・軽量化が求められる装置では、部品点数を少しでも削減したい。例えば、装置の発熱を抑えることができれば、冷却用機器を不要にできる。オーバークロックを効率的に行うことで、処理の高速化をはかりつつ発熱量の増加を抑えられれば効果的である。
従来、処理のリアルタイム性と消費電力の低減を両立させる技術が既に知られている。この従来技術は、情報処理装置にクロック判定部と排他処理区間検出部を設ける。排他処理区間検出部は、情報処理装置が排他的な処理を行う区間である排他的処理区間の開始と終了とを検出する。排他処理区間の開始が検出されると、クロック判定部は、クロック周波数を上げるように制御する。排他的処理区間の終了が検出されると、クロック判定部は、クロック周波数を下げるように制御する。
情報処理装置において、排他的な処理が実行されている間は、他の処理を実行することができない。つまり、処理効率が悪い。従来技術では、排他的な処理が実行されている間はオーバークロックが行われるので、排他的な処理を高速に済ませることができる。つまり、処理効率を高めることができる。また、オーバークロックが行われるのは、排他的な処理が実行されている間に限られるので、常にオーバークロックを行う場合と比較して消費電力を低減できる(例えば、特許文献1参照)
特開2004−310756号公報
前述した従来技術は、排他的な処理の頻度が高い情報処理装置には有効である。しかし、それ以外の情報処理装置ではメリットが期待できない。
例えば、情報処理装置の一態様として、POS(販売時点情報管理)端末がある。POS端末では、商品販売業務に関する種々の情報処理と並行して、サーバへの問合せ処理が発生したり、プリンタへの印字処理が発生したりする。この問合せ処理や印字処理は、CPUに高い負荷がかかるため、処理速度の低下が懸念される。そこで、CPUに高い負荷がかかる場合にオーバークロックを行うことで、処理速度を速めることが考えられる。しかしその一方で、例えば同じ印字処理であっても、閉店後に実施される精算時の印字処理には、必ずしも処理の高速化は求められていない。このような処理に対してオーバークロックを行ってしまっては消費電力が無駄であり、効率が悪い。
本発明は、このような事情に基づいてなされたもので、その目的とするところは、ユーザの意図する処理が実行されるときだけオーバークロックを行うことで、情報処理装置の効率化を実現しようとするものである。
本発明は、クロック周波数に基づいて演算処理部でプログラムを実行し各種の情報処理を行う情報処理装置に対し、クロック周波数のアップ及びダウンを実行するクロック変更手段を設ける。また、オーバークロック対象の情報処理が1以上登録される登録手段を設ける。そして、この登録手段に登録された情報処理毎に実行中か否かを識別手段で識別する。
情報処理の起動時には、判定手段が、当該情報処理が登録手段に登録されているか否かを判定する。そして、登録されていると判定されると、切替手段が、その情報処理に対応する識別手段の識別を切り替える。また、登録されていると判定される毎に、識別確認手段が、登録手段に登録されている全ての情報処理に対する識別手段の識別を確認する。その結果、実行中を示す識別が1つでも有るときには、クロック制御手段が、クロック変更手段にクロック周波数のアップを指令する。
一方、情報処理の終了時にも、判定手段が、当該情報処理が登録手段に登録されているか否かを判定する。そして、登録されていると判定されると、切替手段が、その情報処理に対応する識別手段の識別を切り替える。また、登録されていると判定される毎に、識別確認手段が、登録手段に登録されている全ての情報処理に対する識別手段の識別を確認する。その結果、実行中を示す識別が1つも無いときは、クロック制御手段が、クロック変更手段にクロック周波数のダウンを指令する。
かかる手段を講じた本発明によれば、ユーザの意図する処理が実行されるときだけオーバークロックが行われて、処理の高速化を図ることができ、それ以外の処理しか実行されていないときにはオーバークロックによる消費電力の増加を抑制でき、ひいては、情報処理装置の効率化を実現することができる。
以下、本発明を実施するための最良の形態について、図面を用いて説明する。はじめに、第1の実施の形態について、図1〜図6を用いて説明する。
図1は、第1の実施の形態における情報処理装置の要部構成を示すブロック図である。情報処理装置は、本体10とクロック発生装置20とから構成される。
本体10は、CPU11、ROM12、RAM13、外部記憶部14、入力デバイスインターフェイス15、出力デバイスインターフェイス16及び通信インターフェイス17を備えている。CPU11と、ROM12、RAM13、外部記憶部14、入力デバイスインターフェイス15、出力デバイスインターフェイス16及び通信インターフェイス17とは、アドレスバス,データバス等のバスライン18で接続されている。
入力デバイスインターフェイス15には、キーボード,マウス、スキャナ、タッチパネル等の入力デバイスが適宜接続される。出力デバイスインターフェイス16には、ディスプレイ,プリンタ等の出力デバイスが適宜接続される。これらのインターフェイス15,16に接続される入出力デバイスの数や種類は、特に限定されるものではない。情報処理装置の用途に適した入出力デバイスが接続されればよい。
通信インターフェイス17には、LAN(ローカルエリアネットワーク)等のネットワークが接続される。情報処理装置は、上記ネットワークを介して、サーバ等の外部装置とデータ通信を行うことができる。
CPU11は、演算処理部として機能する。すなわちCPU11は、プログラムを実行し、そのプログラムに従って各種の情報処理を行う。プログラムは、ROM12及び外部記憶部14に記憶されている。通常、ROM12には、起動用のプログラムが記憶されている。OS(オペレーティング・システム)や各種のアプリケーションプログラムは、外部記憶部14に記憶されている。
外部記憶部14は、例えばハードディスクによって構成されている。外部記憶部14に記憶されたプログラムは、CPU11により選択的にRAM13にロードされ、実行される。CPU11は、クロック発生装置20から供給されるクロック信号の周波数、いわゆるクロック周波数に基づいてプログラムを実行して、各種の情報処理を行う。クロック周波数が高ければ高いほど、CPU11の処理速度が上がる。
クロック発生装置20は、クロック生成部21、メモリ部22、登録判定部23、クロック制御部24及びクロック変更部25で構成されている。クロック生成部21は、所定の周波数のクロック信号を生成し、CPU11を含む本体10に供給する。メモリ部22は、登録テーブル31と、周波数テーブル32とを記憶している。これらのテーブル31,32のデータ構造の一例を図2に示す。
図示するように、登録テーブル31は、テーブル番号エリアと、処理IDエリアと、処理名称エリアと、処理フラグエリアとから構成されている。処理IDエリア及び処理名称エリアには、情報処理を個々に特定するための処理IDと処理名称とが記憶される。処理フラグエリアには、1または0の値をとる処理フラグFが記憶される。
本実施の形態では、当該情報処理装置に組み込まれているアプリケーションプログラムに基づいて実行される全ての情報処理のうち、オーバークロック対象とされた1以上の情報処理の処理IDと処理名称とが登録テーブル31に登録される。ここに、登録テーブル31は、オーバークロック対象の情報処理が1以上登録される登録手段を構成する。
処理フラグFは、対応する処理IDと処理名称で特定される情報処理が実行中のとき“1”となり、処理が終了すると“0”となる。ここに、処理フラグFは、登録手段に登録された情報処理毎に実行中か否かを識別する識別手段を構成する。
周波数テーブル32は、クロックデフォルト値dのエリアと、オーバークロック値vのエリアとから構成されている。クロックデフォルト値dのエリアには、オーバークロックを行わないときのクロック周波数が設定される。オーバークロック値vのエリアには、オーバークロックを行うときのクロック周波数が設定される。本実施の形態では、クロックデフォルト値dとして166MHzが設定され、オーバークロック値vとして200MHzが設定されているものとする。
登録テーブル31の処理ID及び処理名称と、周波数テーブル32のクロックデフォルト値d及びオーバークロック値vとは、本体10を介して所望の情報に書き換えることができる。また、両テーブル31,32のデータは、当該情報処理装置の電源がオフされる際には本体10の外部記憶部14に保存されて、バックアップされる。
登録判定部23、クロック制御部24及びクロック変更部25は、プログラムモジュールで構成されている。このプログラムモジュールをクロック制御プログラムPと称する。
登録判定部23は、図3の流れ図に示す手順で動作するように、プログラムPによって制御されている。すなわち登録判定部23は、ST(ステップ)1として、CPU11から処理起動信号が入力されるのを待機している。
CPU11は、実行中のアプリケーションプログラムに従い情報処理を開始する毎に、その情報処理の処理IDを含む処理起動信号を生成し、登録判定部23に出力する。
登録判定部23は、上記処理起動信号が入力されると(ST1のYES)、ST2としてこの処理起動信号から処理IDを取得する。そして、この処理IDを検索キーとして登録テーブル31を検索する(判定手段)。
その結果、検索キーと一致する処理IDが検出された場合には(ST3のYES)、登録判定部23は、ST4としてこの処理IDを含む起動指令をクロック制御部24へ通知する。検索キーと一致する処理IDが検出されなかった場合には(ST3のNO)、ST4の処理は実行されない。
また、登録判定部23は、ST5として、CPU11から処理終了信号が入力されるのを待機している。
CPU11は、実行中のアプリケーションプログラムに従い開始した情報処理を終了する毎に、その情報処理の処理IDを含む処理終了信号を生成し、登録判定部23に出力する。
登録判定部23は、上記処理終了信号が入力されると(ST5のYES)、ST6としてこの処理終了信号から処理IDを取得する。そして、この処理IDを検索キーとして登録テーブル31を検索する(判定手段)。
その結果、検索キーと一致する処理IDが検出された場合には(ST7のYES)、登録判定部23は、ST8としてこの処理IDを含む終了指令をクロック制御部24へ通知する。検索キーと一致する処理IDが検出されなかった場合には(ST7のNO)、ST8の処理は実行されない。
クロック制御部24は、図4の流れ図に示す手順で動作するように、プログラムPによって制御されている。すなわちクロック制御部24は、ST11として、登録判定部23から前記起動指令が入力されるのを待機している。
起動指令が入力されると(ST11のYES)、クロック制御部24は、ST12としてこの起動指令に含まれる処理IDを取得する。そして、この処理IDを検索キーとして登録テーブル31を検索して、当該検索キーと一致する処理IDに対応した処理フラグFを“0”から“1”に切り替える(切替手段)。
次に、クロック制御部24は、ST13として登録テーブル31に記憶されている全ての処理フラグFの値を合計する。そして、ST14としてこのフラグ合計値Aが“1”であるか否かを判断する(識別確認手段)。
フラグ合計値Aが“1”であった場合には(ST14のYES)、直近のST12の処理で切り替えられた処理フラグFだけが“1”であり、他の処理フラグFは全て“0”である。すなわち、登録テーブル31に登録されているオーバークロック対象の処理が1つも実行されていない状態から、“1”に切り替えられた処理フラグFに対応する処理だけが実行されることとなる。この場合、クロック制御部24は、ST15としてオーバークロック指令をクロック変更部25へ通知する(クロック制御手段)。
フラグ合計値Aが“1”でない、つまり“2”以上であった場合には(ST14のNO)、既にオーバークロック対象の処理が1つ以上実行されている状態で、“1”に切り替えられた処理フラグFに対応する処理も実行されることとなる。この場合は、既にオーバークロックが行われている。したがって、クロック制御部24は、ST15の処理を実行しない。
また、クロック制御部24は、ST16として、登録判定部23から前記終了指令が入力されるのを待機している。終了指令が入力されると(ST16のYES)、クロック制御部24は、ST17としてこの終了指令に含まれる処理IDを取得する。そして、この処理IDを検索キーとして登録テーブル31を検索して、当該検索キーと一致する処理IDに対応した処理フラグFを“1”から“0”に切り替える(切替手段)。
次に、クロック制御部24は、ST18として登録テーブル31に記憶されている全ての処理フラグFの値を合計する。そして、ST19としてこのフラグ合計値Aが“0”であるか否かを判断する(識別確認手段)。
フラグ合計値Aが“0”であった場合には(ST19のYES)、直近のST17の処理で“0”に切り替えられた処理フラグFを含む全ての処理フラグFが“0”である。すなわち、登録テーブル31に登録されているオーバークロック対象の処理は、全て実行されていない。この場合、クロック制御部24は、ST20としてデフォルト指令をクロック変更部25へ通知する(クロック制御手段)。
フラグ合計値Aが“0”でない、つまり“1”以上であった場合には(ST19のNO)、オーバークロック対象の処理のうち少なくとも1つが実行されている。この場合、クロック制御部24は、ST20の処理を実行しない。すなわち、オーバークロックの状態を維持する。
クロック変更部25は、図5の流れ図に示す手順で動作するように、プログラムPによって制御されている。すなわちクロック変更部25は、ST21として、クロック制御部24から前記オーバークロック指令が入力されるのを待機している。オーバークロック指令が入力されると(ST21のYES)、クロック変更部25は、ST22として周波数テーブル32からオーバークロック値vを読み込む。そして、ST25の処理に進む。
また、クロック変更部25は、ST23として、クロック制御部24から前記デフォルト指令が入力されるのを待機している。デフォルト指令が入力されると(ST23のYES)、クロック変更部25は、ST24として周波数テーブル32からデフォルト値dを読み込む。そして、ST25の処理に進む。
ST25では、クロック変更部25は、クロック生成部21にて生成されるクロック信号の周波数fを、ST22またはST24の処理で周波数テーブル32から読み込んだ値に変更する。すなわち、ST22の処理でオーバークロック値vを読み込んだ場合には、クロック信号の周波数fを当該オーバークロック値vに変更する。つまり、クロック信号の周波数fを、デフォルト値dからオーバークロック値vにアップさせる(クロック変更手段)。
一方、ST24の処理でデフォルト値dを読み込んだ場合には、クロック信号の周波数fを当該デフォルト値dに変更する。つまり、クロック信号の周波数fを、オーバークロック値vからデフォルト値dにダウンさせる(クロック変更手段)。
今、登録テーブル31に対して、図6の符号31aで示す情報が記憶されていたとする。すなわち、オーバークロック対象の処理として、処理ID[s1010101]の「xxxxxx処理」と、処理ID[p1234567]の「yyyyyy処理」と、処理ID[i9999999]の「zzzzzz処理」との3つの処理が登録されている。そして、これら3つの処理はいずれも実行されておらず、各処理フラグFは“0”となっている。
この状態で、CPU11で実行されているアプリケーションプログラムに基づいて、「xxxxxx処理」が発生したとする。そうすると、登録判定部23の作用により、この「xxxxxx処理」の処理ID[s1010101]を含む起動指令が、クロック制御部24に通知される。
そうすると、クロック制御部24の作用により、登録テーブル31の処理ID[s1010101]に対応した処理フラグFが“0”から“1”に切り替わる。すなわち、登録テーブル31のデータは、図6中符号31bで示す内容となる。このとき、各処理フラグFの合計は“1”なので、オーバークロック指令がクロック変更部25に通知される。
このオーバークロック指令を受けて、クロック変更部25では、周波数テーブル32からオーバークロック値vが読み込まれる。そして、クロック生成部21で生成されるクロック信号の周波数fがオーバークロック値v、つまりは166MHzから200MHzにアップされる。したがって、CPU11を含む本体10では、「xxxxxx処理」を含む実行中の全ての処理が、200MHzのクロック周波数に基づいて実行される。
さて、上記「xxxxxx処理」の実行中に、さらに「yyyyyy処理」が発生したとする。そうすると、登録判定部23の作用により、この「yyyyyy処理」の処理ID[p1234567]を含む起動指令が、クロック制御部24に通知される。
そうすると、このクロック制御部24の作用により、登録テーブル31の処理ID[p1234567]に対応した処理フラグFが“0”から“1”に切り替わる。すなわち、登録テーブル31のデータは、図6中符号31cで示す内容となる。このとき、各処理フラグFの合計は“2”なので、クロック変更部25に対して特に通知は行われない。したがって、クロック生成部21で生成されるクロック信号の周波数fは、オーバークロック値vに対応している。すなわち、CPU11を含む本体10では、「xxxxxx処理」と「yyyyyy処理」とを含む実行中の全ての処理が、200MHzのクロック周波数に基づいて実行される。
次いで、「xxxxxx処理」が終了したとする。そうすると、登録判定部23の作用により、この「xxxxxx処理」の処理ID[s1010101]を含む終了指令が、クロック制御部24に通知される。
そうすると、このクロック制御部24の作用により、登録テーブル31の処理ID[s1010101]に対応した処理フラグFが“1”から“0”に切り替わる。すなわち、登録テーブル31のデータは、図6中符号31dで示す内容となる。このとき、各処理フラグFの合計は“1”なので、クロック変更部25に対して特に通知は行われない。したがって、クロック生成部21で生成されるクロック信号の周波数fは、オーバークロック値vに対応している。すなわち、CPU11を含む本体10では、「yyyyyy処理」を含む実行中の全ての処理が、200MHzのクロック周波数に基づいて実行される。
次いで、「yyyyyy処理」が終了したとする。そうすると、登録判定部23の作用により、この「yyyyyy処理」の処理ID[p1234567]を含む終了指令が、クロック制御部24に通知される。
そうすると、このクロック制御部24の作用により、登録テーブル31の処理ID[p1234567]に対応した処理フラグFが“1”から“0”に切り替わる。すなわち、登録テーブル31のデータは、図6中符号31aで示す内容となる。このとき、各処理フラグFの合計は“0”なので、デフォルト指令がクロック変更部25に通知される。
このデフォルト指令を受けて、クロック変更部25では、周波数テーブル32からデフォルト値dが読み込まれる。そして、クロック生成部21で生成されるクロック信号の周波数fがデフォルト値d、つまりは200MHzから166MHzにダウンされる。したがって、CPU11を含む本体10では、オーバークロック対象外の処理が、166MHzのクロック周波数に基づいて実行される。
このように第1の実施の形態では、情報処理の起動時に、その情報処理が予めオーバークロック対象として登録されているか否かを判定する。そして、登録されていると判定した場合には、クロック周波数をアップさせる。
また、情報処理の停止時も、その情報処理が予めオーバークロック対象として登録されているか否かを判定する。そして、登録されていると判定した場合には、オーバークロック対象として登録されている他の情報処理を実行中か否かを確認する。そして、他の情報処理を実行中でないと確認した場合に限り、クロック周波数をダウンさせる。
したがって、オーバークロックが行われるのは、予めオーバークロック対象として登録されている情報処理が実行されている期間に限られる。この期間は、オーバークロックにより処理の高速化を実現できる。一方、それ以外の期間はオーバークロックが行われないので、消費電力を節約でき、発熱量を抑えることができる。
次に、第2の実施の形態について、図7〜図10を用いて説明する。なお、第1の実施の形態と共通する部分には同一符号を付し、詳しい説明は省略する。
図7は、第2の実施の形態における情報処理装置の要部構成を示すブロック図である。図1と比較すれば明らかなように、本体10は、第1の実施の形態と共通である。クロック発生装置20は、利用率算出部26が追加されている点で第1の実施の形態と異なる。利用率算出部26は、CPU11の利用率をリアルタイムで算出する利用率算出手段として機能するもので、クロック制御プログラムPによって実現されている。
また、メモリ部22には、前記登録テーブル31及び周波数テーブル32に加えて、図8に示すように、利用率設定値sのエリア33とオーバークロック中フラグOVFのエリア34とが形成されている。
エリア33には、CPU11の利用率に応じてオーバークロックを行うか否かの基準となるしきい値が利用率設定値sとして記憶されている。本実施の形態では、利用率設定値sを70%とする。すなわち、CPU11の利用率が70%を越えた場合はオーバークロックを行い、70%以下のときにはオーバークロックを行わない。
エリア34のオーバークロック中フラグOVFは、例えばオーバークロックが行われていときは“1”となり、行われていないときは“0”となる。
クロック生成部21、登録判定部23及びクロック変更部25は、第1の実施の形態と同様に作用する。
クロック制御部24は、図9の流れ図に示す手順で動作するように、プログラムPによって制御されている。すなわちクロック制御部24は、ST31として、登録判定部23から前記起動指令が入力されるのを待機している。
起動指令が入力されると(ST31のYES)、クロック制御部24は、ST32としてこの起動指令に含まれる処理IDを取得する。そして、この処理IDを検索キーとして登録テーブル31を検索して、当該検索キーと一致する処理IDに対応した処理フラグFを“0”から“1”に切り替える(切替手段)。
次に、クロック制御部24は、ST33としてオーバークロック中フラグOVFをチェックする。オーバークロック中フラグOVFが“0”の場合には(ST33のYES)、オーバークロックが行われていない。この場合、クロック制御部24は、ST34として利用率算出部26からCPU11の現在の利用率Bを取得する。そして、ST35としてこの利用率Bと利用率設定値sとを比較する(利用率確認手段)。
ここで、利用率Bが利用率設定値sを越えている場合には(ST35のYES)、クロック制御部24は、ST36としてオーバークロック指令をクロック変更部25へ通知する(クロック制御手段)。また、ST37としてオーバークロック中フラグOVFを“1”にセットする。
これに対し、利用率Bが利用率設定値s以下の場合には(ST35のNO)、クロック制御部24は、ステップST36及びST37の処理を実行しない。ここに、利用率設定値sは、第1のしきい値として機能する。
ST33にてオーバークロック中フラグOVFが既に“1”にセットされていた場合には(ST14のNO)、既にオーバークロックが行われている。したがって、クロック制御部24は、ST34〜ST37の処理を実行しない。
また、クロック制御部24は、ST38として、登録判定部23から前記終了指令が入力されるのを待機している。終了指令が入力されると(ST38のYES)、クロック制御部24は、ST39としてこの終了指令に含まれる処理IDを取得する。そして、この処理IDを検索キーとして登録テーブル31を検索して、当該検索キーと一致する処理IDに対応した処理フラグFを“1”から“0”に切り替える(切替手段)。
次に、クロック制御部24は、ST40としてオーバークロック中フラグOVFをチェックする。オーバークロック中フラグOVFが“0”の場合には(ST40のNO)、以後の処理を実行しない、すなわち、デフォルトの状態を維持する。
これに対し、オーバークロック中フラグOVFが“1”であった場合には(ST40のYES)、オーバークロックが行われている。この場合、クロック制御部24は、ST41として登録テーブル31に記憶されている全ての処理フラグFの値を合計する。そして、ST42としてこのフラグ合計値Aが“0”であるか否かを判断する(識別確認手段)。
フラグ合計値Aが“0”であった場合には(ST2のYES)、直近のST39の処理で“0”に切り替えられた処理フラグFを含む全ての処理フラグFが“0”である。すなわち、登録テーブル31に登録されているオーバークロック対象の処理は、全て実行されていない。この場合、クロック制御部24は、ST43として利用率算出部26からCPU11の現在の利用率Bを取得する。そして、ST44としてこの利用率Bと利用率設定値sとを比較する(利用率確認手段)。
ここで、利用率Bが利用率設定値s以下である場合には(ST44のNO)、クロック制御部24は、ST45としてデフォルト指令をクロック変更部25へ通知する(クロック制御手段)。また、ST46としてオーバークロック中フラグOVFを“0”にリセットする。
これに対し、利用率Bが利用率設定値sを超えている場合には(ST44のYES)、クロック制御部24は、ST45及びST46の処理を実行しない。すなわち、オーバークロックの状態を維持する。ここに、利用率設定値sは、第2のしきい値として機能する。
利用率Bが利用率設定値sを超えている場合には(ST44のYES)、クロック制御部24は、ST47として利用率監視処理を起動する。この利用率監視処理は、図10の流れ図によって具体的に示される。すなわち、クロック制御部24は、一定時間が経過する毎に(ST51のYES)、CPU11の利用率Bを取得し(ST52)、利用率Bが設定値s以下に低下するのを待機する(ST53)。そして、利用率Bが設定値s以下に低下したならば(ST53のNO)、クロック制御部24は、ST54としてデフォルト指令をクロック変更部25へ通知する。また、ST55としてオーバークロック中フラグOVFを“0”にリセットする。以上で、利用率監視処理を終了する。
このように第2の実施の形態では、情報処理の起動時に、その情報処理が予めオーバークロック対象として登録されているか否かを判定する。そして、登録されていると判定した場合には、CPU11の利用率が設定値sを超えているか否かを確認する。そして、超えていると確認した場合には、クロック周波数をアップさせる。
また、情報処理の停止時も、その情報処理が予めオーバークロック対象として登録されているか否かを判定する。そして、登録されていると判定した場合には、オーバークロック対象として登録されている他の情報処理を実行中か否かを確認する。そして、他の情報処理を実行中でないと確認した場合には、CPU11の利用率が設定値s以下であるか否かを確認する。そして、設定値s以下であると確認した場合に限り、クロック周波数をダウンさせる。また、設定値sを越えていた場合には、設定値s以下に低下するまで待機し、設定値s以下になったならば、クロック周波数をダウンさせる。
したがって、オーバークロックが行われるのは、予めオーバークロック対象として登録されている情報処理が実行されている期間であり、なおかつ、CPU11の利用率が設定値sを超えている場合、若しくは、予めオーバークロック対象として登録されている情報処理が全て終了したが、依然としてCPU11の利用率が設定値sを超えている場合に限られる。この期間は、オーバークロックにより処理の高速化を実現できる。一方、それ以外の期間はオーバークロックが行われないので、消費電力を節約でき、発熱量を抑えることができる。
なお、この発明は前記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。
例えば第2の実施の形態において、クロック制御部24は、図9のST41の処理で登録テーブル31に記憶されている全ての処理フラグFの値を合計し、ST42の処理でこのフラグ合計値Aが“0”であるか否かを判断しているが、このST41及びST42の処理を省略しても良い。すなわち、情報処理終了時、当該情報処理が登録テーブル31に登録されているか否かを判定し、登録されていると判定されると、CPU11の利用率を確認し、利用率が設定値sであることが確認されるとクロック周波数のダウンを指令するようにしてもよい。
また、第2の実施の形態では、利用率Bと比較されるしきい値として、利用率設定値sを1種類としたが、オーバークロック対象の処理起動時に利用率Bと比較される第1のしきい値s1と、オーバークロック対象の処理終了時に利用率Bと比較される第2のしきい値s2とを、s1>s2またはs1<s2というように段階的に設定してもよい。
この他、前記実施形態に開示されている複数の構成要素の適宜な組合せにより種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態に亘る構成要素を組合わせてもよい。
本発明の第1の実施の形態における情報処理装置の要部構成を示すブロック図。 同第1の実施の形態において、メモリ部に形成されている主要なメモリエリアを示す図。 同第1の実施の形態において、登録判定部で実行される処理手順の要部を示す流れ図。 同第1の実施の形態において、クロック制御部で実行される処理手順の要部を示す流れ図。 同第1の実施の形態において、クロック変更部で実行される処理手順の要部を示す流れ図。 同第1の実施の形態において、登録テーブルで記憶されるデータの変遷の一例を示す図。 本発明の第2の実施の形態における情報処理装置の要部構成を示すブロック図。 同第2の実施の形態において、メモリ部に形成されている主要なメモリエリアを示す図。 同第2の実施の形態において、クロック制御部で実行される処理手順の要部を示す流れ図。 図9の利用率監視処理の手順を具体的に示す流れ図。
符号の説明
10…本体、11…CPU、20…クロック発生装置、21…クロック生成部、22…メモリ部、23…登録判定部、24…クロック制御部、24…クロック変更部25,26…利用率算出部。

Claims (9)

  1. クロック周波数に基づいて演算処理部でプログラムを実行し各種の情報処理を行う情報処理装置において、
    前記クロック周波数のアップ及びダウンを実行するクロック変更手段と、
    オーバークロック対象の情報処理が1以上登録される登録手段と、
    この登録手段に登録された情報処理毎に実行中か否かを識別する識別手段と、
    情報処理の起動及び終了時、当該情報処理が前記登録手段に登録されているか否かを判定する判定手段と、
    この判定手段により登録されていると判定された情報処理に対応する前記識別手段の識別を切り替える切替手段と、
    前記判定手段により登録されていると判定される毎に、前記登録手段に登録されている全ての情報処理に対する前記識別手段の識別を確認する識別確認手段と、
    この識別確認手段により実行中を示す識別が1つでも有るときは前記クロック変更手段にクロック周波数のアップを指令し、1つも無いときはクロック周波数のダウンを指令するクロック制御手段と、
    を具備したことを特徴とする情報処理装置。
  2. クロック周波数に基づいて演算処理部でプログラムを実行し各種の情報処理を行う情報処理装置において、
    前記クロック周波数のアップ及びダウンを実行するクロック変更手段と、
    オーバークロック対象の情報処理が1以上登録される登録手段と、
    前記演算処理部の利用率を算出する利用率算出手段と、
    情報処理の起動及び終了時、当該情報処理が前記登録手段に登録されているか否かを判定する判定手段と、
    この判定手段により登録されていると判定されると、前記演算処理部の利用率を確認する利用率確認手段と、
    この利用率確認手段により前記演算処理部の利用率が第1のしきい値を超えていることが確認されると前記クロック変更手段にクロック周波数のアップを指令し、第2のしきい値以下であることが確認されるとクロック周波数のダウンを指令するクロック制御手段と、
    を具備したことを特徴とする情報処理装置。
  3. 前記登録手段に登録された情報処理毎に実行中か否かを識別する識別手段と、
    前記判定手段により登録されていると判定された情報処理に対応する前記識別手段の識別を切り替える切替手段と、
    前記判定手段により登録されていると判定される毎に、前記登録手段に登録されている全ての情報処理に対する前記識別手段の識別を確認する識別確認手段と、をさらに具備し、
    前記識別確認手段により実行中を示す識別が1つもないことを条件に前記演算処理部の利用率を確認し、第2のしきい値以下であることが確認されると前記クロック制御手段が前記クロック変更手段にクロック周波数のダウンを指令することを特徴とする請求項2記載の情報処理装置。
  4. クロック周波数に基づいて演算処理部でプログラムを実行し各種の情報処理を行う情報処理装置のクロック制御方法であって、
    前記情報処理装置に、オーバークロック対象の情報処理が1以上登録される登録手段を設け、
    情報処理の起動時、その情報処理が前記登録手段に登録されているか否かを判定する起動時判定ステップと、
    この起動時判定ステップが登録されていると判定した場合に、前記クロック周波数をアップさせる起動時制御ステップと、
    情報処理の停止時、その情報処理が前記登録手段に登録されているか否かを判定する停止時判定ステップと、
    この停止時判定ステップが登録されていると判定した場合に、前記登録手段に登録されている他の情報処理を実行中か否かを確認する停止時処理確認ステップと、
    この停止時処理確認ステップが他の情報処理を実行中でないと確認した場合に、前記クロック周波数をダウンさせる停止時制御ステップと、
    を具備したことを特徴とするクロック制御方法。
  5. クロック周波数に基づいて演算処理部でプログラムを実行し各種の情報処理を行う情報処理装置のクロック制御方法であって、
    情報処理の起動時、その情報処理が予めオーバークロック対象として登録されているか否かを判定する起動時判定ステップと、
    この起動時判定ステップが登録されていると判定した場合に、前記演算処理部の利用率が第1のしきい値を超えているか否かを確認する起動時利用率確認ステップと、
    この起動時利用率確認ステップが第1のしきい値を超えていると確認した場合に、前記クロック周波数をアップさせる起動時制御ステップと、
    情報処理の停止時、その情報処理が予めオーバークロック対象として登録されているか否かを判定する停止時判定ステップと、
    この停止時判定ステップが登録されていると判定した場合に、前記演算処理部の利用率が第2のしきい値以下であるか否かを確認する停止時利用率確認ステップと、
    この停止時利用率確認ステップが第2のしきい値以下であると確認した場合に、前記クロック周波数をダウンさせる停止時制御ステップと、
    を具備したことを特徴とするクロック制御方法。
  6. 前記停止時判定ステップと停止時利用率確認ステップとの間に、
    前記停止時判定ステップが登録されていると判定した場合に、前記オーバークロック対象として登録されている他の情報処理を実行中か否かを確認する停止時処理確認ステップを具備し、
    この停止時処理確認ステップが他の情報処理を実行中でないと確認した場合に前記停止時利用率確認ステップを実行し、他の情報処理を実行中であると確認した場合には前記停止時利用率確認ステップを実行しないことを特徴とする請求項5記載のクロック制御方法。
  7. クロック周波数に基づいて演算処理部でプログラムを実行し各種の情報処理を行うとともに、オーバークロック対象の情報処理が1以上登録される登録手段を設けた情報処理装置に、
    情報処理の起動時、その情報処理が前記登録手段に登録されているか否かを判定する起動時判定機能と、
    この起動時判定機能が登録されていると判定した場合に、前記クロック周波数をアップさせる起動時制御機能と、
    情報処理の停止時、その情報処理が前記登録手段に登録されているか否かを判定する停止時判定機能と、
    この停止時判定機能が登録されていると判定した場合に、前記登録手段に登録されている他の情報処理を実行中か否かを確認する停止時処理確認機能と、
    この停止時処理確認機能が他の情報処理を実行中でないと確認した場合に、前記クロック周波数をダウンさせる停止時制御機能と、
    を実現させるためのクロック制御プログラム。
  8. クロック周波数に基づいて演算処理部でプログラムを実行し各種の情報処理を行う情報処理装置に、
    情報処理の起動時、その情報処理が予めオーバークロック対象として登録されているか否かを判定する起動時判定機能と、
    この起動時判定機能が登録されていると判定した場合に、前記演算処理部の利用率が第1のしきい値を超えたか否かを確認する起動時利用率確認機能と、
    この起動時利用率確認機能が第1のしきい値を超えていると確認した場合に、前記クロック周波数をアップさせる起動時制御機能と、
    情報処理の停止時、その情報処理が予めオーバークロック対象として登録されているか否かを判定する停止時判定機能と、
    この停止時判定機能が登録されていると判定した場合に、前記演算処理部の利用率が第2のしきい値以下であるか否かを確認する停止時利用率確認機能と、
    この停止時利用率確認機能が第2のしきい値以下であると確認した場合に、前記クロック周波数をダウンさせる停止時制御機能と、
    を実現させるためのクロック制御プログラム。
  9. 前記情報処理装置に、
    前記停止時判定機能が登録されていると判定した場合に、前記オーバークロック対象として登録されている他の情報処理を実行中か否かを確認する停止時処理確認機能をさらに実現させ、
    停止時処理確認機能が他の情報処理を実行中でないと確認した場合には前記停止時利用率確認機能を実行させ、他の情報処理を実行中であると確認した場合には前記停止時利用率確認ステップを実行させないための請求項8記載のクロック制御プログラム。
JP2008074643A 2008-03-21 2008-03-21 情報処理装置及びそのクロック制御方法並びにクロック制御プログラム Active JP5308043B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008074643A JP5308043B2 (ja) 2008-03-21 2008-03-21 情報処理装置及びそのクロック制御方法並びにクロック制御プログラム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008074643A JP5308043B2 (ja) 2008-03-21 2008-03-21 情報処理装置及びそのクロック制御方法並びにクロック制御プログラム

Publications (2)

Publication Number Publication Date
JP2009230439A JP2009230439A (ja) 2009-10-08
JP5308043B2 true JP5308043B2 (ja) 2013-10-09

Family

ID=41245749

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008074643A Active JP5308043B2 (ja) 2008-03-21 2008-03-21 情報処理装置及びそのクロック制御方法並びにクロック制御プログラム

Country Status (1)

Country Link
JP (1) JP5308043B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020149317A (ja) * 2019-03-13 2020-09-17 株式会社デンソー 車両用装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3718251B2 (ja) * 1994-02-28 2005-11-24 株式会社ルネサステクノロジ データ処理装置
JP2002073201A (ja) * 1994-07-11 2002-03-12 Hitachi Ltd マイクロプロセッサ
JP2004094930A (ja) * 1994-11-22 2004-03-25 Renesas Technology Corp 半導体集積回路
JP3694084B2 (ja) * 1996-02-21 2005-09-14 三菱電機株式会社 携帯端末
JP3961619B2 (ja) * 1997-06-03 2007-08-22 株式会社東芝 コンピュータシステムおよびその処理速度制御方法
US7634678B2 (en) * 2006-02-07 2009-12-15 Omx Technology Ab Application software initiated speedup
JP4808108B2 (ja) * 2006-08-29 2011-11-02 パナソニック株式会社 プロセッサシステム
JP2009026199A (ja) * 2007-07-23 2009-02-05 Auto Network Gijutsu Kenkyusho:Kk クロック周波数制御方法及びコンピュータプログラム

Also Published As

Publication number Publication date
JP2009230439A (ja) 2009-10-08

Similar Documents

Publication Publication Date Title
JP4827715B2 (ja) 管理装置、管理方法、情報処理装置及びその制御方法、プログラム、記憶媒体
TWI285494B (en) Output system, printing system, device management apparatus and recording medium recording device management program, and output method
JP6004883B2 (ja) 画像形成装置及びその制御方法、並びにプログラム
WO2001086401A1 (fr) Systeme informatique et support d'enregistrement lisible par un ordinateur
JPWO2002095556A1 (ja) 待機モードを有する装置、プログラム、及び待機モードを有する装置の制御方法
US9137406B2 (en) Information processing apparatus, method, and computer-readable medium storing a program, for shifting different power states
JP2010271863A (ja) 情報処理装置
JP4974546B2 (ja) 画像処理装置及びその制御方法とプログラム
JP4887065B2 (ja) 商品販売データ処理装置及びリブート制御プログラム
JP5308043B2 (ja) 情報処理装置及びそのクロック制御方法並びにクロック制御プログラム
JP2009271864A (ja) 情報処理装置
JP6085969B2 (ja) 電子機器、及びデバイス接続可否判定方法
JP5013890B2 (ja) 画像形成装置と通信可能な情報処理装置
JP2002175258A (ja) プリンタシステム
JP2004139425A (ja) 端末装置
JP5978581B2 (ja) 印刷装置
JP2001014050A (ja) 情報処理装置及び記憶媒体
JP5266032B2 (ja) ワークフローサーバ、ワークフローサーバの制御方法、プログラム、及び、記録媒体
JP5369945B2 (ja) 構成情報設定方法及び情報処理装置
US20100325266A1 (en) Web service processing method for a web server providing device, and a web service providing device
JP2007060150A (ja) 電源供給制御装置及びその制御方法、コンピュータプログラム及び記憶媒体
CN112148100A (zh) 嵌入式设备控制方法、装置及系统
JP2015114882A (ja) 画像形成装置、その制御方法及びプログラム
JP6079883B2 (ja) 情報処理装置、情報処理方法及びプログラム
JPH08235444A (ja) 商品販売登録データ処理装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121023

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121219

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130604

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130628

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5308043

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150