JP5302050B2 - 障害解析のためのトレース装置およびトレース方法 - Google Patents
障害解析のためのトレース装置およびトレース方法 Download PDFInfo
- Publication number
- JP5302050B2 JP5302050B2 JP2009051074A JP2009051074A JP5302050B2 JP 5302050 B2 JP5302050 B2 JP 5302050B2 JP 2009051074 A JP2009051074 A JP 2009051074A JP 2009051074 A JP2009051074 A JP 2009051074A JP 5302050 B2 JP5302050 B2 JP 5302050B2
- Authority
- JP
- Japan
- Prior art keywords
- trace
- trace data
- lsi
- target
- layer circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31705—Debugging aspects, e.g. using test circuits for debugging, using dedicated debugging test circuits
Description
図7に、複数のLSIを搭載した情報処理装置の構成例を示す。情報処理装置は、複数のシステムボード(SB)及びI/O制御ユニット(IOU)などが、データクロスバ(DATA CROSSBAR)、アドレスクロスバ(ADDRESS CROSSBAR)で接続されて構成される。
また、システムサービスプロセッサ(MMB)は、情報処理装置内の制御、監視、パーティション管理、システム初期化などを行う。
LSI800は、システムコア回路801、書込制御回路803、読出制御回路804、トレースデータメモリ805を含む。そして、システムコア回路801は、該システムコア回路でのエラーを検出するコア回路エラー検出部802を備える。また、トレースデータメモリ805は、トレースデータを格納するメモリである。
システムサービスプロセッサ806は、システム全体の制御装置であり、図7のMMBに対応する。
図9に示すように、従来のLSIにおいてトレース対象は、システム(例えば情報処理装置)初期化動作時、および、システムの通常動作時において変化しない。つまり、システム初期化動作時、通常動作時ともにシステムログ採取の対象は常に同じである。よって、エラー発生時の動作回路がどの箇所であっても、トレースされる対象は固定である。
以下の実施例は本発明が実施可能である一例であり、また、当業者が本発明を実施するのに十分な程度に詳細に開示される。そして、他の実施の形態においても本発明は利用可能であり、かつ、本発明の趣旨から逸脱することのない範囲において、構造的、論理的等の変形が可能であることは理解されるべきことである。
実施例1の情報処理装置においてシステムボード101をクロスバ(Cross Bar)102によって接続する。伝送回路は、物理層回路103、リンク層回路104を含んで構成される。リンク層回路104内に、トレースデータを採取するトレース回路(図2に示す)を含む。尚、図1は概念的に図7に対応するものである。図1はクロスバ102を中心に描いたものである。システムボード内に含まれる複数のLSI内の伝送路の物理層回路、リンク層回路をクロスバ102上に描いているため一見すると対応が難しく思えるが、図1と図7が対応することは理解されるところである。
LSI200は、物理層回路203、リンク層回路205、トレース回路207、を含む。物理層回路203およびリンク層回路205は、それぞれの回路の障害を検出する回路である、物理層回路エラー検出部204およびリンク層回路エラー検出部206を備える。
図2のLSI200の動作を説明すると次のようになる。尚、LSI200を含む、例えば情報処理装置などに代表されるシステムの状態は、システム電源投入後、システム初期化動作を行い、システム初期化完了後、システム通常動作に遷移するものとする。
システム電源投入後、システム初期化動作中にトレースデータの採取設定(図3にそのタイミングを示す)が行われるが、その際にシステムサービスプロセッサ106からモード切替指示信号219がトレースモードレジスタ211に送られる。これにより、トレースモードレジスタ211にトレースモードを設定する値が格納される。トレースモードの種類については後述するが、ここではシステム初期化動作中は物理層回路203をトレースし、初期化動作完了後はリンク層回路205をトレースする、というモード0が設定されているとする。
まず、電源投入(Power On)後、各種設定が行われる。この際、トレースデータ採取設定が行われる。すなわち、システムサービスプロセッサ106からモード切替指示信号219として、例えばモード0を示す信号がトレースモードレジスタ211に送られる。
モード1:リンク層回路205のうち入力インタフェース部分をトレース対象とする
モード2:リンク層回路205のうち出力インタフェース部分をトレース対象とする
モード3:リンク層回路205のうち入力/出力パケットをトレース対象とする
モード4:物理層およびリンク層回路205の制御信号、SMBUS信号(システムサービスプロセッサからの制御信号)をトレース対象とする
モード5:物理層回路203をトレース対象とする
以上6つのモードがあるが、情報処理装置などのシステムに電源投入後、図3に示したトレースデータ採取設定のタイミングで、システムサービスプロセッサ106からのモード切替指示信号219によりいずれのモードでトレースが行われるかが設定される。
トレース対象決定部212には、トレースモード指示信号224、初期化完了通知信号221、物理層およびリンク層からのエラー通知信号222、223が入力される。トレースモード指示信号224は、システムサービスプロセッサ106からトレースモードレジスタ211に設定された値に基づいてトレース対象決定部212に入力される信号である。トレース対象決定部212は、これらの信号に基づいて、物理層回路203とリンク層回路205のいずれのトレースデータを採取するかを決定し、トレース対象の切替信号としてのトレース選択信号217を生成し、トレースデータ選択回路208のセレクタに向けて出力する。トレースデータ選択回路208では、トレース選択信号217により、物理層トレースデータバスおよびリンク層トレースデータバスを選択し、トレースデータバス215として、トレースデータメモリ209に出力する。
Validフラグは、トレースデータが有効か否かを示す。
物理層データフラグは、トレースデータ領域に格納されたデータが物理層のトレースデータであることを示す。
Validフラグ、物理層データフラグ、リンク層データフラグの各データは、トレースデータ選択回路208が物理層トレースデータバス213またはリンク層トレースデータバス214のいずれかから選択して、トレースデータバス215に出力する際にトレースデータに付加してトレースデータメモリ209へ送られるものである。
図5に示すように、物理層データフラグまたはリンク層データフラグによりどこのログを採取したか、ということが記録されているため、障害解析処理の際に、どの箇所で障害が発生しているかを特定するのに有効である。
まず、ステップS1で、情報処理装置などのシステムに電源が投入される。
次に、ステップS3で、初期化が完了したかどうか判断される。初期化が完了していない場合(NO)は、S2に戻り物理層回路203のトレースを続ける。初期化が完了すると(YES)、ステップS4に進む。
ステップS5で、伝送回路にエラー(障害)が発生していないかどうか判断される。エラーが発生していない場合(NO)には、S4に戻り、リンク層回路205のトレースを続ける。エラーが発生した場合(YES)には、ステップS6に進む。
実施例1によれば、システム初期化動作時には、物理層回路をトレース対象とし、システム通常動作時にはリンク層回路をトレース対象として、トレースデータの採取を動的に遷移させる。更に、エラーが発生した場合には、システムの状態とそのエラーが発生した箇所に応じてトレースの対象を適時切り替える。
(付記1)
LSIにおいて障害解析のためのトレースを行うトレース装置であって、
トレースデータを格納しておくトレースデータ格納部と、
前記LSIを含むシステムの動作状態及び、前記LSI内に存在する二つ以上のトレース対象内でエラーが発生した場合に該トレース対象から通知される障害発生通知に基づいて、いずれのトレース対象のトレースデータを前記トレースデータ格納部に格納するかを決定するトレース対象決定部と、
前記トレース対象決定部の決定に基づいて、前記トレースデータ格納部に格納するトレースデータを前記二つ以上のトレース対象からのトレースデータから選択し、前記トレースデータ格納部に格納するトレース対象選択部と、
を備えることを特徴とするトレース装置。
(付記2)
前記トレース対象は伝送回路における物理層回路およびリンク層回路を含み、
前記障害発生通知は、前記物理層回路およびリンク層回路がそれぞれ備えるエラー検出部から前記トレース対象決定部に直接通知されることを特徴とする付記1記載のトレース装置。
(付記3)
前記動作状態は、前記LSIを含むシステムの初期化動作を行う初期動作時、および前記LSIを含むシステムの初期化動作完了後の動作を行う通常動作時を含むことを特徴とする付記2記載のトレース装置。
(付記4)
前記トレース対象決定部は、前記初期動作時または前記物理層回路のエラー検出部により障害発生通知が通知された場合には、前記物理層回路をトレース対象に決定し、前記通常動作時または前記リンク層回路のエラー検出部により障害発生通知が通知された場合には、前記リンク層をトレース対象に決定し、該決定に基づいて前記トレース対象選択部にトレース対象を選択するための信号を生成し、送信することを特徴とする付記3記載のトレース装置。
(付記5)
前記トレース対象選択部は、前記トレース対象決定部から送信される信号に基づいて、前記二つ以上あるトレース対象から出力されるデータバスを選択する選択回路であることを特徴とする付記4記載のトレース装置。
(付記6)
前記トレースデータ格納部にトレースデータを格納する際に、いずれのトレース対象のトレースデータであるかを示すフラグを該トレースデータに付加して前記トレースデータ格納部に格納することを特徴とする付記1記載のトレース装置。
(付記7)
エラーが発生した場合に、前記トレースデータ格納部にトレースデータを格納するのを停止し、格納されていたトレースデータを読み出すことを特徴とする付記1記載のトレース装置。
(付記8)
障害解析のためのトレースを行うLSIであって、
トレースデータを格納しておくトレースデータ格納部と、
二つ以上のトレース対象と、
前記トレース対象に各々備えられ、該トレース対象内で障害が発生したことを検出する障害検出部と、
前記LSIを含むシステムの動作状態及び、前記障害検出部から直接通知される障害発生通知に基づいて、いずれのトレース対象のトレースデータを前記トレースデータ格納部に格納するかを決定するトレース対象決定部と、
前記トレース対象決定部の決定に基づいて、前記トレースデータ格納部に格納するトレースデータを前記二つ以上のトレース対象からのトレースデータから選択し、前記トレースデータ格納部に格納するトレース対象選択部と、
を備えることを特徴とするLSI。
(付記9)
前記トレース対象は、伝送回路における物理層回路およびリンク層回路を含み、
前記障害検出部は、物理層回路エラー検出部およびリンク層回路エラー検出部であることを特徴とする付記8記載のLSI。
(付記10)
前記動作状態は、前記LSIを含むシステムの初期化動作を行う初期動作時、および前記LSIを含むシステムの初期化動作完了後の動作を行う通常動作時を含むことを特徴とする付記9記載のLSI。
(付記11)
前記トレース対象決定部は、前記初期動作時または前記物理層回路エラー検出部により障害発生通知が通知された場合には、前記物理層回路をトレース対象に決定し、前記通常動作時または前記リンク層回路エラー検出部により障害発生通知が通知された場合には、前記リンク層をトレース対象に決定し、該決定に基づいて前記トレース対象選択部にトレース対象を選択するための信号を生成し、送信することを特徴とする付記10記載のLSI。
(付記12)
前記トレース対象選択部は、前記トレース対象決定部から送信される信号に基づいて、前記二つ以上あるトレース対象から出力されるデータバスを選択する選択回路であることを特徴とする付記11記載のLSI。
(付記13)
前記トレースデータ格納部にトレースデータを格納する際に、いずれのトレース対象のトレースデータであるかを示すフラグを該トレースデータに付加して前記トレースデータ格納部に格納することを特徴とする付記8記載のLSI。
(付記14)
エラーが発生した場合に、前記トレースデータ格納部にトレースデータを格納するのを停止し、格納されていたトレースデータを読み出すことを特徴とする付記8記載のLSI。
(付記15)
障害解析のためのトレースが行われるべきLSIを少なくとも一つ含む情報処理装置であって、
前記LSIは、
トレースデータを格納しておくトレースデータ格納部と、
二つ以上のトレース対象と、
前記トレース対象に各々備えられ、該トレース対象内で障害が発生したことを検出する障害検出部と、
前記情報処理装置の動作状態及び、前記障害検出部から直接通知される障害発生通知に基づいて、いずれのトレース対象のトレースデータを前記トレースデータ格納部に格納するかを決定するトレース対象決定部と、
前記トレース対象決定部の決定に基づいて、前記トレースデータ格納部に格納するトレースデータを前記二つ以上のトレース対象からのトレースデータから選択し、前記トレースデータ格納部に格納するトレース対象選択部と
を備える、
ことを特徴とする情報処理装置。
(付記16)
前記トレース対象は、伝送回路における物理層回路およびリンク層回路を含み、
前記障害検出部は、物理層回路エラー検出部およびリンク層回路エラー検出部であることを特徴とする付記15記載の情報処理装置。
(付記17)
前記動作状態は、前記LSIを含むシステムの初期化動作を行う初期動作時、および前記LSIを含むシステムの初期化動作完了後の動作を行う通常動作時を含むことを特徴とする付記16記載の情報処理装置。
(付記18)
前記トレース対象決定部は、前記初期動作時または前記物理層回路エラー検出部により障害発生通知が通知された場合には、前記物理層回路をトレース対象に決定し、前記通常動作時または前記リンク層回路エラー検出部により障害発生通知が通知された場合には、前記リンク層をトレース対象に決定し、該決定に基づいて前記トレース対象選択部にトレース対象を選択するための信号を生成し、送信することを特徴とする付記17記載の情報処理装置。
(付記19)
前記トレース対象選択部は、前記トレース対象決定部から送信される信号に基づいて、前記二つ以上あるトレース対象から出力されるデータバスを選択する選択回路であることを特徴とする付記18記載の情報処理装置。
(付記20)
前記トレースデータ格納部にトレースデータを格納する際に、いずれのトレース対象のトレースデータであるかを示すフラグを該トレースデータに付加して前記トレースデータ格納部に格納することを特徴とする付記15記載の情報処理装置。
(付記21)
エラーが発生した場合に、前記トレースデータ格納部にトレースデータを格納するのを停止し、格納されていたトレースデータを読み出すことを特徴とする付記15記載の情報処理装置。
(付記22)
LSIにおける障害解析のためのトレース方法であって、
二つ以上のトレース対象内において、各々、障害が発生した場合に障害発生を検出し、 前記LSIを含むシステムの動作状態および該障害発生検出に基づいて、いずれのトレース対象のトレースデータをトレースデータメモリに格納するかを決定する第一のステップと、
前記決定に基づいて、前記トレースデータメモリに格納するトレースデータを前記二つ以上のトレース対象からのトレースデータから選択し、前記トレースデータメモリに格納する第二のステップと、
を含むことを特徴とするトレース方法。
(付記23)
前記トレース対象は伝送回路における物理層回路およびリンク層回路を含むことを特徴とする付記22記載のトレース方法。
(付記24)
前記動作状態は、前記LSIを含むシステムの初期化動作を行う初期動作時、および前記LSIを含むシステムの初期化動作完了後の動作を行う通常動作時を含むことを特徴とする付記23記載のトレース方法。
(付記25)
前記第一のステップにおいて、前記初期動作時または前記物理階層回路に障害が検出された場合には前記物理層回路をトレース対象に決定し、前記通常動作時または前記リンク層回路に障害が検出された場合には前記リンク層回路をトレース対象に決定する、ことを特徴とする付記24記載のトレース方法。
102 クロスバ
103 物理層回路
104 リンク層回路
105 ルーティング回路
106 システムサービスプロセッサ
200 LSI
201 物理層
202 リンク層
203 物理層回路
204 物理層回路エラー検出部
205 リンク層回路
206 リンク層回路エラー検出部
207 トレース回路
208 トレースデータ選択回路
209 トレースデータメモリ
210 リード/ライト制御回路
211 トレースモードレジスタ
212 トレース対象決定部
213 物理層トレースデータバス
214 リンク層トレースデータバス
215 トレースデータバス
216 読出しトレースデータバス
217 トレース選択信号
218 読出/書込制御信号
219 モード切替指示信号
220 読出/書込指示信号
221 初期化完了通知信号
222 物理層エラー通知信号
223 リンク層エラー通知信号
224 トレースモード指示信号
800 LSI
801 システムコア回路
802 コア回路エラー検出部
803 書込制御回路
804 読出制御回路
805 トレースデータメモリ
806 システムサービスプロセッサ
807 システムコア回路トレースデータバス
808 読出トレースデータバス
809 書込指示信号
810 読出指示信号
811 書込制御信号
812 読出制御信号
813 エラー通知信号
Claims (8)
- LSIにおいて障害解析のためのトレースを行うトレース装置であって、
トレース対象を特定する設定情報を保持するレジスタと、
トレースデータを格納しておくトレースデータ格納部と、
前記設定情報に従って、前記LSIを含むシステムの動作状態及び、前記LSI内に存在する二つ以上のトレース対象内でエラーが発生した場合に該トレース対象から通知される障害発生通知に基づいて、いずれのトレース対象のトレースデータを前記トレースデータ格納部に格納するかを決定するトレース対象決定部と、
前記トレース対象決定部の決定に基づいて、前記トレースデータ格納部に格納するトレースデータを前記二つ以上のトレース対象からのトレースデータから選択し、前記トレースデータ格納部に格納するトレース対象選択部と、
を備え、
前記トレース対象は伝送回路における物理層回路およびリンク層回路を含み、
前記障害発生通知は、前記物理層回路およびリンク層回路がそれぞれ備えるエラー検出部から前記トレース対象決定部に直接通知され、
前記動作状態は、前記LSIを含むシステムの初期化動作を行う初期動作時、および前記LSIを含むシステムの初期化動作完了後の動作を行う通常動作時を含み、
前記LSIの初期動作時に、前記レジスタに対して、LSIの制御を行う制御装置から前記設定情報が設定される、
ことを特徴とするトレース装置。 - 前記トレース対象決定部は、前記初期動作時または前記物理層回路のエラー検出部により障害発生通知が通知された場合には、前記物理層回路をトレース対象に決定し、前記通常動作時または前記リンク層回路のエラー検出部により障害発生通知が通知された場合には、前記リンク層をトレース対象に決定し、該決定に基づいて前記トレース対象選択部にトレース対象を選択するための信号を生成し、送信することを特徴とする請求項1記載のトレース装置。
- 前記トレース対象選択部は、前記トレース対象決定部から送信される信号に基づいて、前記二つ以上あるトレース対象から出力されるデータバスを選択する選択回路であることを特徴とする請求項2記載のトレース装置。
- 前記トレースデータ格納部にトレースデータを格納する際に、いずれのトレース対象のトレースデータであるかを示すフラグを該トレースデータに付加して前記トレースデータ格納部に格納することを特徴とする請求項1記載のトレース装置。
- エラーが発生した場合に、前記トレースデータ格納部にトレースデータを格納するのを停止し、格納されていたトレースデータを読み出すことを特徴とする請求項1記載のトレース装置。
- 障害解析のためのトレースを行うLSIであって、
トレース対象を特定する設定情報を保持するレジスタと、
トレースデータを格納しておくトレースデータ格納部と、
二つ以上のトレース対象と、
前記トレース対象に各々備えられ、該トレース対象内で障害が発生したことを検出する障害検出部と、
前記設定情報に従って、前記LSIを含むシステムの動作状態及び、前記障害検出部から直接通知される障害発生通知に基づいて、いずれのトレース対象のトレースデータを前記トレースデータ格納部に格納するかを決定するトレース対象決定部と、
前記トレース対象決定部の決定に基づいて、前記トレースデータ格納部に格納するトレースデータを前記二つ以上のトレース対象からのトレースデータから選択し、前記トレースデータ格納部に格納するトレース対象選択部と、
を備え、
前記トレース対象は伝送回路における物理層回路およびリンク層回路を含み、
前記障害発生通知は、前記物理層回路およびリンク層回路がそれぞれ備えるエラー検出部から前記トレース対象決定部に直接通知され、
前記動作状態は、前記LSIを含むシステムの初期化動作を行う初期動作時、および前記LSIを含むシステムの初期化動作完了後の動作を行う通常動作時を含み、
前記LSIの初期動作時に、前記レジスタに対して、LSIの制御を行う制御装置から前記設定情報が設定される、
ことを特徴とするLSI。 - 障害解析のためのトレースを行うLSIを少なくとも一つ含む情報処理装置であって、
前記LSIは、
トレース対象を特定する設定情報を保持するレジスタと、
トレースデータを格納しておくトレースデータ格納部と、
二つ以上のトレース対象と、
前記トレース対象に各々備えられ、該トレース対象内で障害が発生したことを検出する障害検出部と、
前記設定情報に従って、前記情報処理装置の動作状態及び、前記障害検出部から直接通知される障害発生通知に基づいて、いずれのトレース対象のトレースデータを前記トレースデータ格納部に格納するかを決定するトレース対象決定部と、
前記トレース対象決定部の決定に基づいて、前記トレースデータ格納部に格納するトレースデータを前記二つ以上のトレース対象からのトレースデータから選択し、前記トレースデータ格納部に格納するトレース対象選択部と
を備え、
前記トレース対象は伝送回路における物理層回路およびリンク層回路を含み、
前記障害発生通知は、前記物理層回路およびリンク層回路がそれぞれ備えるエラー検出部から前記トレース対象決定部に直接通知され、
前記動作状態は、前記LSIを含むシステムの初期化動作を行う初期動作時、および前記LSIを含むシステムの初期化動作完了後の動作を行う通常動作時を含み、
前記LSIの初期動作時に、前記レジスタに対して、LSIの制御を行う制御装置から前記設定情報が設定される、
ことを特徴とする情報処理装置。 - トレース対象を特定する設定情報を保持するレジスタを備えたLSIにおける障害解析のためのトレース方法であって、
二つ以上のトレース対象内において、各々、障害が発生した場合に障害発生を検出し、
トレース対象決定部が、前記設定情報に従って、前記LSIを含むシステムの動作状態および該障害発生検出に基づいて、いずれのトレース対象のトレースデータをトレースデータメモリに格納するかを決定する第一のステップと、
前記決定に基づいて、前記トレースデータメモリに格納するトレースデータを前記二つ以上のトレース対象からのトレースデータから選択し、前記トレースデータメモリに格納する第二のステップと、
を含み、
前記トレース対象は伝送回路における物理層回路およびリンク層回路を含み、
前記障害発生検出は、前記物理層回路およびリンク層回路がそれぞれ備えるエラー検出部からトレース対象決定部に直接通知され、
前記動作状態は、前記LSIを含むシステムの初期化動作を行う初期動作時、および前記LSIを含むシステムの初期化動作完了後の動作を行う通常動作時を含み、
前記LSIの初期動作時に、前記レジスタに対して、LSIの制御を行う制御装置から前記設定情報が設定される、
ことを特徴とするトレース方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009051074A JP5302050B2 (ja) | 2009-03-04 | 2009-03-04 | 障害解析のためのトレース装置およびトレース方法 |
US12/714,939 US20100228507A1 (en) | 2009-03-04 | 2010-03-01 | Trace device and trace method for failure analysis |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009051074A JP5302050B2 (ja) | 2009-03-04 | 2009-03-04 | 障害解析のためのトレース装置およびトレース方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010205064A JP2010205064A (ja) | 2010-09-16 |
JP5302050B2 true JP5302050B2 (ja) | 2013-10-02 |
Family
ID=42678994
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009051074A Expired - Fee Related JP5302050B2 (ja) | 2009-03-04 | 2009-03-04 | 障害解析のためのトレース装置およびトレース方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20100228507A1 (ja) |
JP (1) | JP5302050B2 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012160997A (ja) * | 2011-02-02 | 2012-08-23 | Ricoh Co Ltd | 集積回路、画像形成装置、内部信号提供方法、内部信号提供プログラム及び記録媒体 |
US20130007534A1 (en) | 2011-06-29 | 2013-01-03 | International Business Machines Corporation | Trace capture of successfully completed transactions for trace debugging of failed transactions |
JP6106994B2 (ja) * | 2012-08-31 | 2017-04-05 | 富士通株式会社 | 情報処理装置、データ転送装置、情報処理システム、および方法 |
JP6049564B2 (ja) * | 2013-07-29 | 2016-12-21 | 三菱電機株式会社 | データトレース回路、集積回路およびデータトレース方法 |
JP6309919B2 (ja) | 2015-06-23 | 2018-04-11 | ファナック株式会社 | データ取得機能を有する数値制御装置 |
JP6055036B2 (ja) * | 2015-07-03 | 2016-12-27 | 株式会社ユニバーサルエンターテインメント | 遊技機 |
JP2021072074A (ja) * | 2019-11-03 | 2021-05-06 | ルネサスエレクトロニクス株式会社 | 半導体装置および半導体装置の制御方法 |
CN113032220B (zh) * | 2021-03-29 | 2022-06-07 | 中国南方电网有限责任公司 | 一种基于会话染色实现全链路性能安全追踪的方法 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4715034A (en) * | 1985-03-04 | 1987-12-22 | John Fluke Mfg. Co., Inc. | Method of and system for fast functional testing of random access memories |
JPS62151950A (ja) * | 1985-12-25 | 1987-07-06 | Nec Corp | 動作履歴記憶方式 |
JPS62224842A (ja) * | 1986-03-26 | 1987-10-02 | Nec Corp | 動作履歴記憶方式 |
JP2678283B2 (ja) * | 1988-03-15 | 1997-11-17 | 株式会社日立製作所 | データ通信制御装置 |
JPH02288631A (ja) * | 1989-04-28 | 1990-11-28 | Nec Corp | ネットワークのトレース情報蓄積装置 |
JPH05173846A (ja) * | 1991-12-25 | 1993-07-13 | Nec Ibaraki Ltd | 障害解析情報トレース方法 |
JP2868141B2 (ja) * | 1992-03-16 | 1999-03-10 | 株式会社日立製作所 | ディスクアレイ装置 |
JPH07319779A (ja) * | 1994-05-25 | 1995-12-08 | Fujitsu Ltd | 情報処理装置 |
JPH0863374A (ja) * | 1994-08-22 | 1996-03-08 | Toshiba Corp | トレース機能内蔵型lsi |
US6105156A (en) * | 1996-01-23 | 2000-08-15 | Nec Corporation | LSI tester for use in LSI fault analysis |
JP2004101203A (ja) * | 2002-09-04 | 2004-04-02 | Oki Electric Ind Co Ltd | ロジックlsiの不良解析システム及び不良解析方法 |
JP2005190202A (ja) * | 2003-12-25 | 2005-07-14 | Toshiba Corp | シリアルataインタフェースを持つ電子機器及びシリアルataバスのパワーセーブ方法 |
US7636814B1 (en) * | 2005-04-28 | 2009-12-22 | Symantec Operating Corporation | System and method for asynchronous reads of old data blocks updated through a write-back cache |
US8381077B2 (en) * | 2009-09-08 | 2013-02-19 | Lsi Corporation | Systems and methods for implementing error correction in relation to a flash memory |
-
2009
- 2009-03-04 JP JP2009051074A patent/JP5302050B2/ja not_active Expired - Fee Related
-
2010
- 2010-03-01 US US12/714,939 patent/US20100228507A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
US20100228507A1 (en) | 2010-09-09 |
JP2010205064A (ja) | 2010-09-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5302050B2 (ja) | 障害解析のためのトレース装置およびトレース方法 | |
US20070070885A1 (en) | Methods and structure for detecting SAS link errors with minimal impact on SAS initiator and link bandwidth | |
US9141463B2 (en) | Error location specification method, error location specification apparatus and computer-readable recording medium in which error location specification program is recorded | |
CN105183575A (zh) | 处理器故障的诊断方法、装置及系统 | |
JP5391994B2 (ja) | ストレージシステム,制御装置および診断方法 | |
CN101126994B (zh) | 数据处理装置及其模式管理装置以及模式管理方法 | |
CN101127580B (zh) | 节点装置、控制装置和控制方法 | |
US7925728B2 (en) | Facilitating detection of hardware service actions | |
JP2010134751A (ja) | マルチパーティション・コンピュータシステム、障害処理方法及びそのプログラム | |
JP2008176477A (ja) | 計算機システム | |
JP2010245589A (ja) | 通信システム、通信装置、被疑箇所の特定方法及びプログラム | |
JP3838992B2 (ja) | 障害検出方法及び情報処理システム | |
JP5440673B1 (ja) | プログラマブルロジックデバイス、情報処理装置、被疑箇所指摘方法およびプログラム | |
CN113992501A (zh) | 一种故障定位系统、方法及计算装置 | |
JP3638773B2 (ja) | ディスクアレイ装置 | |
JP3374910B2 (ja) | マルチプロセッサシステム | |
JP2013196410A (ja) | サーバ装置及び障害管理方法及び障害管理プログラム | |
JP4209866B2 (ja) | 監視装置、監視方法および情報処理装置 | |
JP4779948B2 (ja) | サーバシステム | |
JP3576978B2 (ja) | メモリポート、記憶装置、情報処理システム | |
JPH1027115A (ja) | コンピュータシステムの障害情報採取回路 | |
JP2003337758A (ja) | 二重化メモリシステム | |
CN115686896A (zh) | 扩展内存错误处理方法、系统、电子设备及存储介质 | |
JPH086909A (ja) | 並列計算機システム | |
CN115756975A (zh) | 一种pcie链路连接方法、系统、设备以及存储介质 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111107 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130129 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130130 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130330 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130416 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130509 |
|
RD12 | Notification of acceptance of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7432 Effective date: 20130516 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130520 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20130516 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130618 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130620 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |