JPS62151950A - 動作履歴記憶方式 - Google Patents
動作履歴記憶方式Info
- Publication number
- JPS62151950A JPS62151950A JP60294321A JP29432185A JPS62151950A JP S62151950 A JPS62151950 A JP S62151950A JP 60294321 A JP60294321 A JP 60294321A JP 29432185 A JP29432185 A JP 29432185A JP S62151950 A JPS62151950 A JP S62151950A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- trace information
- retry
- trace
- error
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、動作履歴記憶方式、特に、エラー発生時に再
試行（以下リトライと記す）を行なうようにしたコンピ
ュータシステムにおける動作履歴記憶力式に関する。
試行（以下リトライと記す）を行なうようにしたコンピ
ュータシステムにおける動作履歴記憶力式に関する。
（従来の技術）
一般に、装置の障害解析を充分に行なうためには、障害
が発生した時点だけの情報では不足であり、どのような
シーケンスで障害が発生したか、ある程度まで時間をさ
かのぼっての情報が必要となる○このため、その装置へ
のコマンドとかアドレス信号とか、装置設計者が適当と
考える情報を選定して、装置の動作と同期させて専用の
メモリ（トレースメモリ）に書込んでおき、障害が発生
すると書込みを止めてトレースメモリをＤＧＰ （すな
わち、診断プロセッサ）等の外部へ読出し、この読出し
内容を障害解析のために使用することが行なわれる。
が発生した時点だけの情報では不足であり、どのような
シーケンスで障害が発生したか、ある程度まで時間をさ
かのぼっての情報が必要となる○このため、その装置へ
のコマンドとかアドレス信号とか、装置設計者が適当と
考える情報を選定して、装置の動作と同期させて専用の
メモリ（トレースメモリ）に書込んでおき、障害が発生
すると書込みを止めてトレースメモリをＤＧＰ （すな
わち、診断プロセッサ）等の外部へ読出し、この読出し
内容を障害解析のために使用することが行なわれる。
また、コンビーータシステムの障害のうちには、各種の
不安定要因に基づく一時的なエラーが含まれており、こ
のようなエラーを想定して、エラー発生時のプログラム
ステップから所定数をさかのぼってもう一度同じ処理を
行なわせる、いわゆるリトライを行なうことが多い０リ
トライが成功、すなわち前に発生したエラーが再現しな
ければ、前のエラーは無かったものとしてそのま＼処理
を続行する。もちろん、リトライが不成功になることも
あり、規定回数だけりトライを繰返しても成功しなけれ
ば、リトライはそこで打切シ別の対応策を講じることに
なる。
不安定要因に基づく一時的なエラーが含まれており、こ
のようなエラーを想定して、エラー発生時のプログラム
ステップから所定数をさかのぼってもう一度同じ処理を
行なわせる、いわゆるリトライを行なうことが多い０リ
トライが成功、すなわち前に発生したエラーが再現しな
ければ、前のエラーは無かったものとしてそのま＼処理
を続行する。もちろん、リトライが不成功になることも
あり、規定回数だけりトライを繰返しても成功しなけれ
ば、リトライはそこで打切シ別の対応策を講じることに
なる。
従来の動作履歴記憶方式においては、トレースメモリに
記憶させるトレース情報は固定であり、リトライを実行
するに際してエラーの内容に応じてトレース情報を変更
するようなことはしてぃない０ （発明が解決しようとする問題点） このような従来の動作履歴記憶力式は、トレース情報の
トレースメモリへの書込み動作を当然伴なうリトライの
前後でトレース情報は変更しないため、リトライ時に前
とは異なるトレース情報の書込み機会を失していること
になり、リトライでエラーが再現してもそのエラーに関
するより詳細な情報が採取されておらず、エラー個所の
切分けを容易化することがないという欠点がある。
記憶させるトレース情報は固定であり、リトライを実行
するに際してエラーの内容に応じてトレース情報を変更
するようなことはしてぃない０ （発明が解決しようとする問題点） このような従来の動作履歴記憶力式は、トレース情報の
トレースメモリへの書込み動作を当然伴なうリトライの
前後でトレース情報は変更しないため、リトライ時に前
とは異なるトレース情報の書込み機会を失していること
になり、リトライでエラーが再現してもそのエラーに関
するより詳細な情報が採取されておらず、エラー個所の
切分けを容易化することがないという欠点がある。
（問題点を解決するための手段）
本発明の動作履歴記憶力式は、エラー発生時に再試行を
行なうようにしたコンビーータシステムにおける動作履
歴記憶力式において、 エラー発生時の装置の各種エラー信号および再試行の結
果に応答してトレース情報選択信号および再試行信号を
発生する選択信号発生回路と、上述の装置における予め
定めだ複数個のトレース情報のうちのトレース情報選択
信号によって指定されるものを選択するトレース情報選
択回路と、選択されたトレース情報を記憶するトレース
メモリと、 再試行信号を保持する再試行レジスタとを上述の装置対
応に設け、所定回数だけ繰返される再試行に先立ってト
レースメモリと再試行レジスタとを読出すようにして構
成される。
行なうようにしたコンビーータシステムにおける動作履
歴記憶力式において、 エラー発生時の装置の各種エラー信号および再試行の結
果に応答してトレース情報選択信号および再試行信号を
発生する選択信号発生回路と、上述の装置における予め
定めだ複数個のトレース情報のうちのトレース情報選択
信号によって指定されるものを選択するトレース情報選
択回路と、選択されたトレース情報を記憶するトレース
メモリと、 再試行信号を保持する再試行レジスタとを上述の装置対
応に設け、所定回数だけ繰返される再試行に先立ってト
レースメモリと再試行レジスタとを読出すようにして構
成される。
（実施例）
次に、本発明の実施例について、区間を参照して説明す
る。
る。
第１図は本発明の一実施例を示すブロック図である。
第１図に示す動作履歴記憶方式は、選択信号発生回路１
と、セレクト信号レジスタ２と、トレース情報選択回路
３と、データレジスタ４とリトライレジスタ５と、トレ
ースメモリ６とを含んで構成される。
と、セレクト信号レジスタ２と、トレース情報選択回路
３と、データレジスタ４とリトライレジスタ５と、トレ
ースメモリ６とを含んで構成される。
このような構成がトレース情報採取対象の装置対応に設
けられ、装置の運用動作と同期してトレース情報をトレ
ースメモリ６に書込み、また必要に応じてトレースメモ
リ６をＤＧＰ（例えば、診断プロセッサなど）へ読出す
。
けられ、装置の運用動作と同期してトレース情報をトレ
ースメモリ６に書込み、また必要に応じてトレースメモ
リ６をＤＧＰ（例えば、診断プロセッサなど）へ読出す
。
選択信号発生回路１は装置の中核部（図示省略）・・・
・・イＮとＣＰＵ（すなわち、中央処理装置）から入力
するりトライ成功信号１００とに応答して、トレース情
報選択信号２ｏおよび再試行信号５゜を発生する。
・・イＮとＣＰＵ（すなわち、中央処理装置）から入力
するりトライ成功信号１００とに応答して、トレース情
報選択信号２ｏおよび再試行信号５゜を発生する。
トレース情報選択信号２ｏは、装置が正常動作トレース
情報を選択するような正常時選択信号であり、エラー信
号１Ｏ−ＦＮのいずれかが入力すると、エラー信号１０
〜ＪＮに対応して予め定めたトレース情報を選択するよ
うな異常時選択信号となり、さらにリトライ成功信号１
００が入力すると異常時選択信号から正常時選択信号に
切替ゎり、リトライ成功信号１００が入力しなければ別
の異常時選択信号に切替わる。トレース情報選択信号２
０はセレクト信号レジスタ２に保持されてトレース情報
選択回路３に供給される。
情報を選択するような正常時選択信号であり、エラー信
号１Ｏ−ＦＮのいずれかが入力すると、エラー信号１０
〜ＪＮに対応して予め定めたトレース情報を選択するよ
うな異常時選択信号となり、さらにリトライ成功信号１
００が入力すると異常時選択信号から正常時選択信号に
切替ゎり、リトライ成功信号１００が入力しなければ別
の異常時選択信号に切替わる。トレース情報選択信号２
０はセレクト信号レジスタ２に保持されてトレース情報
選択回路３に供給される。
６一
壕だ、再試行信号５０はエラー信号１０〜−ＪＮのいず
れかが入力すると発生し、ＩＪ ）ライ成功信号１００
が入力すると消滅する。
れかが入力すると発生し、ＩＪ ）ライ成功信号１００
が入力すると消滅する。
トレース情報選択回路３は、装置の中核部から入力する
各種のトレース情報３０，３１．３２・・・３Ｍのうち
の１つを、トレース情報選択信号２０に応答して選択し
、データレジスタ４を介してト１００とトレース情報３
０〜３Ｍとの関係は、たとえば、タイミングエラ一時に
は装置中核部のメモリのＲＡＳ（すなわち、ロウアドレ
スセレクト信号）、ＣＡＳ（すなわち、カラムアドレス
セレクト信号）、ＷＥＴ（すなわち、ライトイネーブル
タイミング）等をトレース情報とするが如くであり、ま
たアドレスエラ一時にはアドレス信号をトレース情報と
し、さらにこれらのエラ一時に行なわれる再試行の結果
によってもリトライ成功信号１００が入力しなければ、
ＲＡＳ、ＣＡＳ、ＷＥＴまたはアドレス信号を生成する
だめの制御信号をトレース情報とするように切替わる０
次に、第２図に示す流れ図に基づき第１図に示す実施例
の動作を説明する。
各種のトレース情報３０，３１．３２・・・３Ｍのうち
の１つを、トレース情報選択信号２０に応答して選択し
、データレジスタ４を介してト１００とトレース情報３
０〜３Ｍとの関係は、たとえば、タイミングエラ一時に
は装置中核部のメモリのＲＡＳ（すなわち、ロウアドレ
スセレクト信号）、ＣＡＳ（すなわち、カラムアドレス
セレクト信号）、ＷＥＴ（すなわち、ライトイネーブル
タイミング）等をトレース情報とするが如くであり、ま
たアドレスエラ一時にはアドレス信号をトレース情報と
し、さらにこれらのエラ一時に行なわれる再試行の結果
によってもリトライ成功信号１００が入力しなければ、
ＲＡＳ、ＣＡＳ、ＷＥＴまたはアドレス信号を生成する
だめの制御信号をトレース情報とするように切替わる０
次に、第２図に示す流れ図に基づき第１図に示す実施例
の動作を説明する。
先ず、装置が正常なときには、動作ステップＳｒで正常
時選択信号として予め定められたトレース情報３０をト
レース情報選択回路３が選択するようなトレース情報選
択信号２０を選択信号発生回路１が発生し、このトレー
ス情報３０がトレースメモリ６に逐次に書込１れている
○トレース情報３０は、装置の設計者が適当と考える、
たとえばコマンドとかアドレス信号とかメモリリクエス
トとかの信号である０ このようなトレース情報３０のトレースは、動作ステッ
プ８１．８２においてエラー信号１０〜（Ｎのいずれか
が入力するまで続行し、エラー信号１０〜（Ｎのいずれ
かが入力すると、動作ステップＳ３でトレースメモリ６
への書込みは中止され、それ甘でのトレース自答とリト
ライレジスタ５の内容とが逐次にＤＧＰへ読出されるＯ
リトライレジスタ５の内容はこのときのトレー′：Ｊ内
容が何度間のりトライによる結果によるものであるかを
示す。
時選択信号として予め定められたトレース情報３０をト
レース情報選択回路３が選択するようなトレース情報選
択信号２０を選択信号発生回路１が発生し、このトレー
ス情報３０がトレースメモリ６に逐次に書込１れている
○トレース情報３０は、装置の設計者が適当と考える、
たとえばコマンドとかアドレス信号とかメモリリクエス
トとかの信号である０ このようなトレース情報３０のトレースは、動作ステッ
プ８１．８２においてエラー信号１０〜（Ｎのいずれか
が入力するまで続行し、エラー信号１０〜（Ｎのいずれ
かが入力すると、動作ステップＳ３でトレースメモリ６
への書込みは中止され、それ甘でのトレース自答とリト
ライレジスタ５の内容とが逐次にＤＧＰへ読出されるＯ
リトライレジスタ５の内容はこのときのトレー′：Ｊ内
容が何度間のりトライによる結果によるものであるかを
示す。
ついで、選択信号発生回路１は、動作ステップＳ１で入
力したエラー信号に対応したトレース情報選択信号２０
をセレクト信号レジスタ２にまた再試行信号５０をリト
ライレジスタ５にそれぞれセットする。ＣＰＵは、動作
ステップＳ５において再試行（リトライ）を行なう。再
試行時には、トレース情報選択回路３はそのときにセレ
クト信号レジスタ２に保持されているトレース情報選択
信号２０に対応する例えばトレース情報３１がトレース
メモリ６に書込まれる。この場合の書込み領域は、正常
動作時におけるトレース情報３０が書込まれた領域と重
畳させてもよく、そうすることによりトレースメモリ６
の有効的な使用ができるＯ リトライの結果、先に発生したエラーが再現しなければ
、動作ステップＳ６でリトライは成功したことになり、
ＣＰＵからリトライ成功信号１００が入力するので、選
択信号発生回路１は正常特選択信号としてセレクト信号
レジスタ２にトレース情報３０を選択するようなトレー
ス情報選択信号２０を出力するとともに、リトライレジ
スタ５にどれをリセットするような内容の再試行信号５
０を出力する。との結果により、トレースメモリ６には
再びトレース情報３０が書込まれるようになる〇 一刀、動作ステップＳ６において、ＩＪ ）ライが成功
しない、すなわち、動作ステップＳ５におけるエラーが
再現した場合には、動作ステップＳ８でそのリトライが
規定回数目のものであるときにはそれ以上のりトライは
行なれず、このコンピュータシステムはストップする。
力したエラー信号に対応したトレース情報選択信号２０
をセレクト信号レジスタ２にまた再試行信号５０をリト
ライレジスタ５にそれぞれセットする。ＣＰＵは、動作
ステップＳ５において再試行（リトライ）を行なう。再
試行時には、トレース情報選択回路３はそのときにセレ
クト信号レジスタ２に保持されているトレース情報選択
信号２０に対応する例えばトレース情報３１がトレース
メモリ６に書込まれる。この場合の書込み領域は、正常
動作時におけるトレース情報３０が書込まれた領域と重
畳させてもよく、そうすることによりトレースメモリ６
の有効的な使用ができるＯ リトライの結果、先に発生したエラーが再現しなければ
、動作ステップＳ６でリトライは成功したことになり、
ＣＰＵからリトライ成功信号１００が入力するので、選
択信号発生回路１は正常特選択信号としてセレクト信号
レジスタ２にトレース情報３０を選択するようなトレー
ス情報選択信号２０を出力するとともに、リトライレジ
スタ５にどれをリセットするような内容の再試行信号５
０を出力する。との結果により、トレースメモリ６には
再びトレース情報３０が書込まれるようになる〇 一刀、動作ステップＳ６において、ＩＪ ）ライが成功
しない、すなわち、動作ステップＳ５におけるエラーが
再現した場合には、動作ステップＳ８でそのリトライが
規定回数目のものであるときにはそれ以上のりトライは
行なれず、このコンピュータシステムはストップする。
まだ規定回数に達していなければ動作ステップＳ３に戻
って、トレースメモリ６とリトライレジスタ５との読出
しを行ない、動作ステップＳ４で再び別の、たとえばト
レース情報３２を選択するようなトレース情報選択信号
２０をセレクト信号レジスタ２にセットするとともに、
動作ステップＳ５でリトライレジスタ５に再試行信号５
０をセットし、リトライを行なって、この間に別の、た
とえばトレース情報３２をトレースメモリ６に書込む一
連の処理を繰返すことになる。
って、トレースメモリ６とリトライレジスタ５との読出
しを行ない、動作ステップＳ４で再び別の、たとえばト
レース情報３２を選択するようなトレース情報選択信号
２０をセレクト信号レジスタ２にセットするとともに、
動作ステップＳ５でリトライレジスタ５に再試行信号５
０をセットし、リトライを行なって、この間に別の、た
とえばトレース情報３２をトレースメモリ６に書込む一
連の処理を繰返すことになる。
（発明の効果）
本発明の動作履歴記憶方式は、エラー信号とりトライ成
功信号とに応答してトレース情報を切替えることによっ
て、リトライごとに異なるトレース情報を採取できるよ
うになるため、より詳細なトレース情報を入手でき、エ
ラー個所の切分は等エラー解析の容易化とその結果とし
て障害後旧の迅速化とが可能になるという効果がある。
功信号とに応答してトレース情報を切替えることによっ
て、リトライごとに異なるトレース情報を採取できるよ
うになるため、より詳細なトレース情報を入手でき、エ
ラー個所の切分は等エラー解析の容易化とその結果とし
て障害後旧の迅速化とが可能になるという効果がある。
第１図は本発明の一実施例を示すブロック図、第２図は
第１図に示す実施例の動作を説明するだめの流れ図であ
る。 １・・・・・・選択信号発生回路、２・・・・・・セレ
クト信号レジスタ、３・・・・・・トレース情報選択回
路、４・・・・・・データレジスタ、５・・・・・・リ
トライレジスタ、６・・・・・・トレースメモリ、Ｓ１
〜Ｓ８・・・・・・動作ステップ。
第１図に示す実施例の動作を説明するだめの流れ図であ
る。 １・・・・・・選択信号発生回路、２・・・・・・セレ
クト信号レジスタ、３・・・・・・トレース情報選択回
路、４・・・・・・データレジスタ、５・・・・・・リ
トライレジスタ、６・・・・・・トレースメモリ、Ｓ１
〜Ｓ８・・・・・・動作ステップ。
Claims (1)
- 【特許請求の範囲】 エラー発生時に再試行を行なうようにしたコンピュータ
システムにおける動作履歴記憶方式において、 前記エラー発生時の装置の各種エラー信号および前記再
試行の結果に応答してトレース情報選択信号および再試
行信号を発生する選択信号発生回路と、 前記装置における予め定めた複数個のトレース情報のう
ちの前記トレース情報選択信号によって指定されるもの
を選択するトレース情報選択回路と、 前記選択されたトレース情報を記憶するトレースメモリ
と、 前記再試行信号を保持する再試行レジスタとを前記装置
対応に設け、所定回数だけ繰返される前記再試行に先立
って前記トレースメモリと前記再試行レジスタとを読出
すようにしたことを特徴とする動作履歴記憶方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60294321A JPS62151950A (ja) | 1985-12-25 | 1985-12-25 | 動作履歴記憶方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60294321A JPS62151950A (ja) | 1985-12-25 | 1985-12-25 | 動作履歴記憶方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62151950A true JPS62151950A (ja) | 1987-07-06 |
Family
ID=17806182
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60294321A Pending JPS62151950A (ja) | 1985-12-25 | 1985-12-25 | 動作履歴記憶方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62151950A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010205064A (ja) * | 2009-03-04 | 2010-09-16 | Fujitsu Ltd | 障害解析のためのトレース装置およびトレース方法 |
-
1985
- 1985-12-25 JP JP60294321A patent/JPS62151950A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010205064A (ja) * | 2009-03-04 | 2010-09-16 | Fujitsu Ltd | 障害解析のためのトレース装置およびトレース方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01269151A (ja) | 多重プロセツサシステム試験方法 | |
| AU597140B2 (en) | Efficient address test for large memories | |
| JPS62151950A (ja) | 動作履歴記憶方式 | |
| JPH1097471A (ja) | メモリデータのエラー訂正方法、及びエラー訂正方式 | |
| US5146458A (en) | Data transfer checking system | |
| IE911094A1 (en) | A Data Processing Method | |
| JP2768371B2 (ja) | ランダムアクセスメモリの検査方法 | |
| JPH04339399A (ja) | メモリテスタの救済アドレス解析回路 | |
| JPH0644254B2 (ja) | データ処理システムの接続確認方式 | |
| JPH0612270A (ja) | テスト回路 | |
| JPH0423151A (ja) | メモリテスト方式 | |
| JPS6270947A (ja) | デバグ割込み制御方式 | |
| JPH1165942A (ja) | 制御記憶装置障害回復方式 | |
| JPS58214946A (ja) | マイクロプログラム制御方式 | |
| JPS62256047A (ja) | 擬似障害発生方式 | |
| JPS63123140A (ja) | 履歴情報記憶装置 | |
| JPS59226955A (ja) | プログラム・デバツク装置 | |
| JPS61104387A (ja) | 磁気バブルメモリ制御装置 | |
| JPH02188835A (ja) | ファイル書き込みデータのチェック方式 | |
| JPS6269342A (ja) | 半導体デイスク装置 | |
| JPH0240727A (ja) | 誤り検出・訂正装置 | |
| JPH02239352A (ja) | 記憶装置 | |
| JPS63220492A (ja) | 計算機システムにおける補助記憶上のデ−タの参照方式 | |
| JPH08129513A (ja) | データ転送のリカバリ方式 | |
| JPH04256031A (ja) | プログラミング言語における例外処理方法 |