CN115756975A - 一种pcie链路连接方法、系统、设备以及存储介质 - Google Patents
一种pcie链路连接方法、系统、设备以及存储介质 Download PDFInfo
- Publication number
- CN115756975A CN115756975A CN202211375179.XA CN202211375179A CN115756975A CN 115756975 A CN115756975 A CN 115756975A CN 202211375179 A CN202211375179 A CN 202211375179A CN 115756975 A CN115756975 A CN 115756975A
- Authority
- CN
- China
- Prior art keywords
- pcie
- port
- equipment
- slot position
- slot
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 28
- 238000012360 testing method Methods 0.000 claims abstract description 80
- 238000001514 detection method Methods 0.000 claims abstract description 33
- 230000004044 response Effects 0.000 claims description 18
- 238000012544 monitoring process Methods 0.000 claims description 13
- 230000008569 process Effects 0.000 claims description 12
- 238000004590 computer program Methods 0.000 claims description 8
- 238000011144 upstream manufacturing Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Landscapes
- Debugging And Monitoring (AREA)
Abstract
本发明公开了一种PCIE链路连接方法，包括以下步骤：将每一个CPU的每一个端口连接到PCIE switch的每一个槽位；对所述PCIE switch上的每一个槽位进行Margin测试并将测试结果保存到寄存器中；响应于检测到槽位上插入PCIE设备，根据所述测试结果选择对应的端口建立连接。本发明还公开了一种系统、计算机设备以及可读存储介质。本发明提出的方案通过将服务器中的CPU的PCIE PORT统一接到一个PCIE Switch上，对PCIE外接设备不体现来源于哪个PCIE链路，PCIE控制芯片可以通过寄存器中记录的PCIE设备在各PCIE链路下的PCIE marging，根据客户插入的PCIE设备，自动匹配PCIE链路，PCIE Switch可以实现自动实现PCIE链路的切换，减少对业务的影响。
Description
技术领域
本发明涉及服务器领域，具体涉及一种PCIE链路连接方法、系统、设备以及存储介质。
背景技术
目前服务器的AI产品应用越来越多，对服务器的PCIE设备的性能和稳定性要求也越来越高，服务器支持的PCIE插槽也越来越多，支持的PCIE设备也各种各样，出现了很多不同厂家的GPU、网卡、FPAG卡、ASIC卡等，服务器产品要兼容各种各样的PCIE设备，对服务器的部件兼容性测试是一种挑战，如何满足不同客户支持的多种PCIE设备需求，并保证服务器产品性能和稳定性成为当前急需解决的问题。
随着PCIE槽位的增加，每个PCIE链路上PCIE Margin也有好有差，当服务器产品引入一种PCIE设备，会对该PCIE设备在支持此设备的插槽上进行兼容性的测试，会出现PCIE设备在某些PCIE链路上PCIE Margin较差，兼容性不是很好，当客户选择将槽位插入这些Margin较差的PCIE链路的时候，就容易降速、或PCIE CE、UCE的报错，影响服务器的使用。
发明内容
有鉴于此，为了克服上述问题的至少一个方面，本发明实施例提出一种PCIE链路连接方法，包括以下步骤：
将每一个CPU的每一个端口连接到PCIE switch的每一个槽位；
对所述PCIE switch上的每一个槽位进行Margin测试并将测试结果保存到寄存器中；
响应于检测到槽位上插入PCIE设备，根据所述测试结果选择对应的端口建立连接。
在一些实施例中，对所述PCIE switch上的每一个槽位进行Margin测试并将测试结果保存到寄存器中，进一步包括：
对所述PCIE switch上的每一个槽位进行Margin测试得到每一个槽位对应的端口优先级列表；
将所述优先级列表保存到所述寄存器中。
在一些实施例中，响应于检测到槽位上插入PCIE设备，根据所述测试结果选择对应的端口建立连接，进一步包括：
响应于检测到槽位上插入PCIE设备，根据所述端口优先级列表确定当前未被使用的多个端口中优先级最高的端口，并建立所述PCIE设备与所述优先级最高的端口的连接。
在一些实施例中，还包括：
响应于检测到端口错误，判断当前是否存在空闲端口；
响应于当前不存在空闲的端口，根据流量监控情况选择对应的PCIE设备进行将宽度处理并上报告警信息。
基于同一发明构思，根据本发明的另一个方面，本发明的实施例还提供了一种PCIE链路连接系统，包括：
连接模块，配置为将每一个CPU的每一个端口连接到PCIE switch的每一个槽位；
测试模块，配置为对所述PCIE switch上的每一个槽位进行Margin测试并将测试结果保存到寄存器中；
选择模块，配置为响应于检测到槽位上插入PCIE设备，根据所述测试结果选择对应的端口建立连接。
在一些实施例中，测试模块还配置为：
对所述PCIE switch上的每一个槽位进行Margin测试得到每一个槽位对应的端口优先级列表；
将所述优先级列表保存到所述寄存器中。
在一些实施例中，选择模块还配置为：
响应于检测到槽位上插入PCIE设备，根据所述端口优先级列表确定当前未被使用的多个端口中优先级最高的端口，并建立所述PCIE设备与所述优先级最高的端口的连接。
在一些实施例中，还包括检测模块，配置为：
响应于检测到端口错误，判断当前是否存在空闲端口；
响应于当前不存在空闲的端口，根据流量监控情况选择对应的PCIE设备进行将宽度处理并上报告警信息。
基于同一发明构思，根据本发明的另一个方面，本发明的实施例还提供了一种计算机设备，包括：
至少一个处理器；以及
存储器，所述存储器存储有可在所述处理器上运行的计算机程序，其特征在于，所述处理器执行所述程序时执行以下步骤：
将每一个CPU的每一个端口连接到PCIE switch的每一个槽位；
对所述PCIE switch上的每一个槽位进行Margin测试并将测试结果保存到寄存器中；
响应于检测到槽位上插入PCIE设备，根据所述测试结果选择对应的端口建立连接。
在一些实施例中，对所述PCIE switch上的每一个槽位进行Margin测试并将测试结果保存到寄存器中，进一步包括：
对所述PCIE switch上的每一个槽位进行Margin测试得到每一个槽位对应的端口优先级列表；
将所述优先级列表保存到所述寄存器中。
在一些实施例中，响应于检测到槽位上插入PCIE设备，根据所述测试结果选择对应的端口建立连接，进一步包括：
响应于检测到槽位上插入PCIE设备，根据所述端口优先级列表确定当前未被使用的多个端口中优先级最高的端口，并建立所述PCIE设备与所述优先级最高的端口的连接。
在一些实施例中，还包括：
响应于检测到端口错误，判断当前是否存在空闲端口；
响应于当前不存在空闲的端口，根据流量监控情况选择对应的PCIE设备进行将宽度处理并上报告警信息。
基于同一发明构思，根据本发明的另一个方面，本发明的实施例还提供了一种计算机可读存储介质，所述计算机可读存储介质存储有计算机程序，所述计算机程序被处理器执行时执行以下步骤：
将每一个CPU的每一个端口连接到PCIE switch的每一个槽位；
对所述PCIE switch上的每一个槽位进行Margin测试并将测试结果保存到寄存器中；
响应于检测到槽位上插入PCIE设备，根据所述测试结果选择对应的端口建立连接。
在一些实施例中，对所述PCIE switch上的每一个槽位进行Margin测试并将测试结果保存到寄存器中，进一步包括：
对所述PCIE switch上的每一个槽位进行Margin测试得到每一个槽位对应的端口优先级列表；
将所述优先级列表保存到所述寄存器中。
在一些实施例中，响应于检测到槽位上插入PCIE设备，根据所述测试结果选择对应的端口建立连接，进一步包括：
响应于检测到槽位上插入PCIE设备，根据所述端口优先级列表确定当前未被使用的多个端口中优先级最高的端口，并建立所述PCIE设备与所述优先级最高的端口的连接。
在一些实施例中，还包括：
响应于检测到端口错误，判断当前是否存在空闲端口；
响应于当前不存在空闲的端口，根据流量监控情况选择对应的PCIE设备进行将宽度处理并上报告警信息。
本发明具有以下有益技术效果之一：本发明提出的方案通过将服务器中的CPU的PCIE PORT统一接到一个PCIE Switch上，对PCIE外接设备不体现来源于哪个PCIE链路，PCIE控制芯片可以通过寄存器中记录的PCIE设备在各PCIE链路下的PCIE marging，根据客户插入的PCIE设备，自动匹配PCIE链路，PCIE Switch可以实现自动实现PCIE链路的切换，减少对业务的影响。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的实施例。
图1为本发明的实施例提供的PCIE链路连接方法的流程示意图；
图2为本发明的实施例提供的PCIE链路连接系统的结构示意图；
图3为本发明的实施例提供的计算机设备的结构示意图；
图4为本发明的实施例提供的计算机可读存储介质的结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明实施例进一步详细说明。
需要说明的是，本发明实施例中所有使用“第一”和“第二”的表述均是为了区分两个相同名称非相同的实体或者非相同的参量，可见“第一”“第二”仅为了表述的方便，不应理解为对本发明实施例的限定，后续实施例对此不再一一说明。
根据本发明的一个方面，本发明的实施例提出一种PCIE链路连接方法，如图1所示，其可以包括步骤：
S1，将每一个CPU的每一个端口连接到PCIE switch的每一个槽位；
S2，对所述PCIE switch上的每一个槽位进行Margin测试并将测试结果保存到寄存器中；
S3，响应于检测到槽位上插入PCIE设备，根据所述测试结果选择对应的端口建立连接。
本发明提出的方案通过将服务器中的CPU的PCIE PORT统一接到一个PCIE Switch上，对PCIE外接设备不体现来源于哪个PCIE链路，PCIE控制芯片可以通过寄存器中记录的PCIE设备在各PCIE链路下的PCIE marging，根据客户插入的PCIE设备，自动匹配PCIE链路，PCIE Switch可以实现自动实现PCIE链路的切换，减少对业务的影响。
在一些实施例中，对所述PCIE switch上的每一个槽位进行Margin测试并将测试结果保存到寄存器中，进一步包括：
对所述PCIE switch上的每一个槽位进行Margin测试得到每一个槽位对应的端口优先级列表；
将所述优先级列表保存到所述寄存器中。
在一些实施例中，响应于检测到槽位上插入PCIE设备，根据所述测试结果选择对应的端口建立连接，进一步包括：
响应于检测到槽位上插入PCIE设备，根据所述端口优先级列表确定当前未被使用的多个端口中优先级最高的端口，并建立所述PCIE设备与所述优先级最高的端口的连接。
在一些实施例中，还包括：
响应于检测到端口错误，判断当前是否存在空闲端口；
响应于当前不存在空闲的端口，根据流量监控情况选择对应的PCIE设备进行将宽度处理并上报告警信息。
具体的，将服务器中的CPU的PCIE PORT都接到PCIE Switch，再连接到PCIE槽位。在引入PCIE外接设备时，在每个PCIE槽位上测试一遍PCIE Marging，并将测试设备、测试的Margin数据记录到PCIE控制芯片的寄存器中。该PCIE控制芯片可通过寄存器记录PCIE设备及PCIE marging数据，并通过此数据给PCIE外接设备自动匹配PCIE链路。当机器上电开机时，该PCIE控制芯片根据寄存器中的Marging数据给PCIE外接设备自动匹配PCIE链路。当其中一个PCIE链路报CE错误后，Switch芯片可识别出此PCIE PORT有问题，自动切换为空闲的PCIE链路，如果此时无空闲的PCIE PORT，根据PCIE设备的流量监控情况选择低流量的PCIE设备进行降带宽，尽量减少对业务的影响。并且需要及时给出BMC告警，提示尽快维修此PCIE链路。
随着PCIE槽位的增加，每个PCIE链路的PCIE Margin也有好有差，通过PCIE链路都接入PCIE Switch中，PCIE Switch中包含一种PCIE控制芯片，在寄存器中记录不同部件在各PCIE链路上的PCIE margin数据，当服务器上电开机时，PCIE控制芯片自动计算出PCIE配置中PCIE设备的链路分配方案，达到将外接设备自动匹配PCIE链路，实现了产品的PCIE设备可匹配到最优的PCIE Marging，以此使PCIE设备可以获取更大的性能和稳定性。
在一些实施例中，Switch包含PCIE控制芯片、寄存器、多个upstream port和若干个downstream port，upstream port和downstream port是通过virtual PCI-PCI bridge进行连接。
本发明提供的方案通过将服务器中各CPU的端口都统一接到PCIE Switch上，对外不体现来源于哪个PCIE链路，当某个固定槽位插入一个PCIE设备，PCIE Switch可以根据寄存器中的PCIE设备的Margin测试结果，选择自动切换为Margin链路较好的PCIE链路，并在寄存器中标注此PCIE链路被使用，当下个固定插槽插入第二个PCIE设备，PCIE Switch可以根据寄存器中的PCIE设备的Margin测试结果，自动切换为从剩余的PCIE链路中Margin链路较好的PCIE链路，并在寄存器中标注此PCIE链路被使用，依次类推保证了PCIE设备都优先使用了Margin最好的PCIE链路，对客户而言，插哪个槽位都能获取到最优的PCIE链路，提高了PCIE性能和产品的稳定性。
基于同一发明构思，根据本发明的另一个方面，本发明的实施例还提供了一种PCIE链路连接系统400，如图2所示，包括：
连接模块401，配置为将每一个CPU的每一个端口连接到PCIE switch的每一个槽位；
测试模块402，配置为对所述PCIE switch上的每一个槽位进行Margin测试并将测试结果保存到寄存器中；
选择模块403，配置为响应于检测到槽位上插入PCIE设备，根据所述测试结果选择对应的端口建立连接。
在一些实施例中，测试模块402还配置为：
对所述PCIE switch上的每一个槽位进行Margin测试得到每一个槽位对应的端口优先级列表；
将所述优先级列表保存到所述寄存器中。
在一些实施例中，选择模块403还配置为：
响应于检测到槽位上插入PCIE设备，根据所述端口优先级列表确定当前未被使用的多个端口中优先级最高的端口，并建立所述PCIE设备与所述优先级最高的端口的连接。
在一些实施例中，还包括检测模块，配置为：
响应于检测到端口错误，判断当前是否存在空闲端口；
响应于当前不存在空闲的端口，根据流量监控情况选择对应的PCIE设备进行将宽度处理并上报告警信息。
基于同一发明构思，根据本发明的另一个方面，如图3所示，本发明的实施例还提供了一种计算机设备501，包括：
至少一个处理器520；以及
存储器510，存储器510存储有可在处理器上运行的计算机程序511，处理器520执行程序时执行以下步骤：
S1，将每一个CPU的每一个端口连接到PCIE switch的每一个槽位；
S2，对所述PCIE switch上的每一个槽位进行Margin测试并将测试结果保存到寄存器中；
S3，响应于检测到槽位上插入PCIE设备，根据所述测试结果选择对应的端口建立连接。
本发明提出的方案通过将服务器中的CPU的PCIE PORT统一接到一个PCIE Switch上，对PCIE外接设备不体现来源于哪个PCIE链路，PCIE控制芯片可以通过寄存器中记录的PCIE设备在各PCIE链路下的PCIE marging，根据客户插入的PCIE设备，自动匹配PCIE链路，PCIE Switch可以实现自动实现PCIE链路的切换，减少对业务的影响。
在一些实施例中，对所述PCIE switch上的每一个槽位进行Margin测试并将测试结果保存到寄存器中，进一步包括：
对所述PCIE switch上的每一个槽位进行Margin测试得到每一个槽位对应的端口优先级列表；
将所述优先级列表保存到所述寄存器中。
在一些实施例中，响应于检测到槽位上插入PCIE设备，根据所述测试结果选择对应的端口建立连接，进一步包括：
响应于检测到槽位上插入PCIE设备，根据所述端口优先级列表确定当前未被使用的多个端口中优先级最高的端口，并建立所述PCIE设备与所述优先级最高的端口的连接。
在一些实施例中，还包括：
响应于检测到端口错误，判断当前是否存在空闲端口；
响应于当前不存在空闲的端口，根据流量监控情况选择对应的PCIE设备进行将宽度处理并上报告警信息。
具体的，将服务器中的CPU的PCIE PORT都接到PCIE Switch，再连接到PCIE槽位。在引入PCIE外接设备时，在每个PCIE槽位上测试一遍PCIE Marging，并将测试设备、测试的Margin数据记录到PCIE控制芯片的寄存器中。该PCIE控制芯片可通过寄存器记录PCIE设备及PCIE marging数据，并通过此数据给PCIE外接设备自动匹配PCIE链路。当机器上电开机时，该PCIE控制芯片根据寄存器中的Marging数据给PCIE外接设备自动匹配PCIE链路。当其中一个PCIE链路报CE错误后，Switch芯片可识别出此PCIE PORT有问题，自动切换为空闲的PCIE链路，如果此时无空闲的PCIE PORT，根据PCIE设备的流量监控情况选择低流量的PCIE设备进行降带宽，尽量减少对业务的影响。并且需要及时给出BMC告警，提示尽快维修此PCIE链路。
随着PCIE槽位的增加，每个PCIE链路的PCIE Margin也有好有差，通过PCIE链路都接入PCIE Switch中，PCIE Switch中包含一种PCIE控制芯片，在寄存器中记录不同部件在各PCIE链路上的PCIE margin数据，当服务器上电开机时，PCIE控制芯片自动计算出PCIE配置中PCIE设备的链路分配方案，达到将外接设备自动匹配PCIE链路，实现了产品的PCIE设备可匹配到最优的PCIE Marging，以此使PCIE设备可以获取更大的性能和稳定性。
在一些实施例中，Switch包含PCIE控制芯片、寄存器、多个upstream port和若干个downstream port，upstream port和downstream port是通过virtual PCI-PCI bridge进行连接。
本发明提供的方案通过将服务器中各CPU的端口都统一接到PCIE Switch上，对外不体现来源于哪个PCIE链路，当某个固定槽位插入一个PCIE设备，PCIE Switch可以根据寄存器中的PCIE设备的Margin测试结果，选择自动切换为Margin链路较好的PCIE链路，并在寄存器中标注此PCIE链路被使用，当下个固定插槽插入第二个PCIE设备，PCIE Switch可以根据寄存器中的PCIE设备的Margin测试结果，自动切换为从剩余的PCIE链路中Margin链路较好的PCIE链路，并在寄存器中标注此PCIE链路被使用，依次类推保证了PCIE设备都优先使用了Margin最好的PCIE链路，对客户而言，插哪个槽位都能获取到最优的PCIE链路，提高了PCIE性能和产品的稳定性。
基于同一发明构思，根据本发明的另一个方面，如图4所示，本发明的实施例还提供了一种计算机可读存储介质601，计算机可读存储介质601存储有计算机程序610，计算机程序610被处理器执行时执行以下步骤：
S1，将每一个CPU的每一个端口连接到PCIE switch的每一个槽位；
S2，对所述PCIE switch上的每一个槽位进行Margin测试并将测试结果保存到寄存器中；
S3，响应于检测到槽位上插入PCIE设备，根据所述测试结果选择对应的端口建立连接。
本发明提出的方案通过将服务器中的CPU的PCIE PORT统一接到一个PCIE Switch上，对PCIE外接设备不体现来源于哪个PCIE链路，PCIE控制芯片可以通过寄存器中记录的PCIE设备在各PCIE链路下的PCIE marging，根据客户插入的PCIE设备，自动匹配PCIE链路，PCIE Switch可以实现自动实现PCIE链路的切换，减少对业务的影响。
在一些实施例中，对所述PCIE switch上的每一个槽位进行Margin测试并将测试结果保存到寄存器中，进一步包括：
对所述PCIE switch上的每一个槽位进行Margin测试得到每一个槽位对应的端口优先级列表；
将所述优先级列表保存到所述寄存器中。
在一些实施例中，响应于检测到槽位上插入PCIE设备，根据所述测试结果选择对应的端口建立连接，进一步包括：
响应于检测到槽位上插入PCIE设备，根据所述端口优先级列表确定当前未被使用的多个端口中优先级最高的端口，并建立所述PCIE设备与所述优先级最高的端口的连接。
在一些实施例中，还包括：
响应于检测到端口错误，判断当前是否存在空闲端口；
响应于当前不存在空闲的端口，根据流量监控情况选择对应的PCIE设备进行将宽度处理并上报告警信息。
具体的，将服务器中的CPU的PCIE PORT都接到PCIE Switch，再连接到PCIE槽位。在引入PCIE外接设备时，在每个PCIE槽位上测试一遍PCIE Marging，并将测试设备、测试的Margin数据记录到PCIE控制芯片的寄存器中。该PCIE控制芯片可通过寄存器记录PCIE设备及PCIE marging数据，并通过此数据给PCIE外接设备自动匹配PCIE链路。当机器上电开机时，该PCIE控制芯片根据寄存器中的Marging数据给PCIE外接设备自动匹配PCIE链路。当其中一个PCIE链路报CE错误后，Switch芯片可识别出此PCIE PORT有问题，自动切换为空闲的PCIE链路，如果此时无空闲的PCIE PORT，根据PCIE设备的流量监控情况选择低流量的PCIE设备进行降带宽，尽量减少对业务的影响。并且需要及时给出BMC告警，提示尽快维修此PCIE链路。
随着PCIE槽位的增加，每个PCIE链路的PCIE Margin也有好有差，通过PCIE链路都接入PCIE Switch中，PCIE Switch中包含一种PCIE控制芯片，在寄存器中记录不同部件在各PCIE链路上的PCIE margin数据，当服务器上电开机时，PCIE控制芯片自动计算出PCIE配置中PCIE设备的链路分配方案，达到将外接设备自动匹配PCIE链路，实现了产品的PCIE设备可匹配到最优的PCIE Marging，以此使PCIE设备可以获取更大的性能和稳定性。
在一些实施例中，Switch包含PCIE控制芯片、寄存器、多个upstream port和若干个downstream port，upstream port和downstream port是通过virtual PCI-PCI bridge进行连接。
本发明提供的方案通过将服务器中各CPU的端口都统一接到PCIE Switch上，对外不体现来源于哪个PCIE链路，当某个固定槽位插入一个PCIE设备，PCIE Switch可以根据寄存器中的PCIE设备的Margin测试结果，选择自动切换为Margin链路较好的PCIE链路，并在寄存器中标注此PCIE链路被使用，当下个固定插槽插入第二个PCIE设备，PCIE Switch可以根据寄存器中的PCIE设备的Margin测试结果，自动切换为从剩余的PCIE链路中Margin链路较好的PCIE链路，并在寄存器中标注此PCIE链路被使用，依次类推保证了PCIE设备都优先使用了Margin最好的PCIE链路，对客户而言，插哪个槽位都能获取到最优的PCIE链路，提高了PCIE性能和产品的稳定性。
最后需要说明的是，本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，可以通过计算机程序来指令相关硬件来完成，程序可存储于一计算机可读取存储介质中，该程序在执行时，可包括如上述各方法的实施例的流程。
此外，应该明白的是，本文的计算机可读存储介质(例如，存储器)可以是易失性存储器或非易失性存储器，或者可以包括易失性存储器和非易失性存储器两者。
本领域技术人员还将明白的是，结合这里的公开所描述的各种示例性逻辑块、模块、电路和算法步骤可以被实现为电子硬件、计算机软件或两者的组合。为了清楚地说明硬件和软件的这种可互换性，已经就各种示意性组件、方块、模块、电路和步骤的功能对其进行了一般性的描述。这种功能是被实现为软件还是被实现为硬件取决于具体应用以及施加给整个系统的设计约束。本领域技术人员可以针对每种具体应用以各种方式来实现的功能，但是这种实现决定不应被解释为导致脱离本发明实施例公开的范围。
以上是本发明公开的示例性实施例，但是应当注意，在不背离权利要求限定的本发明实施例公开的范围的前提下，可以进行多种改变和修改。根据这里描述的公开实施例的方法权利要求的功能、步骤和/或动作不需以任何特定顺序执行。此外，尽管本发明实施例公开的元素可以以个体形式描述或要求，但除非明确限制为单数，也可以理解为多个。
应当理解的是，在本文中使用的，除非上下文清楚地支持例外情况，单数形式“一个”旨在也包括复数形式。还应当理解的是，在本文中使用的“和/或”是指包括一个或者一个以上相关联地列出的项目的任意和所有可能组合。
上述本发明实施例公开实施例序号仅仅为了描述，不代表实施例的优劣。
本领域普通技术人员可以理解实现上述实施例的全部或部分步骤可以通过硬件来完成，也可以通过程序来指令相关的硬件完成，程序可以存储于一种计算机可读存储介质中，上述提到的存储介质可以是只读存储器，磁盘或光盘等。
所属领域的普通技术人员应当理解：以上任何实施例的讨论仅为示例性的，并非旨在暗示本发明实施例公开的范围(包括权利要求)被限于这些例子；在本发明实施例的思路下，以上实施例或者不同实施例中的技术特征之间也可以进行组合，并存在如上的本发明实施例的不同方面的许多其它变化，为了简明它们没有在细节中提供。因此，凡在本发明实施例的精神和原则之内，所做的任何省略、修改、等同替换、改进等，均应包含在本发明实施例的保护范围之内。
Claims (10)
1.一种PCIE链路连接方法，其特征在于，包括以下步骤：
将每一个CPU的每一个端口连接到PCIE switch的每一个槽位；
对所述PCIE switch上的每一个槽位进行Margin测试并将测试结果保存到寄存器中；
响应于检测到槽位上插入PCIE设备，根据所述测试结果选择对应的端口建立连接。
2.如权利要求1所述的方法，其特征在于，对所述PCIE switch上的每一个槽位进行Margin测试并将测试结果保存到寄存器中，进一步包括：
对所述PCIE switch上的每一个槽位进行Margin测试得到每一个槽位对应的端口优先级列表；
将所述优先级列表保存到所述寄存器中。
3.如权利要求2所述的方法，其特征在于，响应于检测到槽位上插入PCIE设备，根据所述测试结果选择对应的端口建立连接，进一步包括：
响应于检测到槽位上插入PCIE设备，根据所述端口优先级列表确定当前未被使用的多个端口中优先级最高的端口，并建立所述PCIE设备与所述优先级最高的端口的连接。
4.如权利要求1所述的方法，其特征在于，还包括：
响应于检测到端口错误，判断当前是否存在空闲端口；
响应于当前不存在空闲的端口，根据流量监控情况选择对应的PCIE设备进行将宽度处理并上报告警信息。
5.一种PCIE链路连接系统，其特征在于，包括：
连接模块，配置为将每一个CPU的每一个端口连接到PCIE switch的每一个槽位；
测试模块，配置为对所述PCIE switch上的每一个槽位进行Margin测试并将测试结果保存到寄存器中；
选择模块，配置为响应于检测到槽位上插入PCIE设备，根据所述测试结果选择对应的端口建立连接。
6.如权利要求5所述的系统，其特征在于，测试模块还配置为：
对所述PCIE switch上的每一个槽位进行Margin测试得到每一个槽位对应的端口优先级列表；
将所述优先级列表保存到所述寄存器中。
7.如权利要求6所述的系统，其特征在于，选择模块还配置为：
响应于检测到槽位上插入PCIE设备，根据所述端口优先级列表确定当前未被使用的多个端口中优先级最高的端口，并建立所述PCIE设备与所述优先级最高的端口的连接。
8.如权利要求5所述的系统，其特征在于，还包括检测模块，配置为：
响应于检测到端口错误，判断当前是否存在空闲端口；
响应于当前不存在空闲的端口，根据流量监控情况选择对应的PCIE设备进行将宽度处理并上报告警信息。
9.一种计算机设备，包括：
至少一个处理器；以及
存储器，所述存储器存储有可在所述处理器上运行的计算机程序，其特征在于，所述处理器执行所述程序时执行如权利要求1-4任意一项所述的方法的步骤。
10.一种计算机可读存储介质，所述计算机可读存储介质存储有计算机程序，其特征在于，所述计算机程序被处理器执行时执行如权利要求1-4任意一项所述的方法的步骤。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211375179.XA CN115756975A (zh) | 2022-11-04 | 2022-11-04 | 一种pcie链路连接方法、系统、设备以及存储介质 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211375179.XA CN115756975A (zh) | 2022-11-04 | 2022-11-04 | 一种pcie链路连接方法、系统、设备以及存储介质 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115756975A true CN115756975A (zh) | 2023-03-07 |
Family
ID=85356450
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211375179.XA Pending CN115756975A (zh) | 2022-11-04 | 2022-11-04 | 一种pcie链路连接方法、系统、设备以及存储介质 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115756975A (zh) |
-
2022
- 2022-11-04 CN CN202211375179.XA patent/CN115756975A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN112653600A (zh) | 基于usb网卡的网卡性能测试方法、装置及电子设备 | |
| EP3232620B1 (en) | Data center based fault analysis method and device | |
| CN109120522B (zh) | 一种多路径状态监测方法及装置 | |
| CN111414268A (zh) | 故障处理方法、装置及服务器 | |
| JP5302050B2 (ja) | 障害解析のためのトレース装置およびトレース方法 | |
| CN107070747A (zh) | 一种在网卡绑定模式下自动化测试网卡网络连接稳定性的方法 | |
| CN114827240A (zh) | 一种网络断线重连方法及系统 | |
| US7925728B2 (en) | Facilitating detection of hardware service actions | |
| CN111950640B (zh) | 交换机故障处理方法及装置 | |
| US8391162B2 (en) | Apparatus and method for testing SMNP cards | |
| CN115756975A (zh) | 一种pcie链路连接方法、系统、设备以及存储介质 | |
| CN112463238A (zh) | Pcie设备的报错定位方法、装置、bios和bmc | |
| CN111427777A (zh) | 一种sol测试的方法、系统、设备以及介质 | |
| CN115712559A (zh) | 测试硬件管理软件的方法、装置及电子设备 | |
| CN115276844A (zh) | 通信模组的测试方法、装置及电子设备 | |
| US20080168161A1 (en) | Systems and methods for managing faults within a high speed network employing wide ports | |
| CN108337128B (zh) | 监控系统间通讯状态的方法、装置和系统 | |
| CN114006822A (zh) | 交换机和服务器之间链路的判断方法及装置 | |
| CN110995495A (zh) | 网络故障检测方法、装置、电子设备及存储介质 | |
| CN110377477A (zh) | 一种电子设备、功能模组、电子设备的主板、检测方法 | |
| US6901538B2 (en) | Method, system, and recording medium of testing a 1394 interface card | |
| CN117520129B (zh) | 一种数据中心设备监控方法、装置、设备及介质 | |
| CN109327344B (zh) | 一种白盒交换机故障诊断方法及装置 | |
| CN109614139A (zh) | 一种系统服务配置方法、装置、设备及介质 | |
| CN116668335A (zh) | 一种集群业务处理方法、服务器及系统 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |