JP5301765B2 - 基板上の選択領域から異質な材料を除去するプラズマ処理装置及び方法 - Google Patents

基板上の選択領域から異質な材料を除去するプラズマ処理装置及び方法 Download PDF

Info

Publication number
JP5301765B2
JP5301765B2 JP2005349156A JP2005349156A JP5301765B2 JP 5301765 B2 JP5301765 B2 JP 5301765B2 JP 2005349156 A JP2005349156 A JP 2005349156A JP 2005349156 A JP2005349156 A JP 2005349156A JP 5301765 B2 JP5301765 B2 JP 5301765B2
Authority
JP
Japan
Prior art keywords
substrate
shield assembly
plasma
mask
upper frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005349156A
Other languages
English (en)
Other versions
JP2006203174A (ja
JP2006203174A5 (ja
Inventor
エス.コンドラショフ ロバート
ディー. ゲッティ ジェームズ
エス. タイラー ジェームス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nordson Corp
Original Assignee
Nordson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nordson Corp filed Critical Nordson Corp
Publication of JP2006203174A publication Critical patent/JP2006203174A/ja
Publication of JP2006203174A5 publication Critical patent/JP2006203174A5/ja
Application granted granted Critical
Publication of JP5301765B2 publication Critical patent/JP5301765B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67017Apparatus for fluid treatment
    • H01L21/67063Apparatus for fluid treatment for etching
    • H01L21/67069Apparatus for fluid treatment for etching for drying etching
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23FNON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F4/00Processes for removing metallic material from surfaces, not provided for in group C23F1/00 or C23F3/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32431Constructional details of the reactor
    • H01J37/32623Mechanical discharge control means
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Mechanical Engineering (AREA)
  • Organic Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Metallurgy (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Cleaning In General (AREA)

Description

本発明は一般に、プラズマ処理に関し、より詳しくは、基板から異質な材料を選択的に除去するようなプラズマ処理装置に関する。
プラズマ処理システムは、集積回路や、電子回路パッケージ、及び印刷配線基板などに関連した応用品で使用される基板の表面特性を改変するために、一般的に、使用されている。特に、プラズマ処理システムは、電子回路パッケージンにおける表面処理に使用される。例えば、表面活性、及び/又は、膜剥離や接着不良を防ぐための表面の清浄度を高めるために、ワイヤ・ボンディングの強度を高めたり、回路基板上のチップのアンダーフィル部に空洞が生じないようにしたり、酸化物を除去したり、ダイの取り付けを高めたり、及びダイカプセルの接着性を高めたりしている。代表的には、プラズマ処理システムに基板を配置して、少なくとも各基盤の一の面をプラズマに露出させる。物理的スパッタリングや、化学補助スパッタリング、反応性プラズマ種によって促進される化学反応、及びこれらの組み合わせを使って、基板における最も外側の原子層が表面から除去される。物理的又は化学的な作用はまた、表面を調質して、例えば、接着性や不要な汚染物を基板面からクリーニングするなど、特性を高めるためにも使用される。
半導体の製造に際しては、半導体のダイは一般に、リードフレームなどの金属製の支持体に、ワイヤ・ボンディングによって電気的に接続される。リードフレームは一般に、多数のパッドを備えていて、それぞれのパッドが有している露出リードを用いて、単一の半導体ダイを回路基板に電気的に接続する。ひとつの半導体ダイは、各パッドに取り付けられて、ダイの外部電気接点は、リードにおける近くにある部分にワイヤ・ボンディングされる。それぞれの半導体ダイ及びそのワイヤ・ボンディングは、動作中の半導体ダイの発熱を放散させるためであることはいうまでもなく、取扱い中や、貯蔵中、及び製造工程中に遭遇する劣悪な環境から半導体ダイとワイヤ・ボンディングとを保護するために設計されたモールド成形のポリマーから構成されてなるパッケージの内部に包被される。モールドされたパッケージにおいては、元々は平坦であったリードフレームの片側から、3次元形状である特徴部分が突出する。
モールド工程中では、リードフレームと、複数の取り付けられた半導体ダイとを、2つのモールド半体の間に配置する。片方のモールド半体は、多数のへこみを備えていて、各へこみの中には、半導体ダイのうちのひとつが受け入れられ、パッケージの形状及び配列を模擬している。モールドの半体同士を互いに圧接させて、へこみへの入口開口を密封しようとする。モールド用材料をモールドに注入すると、へこみの中の空間がこの材料で充填されて、半導体ダイとワイヤ・ボンディングとが包被される。しかしながら、モールド材料がへこみから浸出して、モールド半体同士の間を流れ、リードにおける露出している部分に、薄い層ないしバリを形成させる。この薄いバリの厚みは、代表的には、約10ミクロン未満である。バリは、リードにおける露出部分に対して、つまり包被された半導体ダイに対して、高品質に電気接続を確立できる能力に影響を与える。
バリの影響を解消するために、これまで様々なアプローチが開発された。モールド工程中に、リードフレームの裏面をテープで覆うようにすれば、バリを防ぐことができる。しかしながら、テープの接着剤がリードフレームの裏面に移って、テープを取り外した後に、残留物として取り残される。さらに、かかる用途に適したテープは比較的高価であり、不必要に製造コストを高騰させる。バリは、モールド工程の後に、機械的及び化学的な技術によって、又はレーザによって除去しても良い。こうした除去のアプローチもまた、それらの使用に制限がある。例えば、リードフレームは、化学機械的研磨などの機械的なバリ除去技術によっては、損傷を受け易い。高い腐食性の薬剤を用いない限り、化学的処理は効果が得られず、そうした薬剤を用いるならば、潜在的に、労働者の安全性や、使用済み腐食性薬剤の廃棄処理について問題点が生じる。レーザ除去は、設備コストが高いために高価であり、リードフレームの後ろ側に炭素残留物が残される不都合がある。
従って、余分のモールド材料など、異質な材料を基板上の領域から効果的かつ効率的に除去できると共に、基板上のその他の領域をプラズマに対してシールドできるような、プラズマ処理システムを求める要望が存在する。
本発明は、基板上のその他の領域にある特徴部分はプラズマにさらすことなく、プラズマを用いて基板上の領域から異質な材料を除去することに関連する上述及びその他の問題点を解決することにある。このために、本発明においては、プラズマ処理中に基板を保持するシールド組立体であって、該基板は、第1の領域と、該第1の領域から突出した特徴部分と、異質な材料によって覆われた第2の領域とを有している。シールド組立体は、特徴部分を受容するように、かつ該プラズマから該特徴部分をシールドするように、配置および寸法が定められたへこみを有する第1の部材と、該プラズマで該第2の領域から該異質な材料を除去するためにプラズマが異質な材料に接触するようにプラズマを通過させる窓部を備えてなる第2の部材とを備える。
半導体パッケージの内部にある半導体ダイは、プラズマの露出に対して敏感であるから、プラズマによるバリ除去工程中には、パッケージをプラズマに対してシールドしておくことが望ましい。
シールド組立体は、処理システムの構成要素であって、さらに、部分真空に排気可能なように処理空間を取り囲む真空チャンバと、処理空間に配置された電極と、処理空間内に処理ガスを導入すべく真空チャンバに形成されたガスポートとを備えていても良い。システムはさらに、電極に電気的に結合された電源を備えている。この電源は、処理ガスをプラズマに変換させるように機能する。処理空間において、プラズマ処理に適した位置には、固定具が配置される。
本発明の別の目的は、第1の領域と、第1の領域から突出した特徴部分と、異質な材料によって被覆された第2の領域とを有する基板にプラズマ処理を行う方法を提供することである。かかる方法は、真空チャンバの処理空間に基板を配置する工程と、処理空間にプラズマを発生させる工程とを備える。基板の第1の領域は、特徴部分を受容し、かつ特徴部分をプラズマからシールドするために構成されたへこみを備えてなるシールド組立体で被覆される。第2の領域は異質な材料を除去するのに有効なプラズマの反応種にさらされる。
本発明におけるこれらの及びその他の利点については、添付図面と以下の詳細な説明によって明らかになるだろう。
添付図面は、本願に組み込まれてその一部を構成するものであって、本発明の実施形態を示しており、前述した本発明の概要、及び以下の詳細な説明と併せて、本発明の実施形態を説明する上で役に立つものである。
図1を参照すると、プラズマ処理システム10は、処理空間14を取り囲むような壁によって構成されてなる処理チャンバ12を具備している。プラズマ処理中には、処理チャンバ12は、周辺大気環境に対して流体的に気密にシールされ、適切な部分真空にまで排気され、意図するプラズマ処理に適した処理ガスが供給される。真空ポンプ16は、バルブ付きの真空ポート17を介して、処理チャンバ12における処理空間14の排気を行うために用いられる。真空ポンプ16は、当業者は理解するだろうが、ポンプ速度が制御可能であるような、1以上の真空ポンプから構成される。
処理ガスは、処理ガス源18から、処理チャンバ12に形成された入口ガスポート21を通って、調整された流量にて、処理空間14に導入される。処理ガス源18から処理空間14へと流れる処理ガスは代表的には、質量流量制御装置(不図示)によって計量される。処理ガス源18からのガス流量速度と、真空ポンプ16のポンプ送出速度とが必要に応じて調節され、プラズマの生成と意図する処理工程とに適しているような、処理の圧力及び環境を得る。処理空間14は、絶え間なく排気され、そして同時に、処理ガス源18からは処理ガスが導入されるので、処理空間14の内部ではプラズマ存在時には常に新鮮なガス交換がなされ、使用済みの処理ガスや、基板20から除去された揮発種は処理空間14から排除される。
処理チャンバ12の内側にある電極24には、電源22が電気的に接続され、電力が供給される。電源22から供給される電力は、処理空間14に閉じ込められた処理ガスにプラズマ26を生成させるのに有効であって、また、直流(DC)自己バイアスも制御される。本発明を限定するものではないが、電源22は他の周波数も使用可能ではあるものの、約40kHzから約13.56MHzの範囲にて、好ましくは約13.56MHzにて動作する高周波(RF)電源であり、その出力レベルは、40kHzのものでは約4000ワットから約8000ワット、または、13.56MHzのものでは300ワットから2500ワットである。当業者が認識するであろう異なった処理チャンバのデザインにおいては、異なるバイアス電力が使用されることになる。プラズマ処理システム10における様々な構成要素には制御装置(不図示)が結合されていて、エッチ工程の制御を容易にしている。
プラズマ処理システム10は、当業者は認識するだろうが、異なった構成を採用することができ、従って、本願に示した例示的な構成に制限されるものではない。例えば、プラズマ26は、処理チャンバ12から離れた場所で生成させてから、これを処理空間14へと送り届けても良い。プラズマ処理システム10は、図1には示していないがシステム10が動作するためには必要であるような構成要素をさらに備え、例えば、それらは処理空間14と真空ポンプ16との間に配設されるゲートバルブなどである。
シールドないしシールド組立体30は、この例示的な処理システム10においては、1以上の基板20(図2参照)をプラズマ処理の実行に適するように、処理チャンバ12における処理空間14に配置するものである。基板20の片側20aには三次元の特徴部分28が突出していて、基板20の反対側20bは概略平坦になっている。三次元の特徴部分28は、プラズマ処理中に保護すべき部分であり、従って、基板20のプラズマ処理中にはプラズマ26に対してシールドされる。本発明においては、シールド組立体30が、単一の基板20を保持して、プラズマ処理することも想定している。
図2から図4を参照すると、シールド組立体30は、複数の第1の部材ないしマスク34と、第2の部材ないし上側フレーム36と、第3の部材ないし下側プレート32とを、通電された電極24の上に載置されて具備している。それぞれのマスク34は、基板20のひとつに対応するマスク側20bを備えていて、三次元の特徴部分28は、処理空間14中においてプラズマからシールドされる。上側フレーム36は、基板20及びマスク34を、下側プレート32に対して固定する。
下側プレート32は、突出してなる囲みリム38と、該のリム38の反対の側の間に延在してなる、平行に、等間隔に離間して配置されるリブ40とを具備している。リム38とリブ40とは協働して、リム38によって画定される平面の下方に窪み部42を形成している。窪み部42のそれぞれは、単一のマスク34を適切に受け入れられるような長さ,幅および深さの寸法が定められている。窪み部42の中にマスク34が、またシールド組立体30に対して基板20が配置された後に、上側フレーム36における囲み周部44を、下側プレート32のリム38に対して物理的に接触させると、良好な電気的及び熱的な接触状態が得られる。リブ40は、一般に隣接するマスク34の間に配置される。下側プレート32は電極24に取り付けられ、あるいは、それに代えて、別のやり方で、プラズマ処理に適した処理空間14の内部において、場所に位置決めされる。
各マスク34は、複数のへこみ46を備えて構成され、各へこみは、1又は複数の基板20の片側20bに支持されてなる、三次元の特徴部分28に対して相関している。一般的に、へこみ46は、片側20aから突出している三次元の特徴部分28に対して、その鏡像あるいは相補関係をもつように、配列され、寸法を定められ、位置決めされている。へこみ46の深さを好適に調整することで、下側プレート32のリム38を、上側フレーム36の周囲部分44に接触させる。
各マスク34は、空間的には、複数のへこみ46を通電された電極24から反対側に離れるように配置される。1以上の基板20はへこみ46と三次元の特徴部分28とが一致し、ずれないように、各マスク34の内側に配置される。その結果、各基板20における露出した上面20bは、被駆動電極24に対して反対側を向き、三次元の特徴部分28は被駆動電極24に対面するように、基板20は配置される。
それぞれのへこみ46の寸法(長さ、幅および深さ)は、三次元の特徴部分28のひとつを受け入れたとき、充分な隙間が得られるような寸法になっている、へこみ46は、等しい寸法になっていても良いし、あるいは、基板20上にわたって配置された異なる寸法をもつ三次元の特徴部分28を収容できるように、個別的な寸法になっていても良い、その結果、各へこみ46は、各三次元の特徴部分28の周囲において、プラズマ26の侵入を防ぐのに適したシールを、基板と共に形成する。本発明においては、単一のマスク34を用いて基板20をシールドしても充分であるし、及び/又は、単一のへこみ46によって有効に、三次元の特徴部分28をプラズマ26に対してシールドすることも想定している。例えば、マスク34の周囲に延在する単一のへこみ46を有する単一のマスク34は、基板20の下面20aを、プラズマ26の反応種からシールドするのに有効である。
引き続き図2から図4を参照すると、上側フレーム36は、マスク34によって保持された基板20の上に配置されている。上側フレーム36の重量が、基板20とマスク34とは下側プレート32に対して締め付ける下向きの力を働かせる。上側フレーム36は、周辺部分44の内側に形成された略矩形である開口部の2つの対向する側部の間に延在するように等間隔で平行なリブ48を備えている。略矩形である開口部の2つの対向する側部は、囲まれた周囲部分44の内側の空間に画定され、複数の窓部50に分割している。シールド組立体30が組み立てられたとき、リブ48は概略、隣接する基板20の間に位置決めされる。十字部材52は、上側フレーム36を補強する機能をもち、基板20におけるプラズマ処理が不要である部分だけを覆う。十字部材52の位置の詳しくは、基板20上にある三次元の特徴部分28の配置に依存するだろうし、窓部50をさらに小さな窓部50に分割するように位置が操作される。本発明においては、基板20の上面20bにおいては意図的なシールド領域がプラズマに対してシールドさせるべく、上側フレーム36が構成されることを想定している。上側フレーム36の四隅に設けられたキーピン54は、下側プレート32に対応して設けられたキー孔56(図2にはひとつだけを示している)に位置合わせされ、シールド組立体30の組立中に、これらの構成要素がずれないように確保されるようにしている。
下側プレート32と、マスク34と、上側フレーム36とは、アルミニウムなど、許容できる伝熱率及び電気伝導率をもった、任意の適当な材料から作ることができる。例示的なマスク34は、5mm厚みのアルミニウムの厚いシートから作られていて、基板20における三次元の特徴部分28の配列及び配置に対応する箇所に、へこみ46が配列され配置される。
本発明による変形例の実施形態においては、下側プレート32に設けられていた窪み部42は、電極24に、直接形成しても良い。窪み部42は、マスク34が横方向に動くことを防ぎ、上側フレーム36の窓部50に対して相対的に固定された位置に、マスク34を位置決めするものであるが、横方向の動きを阻止できるならば任意の構造に置き換えても良い。変形例としては、例えばすべてのマスク34が互いに結合されているなど、個々のマスク34が上側フレーム36に対して横方向に動くことに不都合がないのならば、下側プレート32は、それ自体を完全に省略しても良い。
例示的なプラズマ処理システム10を使用するに際しては、各基板20は、三次元の特徴部分28として、半導体ダイの包被パッケージが取り付けられた、リードフレームであって、各マスク34は、リードフレームのパッケージをマスクすべく寸法及び配置を定められてなるへこみ46を備えて構成されている。リードフレームをプラズマ処理すると、製造の前段工程であるモールド工程において形成された、モールド材料の薄層(すなわちバリ)は除去される。
本発明は、従来の除去技術に関する様々な不都合を克服するものであり、湿式化学エッチング技術、機械的技術、または、レーザを用いたりせず、基板20を損傷させることなく、基板20から異質な材料を除去することができる。本発明による方法は、特に、モールド材料の不要な薄層を除去したり、リードフレームの電気接点を覆っているバリを除去したりするのに適している。バリは、モールド用材料によって構成されるそれぞれのパッケージの内部におけるリードフレームに由来するダイを被包するモールド工程に起因する
本発明の使用について図1から図5を参照すると、マスク34は、下側プレート32に形成された窪み部42の中に配置され、下側プレート32は、通電された電極24の上に載せられていて、へこみ46の向きは、電極24及び下側プレート32に対して反対側を向いている。次に、各基板20が支持している三次元の特徴部分28が、対応する組のへこみ46に受け入れられるように、基板20はマスク34に関連付けられる。最後に、マスク34によって保持されている基板20の上に、上側フレーム36を配置する。上側フレーム36に設けられたキーピン54と、下側プレート32に対応して設けられたキー孔56とが係合することによって、シールド組立体30の組立中に、下側プレート32と上側フレーム36とが位置合わせされる。
ある種のまたはあらゆる三次元の特徴部分28には構造物58が隣接していて、そうした構造物58のひとつを図5に詳しく示している。構造物58は、例えば、リードフレームにおける露出した導電リード部分である。構造物58の上の領域60は、モールド工程において、半導体ダイを包被するパッケージを作るときに出来たバリなど、異質な材料の薄層によって覆われていて、プラズマ処理では、これを除去する。
シールド組立体30が組み立て終えたならば、真空ポンプ16によって処理空間14の排気を行う。処理ガス源18から処理ガスの流れを導入して、処理チャンバ12の内部の部分真空を、代表的には約150mTorr〜約1200mTorrの範囲である、適切な動作圧力にまで高めると共に、真空ポンプ16によって処理空間14の排気を続ける。電源22を起動して、電極24に対して電力を供給し、基板20の近くの処理空間14にプラズマ26を生成させ、直流(DC)は電極24を自己バイアスさせる。基板20は、基板20上の覆われた領域60(図5参照)から異質な材料の薄層の除去に適した処理工程によって、プラズマ26の反応種にさらされる。
プラズマ26は、原子ラジカルやイオンなどの反応種を含んでいて、これらが基板20の表面にある物質と相互作用して変化させる。基板20における覆われた領域60(図5参照)にある異質な材料は、原子ラジカル及びイオンと表面反応して、揮発性のガスの産物に変換され、表面から離れたガスは真空ポンプ16によって処理チャンバ12から排除される。異なるプラズマ組成を用いるならば、半導体ダイを包被するのに用いられる別のタイプのモールド材料など、様々に異なる物質から構成されたバリを除去することができる。表面反応による任意の残留物についても、異なるプラズマ組成によって除去することができる。
本発明について、様々な実施形態の説明によって例示し、これらの実施形態は詳細であると考えられるものであるけれども、本出願人による発明は、そうした詳細事項に限定されるものではなく、特許請求の範囲もそれらの詳細事項に限定されるものではない。当業者にとっては、追加的な利点や改変が明らかである。従って、本発明の広義による観点は、特定の詳細事項や、代表的な装置及び方法、並びに図示説明した例示に限定されるものではない。よって、発明の概念の範囲及び精神から逸脱せずに、そうした詳細に変更を加えることができるものである。本発明の範囲は、特許請求の範囲のみによって定められるべきである。
本発明の原理に従った基板のプラズマ処理を行うための、プラズマ処理システムを示した模式図である。 図1のプラズマ処理システムと併用される、シールド組立体を示した分解斜視図である。 図2のシールド組立体について、組み立てられた状態を示した斜視図である。 図2のマスクを示した斜視図であって、基板をマスクに積み込む様子を示している。 図4の一部分について、詳細に示した部分断面図である。

Claims (14)

  1. プラズマでの処理中に第一の基板を保持するシールド組立体であって、前記第一の基板は、第1の側と、その第1の側から突出した複数の特徴部分と、前記第1の側と反対側の第2の側と、前記第2の側上の異質な材料とを有し、前記シールド組立体は、
    前記第一の基板の前記第1の側から突出した複数の特徴部分の各1つを受容するような大きさと位置とをそれぞれが有する複数のへこみを備えた第1のマスクであって、その第1のマスクは、プラズマが前記複数のへこみ中に侵入することを防ぐように前記複数のへこみ各々回りに前記第一の基板でシールを画定する前記第1のマスクと、
    前記プラズマを前記第一の基板の第2の側上の前記異質な材料に前記プラズマを当てるためにプラズマを通過させる複数の窓を備える上側フレームであって、前記複数の窓の各々は第1の側縁部および第2の側縁部を備える前記上側フレームと、
    前記第1の側縁部および前記第2の側縁部の間に延在する複数の交差部材であって、その複数の交差部材は前記第一の基板の第2の側が少なくとも部分的に露出されている前記複数の交差部材と、
    前記上側フレームに向けて突出している環状リムと、その環状リムを包含する平面よりも下に画定される窪みとを有する下側プレートとを備え、
    前記窪みは、前記第1のマスクが前記上側フレームと前記下側プレートとの間に位置するように前記第1のマスクを受容するようになっていることを特徴とするシールド組立体。
  2. 請求項1に記載のシールド組立体であって、
    前記上側フレームと前記下側プレートとは導電性材料から形成されていて、前記下側プレートの前記環状リムと前記上側フレームとはその間で電気的な導通が得られるように互いに接触可能であることを有していることを特徴とするシールド組立体。
  3. 請求項1または2に記載のシールド組立体であって、
    前記第1のマスクは、前記複数のへこみの各々の周部まわりで、前記第一の基板の前記第1の側と接触することを特徴とするシールド組立体。
  4. 請求項1から3のいずれか一項に記載のシールド組立体であって、
    前記下側プレートは、前記第一の基板が前記第1のマスクと前記上側フレームとの間に位置するように、前記第1のマスクに対して配置されることを特徴とするシールド組立体。
  5. 請求項1から4のいずれか一項に記載のシールド組立体であって、
    第二の基板の第1の側から突出した特徴部分を受容するような大きさと位置とを有する複数のへこみを備えた第2のマスクであって、その第2のマスクは、前記複数のへこみ中への前記プラズマの前記侵入を防ぐように、前記複数のへこみの各々の回りと前記第二の基板とでシールを画定する前記第2のマスクを有することを特徴とするシールド組立体。
  6. 請求項5に記載のシールド組立体であって、
    前記第1のマスクと、前記第一の基板と、前記第2のマスクと、前記第二の基板とは、前記上側フレームにおいて、前記上側フレーム中の複数の窓の一つに対応することを特徴とするシールド組立体。
  7. 請求項5または6に記載のシールド組立体であって、
    前記第1のマスクと、前記第一の基板と、前記第2のマスクと、前記第二の基板とは、前記上側フレームにおいて、異なる窓に対応することを特徴とするシールド組立体。
  8. プラズマで第一の基板を処理する処理システムであって
    部分真空に排気可能なように、処理空間を取り囲む真空チャンバと、
    前記処理空間に配置された電極と、
    前記処理空間内に処理ガスを導入すべく、前記真空チャンバに形成されたガスポートと、
    前記電極に電気的に結合された電極であって、処理ガスをプラズマに変換させるように機能する電源と、
    請求項1から7のいずれか一項に記載のシールド組立体とを備えることを特徴とする処理システム。
  9. 請求項8に記載の処理システムであって、
    前記シールド組立体は、前記電極上に配置されていることを特徴とする処理システム。
  10. 請求項8または9に記載の処理システムであって、
    前記第1のマスクは、前記複数のへこみが前記電極と離れた方向を向くよう配置されていることを特徴とする処理システム。
  11. 請求項8から10のいずれか一項に記載の処理システムであって、
    前記シールド組立体は、前記電極電気的に結合されていることを特徴とする処理システム。
  12. 真空チャンバの内部に形成された処理空間の中にて基板にプラズマ処理を行う方法であって、
    前記基板は、第1の側と、その第1の側から突出した複数の特徴部分と、前記第1の側と反対側の第2の側と、その第2の側上の異質な材料とを有し、
    前記方法は、
    前記真空チャンバの前記処理空間に基板を配置する工程と、
    前記真空チャンバの前記処理空間にプラズマを発生させる工程と、
    前記基板の前記第1の側から突出する前記複数の特徴部分を受容し、前記プラズマへの暴露を削減するような複数のへこみを備えるシールド組立体で前記基板における前記第1の側を被覆する工程と、
    前記第2の側から前記異質な材料を除去する効果を生じる前記プラズマからの反応種に前記第2の側を露出する工程と、
    を備えていることを特徴とする方法。
  13. 請求項12に記載の方法であって、
    前記シールド組立体は複数の窓を有し、
    前記第2の側を露出する工程は、前記シールド組立体の前記複数の窓で前記基板の前記第2の側を覆う工程と、
    前記プラズマからの反応種が前記基板の前記第2の側から前記異質な材料と接触して除去するように前記複数の窓の各々を前記複数のへこみの位置と合わせる工程と、
    を備えることを特徴とする方法。
  14. 請求項12または13に記載の方法であって、
    前記真空チャンバの前記処理空間に前記基板を配置する工程は、
    前記処理空間内で前記プラズマを発生させるために用いられる通電された電極の上に前記シールド組立体と前記基板とを配置し、前記第2の側が前記電極と離れた方向を向くようにする工程を備えていることを特徴とする方法。
JP2005349156A 2004-12-03 2005-12-02 基板上の選択領域から異質な材料を除去するプラズマ処理装置及び方法 Expired - Fee Related JP5301765B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/003,062 US7635418B2 (en) 2004-12-03 2004-12-03 Plasma processing apparatus and methods for removing extraneous material from selected areas on a substrate
US11/003,062 2004-12-03

Publications (3)

Publication Number Publication Date
JP2006203174A JP2006203174A (ja) 2006-08-03
JP2006203174A5 JP2006203174A5 (ja) 2009-02-12
JP5301765B2 true JP5301765B2 (ja) 2013-09-25

Family

ID=36572886

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005349156A Expired - Fee Related JP5301765B2 (ja) 2004-12-03 2005-12-02 基板上の選択領域から異質な材料を除去するプラズマ処理装置及び方法

Country Status (5)

Country Link
US (2) US7635418B2 (ja)
JP (1) JP5301765B2 (ja)
CN (1) CN100468615C (ja)
SG (1) SG122896A1 (ja)
TW (1) TWI394865B (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7635418B2 (en) * 2004-12-03 2009-12-22 Nordson Corporation Plasma processing apparatus and methods for removing extraneous material from selected areas on a substrate
US7842223B2 (en) * 2004-12-22 2010-11-30 Nordson Corporation Plasma process for removing excess molding material from a substrate
US20060201910A1 (en) * 2004-12-22 2006-09-14 Nordson Corporation Methods for removing extraneous amounts of molding material from a substrate
DE102008064047A1 (de) 2008-10-02 2010-04-08 Continental Teves Ag & Co. Ohg Sensorelement und Trägerelement zur Herstellung eines Sensors
DE102008064046A1 (de) * 2008-10-02 2010-04-08 Continental Teves Ag & Co. Ohg Verfahren zur Herstellung eines Geschwindigkeits-Sensorelementes
US8627835B2 (en) * 2011-04-13 2014-01-14 Intermolecular, Inc. In-situ cleaning assembly
US10983721B2 (en) * 2018-07-13 2021-04-20 Fungible, Inc. Deterministic finite automata node construction and memory mapping for regular expression accelerator
CN109136836A (zh) * 2018-10-12 2019-01-04 京东方科技集团股份有限公司 掩膜板、晶圆、蒸镀装置及蒸镀方法
US11636154B2 (en) 2019-09-26 2023-04-25 Fungible, Inc. Data flow graph-driven analytics platform using data processing units having hardware accelerators
US11636115B2 (en) 2019-09-26 2023-04-25 Fungible, Inc. Query processing using data processing units having DFA/NFA hardware accelerators
US11263190B2 (en) 2019-09-26 2022-03-01 Fungible, Inc. Data ingestion and storage by data processing unit having stream-processing hardware accelerators
US11934964B2 (en) 2020-03-20 2024-03-19 Microsoft Technology Licensing, Llc Finite automata global counter in a data flow graph-driven analytics platform having analytics hardware accelerators

Family Cites Families (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59220934A (ja) * 1983-05-31 1984-12-12 Toshiba Corp 樹脂封止型半導体装置の製造方法
US4534921A (en) * 1984-03-06 1985-08-13 Asm Fico Tooling, B.V. Method and apparatus for mold cleaning by reverse sputtering
US4599970A (en) * 1985-03-11 1986-07-15 Rca Corporation Apparatus for coating a selected area of the surface of an object
JPS63500062A (ja) 1985-06-11 1988-01-07 アメリカン テレフオン アンド テレグラフ カムパニ− リ−ドフレ−ムのばり取り
JPH0643923B2 (ja) * 1986-01-16 1994-06-08 東芝セラミツクス株式会社 溶融金属の連続測温計
US5208067A (en) * 1986-04-14 1993-05-04 International Business Machines Corporation Surface modification of organic materials to improve adhesion
US5297897A (en) * 1989-11-24 1994-03-29 Asm Fico Tooling B.V. Single-strip molding apparatus
JPH06285868A (ja) * 1993-03-30 1994-10-11 Bridgestone Corp 加硫金型の清浄方法
US5961860A (en) * 1995-06-01 1999-10-05 National University Of Singapore Pulse laser induced removal of mold flash on integrated circuit packages
US6498074B2 (en) * 1996-10-29 2002-12-24 Tru-Si Technologies, Inc. Thinning and dicing of semiconductor wafers using dry etch, and obtaining semiconductor chips with rounded bottom edges and corners
JPH1177512A (ja) * 1997-09-09 1999-03-23 Oki Electric Ind Co Ltd 表面実装パッケージのリード端子自動研磨方法及びその自動研磨装置
US6230719B1 (en) * 1998-02-27 2001-05-15 Micron Technology, Inc. Apparatus for removing contaminants on electronic devices
US6082375A (en) * 1998-05-21 2000-07-04 Micron Technology, Inc. Method of processing internal surfaces of a chemical vapor deposition reactor
SG84519A1 (en) * 1998-12-07 2001-11-20 Advanced Systems Automation Method and apparatus for removal of mold flash
JP3400770B2 (ja) * 1999-11-16 2003-04-28 松下電器産業株式会社 エッチング方法、半導体装置及びその製造方法
US6489178B2 (en) 2000-01-26 2002-12-03 Texas Instruments Incorporated Method of fabricating a molded package for micromechanical devices
US6455479B1 (en) * 2000-08-03 2002-09-24 Shipley Company, L.L.C. Stripping composition
US6439869B1 (en) * 2000-08-16 2002-08-27 Micron Technology, Inc. Apparatus for molding semiconductor components
US6450074B1 (en) * 2000-09-01 2002-09-17 Awea Mechantronic Co., Ltd. Assembly for binding and locating an added head of numerical machine tool
US20020031622A1 (en) * 2000-09-08 2002-03-14 Ippel Scott C. Plastic substrate for information devices and method for making same
US6629880B1 (en) * 2000-12-14 2003-10-07 National Semiconductor Corporation Rotary mechanical buffing method for deflashing of molded integrated circuit packages
JP2002184795A (ja) * 2000-12-14 2002-06-28 Hitachi Ltd 半導体装置の製造方法
US6732913B2 (en) 2001-04-26 2004-05-11 Advanpack Solutions Pte Ltd. Method for forming a wafer level chip scale package, and package formed thereby
US6815362B1 (en) * 2001-05-04 2004-11-09 Lam Research Corporation End point determination of process residues in wafer-less auto clean process using optical emission spectroscopy
US20040235303A1 (en) * 2001-05-04 2004-11-25 Lam Research Corporation Endpoint determination of process residues in wafer-less auto clean process using optical emission spectroscopy
WO2002090615A1 (en) * 2001-05-04 2002-11-14 Lam Research Corporation Duo-step plasma cleaning of chamber residues
US20030005943A1 (en) * 2001-05-04 2003-01-09 Lam Research Corporation High pressure wafer-less auto clean for etch applications
KR100490534B1 (ko) * 2001-12-05 2005-05-17 삼성에스디아이 주식회사 유기 전자 발광 소자의 박막 증착용 마스크 프레임 조립체
SG109495A1 (en) 2002-04-16 2005-03-30 Micron Technology Inc Semiconductor packages with leadfame grid arrays and components and methods for making the same
DE10237084A1 (de) 2002-08-05 2004-02-19 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen eines elektrischen Leiterrahmens und Verfahren zum Herstellen eines oberflächenmontierbaren Halbleiterbauelements
US6750082B2 (en) * 2002-09-13 2004-06-15 Advanpack Solutions Pte. Ltd. Method of assembling a package with an exposed die backside with and without a heatsink for flip-chip
US20040244423A1 (en) * 2003-03-28 2004-12-09 Hoya Corporation Method of manufacturing an optical glass element
US20040220066A1 (en) * 2003-05-01 2004-11-04 Rohm And Haas Electronic Materials, L.L.C. Stripper
WO2005045873A2 (en) * 2003-10-28 2005-05-19 Nordson Corporation Plasma processing system and plasma treatment process
JP2008504975A (ja) * 2004-06-29 2008-02-21 ウナクシス ユーエスエイ、インコーポレイテッド 時分割多重化エッチング処理時にアスペクト比に依存するエッチングを低減する方法と装置
US7635418B2 (en) * 2004-12-03 2009-12-22 Nordson Corporation Plasma processing apparatus and methods for removing extraneous material from selected areas on a substrate
US7842223B2 (en) * 2004-12-22 2010-11-30 Nordson Corporation Plasma process for removing excess molding material from a substrate
US20060201910A1 (en) * 2004-12-22 2006-09-14 Nordson Corporation Methods for removing extraneous amounts of molding material from a substrate
US20070052132A1 (en) * 2005-09-02 2007-03-08 Gutierrez Roman C Method and system for cleaning molded items
US7572675B2 (en) * 2006-01-24 2009-08-11 Asm Technology Singapore Pte Ltd. Mold flash removal process for electronic devices
DE102006016200A1 (de) * 2006-04-06 2007-10-11 Krauss-Maffei Kunststofftechnik Gmbh Verfahren und Vorrichtung zur Herstellung von mehrkomponentigen Kunststoff-Formteilen

Also Published As

Publication number Publication date
JP2006203174A (ja) 2006-08-03
US8329590B2 (en) 2012-12-11
US20100075505A1 (en) 2010-03-25
US7635418B2 (en) 2009-12-22
TWI394865B (zh) 2013-05-01
US20060118239A1 (en) 2006-06-08
CN1815685A (zh) 2006-08-09
SG122896A1 (en) 2006-06-29
TW200632138A (en) 2006-09-16
CN100468615C (zh) 2009-03-11

Similar Documents

Publication Publication Date Title
JP5301765B2 (ja) 基板上の選択領域から異質な材料を除去するプラズマ処理装置及び方法
US6722030B1 (en) Process for manufacturing an electronic component, in particular a surface-wave component working with acoustic surface waves
US7944062B2 (en) Air cavity package for a semiconductor die and methods of forming the air cavity package
TWI627666B (zh) 晶圓之加工方法
KR20000048222A (ko) 볼 그리드 어레이형 반도체 장치 및 그 제조 방법
TWI500122B (zh) 半導體元件搭載用基板及其製造方法
JP2007281166A (ja) 接合方法および接合装置ならびに接合基板
US20060150381A1 (en) Saw device manufacturing method
JP4790407B2 (ja) 余分な成形材料を基板から除去するためのプラズマ法
JP2004186460A (ja) 回路装置の製造方法
WO2023098517A1 (zh) Sip封装组件及其封装方法、制作方法
JP4362350B2 (ja) ステンシルマスクの製造方法
JP4699272B2 (ja) 基板ホルダー
JP2002316110A (ja) 電子部品の洗浄方法およびそれに用いる洗浄装置
JP3494139B2 (ja) プラズマ処理装置、プラズマ処理方法およびプラズマ処理基板
KR100401141B1 (ko) 반도체 패키지 제조용 부재
JP2021163854A (ja) 半導体素子搭載用基板
JP2006279085A (ja) 回路装置の製造方法
JPH06350277A (ja) ヒートシンクの製造方法及びヒートシンク集合体
JP2005175129A (ja) 保護テープの接着方法及び保護テープ接着用テーブル
JP2000315744A (ja) 半導体パッケージの製造方法
US20070092993A1 (en) Semiconductor device packaging for avoiding metal contamination
JP2001332570A (ja) 半導体パッケージベースの基板固定用接着テープおよびその製造方法
JP2004342823A (ja) 回路基板装置
KR20000045082A (ko) 반도체패키지 구조

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081202

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081202

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111212

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120312

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120315

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120612

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120920

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130205

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130502

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130523

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130620

R150 Certificate of patent or registration of utility model

Ref document number: 5301765

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees