JPS63500062A - リ−ドフレ−ムのばり取り - Google Patents

リ−ドフレ−ムのばり取り

Info

Publication number
JPS63500062A
JPS63500062A JP61503079A JP50307986A JPS63500062A JP S63500062 A JPS63500062 A JP S63500062A JP 61503079 A JP61503079 A JP 61503079A JP 50307986 A JP50307986 A JP 50307986A JP S63500062 A JPS63500062 A JP S63500062A
Authority
JP
Japan
Prior art keywords
laser
leads
lead
mold material
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61503079A
Other languages
English (en)
Inventor
モイヤー,ハロルド ウイリアム
ショルツ,ハリー ロバート
Original Assignee
アメリカン テレフオン アンド テレグラフ カムパニ−
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by アメリカン テレフオン アンド テレグラフ カムパニ− filed Critical アメリカン テレフオン アンド テレグラフ カムパニ−
Publication of JPS63500062A publication Critical patent/JPS63500062A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4821Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4835Cleaning, e.g. removing of solder
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 リード フレームのぼり取り 見匪立覧見 通常のポスト モールド プラスチック集積回路パッケージは半導体集積回路が 結合される金属リード フレームから開始され、プラスチック ハウジングある いはカプセルが半導体本体の回りにモールドされる。シュアル イン ライン構 成の場合はモールド プラスチック本体の2つの相い対する側からリード フレ ームの指が延び、いわゆるカッド パック構成の場合は4つの全ての側から指が 延びる。
ましくない箇所、例えば、リード上あるいはリード間にくることが頻繁に発生す ることである。この材質は後の“ぼり取り″ステップにおいて除去される。しか し、ぼり取りを遂行するための周知のプロセスはコストがかかり、またぼり取り されるデバイスを損傷する恐れがある。
本発明は改良されたぼり取り技術に関する。
衾見囚灸般 本発明においてはリード フレームの指の間およびこれらの上に残留するカプセ ル材質(例えば、プラスチック)がレーザーを使用して除去される。レーザー加 工はの必要性が認識されているが、これを実現するにあたっての重要な事項が未 解決のままであった。1つの重要なこととして、レーザーを使用して本体から出 るリードに損傷を与えることなく包囲さ九た本体の外側の場全体を走査できるこ とが発見された。換言するならば5通常のリード フレーム パッケージのリー ドおよびリード間から廃プラスチツク材質を除去するのに十分な力のパワーを持 ち、しかもこれを短期間に遂行するレーザー ビームが発見された。本発明によ るレーザー ビームは、自己選択的であり、廃プラスチツク上に当てられるレー ザー エネルギーの割合がリード上に当てられるレーザー エネルギーの割合に 対して非常に大きく、プラスチックがリードの表面に損傷を与えることなく蒸発 され、しかもこれを経済的な速度にて達成できる。さらに、廃プラスチック カ プセル材質もデバイスの電気的性能を妨害したり、あるいは半田リフロ一作業の 際のその後の接着に悪影響を与える残留物を残すことなく除去できることが確認 された。蒸発によるプラスチックの除去はカーボンあるいは炭質残留物を生成す ることが予期される燃焼プロセスである。この残留物は電気的に導電性であり、 このタイプの電気パッケージの短絡あるいは電気漏れの原因となることが考えら れる。本発明による方法においては、これが発生しないことが確認された。さら に、本発明によるぼり取り方法は電気リードをブリスティン状態のままにとどめ るという事実は技術上非常に重要なことである。実際、リードはぼり取り作業の 前よりきれいになる。前の処理あるいはモールド作業中レエリート上に形成され る残留物および酸化物は廃モールド材質の除去と一緒に除去される。これは前述 の重要な事項、つまり、ぼり取りのために使用されるレーザー ビームがリード 間領域に選択的に当たるようにプログラムされることなく、リード上並びにリー ド間領域に非選択的に当てられるということに起因する。結果として得られるぼ り取りされたデバイスはさらに洗浄することなく半田にてコーティングあるいは パッケージ化することが可能である。研磨あるいは溶剤ぼり取り法において必要 とされる洗浄および/あるいはすすぎ作業を省略できることは経済的に非常に有 利なことである。
本発明によると方法はハイ パワー加工レーザー ビームをリード上に当てても 悪影響を伴わずむしろ好ましい結果を与えるが、リード間間隙より大きな間隙を 持つレーザー ビームを使用することによってプロセスの処理量を向上させるこ とも可能である。
図面の簡単な説明 第1図は本発明が使用できる典型的なタイプの細ピッチ カッド パッケージの 斜視図であり;第2図はモールド作業の後の平面図を示し;第3図は第2図のセ クション3−3に沿って切断された側面図を示し; 第4図は第2図から第4図に示される廃材質を除去するためのレーザーの可能な 走査パターンの略図を示し;第5図はぼり取り作業の後のパッケージの平面図を 示し;そして 第6図はダム バーが除去されたリード フレームの平面図を示す。
用亘至■囲 第1図には1つの辺にカプセル包囲された半導体デバイス12から延びる17個 のリードを持つ微細ピッチ カッド バック集積回路パッケージが示される。第 2図にはこれらリードの中心間距離、つまり、これらリードの゛′ピッチ”が寸 法u x#+として示される。パッケージ全体の寸法が一定である場合、パッケ ージの任意の辺に沿ってのリードの数が増加すると、これらリードのピッチは減 少する。成形作業の結果として残される残留物質あるいは廃物14(第2図)は 、ピッチが減少すると除去がより困難となることは直感的に明らかである。リー ドフレームの指の間に取り付けられ、モールド化合物が図示されるごとくリード の間からにじみでることを防止するように設計される′″ヒブル″含むモールド  チェース、つまり、モールド内の突起物の使用は、小さなピッチを持つパッケ ージでは製造上、リード フレームにモールドをぴったりはめることが困難なた めにあまり有効でない。これにかわって、第2図の20の所に示されるようなダ ム バーがモールド材質14がモールドから出るリード間の領域を制限するため に使用される。残留モールド化合物14は第2図に示されるようにリード間にと どまる。さらに、残留あるいは不用のモールド化合物41が第3図の断面図に示 されるようにリードの表面上に発生する。これは1つあるいは複数のモールドの 不完全な包囲、精密でないモールドの加工、す1ドの寸法の不正確な整合あるい はコントロール等に起因する。不用な全てのモールド材質は本発明によるリード 並びにリード間の空間を適当な波長およびパワー レベルのレーザーにて、適当 な走査速度およびQ−スイッチ速度にて走査することによって除去される。これ らパラメータは、デバイス パッケージのデザイン、モールド材質、リード フ レームの仕上げ、およびその他の事項に大きく依存する。本発明の1つの形態を 実現する一例としてのセットのパラメータが以下に示される。リードを走査する のに使用されるパターンも大きく変化する。適当な一例としての走査パターンが 第4図に示される。
第3図からパーツ12を損傷を与えることなくレーザーにてぼり取りを行なうに は厳しい要件が要求されることがわかる。レーザーはプラスチック材質14およ び不用な材質41をリード11に損傷を与えることな(除去することが要求され る。リード間の不用な材質14の厚さがリード上の不用な材質41の厚さの]0 倍あるいはそれ以上であるという事実に注意する。従って、フルのレーザー パ ワーが動作の殆どの間、および残留分が発生しない動作の全ての間においてリー ドの裸の表面上に当てられる。
第5図には最終的なぼり取りされたパーツが示される。
第6図にはダム バーが省かれたリード フレームが示される0本発明において は、リード フーレーム指間領域からの廃モールド材質の除去が簡単にできるた めリード フレームからダム バーを排除することができる。
モールド材質は外側フレーム61に排除される。このため、通常、成形作業の後 にダム バーを除去するために必要とされるパンチング作業が不用となる。
本発明の有効性が市販デバイスに関して実験され非常に良好な結果が確認された 。実験には1.064nm にて動作し、50wの連続波出力を提供する能力を 持つモデム512としてコントロール レーザー社(ControlLaser  Corp)から市販のNd : YAGレーザーが使用された。
このレーザー手法の柔軟性を実証するため以下の3つの異なるタイプのパーツが 加工された。
(1) 40ピン、10ミル ピッチ、シュアル インライン パッケージ、1 0ミル銅リード フレーム、ダムバー有、ニッケルメッキ、ヒソール MG30 F(Hysol M G 30 F )モールド化合物にて成形。
(2) 68ビン、25ミル ピッチ、カッド パッケージ、6ミル鋼リード  フレーム、ダム バー無、ニッケル/金メッキ、プラスコン 3200 L S  (Plaskon3200LS)モールド化合物にて成形、′ヒブル(hib bles)”含有7 (3) 40ピン、25ミル ピッチ、カッド パッケージ、6ミル銅リード、 ダム バー無、−ニッケル/金メッキ、プラス:+ン3200 LS (Pla skon 3200LS)モールド化合物にて成形、“ヒブル(hibbles ) ”含有せず。
これら全てのパッケージが同一のランプ電流および出力パワーを使用してぼり取 りされた。音響光学Qスイッチ速度が上の3つのパッケージ タイプ(1)、( 2)、および(3)に対してそれぞれ1適当たり3.0.2.25および1 、 75 k Hz に固定された。これらサンプルの加工から殆ど同一プロフィル のビームを使用して“ばり″の厚さ、幅、および薄の厚さにかなりの程度の変動 かあ −っても対応できることが確認された。このことおよびビームが゛”0. 040” の深さの場を持つという事実からこの技術は加工作業を大きく向上さ せることが理解できる。この柔軟性に富むプロセスはサンプルの高さおよびばり の量に非常に大きな許容度を持ち、ぼり条件が比較的大きく変動してもレーザー  パラメータをリセットする必要がないことを意味する。
上の手順に従ってぼり取りされたパーツに関してり一ドーリード間の漏れ電流の 測定が遂行された。 10−”アンペアまでの範囲の感度レンジを持つ電位計を 使用して測定が行なわれた。 この結果、漏れレベルは 1 ×10−″2以下 であることが発見された。
さらにオージェ(Auger)分光計を使用してはり取り後のリード上の残留カ ーボンの測定が行なわれた。モールド化合物の蒸発から過多のカーボン残留物が 予期され。
この過多の残留物が電気リード上の半田のりフローを防止することが予期される 。さらにリード上の過多の残留物は望ましくない漏れを与えるパッケージ側壁上 の残留物の存在を示唆する。側壁上の残留物の測定も行なわれ、存在しないこと が確認された。オージェ(Auger)測定の結果、従来のモールド−ぼり取り 作業の後に遭遇されるより残留カーボンが少なくなることが発見された。半田リ フロー試験の結果、リード カバーは完壁であり、レーザーによるぼり取り作業 の後にリード上に望ましくない残留物が残らないことが確認された。
FIG 1 FIG 3 FIG 5 国際調査報告 ANNEX To ムHE INTERNATIONAL 5EARCHRE: ’ORT 0NINTERNATIONAL APPLICATION No、  PCτ/US 86101046 (SA 13425)−―−−轡・−喝・ +鹸+轡−彎−+――−−一時−I―−―+ 曽−−−一―−−―−――+−― ++響−・−一―――−一

Claims (3)

    【特許請求の範囲】
  1. 1. モールド集積回路パッケージのばり取り方法において、該パッケージが半 導体デバイスを包囲するモールド本体、および該本体から出る複数の電気リード 、並びに該本体の外側の該電気リード間に残留廃モールド材質を含み、該ばり取 り作業が 該残留廃モールド材質を走査レーザー ビームに該走査ビームが該廃モールド材 質および該電気リードの1つあるいは複数の表面上に非選択的に当たるように露 出するステップを含み、これによって該残留廃モールド材質が該電気リードを損 傷することなく除去されることを特徴とするばり取り方法。
  2. 2. 請求の範囲第1項に記載の方法において、残留廃モールド材質が電気リー ドの表面の部分並びにこの間の空間を覆い、該走査レーザーが該レーザーが当た る全ての残留廃材質を除去することを特徴とする方法。
  3. 3. 請求の範囲第1項に記載の方法において、該レーザーがNd:YAGレー ザーであることを特徴とする方法。
JP61503079A 1985-06-11 1986-05-13 リ−ドフレ−ムのばり取り Pending JPS63500062A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US74366785A 1985-06-11 1985-06-11
US743667 1985-06-11

Publications (1)

Publication Number Publication Date
JPS63500062A true JPS63500062A (ja) 1988-01-07

Family

ID=24989678

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61503079A Pending JPS63500062A (ja) 1985-06-11 1986-05-13 リ−ドフレ−ムのばり取り

Country Status (7)

Country Link
EP (1) EP0225374B1 (ja)
JP (1) JPS63500062A (ja)
KR (1) KR880700462A (ja)
CA (1) CA1244146A (ja)
DE (1) DE3673773D1 (ja)
SG (1) SG84190G (ja)
WO (1) WO1986007492A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002289757A (ja) * 2001-03-27 2002-10-04 New Japan Radio Co Ltd 電子部品のリード切断方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0905762A1 (en) * 1997-09-30 1999-03-31 STMicroelectronics S.r.l. Method for removing moulding residues in the fabrication of plastic packages for semiconductor devices
SG84519A1 (en) * 1998-12-07 2001-11-20 Advanced Systems Automation Method and apparatus for removal of mold flash
US6335208B1 (en) 1999-05-10 2002-01-01 Intersil Americas Inc. Laser decapsulation method
US7635418B2 (en) 2004-12-03 2009-12-22 Nordson Corporation Plasma processing apparatus and methods for removing extraneous material from selected areas on a substrate
US7842223B2 (en) 2004-12-22 2010-11-30 Nordson Corporation Plasma process for removing excess molding material from a substrate
CN106925896B (zh) * 2015-12-31 2019-03-19 无锡华润安盛科技有限公司 散热片表面溢料处理方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5759368A (en) * 1980-09-29 1982-04-09 Hitachi Ltd Method of removing flash on lead frame and cutting dam

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2919998A1 (de) * 1979-05-17 1980-11-27 Siemens Ag Befestigen der anschlussdraehte von halbleitersystemen auf den traegerelementen
EP0084424A3 (en) * 1982-01-07 1984-06-13 American Microsystems, Incorporated Chemical removal of resin bleed from encapsulated devices and device treated by the method
JPS594060A (ja) * 1982-06-30 1984-01-10 Fujitsu Ltd 半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5759368A (en) * 1980-09-29 1982-04-09 Hitachi Ltd Method of removing flash on lead frame and cutting dam

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002289757A (ja) * 2001-03-27 2002-10-04 New Japan Radio Co Ltd 電子部品のリード切断方法

Also Published As

Publication number Publication date
KR880700462A (ko) 1988-03-15
EP0225374A1 (en) 1987-06-16
SG84190G (en) 1990-12-21
WO1986007492A1 (en) 1986-12-18
DE3673773D1 (de) 1990-10-04
EP0225374B1 (en) 1990-08-29
CA1244146A (en) 1988-11-01

Similar Documents

Publication Publication Date Title
DE112008003425B4 (de) Verfahren zum Herstellen eines Halbleiterbauelements
US7405487B2 (en) Method and apparatus for removing encapsulating material from a packaged microelectronic device
DE68928320T2 (de) Randmontierte Packung vom Oberflächen-Montierungstyp, für integrierte Halbleiterschaltungsanordnungen
JPS63500062A (ja) リ−ドフレ−ムのばり取り
TWI743778B (zh) 半導體裝置的製造方法
KR100648916B1 (ko) 반도체 패키지용 인쇄회로기판의 윈도우 가공방법
JP3108856B2 (ja) 樹脂パッケージ型半導体装置およびこれを実装した電子回路基板
JPH09162507A (ja) 金属ベースプリント基板
JPH04150063A (ja) 電子部品のリード端子切断装置及びリード端子の防錆構造
EP0705484B1 (en) Method of manufacturing a device whereby a support bar is provided with conductor tracks for electrically contacting a semiconductor element
JP3119439B2 (ja) めっき処理用タイバー及び内部配線のめっき処理方法
EP0705484A1 (en) Method of manufacturing a device whereby a support bar is provided with conductor tracks for electrically contacting a semiconductor element
US20090098682A1 (en) Method for Singulating a Group of Semiconductor Packages that Contain a Plastic Molded Body
JP2760093B2 (ja) 回路基板の製造方法
JPH08125088A (ja) リードフレームおよびこのリードフレームを用いた電子部品の製造方法
KR200157890Y1 (ko) 인쇄회로기판상에 융착이 용이한 전자부품 리드
JPH05283584A (ja) 電子部品搭載基板用のリードフレーム
JPH05243452A (ja) 表面実装型半導体装置及びその製造方法
JPH11204921A (ja) 電解メッキ工程用基板及びその分割方法
JPS6272133A (ja) チツプキヤリア
JPH0499292A (ja) 電気接合面の処理方法
JPH09312469A (ja) 半田コート方法
JPH04324964A (ja) 電子部品搭載用基板
JPH02278751A (ja) 表面実装用部品
JPH05226822A (ja) 電気部品の実装方法