JP5292984B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP5292984B2 JP5292984B2 JP2008205385A JP2008205385A JP5292984B2 JP 5292984 B2 JP5292984 B2 JP 5292984B2 JP 2008205385 A JP2008205385 A JP 2008205385A JP 2008205385 A JP2008205385 A JP 2008205385A JP 5292984 B2 JP5292984 B2 JP 5292984B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- diffusion layer
- type diffusion
- heat treatment
- conductivity type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Element Separation (AREA)
Description
本発明の第1実施形態について説明する。図1は本実施形態における半導体装置の製造方法により製造された半導体装置の断面構成を示す図であり、この図に基づいて説明する。
具体的には、このような式を満たすように、リンをイオン注入する工程および熱処理する工程では、ドーズ量およびSOI基板4におけるリンをイオン注入する位置を設定してリンをイオン注入する工程を行うと共に、熱処理する温度に基づいて熱拡散係数および熱処理時間を設定して熱処理する工程を行っている。なお、本実施形態では、n型拡散層8を形成した際に、n型拡散層8が埋込絶縁膜2にも到達しないように、リンをイオン注入する工程および熱処理する工程を行っている。
本発明の第2実施形態について説明する。本実施形態の半導体装置はSOI基板4の代わりにバルクウェハのSi基板を用いて構成されており、その他に関しては上記第1実施形態と同様であるため、ここでは説明を省略する。
上記各実施形態では、n型拡散層8、p型拡散層9およびn+型高濃度層10を有するツェナーダイオードを例に挙げて説明したが、もちろん、上記第1実施形態のn型拡散層8をp型拡散層に変更すると共にp型拡散層9をn型拡散層に変更し、n+型高濃度層10をp+型高濃度層に変更してツェナーダイオードを構成してもよい。この場合、例えば、p型拡散層を形成する不純物としてボロンを用いることができる。
2 埋込絶縁膜
3 SOI層
4 SOI基板
5 トレンチ
6 絶縁膜
7 ポリシリコン
8 n型拡散層
9 p型拡散層
10 n+型高濃度層
Claims (4)
- 半導体基板(4、11)を用意する工程と、
前記半導体基板(4、11)に素子形成領域を形成するためのトレンチ(5)を形成する工程と、
前記素子形成領域に第1導電型拡散層(8)を形成する工程と、
前記第1導電型拡散層(8)の表層部に第2導電型拡散層(9)および第1導電型高濃度層(10)を形成する工程と、を有する半導体装置の製造方法であって、
前記第1導電型拡散層(8)を形成する工程では、前記半導体基板(4、11)に不純物をイオン注入する工程と、熱処理により前記不純物を熱拡散させる熱処理工程と、を有し、前記不純物をイオン注入する工程および前記熱処理工程では、前記不純物をイオン注入する際のドーズ量をS、前記不純物を熱処理する際の熱拡散係数をD、前記不純物の熱処理時間をt、前記半導体基板(4、11)の表面のうち前記不純物を注入する部分と前記トレンチ(5)との最短距離をLとし、
- 前記半導体基板(4)として、支持基板(1)と、前記支持基板(1)の表面に配置されている埋込絶縁膜(2)と、前記埋込絶縁膜(2)を挟んで前記支持基板(1)と反対側に配置されているSOI層(3)と、を有したSOI基板を用い、
前記トレンチ(5)を形成する工程では、前記SOI層(3)の表面から前記埋込絶縁膜(2)に達するまで前記トレンチ(5)を形成し、
前記第1導電型拡散層(8)を形成する工程、前記第2導電型拡散層(9)および前記第1導電型高濃度層(10)を形成する工程を前記SOI層(3)に行い、
前記不純物をイオン注入する工程および前記熱処理工程では、前記第1導電型拡散層(8)を前記埋込絶縁膜(2)から離間して形成することを特徴とする請求項1に記載の半導体装置の製造方法。 - 前記不純物をイオン注入する工程では、リンまたは砒素を有する不純物をイオン注入することを特徴とする請求項1または2に記載の半導体装置の製造方法。
- 前記素子形成領域に前記第1導電型拡散層(8)、前記第2導電型拡散層(9)および前記第1導電型高濃度層(10)を有するツェナーダイオードを形成し、前記ツェナーダイオードの耐圧を4〜6Vにすることを特徴とする請求項1ないし3のいずれか1つに記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008205385A JP5292984B2 (ja) | 2008-08-08 | 2008-08-08 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008205385A JP5292984B2 (ja) | 2008-08-08 | 2008-08-08 | 半導体装置の製造方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2010040980A JP2010040980A (ja) | 2010-02-18 |
JP2010040980A5 JP2010040980A5 (ja) | 2011-02-17 |
JP5292984B2 true JP5292984B2 (ja) | 2013-09-18 |
Family
ID=42013167
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008205385A Expired - Fee Related JP5292984B2 (ja) | 2008-08-08 | 2008-08-08 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5292984B2 (ja) |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2839651B2 (ja) * | 1989-06-14 | 1998-12-16 | 株式会社東芝 | 半導体装置の製造方法及びその半導体装置 |
JPH09116174A (ja) * | 1995-10-18 | 1997-05-02 | Sony Corp | ツェナーザップダイオードおよびその製造方法 |
JP2000077547A (ja) * | 1998-08-27 | 2000-03-14 | Fuji Electric Co Ltd | 半導体装置の製造方法 |
JP2005064472A (ja) * | 2003-07-25 | 2005-03-10 | Fuji Electric Device Technology Co Ltd | 半導体装置 |
-
2008
- 2008-08-08 JP JP2008205385A patent/JP5292984B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2010040980A (ja) | 2010-02-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7169675B2 (en) | Material architecture for the fabrication of low temperature transistor | |
US7645665B2 (en) | Semiconductor device having shallow b-doped region and its manufacture | |
JP2009004573A (ja) | 炭化珪素半導体装置およびその製造方法 | |
JP2009272423A (ja) | 半導体装置及びその製造方法 | |
KR20120035699A (ko) | 급경사 접합 프로파일을 갖는 소스/드레인 영역들을 구비하는 반도체 소자 및 그 제조방법 | |
JP2007036250A (ja) | ゲッタリング機能を有する低欠陥エピタキシャル半導体基板、これを用いたイメージセンサー及びこれの製造方法 | |
JP2009253215A (ja) | 半導体装置およびその製造方法 | |
JP2011134837A (ja) | 半導体装置の製造方法 | |
JP5499455B2 (ja) | SOI(Silicononinsulator)構造の半導体装置およびその製造方法 | |
JP4989085B2 (ja) | 半導体装置及びその製造方法 | |
TW201350881A (zh) | 半導體基板之評價方法、評價用半導體基板、半導體裝置 | |
JP2006245338A (ja) | 電界効果型トランジスタの製造方法 | |
JPH04239760A (ja) | 半導体装置の製造法 | |
JP2009004763A (ja) | 半導体装置 | |
JP5292984B2 (ja) | 半導体装置の製造方法 | |
US7638415B2 (en) | Method for reducing dislocation threading using a suppression implant | |
JP6070333B2 (ja) | 半導体装置の製造方法 | |
JP2019021843A (ja) | 半導体エピタキシャルウェーハおよびその製造方法、ならびに固体撮像素子の製造方法 | |
JP2000260728A (ja) | 半導体装置の製造方法 | |
JP6413938B2 (ja) | 半導体基板の評価方法 | |
JP2017112219A (ja) | 半導体装置及びその製造方法 | |
US20160148834A1 (en) | Soi wafer fabrication method and soi wafer | |
JP2000349039A (ja) | 浅い拡散層を有する半導体装置の製造方法 | |
JP2005294341A (ja) | 半導体装置の製造方法 | |
JP7135998B2 (ja) | エピタキシャルウェーハの評価方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101222 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101222 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121112 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121120 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130115 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130514 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130527 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5292984 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |