JP5268112B2 - ドライエッチング方法 - Google Patents
ドライエッチング方法 Download PDFInfo
- Publication number
- JP5268112B2 JP5268112B2 JP2009509366A JP2009509366A JP5268112B2 JP 5268112 B2 JP5268112 B2 JP 5268112B2 JP 2009509366 A JP2009509366 A JP 2009509366A JP 2009509366 A JP2009509366 A JP 2009509366A JP 5268112 B2 JP5268112 B2 JP 5268112B2
- Authority
- JP
- Japan
- Prior art keywords
- recess
- dry etching
- hole
- etching method
- resin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 58
- 238000001312 dry etching Methods 0.000 title claims description 44
- 239000000758 substrate Substances 0.000 claims description 57
- 239000004065 semiconductor Substances 0.000 claims description 53
- 239000011347 resin Substances 0.000 claims description 47
- 229920005989 resin Polymers 0.000 claims description 47
- 239000007789 gas Substances 0.000 claims description 45
- 238000005530 etching Methods 0.000 claims description 38
- 230000008569 process Effects 0.000 claims description 17
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 13
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 11
- 230000007935 neutral effect Effects 0.000 claims description 10
- 238000004380 ashing Methods 0.000 claims description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 3
- 229910052760 oxygen Inorganic materials 0.000 claims description 3
- 239000001301 oxygen Substances 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 112
- 230000015572 biosynthetic process Effects 0.000 description 27
- 150000002500 ions Chemical class 0.000 description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 description 7
- 239000002184 metal Substances 0.000 description 6
- 229910004298 SiO 2 Inorganic materials 0.000 description 5
- 238000000151 deposition Methods 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 238000007747 plating Methods 0.000 description 3
- 230000009471 action Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000009616 inductively coupled plasma Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 229910001882 dioxygen Inorganic materials 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 230000005596 ionic collisions Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Plasma & Fusion (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
本発明は、絶縁層の上に半導体層が形成された基板のドライエッチング方法に関する。
近年、半導体記憶素子やＭＥＭＳ（Micro-Electro-Mechanical System）の製造にＳＯＩ（Silicon On Insulator）基板が用いられている。このＳＯＩ基板は、シリコン酸化膜からなる絶縁層をシリコン基板で挟み込んだ構成を有している。そして、上層側に位置するシリコン基板および中間の絶縁層をドライエッチング（プラズマエッチング）法で加工し、所定形状の孔（コンタクトホール）や溝（トレンチ）、あるいは可動素子の動作空間を形成するようにしている（例えば下記特許文献１参照）。
図８Ａ〜ＣにＳＯＩ基板の一加工例を模式的に示す。ＳＯＩ基板１０は、シリコン基板からなる上層側の第１の半導体層１１と、シリコン基板からなる下層側の第２の半導体層１２と、第１の半導体層１１と第２の半導体層１２との間に介在するシリコン酸化膜（ＳｉＯ２）からなる絶縁層１３とを備えている。図８Ａに示すように、第１の半導体層１１の表面には、所定形状にパターニングされたシリコン酸化膜（ＳｉＯ２）等からなるパターン層１４が形成されており、このパターン層１４をマスクとして第１の半導体層１１のドライエッチングを行うことで、第１の半導体層１１を貫通する貫通孔１５が形成される。
続いて、図８Ｂ，Ｃに示すように、貫通孔１５を介して露出する絶縁層１３の領域に凹所１６を形成する。凹所１６の形成に際しては、貫通孔１５を有する第１の半導体層１１をマスクとするドライエッチングが行われる。貫通孔１５および凹所１６の形成には、例えば、ＡｒとＳＦ６の混合ガスがエッチングガスとして用いられる。
しかしながら、上述した従来のドライエッチング方法においては、貫通孔１５の下部にノッチ（アンダーカット）１７が形成される場合がある（図８Ｂ）。ノッチ１７の主な原因は、貫通孔１５の底部のチャージアップと考えられている。すなわち、エッチング時の基板バイアスによってプラズマ中の電子が貫通孔１５の底部に滞留し、ここにプラズマ中の正イオンが引き込まれ、絶縁膜１３のエッチングが等方的に進行することで、ノッチ１７が発生する。
ノッチ１７が生じると、絶縁層１３に形成される凹所１６の形成幅（または径）が、貫通孔１５の形成幅（または径）よりも大きくなる。このため、例えば、貫通孔１５および凹所１６の側壁に導体めっきを形成して層間配線（コンタクトホール）を形成する場合、ノッチ１７の形成部位でのめっき不良を原因として断線不良が発生しやすいという問題がある。
また、従来のドライエッチング方法においては、絶縁層１３のエッチング時において、貫通孔１５から露出する絶縁層１３の表面領域だけでなく、貫通孔１５の側壁にもプラズマ中のイオンが衝突するため、凹所１６の形成に伴って貫通孔１５の形成幅（または径）が変動し、高精度な微細加工が行えなくなるという問題もある。
ノッチの原因とされる貫通孔底部のチャージアップを防止するために、基板に印加するバイアス電力をパルス変調する方法が知られている（例えば上記特許文献２参照）。しかしながら、この構成ではパルス発生器などの周辺機器の設置コストが必要となる。また、貫通孔の深さや形成幅（径）等に応じてノッチの大きさも変化するため、制御が複雑になるという問題を伴う。
本発明は上述の問題に鑑みてなされ、絶縁層へのノッチの発生を抑制できるとともに、高精度な微細加工を実現できるドライエッチング方法を提供することを課題とする。
本発明の一形態に係るドライエッチング方法は、シリコン酸化物からなる絶縁層の上に半導体層が形成された基板を準備することを含む。
上記半導体層に貫通孔が形成される。上記貫通孔を介して露出する上記絶縁層の領域をエッチングすることで前記絶縁層に凹所を形成しながら、前記貫通孔および前記凹所の側壁に樹脂膜が形成される。
上記半導体層に貫通孔が形成される。上記貫通孔を介して露出する上記絶縁層の領域をエッチングすることで前記絶縁層に凹所を形成しながら、前記貫通孔および前記凹所の側壁に樹脂膜が形成される。
本発明の一形態に係るドライエッチング方法は、シリコン酸化物からなる絶縁層の上に半導体層が形成された基板を準備することを含む。
上記半導体層に貫通孔が形成される。上記貫通孔を介して露出する上記絶縁層の領域をエッチングすることで前記絶縁層に凹所を形成しながら、前記貫通孔および前記凹所の側壁に樹脂膜が形成される。
上記半導体層に貫通孔が形成される。上記貫通孔を介して露出する上記絶縁層の領域をエッチングすることで前記絶縁層に凹所を形成しながら、前記貫通孔および前記凹所の側壁に樹脂膜が形成される。
上記ドライエッチング方法においては、上記絶縁層に上記凹所を形成しながら、上記貫通孔および上記凹所の側壁に上記樹脂膜が形成される。上記凹所の側壁に上記樹脂膜が形成されることにより、上記凹所の側壁がプラズマ中のイオンの衝突から保護され、当該凹所側壁へのノッチの発生が抑制される。また、上記貫通孔の側壁に上記樹脂膜が形成されることにより、上記貫通孔の側壁がプラズマ中のイオンの衝突から保護され、上記貫通孔の孔形状の変動が防止される。これにより、上記基板に対する高精度な微細加工が実現可能となる。
上記ドライエッチング方法において、前記凹所を形成することは、エッチングガスとして、フロロカーボン系ガスを少なくとも含むガスを用いることができる。この種のガスとしては、フロロカーボン系ガス単体、あるいは、Ａｒ、Ｘｅ、Ｋｒ、Ｈ２、Ｎ２などにフロロカーボン系ガスを添加した混合ガスを用いることができる。これにより、上記絶縁層に凹所を形成する過程で上記貫通孔および上記凹所の各々の側壁への上記樹脂膜の形成が可能となる。フロロカーボン系ガスとしては、例えば、ＣＦ４、Ｃ３Ｆ８、Ｃ４Ｆ８、ＣＨＦ３などが挙げられる。
上記ドライエッチング方法において、エッチング圧力は、０．１Ｐａ以上１．０Ｐａ以下とすることができる。
これにより、上記樹脂膜を安定して形成することが可能となる。
これにより、上記樹脂膜を安定して形成することが可能となる。
上記ドライエッチング方法において、エッチングガスに占めるフロロカーボン系ガスの割合は、２０％以上とすることができる。
これにより、比較的高い成膜レートを得ることが可能となる。
これにより、比較的高い成膜レートを得ることが可能となる。
上記ドライエッチング方法において、前記基板の温度は、１５０℃以下とすることができる。
これにより、上記樹脂膜の成膜レートを向上させることが可能となる。
これにより、上記樹脂膜の成膜レートを向上させることが可能となる。
上記ドライエッチング方法において、前記凹所の側壁に形成される樹脂膜の厚さは、０．１μｍ以上とすることができる。
これにより、上記凹所の形成時に入射するイオンの衝突作用から、上記貫通孔および上記凹所の側壁を保護することが可能となる。
これにより、上記凹所の形成時に入射するイオンの衝突作用から、上記貫通孔および上記凹所の側壁を保護することが可能となる。
上記ドライエッチング方法において、前記凹所は、磁気中性線放電エッチング法によって形成されることができる。
磁気中性線放電エッチング法を採用することにより、１Ｐａ以下の比較的低圧の下でも所望とするエッチング特性を得ることができる。
磁気中性線放電エッチング法を採用することにより、１Ｐａ以下の比較的低圧の下でも所望とするエッチング特性を得ることができる。
上記ドライエッチング法は、さらに、前記凹所の形成後、前記樹脂膜を除去することを含んでいてもよい。
これにより、上記基板に対して、上記貫通孔と上記凹所からなるコンタクトホールを形成することができる。
これにより、上記基板に対して、上記貫通孔と上記凹所からなるコンタクトホールを形成することができる。
上記ドライエッチング法において、前記樹脂膜は、酸素プラズマによるアッシング処理によって除去することができる。
これにより、エッチングガスをアッシングガスの切り替えのみで上記樹脂膜の除去を容易に実施することができる。
これにより、エッチングガスをアッシングガスの切り替えのみで上記樹脂膜の除去を容易に実施することができる。
以下、本発明の実施の形態について図面を参照して説明する。
図１Ａ〜Ｄは、本発明の一実施形態によるドライエッチング方法を説明する要部の概略工程断面図である。
本実施形態では、エッチング対象基板として、シリコン基板からなる第１の半導体層２１と、シリコン基板からなる第２の半導体層２２と、これら第１，第２の半導体層２１，２２の間に形成されたシリコン酸化膜（ＳｉＯ２）からなる絶縁層２３とを備えたＳＯＩ構造の基板２０が用いられている。
第１の半導体層２１および第２の半導体層２２はそれぞれ、あらかじめ各種素子が形成されたシリコン基板で構成することができる。本実施形態では、第１の半導体層２１および絶縁層２３にエッチング処理が順次施され、基板２０にコンタクトホール２８が形成される。第２の半導体層２２には、例えば、コンタクトホール２８の形成位置に対応して配線層が設けられている。以下、本発明を用いたコンタクトホール２８の形成方法について説明する。
まず、上述した構成の基板２０を準備する。基板２０は、絶縁層２３を挟んで第１の半導体層２１と第２の半導体層２２を貼り合わせて構成される。第１の半導体層２１の厚さは２５０μｍ、第２の半導体層２２の厚さは５０μｍ、絶縁層２３の厚さは１．０μｍである。絶縁層２３は当初、第１の半導体層２１側に形成されていてもよいし、第２の半導体層２２側に形成されていてもよい。また、第１，第２の半導体層２１，２２の各々にあらかじめ絶縁膜を形成しておき、これら絶縁膜どうしの貼り合わせによって絶縁層２３を構成してもよい。
第１の半導体層２１と第２の半導体層２２の貼り合わせは、公知の手法を採用することができる。具体的には、陽極接合などの常温接合法や、減圧雰囲気中におけるイオン照射による接合面の活性化処理を伴う基板接合法などが適用可能である。これらの基板接合法は、接着剤を使用せずに基板の貼り合わせが可能である。
基板２０には、あらかじめ、コンタクトホール形成用のマスクパターン層２４が形成される。マスクパターン層２４は、第１の半導体層２１の表面に形成したシリコン酸化膜（ＳｉＯ２）をフォトリソグラフィ技術によって所定形状にパターニングすることで形成される。上記シリコン酸化膜は、第１の半導体層２１の表面に形成された熱酸化膜でもよいし、プラズマＣＶＤ法等によって形成された蒸着膜でもよい。
そして、まず図１Ａに示すように、マスクパターン層２４をマスクとして第１の半導体層２１のドライエッチング（反応性イオンエッチング）を行い、第１の半導体層２１の内部に貫通孔２５を形成する。本実施形態において、貫通孔２５は直径２０μｍで形成されるが、これに限られず、更に小さい孔径であってもよい。エッチングガスとしては、ＳＦ６、あるいはＳＦ６とＡｒ等の希ガス又は不活性ガスとの混合ガスが用いられる。
次に、図１Ｂ，Ｃに示すように、貫通孔２５を介して露出する絶縁層２３の領域に凹所２６を形成する。凹所２６の形成に際しては、貫通孔２５を有する第１の半導体層２１をマスクとするドライエッチング（反応性イオンエッチング）が行われる。本実施形態において、凹所２６の形成には、エッチングガスにＣ４Ｆ８とＡｒの混合ガスが用いられる。
本実施形態では、凹所２６を形成しながら、貫通孔２５および凹所２６の側壁に樹脂膜２７を形成する工程が同時に行われる。樹脂膜２７は、エッチングガスの分解反応で生成されたフッ素系樹脂からなり、凹所２６の側壁と貫通孔２５の側壁に同時に形成される。なお、凹所２６の底部にも同様な樹脂膜が形成され得るが、この樹脂膜は、エッチング処理中に基板２０に印加される高周波バイアス電力で基板２０に引き込まれるプラズマ中のイオンによって除去される。すなわち、このイオンは、凹所２６の底部へ付着した樹脂膜を除去しながら凹所２６をその深さ方向にエッチングする。凹所２６の形成は、凹所２６の底部が第２の半導体層２２の表面に達した時点で終了する。
本実施形態によれば、凹所２６の形成と同時に形成される樹脂膜２６を貫通孔２５および凹所２６の側壁保護膜として機能させることで、凹所２６の側壁がプラズマ中のイオンの衝突から保護され、凹所２６側壁へのノッチの発生が抑制される。また、貫通孔２５の側壁に樹脂膜２６が形成されることにより、貫通孔２６の側壁がプラズマ中のイオンの衝突から保護され、貫通孔２６の孔形状の変動が防止される。以上により、基板２０に対する高精度な微細加工が実現可能となる。
貫通孔２５および凹所２６の側壁に形成される樹脂膜２７の膜厚は、特に制限されないが、少なくとも、凹所２６の形成時に入射するイオンの衝突作用から、貫通孔２５および凹所２６の側壁を保護し得る厚さが必要である。具体的に、樹脂膜２７の厚さは０．１μｍ以上とされる。
凹所２６の形成後は、図１Ｃに示すように、樹脂膜２６を除去する工程が行われる。樹脂膜２６の除去は、酸素雰囲気中におけるアッシング処理を用いることができる。これにより、基板２０に対して、貫通孔２５と凹所２６からなるコンタクトホール２８が形成される。
図２は、上述した基板２０のドライエッチング方法に用いられるドライエッチング装置３０の概略構成図である。このドライエッチング装置３０は、ＮＬＤ（磁気中性線放電）プラズマエッチング装置として構成されている。
ドライエッチング装置３０は、真空チャンバ３１を備えている。真空チャンバ３１には、ターボ分子ポンプ（ＴＭＰ）等の真空ポンプが接続され、真空チャンバ３１の内部が所定の真空度に真空排気されている。
真空チャンバ３１は、プラズマ発生部３１ａと基板処理部３１ｂを有している。プラズマ発生部３１ａを構成する石英製の筒状壁３２の周囲には、第１の高周波電源ＲＦ１に接続されたプラズマ発生用の高周波コイル（アンテナ）３３と、この高周波コイル３３の外周側に配置された三つの磁気コイル３４Ａ，３４Ｂ，３４Ｃがそれぞれ配置されている。
磁気コイル３４Ａと磁気コイル３４Ｂには同一方向に電流が供給され、磁気コイル３４Ｂには他の磁気コイル３４Ａ，３４Ｃと逆方向に電流が供給される。その結果、プラズマ発生部３１ａにおいて、リング状に磁気中性線３５が形成され、高周波コイル３３により磁気中性線３５に沿って誘導電場が印加されることで、放電プラズマが形成される。
特に、ＮＬＤ方式のエッチング装置においては、磁気コイル３４Ａ〜３４Ｃに流す電流の大きさによって、磁気中性線３５の形成位置および大きさを調整することができる。すなわち、磁気コイル３４Ａ，３４Ｂ，３４Ｃに流す電流をそれぞれＩＡ，ＩＢ，ＩＣとしたとき、ＩＡ＞ＩＣの場合は磁気中性線３５の形成位置は磁気コイル３４Ｃ側へ下がり、逆に、ＩＡ＜ＩＣの場合は磁気中性線３５の形成位置は磁気コイル３４Ａ側へ上がる。また、中間の磁気コイル３４Ｂに流す電流ＩＢを増していくと、磁気中性線３５のリング径は小さくなると同時に、磁場ゼロの位置での磁場の勾配が緩やかになる。これらの特性を利用することで、プラズマ密度分布の最適化を図ることができる。
一方、真空チャンバ３１の基板処理部３１ｂには、基板２０（図１）を支持するステージ３６が設置されている。このステージ３６は、図示せずとも、その上面に載置される基板２０の温度を調節可能な温度調整機構を内蔵している。ステージ３６は、コンデンサ３７を介してバイアス電源としての第２の高周波電源ＲＦ２に接続されている。また、ステージ３６の対向電極としてプラズマ発生部３１ａの上部に形成される天板３８には、コンデンサ３９を介して第３の高周波電源ＲＦ３が接続されている。
天板３８の近傍には、真空チャンバ３１へプロセスガスを導入するためのガス導入管４０が設置されている。プロセスガスには、基板２０をエッチング処理する各種ガスが含まれ、第１の半導体層２１をエッチング処理するためのエッチングガス（ＳＦ６ガスとＡｒガスの混合ガス）、絶縁層２３をエッチング処理するためのエッチングガス（Ｃ４Ｆ８ガスとＡｒガスの混合ガス）、および樹脂膜２７をアッシング除去するための酸素ガス等が該当する。
以上のように構成される本実施形態のドライエッチング装置３０においては、ステージ３６上に載置された基板２０に対して、第１の半導体層２１のエッチング工程（貫通孔２５の形成工程）、絶縁層２３のエッチング工程（凹所２６の形成工程）および樹脂膜２７の除去工程が、ガスの切換えによって連続的に行われる。
次に、図３は、凹所２６の形成工程に際して使用されるエッチングガスの全体に占めるＣ４Ｆ８ガスの割合（混合比）と、凹所２６（貫通孔２５）の側壁に形成される樹脂膜２７の成膜レートとの関係を示している。図３に示すように、樹脂膜２７の成膜レートはＣ４Ｆ８ガスの混合比に依存する。特に、Ｃ４Ｆ８ガスの含有量が１０％以上で２００［ｎｍ／ｍｉｎ］、２０％以上で約３００［ｎｍ／ｍｉｎ］以上の成膜レートが得られることがわかる。側壁に対する樹脂膜２７の成膜レートは、含有するフロロカーボン系ガスの種類にも関係し、例えばＣ３Ｆ８ガスの場合は、０．２〜０．３％の混合比で３００［ｎｍ／ｍｉｎ］（０．３［μｍ／ｍｉｎ］）の成膜レートが得られることが確認されている。
貫通孔２５および凹所２５の側壁に形成される樹脂膜２７の成膜レートは、上述したエッチングガス中のフロロカーボン系ガスの混合比以外に、エッチング処理時の真空チャンバの圧力や基板温度にも依存する。
図４は、チャンバ内圧力と樹脂膜２７の成膜レートとの関係を示している。チャンバ内圧力が１．０Ｐａ以下で０．３［μｍ／ｍｉｎ］以上の成膜レートが得られることがわかる。０．１Ｐａ未満で成膜レートの低下が認められるのは、エッチングガス量の低下によるものである。したがって、０．１Ｐａ以上１．０Ｐａ以下、あるいは、０．１Ｐａ以上０．７Ｐａ以下のチャンバ内圧力で絶縁層２３のエッチング処理を行うことによって、保護膜２７の安定した成膜が得られるようになる。
一方、図５は、基板温度と樹脂膜２７の成膜レートとの関係を示している。基板温度の低下に伴って成膜レートが向上することがわかる。基板温度が１５０℃以下で、０．３［μｍ／ｍｉｎ］以上の成膜レートが得られることが確認された。基板温度が低温なほど樹脂膜２７の形成に寄与する活性種の基板への吸着量が増加するためと考えられる。
また、本実施形態によれば、図１Ｂ，Ｃに示すように、樹脂膜２７が貫通孔２５および凹所２６の側壁だけでなくマスクパターン層２４の表面にも同様に形成されるため、絶縁層２３への凹所２６の形成に際して、絶縁層２３と同じシリコン酸化膜（ＳｉＯ２）で形成されるマスクパターン層２４のエッチングを回避することができる。
この場合、貫通孔２５および凹所２６の側壁に入射するイオンの数に比べて、マスクパターン層２４の表面に入射するイオンの数が多い分、樹脂膜２７のエッチングレートに差が生じることにはなるが、貫通孔２５および凹所２６の側壁に比べて、マスクパターン層２４の表面の方が樹脂膜２７の成膜レートが高いため、マスクパターン層２４がイオンの衝突から効果的に保護される。
したがって、マスクパターン層２４上にあらかじめ金属配線層が形成された基板２０のエッチング加工にも、本発明は効果的である。図６Ａ〜Ｄに、その適用例を概略的に示す。なお、図において図１と対応する部分については同一の符号を付し、その詳細な説明は省略する。
図６Ａに示すように、第１の半導体層２１に貫通孔２５を形成するためのマスクパターン層２４の表面に金属層２９が形成されている。この例においても、図６Ｃに示すように、凹所２６の形成と同時に、金属層２９の表面および貫通孔２５、凹所２６の各側壁に樹脂膜２７が形成される。したがって、エッチングによる金属層２９の膜減りを効果的に防止することができるので、配線層２９の信頼性が確保される。
以上、本発明の実施形態について説明したが、勿論、本発明はこれに限定されることなく、本発明の技術的思想に基づいて種々の変形が可能である。
例えば以上の実施形態では、コンタクトホール２８の形成後、貫通孔２５および凹所２６の側壁に形成された樹脂膜２７を除去したが、この樹脂膜２７を除去せず絶縁膜として基板２０内に残留させても構わない。
一方、図７Ａ〜Ｃに、本発明のドライエッチング方法が適用される基板の構成例を示す。図７Ａは、上述の実施形態と同様に、一対の半導体層４１，４２で絶縁層４３を挟み込んだ基板構造を示している。この場合、上層の第１の半導体層４１および絶縁層４３の加工後、下層の第２の半導体層４２に対してエッチング加工を施してもよい。
図７Ｂは、第２の半導体層４２と絶縁層４３との間に金属層４４を備えた基板構造を有している。この場合、第１の半導体層４１および絶縁層４３を貫通するコンタクトホールの形成後、導体めっき等の導体化処理を施すことで、第１の半導体層４１と第２の半導体層４２との間を電気的に連絡する層間接続層を形成することができる。
図７Ｃは、絶縁層４３の上に第１の半導体層４１が形成された２層構造基板を示している。この場合、絶縁層２３としては、石英等のガラス基板（シリコン酸化物）で構成され、半導体層４１を支持する機能を果たす。絶縁層２３は、例えば、ＭＥＭＳ部品の筺体部品として用いることができる。
さらに、以上の実施形態では、ドライエッチング装置としてＮＬＤ方式のエッチング装置を用いたが、これに限られず、ＩＣＰ（誘導結合プラズマ）方式のドライエッチング装置、ＣＣＰ（容量結合プラズマ）方式のドライエッチング装置を用いてもよい。
２０ 基板
２１ 第１の半導体層
２２ 第２の半導体層
２３ 絶縁層
２４ マスクパターン層
２５ 貫通孔
２６ 凹所
２７ 樹脂膜
２８ コンタクトホール
２９ 金属層
３０ ドライエッチング装置
２１ 第１の半導体層
２２ 第２の半導体層
２３ 絶縁層
２４ マスクパターン層
２５ 貫通孔
２６ 凹所
２７ 樹脂膜
２８ コンタクトホール
２９ 金属層
３０ ドライエッチング装置
Claims (6)
- シリコン酸化物からなる絶縁層の上に、半導体層と、前記半導体層の表面に配置されたマスクパターン層とが形成された基板を準備し、
前記マスクパターン層をマスクとして前記半導体層に貫通孔を形成し、
前記貫通孔を介して露出する前記絶縁層の領域を、Ｃ ４ Ｆ ８ を２０％以上の割合で含むエッチングガスを用いて、０．１Ｐａ以上０．７Ｐａ以下のエッチング圧力でエッチングすることで前記絶縁層に凹所を形成しながら、前記貫通孔、前記マスクパターン層の表面および前記凹所の側壁に樹脂膜を形成する
ドライエッチング方法。 - 請求項１に記載のドライエッチング方法であって、
前記基板の温度は、１５０℃以下である
ドライエッチング方法。 - 請求項１に記載のドライエッチング方法であって、
前記凹所の側壁に形成される樹脂膜の厚さは、０．１μｍ以上である
ドライエッチング方法。 - 請求項１に記載のドライエッチング方法であって、
前記凹所は、磁気中性線放電エッチング法によって形成される
ドライエッチング方法。 - 請求項１に記載のドライエッチング方法であって、さらに、
前記凹所の形成後、前記樹脂膜を除去する
ドライエッチング方法。 - 請求項５に記載のドライエッチング方法であって、
前記樹脂膜は、酸素プラズマによるアッシング処理によって除去される
ドライエッチング方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009509366A JP5268112B2 (ja) | 2007-04-11 | 2008-04-10 | ドライエッチング方法 |
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007103512 | 2007-04-11 | ||
| JP2007103512 | 2007-04-11 | ||
| PCT/JP2008/057066 WO2008126891A1 (ja) | 2007-04-11 | 2008-04-10 | ドライエッチング方法 |
| JP2009509366A JP5268112B2 (ja) | 2007-04-11 | 2008-04-10 | ドライエッチング方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2008126891A1 JPWO2008126891A1 (ja) | 2010-07-22 |
| JP5268112B2 true JP5268112B2 (ja) | 2013-08-21 |
Family
ID=39863986
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009509366A Active JP5268112B2 (ja) | 2007-04-11 | 2008-04-10 | ドライエッチング方法 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US20100062606A1 (ja) |
| EP (1) | EP2136391A4 (ja) |
| JP (1) | JP5268112B2 (ja) |
| KR (1) | KR101097821B1 (ja) |
| CN (1) | CN101652841B (ja) |
| AU (1) | AU2008239010B2 (ja) |
| TW (1) | TW200901312A (ja) |
| WO (1) | WO2008126891A1 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8158522B2 (en) * | 2009-09-25 | 2012-04-17 | Applied Materials, Inc. | Method of forming a deep trench in a substrate |
| JP5654359B2 (ja) * | 2011-01-06 | 2015-01-14 | 株式会社アルバック | プラズマエッチング方法、及びプラズマエッチング装置 |
| US8946076B2 (en) * | 2013-03-15 | 2015-02-03 | Micron Technology, Inc. | Methods of fabricating integrated structures, and methods of forming vertically-stacked memory cells |
| KR102235443B1 (ko) | 2014-01-10 | 2021-04-02 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
| CN105448697B (zh) * | 2014-07-18 | 2018-05-01 | 中微半导体设备(上海)有限公司 | 高深宽比结构的刻蚀方法及mems器件的制作方法 |
| KR101539197B1 (ko) * | 2015-02-05 | 2015-07-24 | 주식회사 스탠딩에그 | Ｚ축 움직임 성능을 개선하고 구조물 깊이 편차를 최소화하는 마이크로머시닝 방법 및 이를 이용한 가속도 센서 |
| US10569071B2 (en) | 2015-08-31 | 2020-02-25 | Ethicon Llc | Medicant eluting adjuncts and methods of using medicant eluting adjuncts |
| US10285692B2 (en) * | 2015-08-31 | 2019-05-14 | Ethicon Llc | Adjuncts for surgical devices including agonists and antagonists |
| TWI812762B (zh) * | 2018-07-30 | 2023-08-21 | 日商東京威力科創股份有限公司 | 處理被處理體之方法、處理裝置及處理系統 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09129729A (ja) * | 1995-11-02 | 1997-05-16 | Sony Corp | 接続孔の形成方法 |
| JP2001313337A (ja) * | 2000-02-23 | 2001-11-09 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
| JP2002062246A (ja) * | 2000-08-17 | 2002-02-28 | Mitsutoyo Corp | カンチレバーの製造方法 |
| JP2003100641A (ja) * | 2001-09-26 | 2003-04-04 | Toshiba Corp | 半導体装置用基板を製造する方法および半導体装置用基板 |
| WO2006003962A1 (ja) * | 2004-07-02 | 2006-01-12 | Ulvac, Inc. | エッチング方法及び装置 |
| JP2007059696A (ja) * | 2005-08-25 | 2007-03-08 | Hitachi High-Technologies Corp | エッチング方法およびエッチング装置 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5737496A (en) * | 1993-11-17 | 1998-04-07 | Lucent Technologies Inc. | Active neural network control of wafer attributes in a plasma etch process |
| JPH11219938A (ja) | 1998-02-02 | 1999-08-10 | Matsushita Electron Corp | プラズマエッチング方法 |
| TW429445B (en) * | 1999-08-02 | 2001-04-11 | Taiwan Semiconductor Mfg | Fabricating method of floating gate for stacked-gate nonvolatile memory |
| US6800512B1 (en) * | 1999-09-16 | 2004-10-05 | Matsushita Electric Industrial Co., Ltd. | Method of forming insulating film and method of fabricating semiconductor device |
| US20010053572A1 (en) * | 2000-02-23 | 2001-12-20 | Yoshinari Ichihashi | Semiconductor device having opening and method of fabricating the same |
| US20020170678A1 (en) * | 2001-05-18 | 2002-11-21 | Toshio Hayashi | Plasma processing apparatus |
| US6955177B1 (en) * | 2001-12-07 | 2005-10-18 | Novellus Systems, Inc. | Methods for post polysilicon etch photoresist and polymer removal with minimal gate oxide loss |
| JP2003203967A (ja) | 2001-12-28 | 2003-07-18 | Toshiba Corp | 部分ｓｏｉウェーハの製造方法、半導体装置及びその製造方法 |
| JP4088453B2 (ja) * | 2002-02-14 | 2008-05-21 | 株式会社日立グローバルストレージテクノロジーズ | 垂直記録用磁気ヘッド及びそれを搭載した磁気ディスク装置 |
| US6759340B2 (en) * | 2002-05-09 | 2004-07-06 | Padmapani C. Nallan | Method of etching a trench in a silicon-on-insulator (SOI) structure |
| WO2005055303A1 (ja) * | 2003-12-01 | 2005-06-16 | Matsushita Electric Industrial Co., Ltd. | プラズマエッチング方法 |
| US6828187B1 (en) * | 2004-01-06 | 2004-12-07 | International Business Machines Corporation | Method for uniform reactive ion etching of dual pre-doped polysilicon regions |
| US7425253B2 (en) * | 2004-01-29 | 2008-09-16 | Massachusetts Institute Of Technology | Microscale sorting cytometer |
| US7297636B1 (en) * | 2007-01-31 | 2007-11-20 | Advanced Micro Devices, Inc. | Methods for fabricating device features having small dimensions |
| US7776696B2 (en) * | 2007-04-30 | 2010-08-17 | Spansion Llc | Method to obtain multiple gate thicknesses using in-situ gate etch mask approach |
-
2008
- 2008-04-10 KR KR1020097021169A patent/KR101097821B1/ko active IP Right Grant
- 2008-04-10 CN CN2008800116513A patent/CN101652841B/zh active Active
- 2008-04-10 EP EP08740167A patent/EP2136391A4/en not_active Withdrawn
- 2008-04-10 AU AU2008239010A patent/AU2008239010B2/en active Active
- 2008-04-10 US US12/594,966 patent/US20100062606A1/en not_active Abandoned
- 2008-04-10 WO PCT/JP2008/057066 patent/WO2008126891A1/ja active Application Filing
- 2008-04-10 JP JP2009509366A patent/JP5268112B2/ja active Active
- 2008-04-11 TW TW097113146A patent/TW200901312A/zh unknown
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09129729A (ja) * | 1995-11-02 | 1997-05-16 | Sony Corp | 接続孔の形成方法 |
| JP2001313337A (ja) * | 2000-02-23 | 2001-11-09 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
| JP2002062246A (ja) * | 2000-08-17 | 2002-02-28 | Mitsutoyo Corp | カンチレバーの製造方法 |
| JP2003100641A (ja) * | 2001-09-26 | 2003-04-04 | Toshiba Corp | 半導体装置用基板を製造する方法および半導体装置用基板 |
| WO2006003962A1 (ja) * | 2004-07-02 | 2006-01-12 | Ulvac, Inc. | エッチング方法及び装置 |
| JP2007059696A (ja) * | 2005-08-25 | 2007-03-08 | Hitachi High-Technologies Corp | エッチング方法およびエッチング装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20090125174A (ko) | 2009-12-03 |
| CN101652841A (zh) | 2010-02-17 |
| US20100062606A1 (en) | 2010-03-11 |
| CN101652841B (zh) | 2012-01-18 |
| EP2136391A4 (en) | 2012-12-19 |
| KR101097821B1 (ko) | 2011-12-22 |
| TW200901312A (en) | 2009-01-01 |
| EP2136391A1 (en) | 2009-12-23 |
| JPWO2008126891A1 (ja) | 2010-07-22 |
| WO2008126891A1 (ja) | 2008-10-23 |
| AU2008239010A1 (en) | 2008-10-23 |
| AU2008239010B2 (en) | 2011-09-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5268112B2 (ja) | ドライエッチング方法 | |
| JP5932599B2 (ja) | プラズマエッチング方法 | |
| US10242908B2 (en) | Airgap formation with damage-free copper | |
| TWI651805B (zh) | 具有高角落選擇性的自我對準接觸窗/導通孔之形成方法 | |
| KR20090091307A (ko) | 높은 아스펙트비의 개구를 갖는 실리콘 구조체, 이의 제조방법, 이의 제조 장치, 및 이의 제조 프로그램, 및 이의 실리콘 구조체용 에칭 마스크의 제조방법 | |
| JP5323306B2 (ja) | プラズマエッチング方法およびコンピュータ読取可能な記憶媒体 | |
| KR100893959B1 (ko) | 처리 방법 및 플라즈마 에칭 방법 | |
| KR100593769B1 (ko) | 에칭 방법 | |
| CN102737984B (zh) | 半导体结构的形成方法 | |
| JP4182125B2 (ja) | 半導体装置の製造方法 | |
| JP5065726B2 (ja) | ドライエッチング方法 | |
| TW202143308A (zh) | 光子元件之圖案成形方法 | |
| KR100844029B1 (ko) | 플라즈마 식각방법 | |
| KR100253578B1 (ko) | 반도체 장치의 평탄화층 제조방법 | |
| US20240112887A1 (en) | In-Situ Adsorbate Formation for Plasma Etch Process | |
| US20230108117A1 (en) | Method for Etching of Metal | |
| KR20010112878A (ko) | 반도체 장치 제조 방법 | |
| KR100576415B1 (ko) | 섀로우 트랜치 형성 방법 | |
| JP2012204510A (ja) | シリコン基板のエッチング方法、及びシリコン基板のエッチング装置 | |
| JP2002026020A (ja) | 半導体装置の製造方法 | |
| KR20100001865A (ko) | 반도체 소자의 제조방법 | |
| JP2010135563A (ja) | 多層膜のエッチング方法 | |
| KR20050010674A (ko) | 반도체 소자의 콘택홀 형성방법 | |
| JP2000100782A (ja) | 半導体装置の製造方法 | |
| KR20040110279A (ko) | 반도체 소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120508 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120709 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121113 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130115 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130416 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130501 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5268112 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |