KR20090125174A - 드라이 에칭방법 - Google Patents
드라이 에칭방법 Download PDFInfo
- Publication number
- KR20090125174A KR20090125174A KR1020097021169A KR20097021169A KR20090125174A KR 20090125174 A KR20090125174 A KR 20090125174A KR 1020097021169 A KR1020097021169 A KR 1020097021169A KR 20097021169 A KR20097021169 A KR 20097021169A KR 20090125174 A KR20090125174 A KR 20090125174A
- Authority
- KR
- South Korea
- Prior art keywords
- hole
- resin film
- recess
- insulating layer
- etching
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 69
- 238000001312 dry etching Methods 0.000 title claims abstract description 43
- 239000000758 substrate Substances 0.000 claims abstract description 58
- 239000004065 semiconductor Substances 0.000 claims abstract description 55
- 239000011347 resin Substances 0.000 claims abstract description 50
- 229920005989 resin Polymers 0.000 claims abstract description 50
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 14
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 12
- 239000007789 gas Substances 0.000 claims description 50
- 238000005530 etching Methods 0.000 claims description 47
- 230000008569 process Effects 0.000 claims description 21
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 claims description 10
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 3
- 229910052760 oxygen Inorganic materials 0.000 claims description 3
- 239000001301 oxygen Substances 0.000 claims description 3
- 150000002500 ions Chemical class 0.000 abstract description 15
- 239000010410 layer Substances 0.000 description 118
- 230000015572 biosynthetic process Effects 0.000 description 29
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- 239000002184 metal Substances 0.000 description 6
- 230000007935 neutral effect Effects 0.000 description 6
- 229910004298 SiO 2 Inorganic materials 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 238000005459 micromachining Methods 0.000 description 5
- 238000001020 plasma etching Methods 0.000 description 4
- 238000007747 plating Methods 0.000 description 4
- 239000004020 conductor Substances 0.000 description 3
- 239000012298 atmosphere Substances 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 238000009616 inductively coupled plasma Methods 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 229910001882 dioxygen Inorganic materials 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000001179 sorption measurement Methods 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Plasma & Fusion (AREA)
- Inorganic Chemistry (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
절연층으로의 노치 발생을 억제할 수 있음과 동시에, 고정밀의 미세가공을 실현할 수 있는 드라이 에칭방법을 제공한다. 본 발명에 관련되는 드라이 에칭방법은 실리콘 산화물로 되는 절연층(23) 위에 반도체층(21)이 형성된 기판을 준비하고, 반도체층(21)에 관통공(25)을 형성하고, 관통공(25)을 통해서 노출하는 절연층(23) 영역을 에칭하는 것으로 절연층(23)에 오목부(26)를 형성하면서, 관통공(25) 및 오목부(26) 측벽으로 수지막(27)을 형성한다. 오목부(26) 측벽으로 수지막(27)이 형성되는 것으로, 오목부(26) 측벽이 플라즈마중 이온의 충돌로부터 보호되어, 요소 측벽으로의 노치 발생이 억제된다. 또, 관통공(25) 측벽으로 수지막(27)이 형성되는 것으로, 관통공(25) 측벽이 플라즈마중 이온의 충돌로부터 보호되어 관통공(25) 구멍형상의 변동이 방지된다.
드라이, 드라이 에칭, 에칭방법
Description
본 발명은 절연층 위에 반도체층이 형성된 기판의 드라이 에칭방법에 관한 것이다.
근년, 반도체 기억소자나 MEMS(Micro-Electro-Mechanical System) 제조에 S0I(Silicon On Insulater) 기판이 이용되고 있다. 이 SOI 기판은 실리콘 산화막으로 되는 절연층을 실리콘 기판으로 사이에 끼운 구성을 가지고 있다. 그리고, 상층측에 위치하는 실리콘 기판 및 중간 절연층을 드라이 에칭(플라즈마 에칭)법으로 가공해, 소정 형상의 구멍(콘택트 홀)이나 구(溝; 렌치), 혹은 가동 소자의 동작공간을 형성하도록 하고 있다(예를 들면 하기 특허문헌 1 참조).
도 8의 A∼C에 SOI 기판의 일가공예를 모식적으로 나타낸다. SOI 기판(10)은 실리콘 기판으로 되는 상층측 제1 반도체층(11)과, 실리콘 기판으로 되는 하층측 제2 반도체층(12)과, 제1 반도체층(11)과 제2 반도체층(12) 사이에 개재하는 실리콘 산화막(SiO2)으로 되는 절연층(13)을 구비하고 있다. 도 8의 A에 나타내듯이, 제1 반도체층(11) 표면에는 소정 형상으로 패터닝된 실리콘 산화막(SiO2)등으로 되는 패턴층(14)이 형성되어 있고, 이 패턴층(14)을 마스크로서 제1 반도체층(11)의 드라이 에칭을 행하는 것으로, 제1 반도체층(11)을 관통하는 관통공(15)이 형성된다.
계속해서, 도 8의 B, C에 나타내듯이, 관통공(15)을 통해서 노출하는 절연층(13) 영역에 오목부(凹所; 16)를 형성한다. 오목부(16) 형성에 즈음해서는, 관통공(15)을 가지는 제1 반도체층(11)과 마스크로 하는 드라이 에칭을 행한다. 관통공(15) 및 오목부(16) 형성에는 예를 들면, Ar 및 SF6 혼합가스가 에칭가스로서 이용된다.
특허문헌 1: 일본국 특개 2003-203967호 공보
특허문헌 2: 일본국 특개평 11-219938호 공보
그렇지만, 상술한 종래 드라이 에칭방법에 있어서는 관통공(15) 하부에 노치(언더컷; 17)가 형성되는 경우가 있다(도 8의 B). 노치(notch; 17)의 주된 원인은, 관통공(15) 저부의 차지업(charge up)이라고 생각되고 있다. 즉, 에칭시 기판 바이어스에 의해 플라즈마중 전자가 관통공(15) 저부에 체류하고, 여기에 플라즈마중 양(正)이온이 끌어 들여져서 절연막(13) 에칭이 등방적으로 진행하는 것 때문에, 노치(17)가 발생한다.
노치(17)가 생기면, 절연층(13)에 형성되는 오목부(16)의 형성폭(또는 지름)이 관통공(15)의 형성폭(또는 지름)보다 커진다. 이 때문에, 예를 들면, 관통공(15) 및 오목부(16) 측벽으로 도체 도금을 형성해 층간배선(콘택트 홀)을 형성하는 경우, 노치(17) 형성부위에서의 도금 불량을 원인으로 하는 단선 불량이 발생하기 쉽다는 문제가 있다.
또, 종래 드라이 에칭방법에 있어서는, 절연층(13) 에칭시에 있어서, 관통공(15)으로부터 노출하는 절연층(13)의 표면영역뿐만이 아니라, 관통공(15) 측벽으로도 플라즈마 중의 이온이 충돌하기 때문에, 오목부(16) 형성에 수반해 관통공(15)의 형성폭(또는 지름)이 변동하고, 고정밀한 미세가공을 행할 수 없게 된다는 문제도 있다.
노치의 원인으로 관통공 저부의 차지업을 방지하기 때문에, 기판에 인가하는 바이어스 전력을 펄스변조하는 방법이 알려져 있다(예를 들면 상기 특허문헌 2참조). 그렇지만, 이 구성에서는 펄스 발생기 등의 주변기기의 설치비용이 필요하게 된다. 또, 관통공의 깊이나 형성폭(지름) 등에 따라 노치 크기도 변화하기 때문에, 제어가 복잡하게 된다는 문제를 수반한다.
본 발명은 상술의 문제를 감안해서, 절연층으로의 노치 발생을 억제할 수 있음과 동시에, 고정밀의 미세가공을 실현할 수 있는 드라이 에칭방법을 제공하는 것을 과제로 한다.
본 발명의 일형태에 관련되는 드라이 에칭방법은, 실리콘 산화물로 되는 절연층 위에 반도체층이 형성된 기판을 준비하는 것을 포함한다.
상기 반도체층에 관통공이 형성된다. 상기 관통공을 통해서 노출하는 상기 절연층 영역을 에칭하는 것으로 상기 절연층에 오목부(凹所)를 형성하면서, 상기 관통공 및 상기 오목부 측벽으로 수지막이 형성된다.
도 1은 본 발명의 실시형태에 의한 드라이 에칭방법을 설명하는 일 요부의 공정단면도이다.
도 2는 본 발명의 실시형태에 이용되는 드라이 에칭장치의 개략구성도이다.
도 3은 절연층 에칭가스의 가스조성과 수지막의 성막레이트와의 관계를 나타내는 도이다.
도 4는 절연층 에칭시에 있어 챔버 압력과 수지막의 성막레이트와의 관계를 나타내는 도이다.
도 5는 절연층 에칭시에 있어 기판온도와 수지막의 성막레이트와의 관계를 나타내는 도이다.
도 6은 본 발명의 다른 실시형태에 의한 드라이 에칭방법을 설명하는 일 요부의 공정단면도이다.
도 7은 본 발명에 적용되는 기판의 구성예를 나타내는 개략단면도이다.
도 8은 종래 드라이 에칭방법을 설명하는 요부의 공정단면도이다.
*부호의 설명*
20: 기판
21: 제1 반도체층
22: 제2 반도체층
23: 절연층
24: 마스크 패턴층
25: 관통공
26: 오목부(凹所)
27: 수지막
28: 콘택트홀
29: 금속층
30: 드라이 에칭장치
본 발명의 일형태와 관련되는 드라이 에칭방법은 실리콘 산화물로 되는 절연층 위에 반도체층이 형성된 기판을 준비하는 것을 포함한다.
상기 반도체층에 관통공이 형성된다. 상기 관통공을 통해서 노출하는 상기 절연층 영역을 에칭하는 것으로 상기 절연층에 오목부를 형성하면서, 상기 관통공 및 상기 오목부 측벽으로 수지막이 형성된다.
상기 드라이 에칭방법에 있어서는, 상기 절연층에 상기 오목부를 형성하면서, 상기 관통공 및 상기 오목부 측벽으로 상기 수지막이 형성된다. 상기 오목부 측벽으로 상기 수지막이 형성되는 것으로, 상기 오목부 측벽이 플라즈마중 이온의 충돌로부터 보호되어, 해당 오목부 측벽으로의 노치 발생이 억제된다. 또, 상기 관통공 측벽으로 상기 수지막이 형성되는 것으로, 상기 관통공 측벽이 플라즈마중 이온의 충돌로부터 보호되어 상기 관통공 구멍형상의 변동이 방지된다. 이것에 의해, 상기 기판에 대한 고정밀의 미세가공이 실현가능하게 된다.
상기 드라이 에칭방법에 있어서, 상기 오목부를 형성하는 것은, 에칭가스로 서, 플로로카본계 가스를 적어도 포함한 가스를 이용할 수가 있다. 이런 종류의 가스로서는, 플로로카본계 가스 단일체, 혹은, Ar, Xe, Kr, H2, N2 등에 플로로카본계 가스를 첨가한 혼합가스를 이용할 수가 있다. 이것에 의해, 상기 절연층에 오목부를 형성하는 과정에서 상기 관통공 및 상기 오목부 각각의 측벽으로의 상기 수지막 형성이 가능해진다. 플로로카본계 가스로서는, 예를 들면 CF4, C3F8, C4F8, CHF3 등을 들 수 있다.
상기 드라이 에칭방법에 있어서, 에칭압력은 0.1㎩이상 1.0㎩이하로 할 수 있다.
이것에 의해, 상기 수지막이 안정되게 형성하는 것이 가능하게 된다.
상기 드라이 에칭방법에 있어서, 에칭가스에 차지하는 플로로카본계 가스의 비율은, 20% 이상으로 할 수 있다.
이것에 의해, 비교적 높은 성막(成膜; 막 형성)레이트를 얻는 것이 가능하게 된다.
상기 드라이 에칭방법에 있어서, 상기 기판온도는 150℃이하로 할 수 있다.
이것에 의해, 상기 수지막의 성막레이트를 향상시키는 것이 가능하게 된다.
상기 드라이 에칭방법에 있어서, 상기 오목부 측벽에 형성되는 수지막 두께는 0.1㎛이상으로 할 수 있다.
이것에 의해, 상기 오목부 형성시에 입사하는 이온의 충돌작용으로부터, 상기 관통공 및 상기 오목부 측벽을 보호하는 것이 가능하게 된다.
상기 드라이 에칭방법에 있어서, 상기 오목부는 자기중성선방전(磁氣中性線放電) 에칭법에 의해 형성될 수 있다.
자기중성선방전 에칭법을 채용하는 것으로, 1㎩이하의 비교적 저합하에서도 소망하는 에칭특성을 얻을 수 있다.
상기 드라이 에칭법은, 더욱이 상기 오목부 형성후, 상기 수지막을 제거하는 것을 포함하고 있어도 좋다.
이것에 의해, 상기 기판에 대해서 상기 관통공과 상기 오목부로 되는 콘택트홀을 형성할 수 있다.
상기 드라이 에칭법에 있어서, 상기 수지막은 산소 플라즈마에 의한 엣싱처리에 의해 제거할 수 있다.
이것에 의해, 에칭가스를 엣싱가스의 변환만으로 상기 수지막 제거를 용이하게 실시할 수 있다.
이하, 본 발명의 실시형태에 대해 도면을 참조하여 설명한다.
도 1의 A∼D는 본 발명의 일실시형태에 의한 드라이 에칭방법을 설명하는 요부 개략공정단면도이다.
본 실시형태에서는, 에칭대상 기판으로서, 실리콘 기판으로 되는 제1 반도체층(21)과, 실리콘 기판으로 되는 제2 반도체층(22)과, 이들 제1, 제2 반도체층(21, 22) 사이에 형성된 실리콘 산화막(SiO2)으로 되는 절연층(23)을 구비한 SOI구조의 기판(20)이 이용되고 있다.
제1 반도체층(21) 및 제2 반도체층(22)은 각각, 미리 각종 소자가 형성된 실리콘 기판으로 구성할 수 있다. 본 실시형태에서는 제1 반도체층(21) 및 절연층(23)에 에칭처리가 차례차례 실시되고, 기판(20)에 콘택트홀(28)이 형성된다. 제2 반도체층(22)에는 예를 들면, 콘택트홀(28) 형성위치에 대응해 배선층이 설치되어 있다. 이하, 본 발명을 이용한 콘택트홀(28)의 형성방법에 대해 설명한다.
우선, 상술한 구성의 기판(20)을 준비한다. 기판(20)은 절연층(23)을 사이에 둔 제1 반도체층(21)과 제2 반도체층(22)을 붙여 맞추어 구성된다. 제1 반도체층(21)의 두께는 250㎛, 제2 반도체층(22)의 두께는 50㎛, 절연층(23)의 두께는 1.0㎛이다. 절연층(23)은 당초, 제1 반도체층(21)측에 형성되어 있어도 좋고, 제2 반도체층(22)측에 형성되어 있어도 좋다. 또, 제1, 제2 반도체층(21, 22) 각각에 미리 절연막을 형성해 두고, 이들 절연막끼리의 붙여 맞춤에 의해 절연층(23)을 구성해도 좋다.
제1 반도체층(21)과 제2 반도체층(22)의 붙여 맞춤은 공지 수법을 채용할 수 있다. 구체적으로는, 양극접합 등의 상온접합법이나, 감압분위기중에 있어 이온조사에 의한 접합면의 활성화처리를 수반하는 기판접합법 등이 적용 가능하다. 이들의 기판접합법은, 접착제를 사용하지 않고 기판의 붙여 맞춤이 가능하다.
기판(20)에는 미리, 콘택트홀 형성용의 마스크 패턴층(24)이 형성된다. 마스크 패턴층(24)은 제1 반도체층(21) 표면에 형성한 실리콘 산화막(SiO2)을 포토리노크라피 기술에 의해 소정 형상으로 패터닝 하는 것으로 형성된다. 상기 실리콘 산화막은 제1 반도체층(21) 표면에 형성된 열산화막이라도 좋고, 플라즈마 CVD법 등에 의해 형성된 증착막이어도 좋다.
그리고, 우선 도 1의 A에 나타내듯이, 마스크 패턴층(24)을 마스크로서 제1 반도체층(21)의 드라이 에칭(반응성 이온에칭)을 행해, 제1 반도체층(21) 내부에 관통공(25)을 형성한다. 본 실시형태에 있어서, 관통공(25)은 직경 20㎛로 형성되지만, 이것에 한정되지 않고, 더욱 작은 구멍 지름이어도 괜찮다. 에칭가스로서는, SF6, 혹은 SF6와 Ar등의 희가스 또는 불활성가스와의 혼합가스가 이용된다.
다음으로, 도 1의 B, C에 나타내듯이, 관통공(25)을 통해 노출하는 절연층(23) 영역에 오목부(26)를 형성한다. 오목부(26) 형성 즈음해서는, 관통공(25)을 가지는 제1 반도체층(21)을 마스크로 하는 드라이 에칭(반응성 이온에칭)을 행해진다. 본 실시형태에 있어서, 오목부(26) 형성에는 에칭가스에 C4F8와 Ar의 혼합가스가 이용된다.
본 실시형태에서는, 오목부(26)를 형성하면서, 관통공(25) 및 오목부(26) 측벽으로 수지막(27)을 형성하는 공정이 동시에 행해진다. 수지막(27)은 에칭가스의 분해반응에서 생성된 불소계 수지로 되어, 오목부(26) 측벽과 관통공(25) 측벽으로 동시에 형성된다. 또, 오목부(26) 저부에도 동일한 수지막이 형성되어 얻지만, 이 수지막은 에칭처리중에 기판(20)에 인가되는 고주파 바이어스 전력으로 기판(20)에 인입되는 플라즈마중의 이온에 의해 제거된다. 즉, 이 이온은 오목부(26) 저부에 부착한 수지막을 제거하면서 오목부(26)를 그 깊이방향으로 에칭한다. 오목부(26) 형성은 오목부(26) 저부가 제2 반도체층(22) 표면에 다달은 시점에서 종료한다.
본 실시형태에 의하면, 오목부(26) 형성과 동시에 형성된 수지막(26)을 관통공(25) 및 오목부(26)의 측벽보호막으로서 기능시키는 것으로, 오목부(26) 측벽이 플라즈마중 이온의 충돌로부터 보호되어 오목부(26) 측벽으로의 노치 발생이 억제된다. 또, 관통공(25) 측벽에 수지막(26)이 형성되는 것으로, 관통공(26) 측벽이 플라즈마중 이온의 충돌로부터 보호되어 관통공(26) 구멍형상의 변동이 방지된다. 이상에 의해, 기판(20)에 대한 고정밀의 미세가공이 실현가능하게 된다.
관통공(25) 및 오목부(26) 측벽에 형성되는 수지막(27) 두께는, 특히 제한되지 않지만, 적어도, 오목부(26) 형성시에 입사하는 이온의 충돌작용으로부터 관통공(25) 및 오목부(26) 측벽을 보호할 수 있는 두께가 필요하다. 구체적으로, 수지막(27) 두께는 0.1㎛이상으로 된다.
오목부(26) 형성후는, 도 1의 C에 나타내듯이 수지막(26)을 제거하는 공정이 행해진다. 수지막(26) 제거는 산소 분위기중에 있어 엣싱처리를 이용할 수가 있다. 이에 의해, 기판(20)에 대해서, 관통공(25)과 오목부(26)로 되는 콘택트홀(28)이 형성된다.
도 2는 상술한 기판(2)의 드라이 에칭방법에 이용되는 드라이 에칭장치(30)의 개략구성도이다. 이 드라이 에칭장치(30)는 NLD(자기중성선방전) 플라즈마 에칭장치로서 구성되어 있다.
드라이 에칭장치(30)는 진공챔버(31)를 구비하고 있다. 진공챔버(31)에는 터보분자펌프(TMP) 등의 진공펌프가 접속되어 진공펌프(31) 내부가 소정의 진공도 로 진공배기되고 있다.
진공챔버(31)는 플라즈마 발생부(31a)와 기판처리부(31b)를 가지고 있다. 플라즈마 발생부(31a)를 구성하는 석영제의 통상벽(筒狀壁; 32) 주위에는 제1 고주파전원(RF1)에 접속된 플라즈마 발생용 고주파 코일(안테나; 31)과, 이 고주파 코일(33) 외주측에 배치된 3개의 자기코일(34A, 34B, 34C)이 각각 배치되어 있다.
자기코일(34A)과 자기코일(34C)에는 동일방향으로 전류가 공급되고, 자기코일(34B)에는 다른 자기코일(34A, 34C)과 역방향으로 전류가 공급된다. 그 결과, 플라즈마 발생부(31a)에 있어서, 링상태로 자기중성선(35)이 형성되어 고주파 코일(33)에 의해 자기중성선(35)에 따라 유도전기장이 인가되는 것으로, 방전 플라즈마가 형성된다.
특히, NLD 방식의 에칭장치에 있어서는, 자기코일(34A∼34C)에 흐르는 전류크기에 의해, 자기중성선(35) 형성위치 및 크기를 조정할 수가 있다. 즉, 자기코일(34A, 34B, 34C)에 흐르는 전류를 각각 IA, IB, IC로 했을 때, IA>IC의 경우는 자기중성선(35)의 형성위치는 자기코일(34C)측으로 내려가고, 반대로, IA<IC의 경우는 자기중성선(35)의 형성위치는 자기코일(34A)측으로 올라간다. 또, 중간의 자기코일(34B)에 흐르는 전류(IB)를 늘려 가면, 자기중성선(35)의 링지름은 작아짐과 동시에, 자장 제로 위치에서의 자장 경사가 완만하게 된다. 이러한 특성을 이용하는 것으로, 플라즈마 밀도분포의 최적화를 꾀할 수가 있다.
한편, 진공챔버(31)의 기판처리부(31b)에는 기판(20; 도 1)을 지지하는 스테 이지(36)가 설치되어 있다. 이 스테이지(36)는 도시하지 않았지만, 그 상면에 재치되는 기판(20) 온도를 조절 가능한 온도조정기구를 내장하고 있다. 스테이지(36)는 콘덴서(37)를 통해 바이어스 전원으로서의 제2 고주파 전원(RF2)에 접속되고 있다. 또, 스테이지(36)의 대향 전극으로서 플라즈마 발생부(31a) 상부에 형성되는 천판(38)에는 콘덴서(39)를 통해 제3 고주파 전원(RF3)이 접속되고 있다.
천판(38) 근방에는 진공챔버(31)로 프로세스 가스를 도입하기 위한 가스도입관(40)이 설치되어 있다. 프로세스 가스에는, 기판(20)을 에칭처리하는 각종 가스가 포함되어 제1 반도체층(21)을 에칭처리하기 위한 에칭가스(SF6가스와 Ar가스의 혼합가스), 절연층(23)을 에칭처리하기 위한 에칭가스(C4F8가스와 Ar가스의 혼합가스), 및 수지막(27)을 엣싱제거하기 위한 산소가스 등이 해당한다.
이상과 같이 구성되는 본 실시형태의 드라이 에칭장치(30)에 있어서는, 스테이지(36) 상에 재치된 기판(20)에 대해서, 제1 반도체층(21)의 에칭공정{관통공(25)의 형성공정}, 절연층(23)의 에칭공정{오목부(26)의 형성공정} 및 수지막(27)의 제거공정이 가스 전환에 의해 연속적으로 행해진다.
다음으로, 도 3은 오목부(26)의 형성공정에 즈음하여 사용되는 에칭가스 전체에 차지하는 C4F8가스의 비율(혼합비)과, 오목부{26, 관통공(25)} 측벽에 형성되는 수지막(27)의 성막레이트와의 관계를 나타내고 있다. 도 3에 나타내듯이, 수지막(27)의 성막레이트는 C4F8가스의 혼합비에 의존한다. 특히, C4F8가스의 함유량이 10%이상에서 200[㎚/min], 20%이상에서 약 300[㎚/min]이상의 성막레이트가 얻어지 는 것을 알 수 있다. 측벽에 대한 수지막(27)의 성막레이트는 함유하는 플로로카본계 가스의 종류에도 관계하고, 예를 들면 C3F8가스의 경우는, 0.2∼0.3%의 혼합비에서 300[㎚/min](0.3[㎛/min])의 성막레이트가 얻어지는 것이 확인되고 있다.
관통공(25) 및 오목부(26) 측벽으로 형성되는 수지막(27)의 성막레이트는, 상술한 에칭가스중의 플로로카본계 가스의 혼합비 이외에 에칭처리시의 진공챔버 압력이나 기판온도에도 의존한다.
도 4는 챔버내압력과 수지막(27)의 성막레이트와의 관계를 나타내고 있다. 챔버내압력이 1.0㎩이하로 0.3[㎛/min]이상의 성막레이트가 얻어지는 것을 알 수 있다. 0.1㎩ 미만으로 성막레이트 저하가 인정되는 것은, 에칭가스량 저하에 의한 것이다. 따라서, 0.1㎩이상 1.0㎩이하, 혹은 0.1㎩이상 0.7㎩이하의 챔버내압력으로 절연층(23)의 에칭처리를 행하는 것에 의해, 보호막(27)의 안정된 성막이 얻어지게 된다.
한편, 도 5는 기판온도와 수지막(27)의 성막레이트와의 관계를 나타내고 있다. 기판온도 저하에 수반해 성막레이트가 향상하는 것을 알 수 있다. 기판온도가 150℃이하로, 0.3[㎛/min]이상의 성막레이트를 얻을 수 있는 것이 확인되었다. 기판온도가 저온인만큼 수지막(27) 형성에 기여하는 활성 종(種)의 기판으로의 흡착량이 증가하기 때문이라고 생각된다.
또, 본 실시형태에 의하면, 도 1의 B, C에 나타내듯이 수지막(27)이 관통공(25) 및 오목부(26) 측벽뿐만이 아니라 마스크 패턴층(24)의 표면에도 같이 형성 되기 때문에, 절연층(23)으로의 오목부(26) 형성에 즈음하여, 절연층(23)과 같은 실리콘 산화막(SiO2)으로 형성되는 마스크 패턴층(24)의 에칭을 회피할 수가 있다.
이 경우, 관통공(25) 및 오목부(26) 측벽으로 입사하는 이온의 수(數)에 비해, 마스크 패턴층(24) 표면에 입사하는 이온의 수가 많은 만큼, 수지막(27)의 에칭레이트에 차이가 생기게 되지만, 관통공(25) 및 오목부(26) 측벽으로 비해 마스크 패턴층(24) 표면쪽이 수지막(27)의 성막레이트가 높기 때문에, 마스크 패턴층(24)이 이온의 충돌로부터 효과적으로 보호된다.
따라서, 마스크 패턴층(24) 상에 미리 금속배선층이 형성된 기판(20)의 에칭가공에도 본 발명은 효과적이다. 도 6의 A∼D에, 그 적용예를 개략적으로 나타낸다. 또, 도면에 있어서 도 1과 대응하는 부분에 대해서는 동일부호를 붙이고 그 상세한 설명은 생략한다.
도 6의 A에 나타내듯이, 제1 반도체층(21)에 관통공(25)을 형성하기 위한 마스크 패턴층(24) 표면에 금속층(29)이 형성되어 있다. 이 예에 있어서도, 도 6의 C에 나타내듯이, 오목부(26) 형성과 동시에, 금속층(29) 표면 및 관통공(25), 오목부(26) 각 측벽에 수지막(27)이 형성된다. 따라서, 에칭에 의한 금속층(29)의 막감소를 효과적으로 방지할 수 있으므로, 배선층(29)의 신뢰성이 확보된다.
이상, 본 발명의 실시형태에 대해서 설명했지만, 물론, 본 발명은 이에 한정되는 것은 아니고, 본 발명의 기술적 사상에 근거하여 여러 가지의 변형이 가능하다.
예를 들면 이상의 실시형태에서는, 콘택트홀(28) 형성 후, 관통공(25) 및 오목부(26) 측벽으로 형성된 수지막(27)을 제거했지만, 이 수지막(27)을 제거하지 않고 절연막으로서 기판(20)내에 잔류시켜도 상관없다.
한편, 도 7의 A∼C에 본 발명의 드라이 에칭방법이 적용되는 기판 구성예를 나타낸다. 도 7의 A는 상술의 실시형태와 같이, 한쌍의 반도체층(41, 42)에서 절연층(43)을 사이에 둔 기판구조를 나타내고 있다. 이 경우, 상층의 제1 반도체층(41) 및 절연층(43)의 가공후, 하층의 제2 반도체층(42)에 대해서 에칭가공을 실시해도 좋다.
도 7의 B는 제2 반도체층(42)과 절연층(43) 사이에 금속층(44)을 구비한 기판구조를 가지고 있다. 이 경우, 제1 반도체층(41) 및 절연층(43)을 관통하는 콘택트홀 형성후, 도체도금 등의 도체화 처리를 실시하는 것으로, 제1 반도체층(41)과 제2 반도체층(42) 사이를 전기적으로 연결하는 층간접속층을 형성할 수 있다.
도 7의 C는 절연층(43) 위에 제1 반도체층(41)이 형성된 2층구조기판을 나타내고 있다. 이 경우, 절연층(23)으로서는 석영 등의 유리기판(실리콘 산화물)으로 구성되어, 반도체층(41)을 지지하는 기능을 완수한다. 절연층(23)은 예를 들면, MEMS 부품의 광체(筐體)부품으로서 이용할 수 있다.
게다가 이상의 실시형태에서는, 드라이 에칭장치로서 NLD 방식의 에칭장치를 이용했지만, 이것에 한정되지 않고, ICP(유도결합 플라즈마) 방식의 드라이 에칭장치, CCP(용량결합 플라즈마) 방식의 드라이 에칭장치를 이용해도 좋다.
본 발명은 절연층 위에 반도체층이 형성된 기판의 드라이 에칭방법에 관한 것으로, 반도체 기억소자나 MEMS 제조에 이용되는 S0I 기판중 상층측에 위치하는 실리콘 기판 및 중간 절연층을 드라이 에칭(플라즈마 에칭)법으로 가공해, 소정 형상의 구멍이나 홈, 혹은 가동 소자의 동작공간을 형성하도록 하는데, 절연층으로의 노치 발생을 억제할 수 있음과 동시에, 고정밀의 미세가공을 실현할 수 있는 드라이 에칭방법을 제공하는 것이다.
Claims (10)
- 실리콘 산화물로 되는 절연층 위에 반도체층이 형성된 기판을 준비하고,상기 반도체층에 관통공이 형성하고,상기 관통공을 통해서 노출하는 상기 절연층 영역을 에칭하는 것으로 상기 절연층에 오목부를 형성하면서, 상기 관통공 및 상기 오목부 측벽에 수지막이 형성되는 드라이 에칭방법.
- 제1항에 있어서,상기 오목부를 형성하는 것은, 에칭가스로서, 플로로카본계 가스를 적어도 포함한 가스를 이용하는 것을 특징으로 하는 드라이 에칭방법.
- 제2항에 있어서,에칭압력은 0.1㎩이상 1.0㎩이하인 것을 특징으로 하는 드라이 에칭방법.
- 제3항에 있어서,에칭가스에 차지하는 플로로카본계 가스의 비율은, 20% 이상인 것을 특징으로 하는 드라이 에칭방법.
- 제4항에 있어서,상기 플로로카본계 가스는 C4F8인 것을 특징으로 하는 드라이 에칭방법.
- 제3항에 있어서,상기 기판온도는 150℃이하인 것을 특징으로 하는 드라이 에칭방법.
- 제3항에 있어서,상기 오목부 측벽에 형성되는 수지막 두께는 0.1㎛이상인 것을 특징으로 하는 드라이 에칭방법.
- 제1항에 있어서,상기 오목부는 자기중성선방전(磁氣中性線放電) 에칭법에 의해 형성되는 것을 특징으로 하는 드라이 에칭방법.
- 제1항에 있어서,상기 오목부 형성후, 상기 수지막을 제거하는 것을 특징으로 하는 드라이 에칭방법.
- 제9항에 있어서,상기 수지막은 산소 플라즈마에 의한 엣싱처리에 의해 제거되는 것을 특징으 로 하는 드라이 에칭방법.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007103512 | 2007-04-11 | ||
| JPJP-P-2007-103512 | 2007-04-11 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20090125174A true KR20090125174A (ko) | 2009-12-03 |
| KR101097821B1 KR101097821B1 (ko) | 2011-12-22 |
Family
ID=39863986
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020097021169A KR101097821B1 (ko) | 2007-04-11 | 2008-04-10 | 드라이 에칭방법 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US20100062606A1 (ko) |
| EP (1) | EP2136391A4 (ko) |
| JP (1) | JP5268112B2 (ko) |
| KR (1) | KR101097821B1 (ko) |
| CN (1) | CN101652841B (ko) |
| AU (1) | AU2008239010B2 (ko) |
| TW (1) | TW200901312A (ko) |
| WO (1) | WO2008126891A1 (ko) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8158522B2 (en) * | 2009-09-25 | 2012-04-17 | Applied Materials, Inc. | Method of forming a deep trench in a substrate |
| JP5654359B2 (ja) * | 2011-01-06 | 2015-01-14 | 株式会社アルバック | プラズマエッチング方法、及びプラズマエッチング装置 |
| US8946076B2 (en) * | 2013-03-15 | 2015-02-03 | Micron Technology, Inc. | Methods of fabricating integrated structures, and methods of forming vertically-stacked memory cells |
| KR102235443B1 (ko) | 2014-01-10 | 2021-04-02 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
| CN105448697B (zh) * | 2014-07-18 | 2018-05-01 | 中微半导体设备(上海)有限公司 | 高深宽比结构的刻蚀方法及mems器件的制作方法 |
| KR101539197B1 (ko) * | 2015-02-05 | 2015-07-24 | 주식회사 스탠딩에그 | Ｚ축 움직임 성능을 개선하고 구조물 깊이 편차를 최소화하는 마이크로머시닝 방법 및 이를 이용한 가속도 센서 |
| US10569071B2 (en) | 2015-08-31 | 2020-02-25 | Ethicon Llc | Medicant eluting adjuncts and methods of using medicant eluting adjuncts |
| US10285692B2 (en) * | 2015-08-31 | 2019-05-14 | Ethicon Llc | Adjuncts for surgical devices including agonists and antagonists |
| TWI812762B (zh) * | 2018-07-30 | 2023-08-21 | 日商東京威力科創股份有限公司 | 處理被處理體之方法、處理裝置及處理系統 |
| JP7478059B2 (ja) * | 2020-08-05 | 2024-05-02 | 株式会社アルバック | シリコンのドライエッチング方法 |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5737496A (en) * | 1993-11-17 | 1998-04-07 | Lucent Technologies Inc. | Active neural network control of wafer attributes in a plasma etch process |
| JPH09129729A (ja) * | 1995-11-02 | 1997-05-16 | Sony Corp | 接続孔の形成方法 |
| JPH11219938A (ja) | 1998-02-02 | 1999-08-10 | Matsushita Electron Corp | プラズマエッチング方法 |
| TW429445B (en) * | 1999-08-02 | 2001-04-11 | Taiwan Semiconductor Mfg | Fabricating method of floating gate for stacked-gate nonvolatile memory |
| US6800512B1 (en) * | 1999-09-16 | 2004-10-05 | Matsushita Electric Industrial Co., Ltd. | Method of forming insulating film and method of fabricating semiconductor device |
| JP2001313337A (ja) * | 2000-02-23 | 2001-11-09 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
| US20010053572A1 (en) * | 2000-02-23 | 2001-12-20 | Yoshinari Ichihashi | Semiconductor device having opening and method of fabricating the same |
| JP2002062246A (ja) * | 2000-08-17 | 2002-02-28 | Mitsutoyo Corp | カンチレバーの製造方法 |
| US20020170678A1 (en) * | 2001-05-18 | 2002-11-21 | Toshio Hayashi | Plasma processing apparatus |
| JP3984014B2 (ja) * | 2001-09-26 | 2007-09-26 | 株式会社東芝 | 半導体装置用基板を製造する方法および半導体装置用基板 |
| US6955177B1 (en) * | 2001-12-07 | 2005-10-18 | Novellus Systems, Inc. | Methods for post polysilicon etch photoresist and polymer removal with minimal gate oxide loss |
| JP2003203967A (ja) | 2001-12-28 | 2003-07-18 | Toshiba Corp | 部分ｓｏｉウェーハの製造方法、半導体装置及びその製造方法 |
| JP4088453B2 (ja) * | 2002-02-14 | 2008-05-21 | 株式会社日立グローバルストレージテクノロジーズ | 垂直記録用磁気ヘッド及びそれを搭載した磁気ディスク装置 |
| US6759340B2 (en) * | 2002-05-09 | 2004-07-06 | Padmapani C. Nallan | Method of etching a trench in a silicon-on-insulator (SOI) structure |
| EP1691402A4 (en) * | 2003-12-01 | 2008-07-23 | Matsushita Electric Ind Co Ltd | PLASMA ETCHING PROCESS |
| US6828187B1 (en) * | 2004-01-06 | 2004-12-07 | International Business Machines Corporation | Method for uniform reactive ion etching of dual pre-doped polysilicon regions |
| WO2005072399A2 (en) * | 2004-01-29 | 2005-08-11 | Massachusetts Institute Of Technology | Microscale sorting cytometer |
| JP4796965B2 (ja) * | 2004-07-02 | 2011-10-19 | 株式会社アルバック | エッチング方法及び装置 |
| JP4593402B2 (ja) * | 2005-08-25 | 2010-12-08 | 株式会社日立ハイテクノロジーズ | エッチング方法およびエッチング装置 |
| US7297636B1 (en) * | 2007-01-31 | 2007-11-20 | Advanced Micro Devices, Inc. | Methods for fabricating device features having small dimensions |
| US7776696B2 (en) * | 2007-04-30 | 2010-08-17 | Spansion Llc | Method to obtain multiple gate thicknesses using in-situ gate etch mask approach |
-
2008
- 2008-04-10 KR KR1020097021169A patent/KR101097821B1/ko active IP Right Grant
- 2008-04-10 JP JP2009509366A patent/JP5268112B2/ja active Active
- 2008-04-10 US US12/594,966 patent/US20100062606A1/en not_active Abandoned
- 2008-04-10 EP EP08740167A patent/EP2136391A4/en not_active Withdrawn
- 2008-04-10 AU AU2008239010A patent/AU2008239010B2/en active Active
- 2008-04-10 WO PCT/JP2008/057066 patent/WO2008126891A1/ja active Application Filing
- 2008-04-10 CN CN2008800116513A patent/CN101652841B/zh active Active
- 2008-04-11 TW TW097113146A patent/TW200901312A/zh unknown
Also Published As
| Publication number | Publication date |
|---|---|
| TW200901312A (en) | 2009-01-01 |
| EP2136391A4 (en) | 2012-12-19 |
| JPWO2008126891A1 (ja) | 2010-07-22 |
| CN101652841A (zh) | 2010-02-17 |
| US20100062606A1 (en) | 2010-03-11 |
| CN101652841B (zh) | 2012-01-18 |
| AU2008239010B2 (en) | 2011-09-15 |
| AU2008239010A1 (en) | 2008-10-23 |
| EP2136391A1 (en) | 2009-12-23 |
| WO2008126891A1 (ja) | 2008-10-23 |
| KR101097821B1 (ko) | 2011-12-22 |
| JP5268112B2 (ja) | 2013-08-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101097821B1 (ko) | 드라이 에칭방법 | |
| US10242908B2 (en) | Airgap formation with damage-free copper | |
| US8461051B2 (en) | Cluster jet processing method, semiconductor element, microelectromechanical element, and optical component | |
| TWI651805B (zh) | 具有高角落選擇性的自我對準接觸窗/導通孔之形成方法 | |
| KR101295889B1 (ko) | 반도체 장치의 제조 방법 | |
| KR100893959B1 (ko) | 처리 방법 및 플라즈마 에칭 방법 | |
| KR100593769B1 (ko) | 에칭 방법 | |
| KR20090008240A (ko) | Ｍｒａｍ 디바이스 구조체에서 전기적 단락을 제거하기 위한 건식 식각정지 방법 | |
| US20020192897A1 (en) | Method for in-situ removal of side walls in MOM capacitor formation | |
| US20070090090A1 (en) | Dry etching method | |
| CN102737984B (zh) | 半导体结构的形成方法 | |
| KR20200006949A (ko) | 비아 프로파일 제어용의 ald (원자층 성막) 라이너 및 연관 용례 | |
| TW202320110A (zh) | 影響帶電粒子射束的靜電裝置 | |
| US20080048289A1 (en) | RF Inductor of Semiconductor Device and Fabrication Method Thereof | |
| KR100844029B1 (ko) | 플라즈마 식각방법 | |
| KR20010112878A (ko) | 반도체 장치 제조 방법 | |
| US20130122703A1 (en) | Method for fabricating semiconductor device | |
| CN115483102A (zh) | 半导体结构及其制造方法 | |
| CN111146334A (zh) | 一种磁隧道结制作方法 | |
| WO2009066997A2 (en) | Contact etch for ams products | |
| US20060234498A1 (en) | Method of performing a surface treatment respectively on the via and the trench in a dual damascene process | |
| KR20040080740A (ko) | 건식 식각을 이용한 비아 홀 형성 방법 | |
| KR20020050517A (ko) | 반도체 소자의 콘택홀 형성 방법 | |
| KR20050012659A (ko) | 반도체 소자의 트렌치 형성방법 | |
| JP2000173980A (ja) | ドライエッチング方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20141030 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20151105 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20161123 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20171019 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20191205 Year of fee payment: 9 |