JP2001313337A

JP2001313337A - 半導体装置及びその製造方法

Info

Publication number: JP2001313337A
Application number: JP2001038172A
Authority: JP
Inventors: Yoshinari Ichihashi; 由成市橋; Takashi Goto; 隆後藤
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 2000-02-23
Filing date: 2001-02-15
Publication date: 2001-11-09

Abstract

(57)【要約】【課題】高アスペクト比が要求される微細なコンタクト
ホールの形成に際しても、マイクロローディング効果の
抑制と過剰エッチングの抑制とを好適に両立可能とする
構造を有する半導体装置及びその製造方法を提供する。【解決手段】半導体基板１には、ソース電極２、ドレイ
ン電極３及びチャネル領域４が形成されている。チャネ
ル領域４の上方には、ゲート絶縁膜５を介してゲート電
極６が形成されている。ソース電極２、ドレイン電極３
及びゲート電極６の上面にはサリサイド２ｓ、３ｓ、６
ｓが形成され、その更に上面、すなわち酸化シリコン膜
からなる層間絶縁膜９の下方には、コンタクトホール１
０形成に用いるエッチングガス（Ｃ₄Ｆ₈）に対して酸化
シリコン膜よりも選択比の高いシリコン窒化膜８が形成
される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は半導体装置及びその
製造方法に関し、特に絶縁膜を介して素子電極と配線、
あるいは配線と配線とのコンタクトをとる上で有益な半
導体装置の構造及びその製造方法に関する。

【０００２】

【従来の技術】近年、半導体装置の高集積化によって、
これに搭載される各半導体素子の微細化がますます重要
なものとなってきている。そして、この微細化により、
各素子電極の電気的な抵抗及びそのばらつきが新たな問
題ともなってきている。例えばＭＯＳ型トランジスタに
おいては、ゲートや、ソース及びドレインの各電極自
体、その配線抵抗や寄生抵抗が大きく、上記微細化に伴
って、これらの電気抵抗に起因する配線遅延やコンダク
タンス劣化が無視できない要素となってきている。そこ
で従来は、上記各電極の表面を金属元素と化合させたシ
リサイド構造とすることで、こうした配線遅延やコンダ
クタンス劣化を低減する技術も実用されている。また、
このシリサイドを上記各電極の表面に選択的且つ自己整
合的に形成する、いわゆるサリサイド構造も近年よく採
用されている。

【０００３】このサリサイドに際しては通常、（ａ）多
結晶シリコンからなるゲート電極の側面に酸化シリコン
（ＳｉＯ₂）からなるスペーサを形成する、（ｂ）その
後、素子全面に金属を蒸着し、これを熱処理して自己整
合的にゲート、ソース及びドレインの各電極をシリサイ
ド化する、（ｃ）残留した未反応金属を除去する、とい
った処理がおこなわれる。

【０００４】

【発明が解決しようとする課題】上記サリサイド構造を
採用することで、上述した電気抵抗の問題は確かに回避
できる。しかしながら、上記サリサイド化の後、その上
面を層間絶縁膜で覆い、同サリサイド構造とした各電極
と配線とを接続すべくこの層間絶縁膜にコンタクトホー
ル（開口）を形成するとなると、上述した素子の微細化
に伴って、このコンタクトホールにも高アスペクト比が
求められるようになり、以下のような問題が新たに生じ
ることともなる。

【０００５】すなわち、従来よく用いられてきた低濃度
プラズマ装置による、ＣＨＦ₃ガスやＣＦ₄ガスでのエッ
チングに際しては、上記形成するコンタクトホールのア
スペクト比が高くなればなるほど、マイクロローディン
グ効果（エッチングむら）の抑制が難しくなってくる。
一方、高濃度プラズマ装置を用いたＣＨＦ₃ガスやＣＦ₄
などのガスでのエッチングによってこのマイクロローデ
ィング効果の抑制を図ろうとすると、それらガスのプラ
ズマ中でのポリマー前駆体であるＣＦ₂、ＣＦ₃などの濃
度を好適な値、すなわち下地となるサリサイドの高いエ
ッチング選択比を確保できる値とすることが難しく、上
記サリサイド構造とした電極表面までもエッチングによ
り削りとってしまうことがある。

【０００６】図４に、こうした高濃度プラズマ装置を用
いたＣＨＦ₃ガスやＣＦ₄ガスでのエッチングによって上
記層間絶縁膜にコンタクトホールを形成する際、サリサ
イド構造を有する電極表面までもエッチングしてしまっ
たＭＯＳ型トランジスタの断面構造を模式的に示す。同
図４において、符号１０９は上記層間絶縁膜を示し、ま
た符号１０２ｓ、１０３ｓ、及び１０６ｓは、それぞれ
ソース電極１０２、ドレイン電極１０３、及びゲート電
極１０６の各表面にあって、コンタクトホールの形成に
伴い同時にエッチングされてしまったサリサイドを示し
ている。

【０００７】なお、こうした高アスペクト比が要求され
るコンタクトホールの形成におけるマイクロローディン
グ効果の抑制と過剰エッチングの抑制との両立の困難性
は、上記サリサイド構造とのコンタクトに限らず、絶縁
膜を介した導電部間での電気的なコンタクトに用いられ
る任意のコンタクトホールの形成においても概ね共通し
たものとなっている。

【０００８】本発明は上記実情に鑑みてなされたもので
あり、その目的は、高アスペクト比が要求される微細な
コンタクトホールの形成に際しても、マイクロローディ
ング効果の抑制と過剰エッチングの抑制とを好適に両立
可能とする構造を有する半導体装置及びその製造方法を
提供することにある。

【０００９】

【課題を解決するための手段】以下、上記目的を達成す
るための手段及びその作用効果について記載する。請求
項１に記載の発明は、絶縁膜に形成された開口を介して
第１の導電部と第２の導電部とが電気的にコンタクトさ
れてなる半導体装置において、少なくとも前記第１の導
電部と第２の導電部との接続面周縁には、前記絶縁膜と
して異なる材料からなる２種の絶縁膜が積層形成されて
なることをその要旨とする。

【００１０】請求項２記載の発明は、請求項１記載の発
明において、前記積層形成された２種の絶縁膜は、任意
のエッチングにおいて上層の絶縁膜よりも下層の絶縁膜
の方が選択比の高い材料からなることをその要旨とす
る。

【００１１】請求項３記載の発明は、請求項２記載の発
明において、前記第１及び第２の導電部のうち、前記第
１及び第２の導電部のうち、前記コンタクトの対象とな
る下方の導電部は、前記任意のエッチングにおいて前記
下層の絶縁膜よりも更に選択比の高い材料からなること
をその要旨とする。

【００１２】請求項４記載の発明は、請求項３記載の発
明において、前記コンタクトの対象となる下方の導電部
はシリサイド化された素子電極であり、前記下層の絶縁
膜はシリコン窒化膜からなり、前記上層の絶縁膜はシリ
コン酸化膜からなることをその要旨とする。

【００１３】請求項５記載の発明は、絶縁膜を介して異
なる層に形成される導電部間の電気的なコンタクトをと
るために前記絶縁膜に開口を形成する方法であって、前
記コンタクトの対象となる下方の導電部の上面に所定の
エッチングにおいて上層よりも下層の方が選択比の高い
２層の絶縁膜を予め積層形成し、該積層形成した２層の
絶縁膜に対して前記開口を形成するためのエッチングを
行うことをその要旨とする。

【００１４】請求項６記載の発明は、請求項５記載の発
明において、前記コンタクトの対象となる下方の導電部
として、前記所定のエッチングにおいて前記下層の絶縁
膜よりも更に選択比の高い材料を用いることをその要旨
とする。

【００１５】請求項７記載の発明は、請求項５又は６記
載の発明において、前記コンタクトの対象となる下方の
導電部についてはこれに予めシリサイド化を施すことを
その要旨とする。

【００１６】請求項８記載の発明は、請求項５乃至７の
いずれかに記載の発明において、前記所定のエッチング
として組成がＣ_xＨ_yＦ_zからなるガスを用いたドライエ
ッチングを行い、前記下層の絶縁膜としてシリコン窒化
膜を用い、前記上層の絶縁膜としてシリコン酸化膜を用
いることをその要旨とする。

【００１７】垂直方向に絶縁膜を開口させる際、側壁保
護効果を利用して同開口内周面に側壁保護膜を形成しつ
つエッチングすることで、同開口にかかるエッチングの
異方性を高めることができることは周知である。この側
壁保護膜は、エッチングされた部材、エッチングガス成
分からの重合膜、若しくはそれらの反応生成物などが上
記内周面に付着したもので、横方向へのエッチングの進
行を妨げる効果を有する。

【００１８】一方、この側壁保護効果と同様な効果は、
上記垂直方向にエッチングが進む際、エッチングの対象
となる絶縁膜よりもエッチングされにくい部材（選択比
の高い部材）に到達するときにも生ずることが確認され
ている。すなわち、同エッチングされにくい部材の上面
にも上記側壁保護膜と同様の膜が形成されやすい傾向に
ある。

【００１９】上記請求項１、２記載の構成又は上記請求
項５記載の製造方法では、この性質に着目して、下方の
導電部の上面に異なる材料からなる２種の絶縁膜、望ま
しくは所定のエッチングにおいて上層よりも下層の方が
選択比の高い２層の絶縁膜を予め積層形成するようにし
ている。これにより、同下層の絶縁膜にエッチングガス
が到達した段階で、エッチング速度が自動的に低下し、
ひいては、マイクロローディング効果を抑制し易い高濃
度プラズマ装置等を用いたエッチングにあっても、上記
下方の導電部に対する過剰なエッチングを併せて抑制す
ることができるようになる。

【００２０】また、上記請求項３記載の構成又は上記請
求項６記載の製造方法によれば、上記下方の導電部につ
いても更にこれを、上記下層の絶縁膜より選択比の高い
材料としたことで、同下方の導電部に対する過剰なエッ
チングを更に好適に抑制することができる。

【００２１】また、上記請求項４記載の構成又は上記請
求項７、８記載の製造方法によれば、特に組成がＣ_xＨ_y
Ｆ_zからなるガスを用いたドライエッチングにおいて、
上述した作用効果を最大限に高めることができるように
なる。

【００２２】

【発明の実施の形態】以下、本発明にかかる半導体装置
及びその製造方法をＭＯＳ型トランジスタに適用した一
実施形態について、図１〜図３に従って説明する。

【００２３】図１は、本実施形態にかかる半導体装置の
断面図である。同図１に示すように、シリコンよりなる
半導体基板１には、不純物活性領域としてのソース電極
２及びドレイン電極３、並びにそれらの中間領域である
チャネル領域４が形成されている。このチャネル領域４
の上方には、ゲート絶縁膜５を介してゲート電極６が形
成されている。

【００２４】また、上記ゲート電極６、ソース電極２及
びドレイン電極３の各表面には、前述したサリサイド６
ｓ、２ｓ、３ｓがそれぞれ５ｎｍ以上の厚みで形成され
ている。更に、ゲート電極６の側面には、シリコン酸化
膜（ＳｉＯ₂）からなるスペーサ７が形成され、このス
ペーサ７を覆うようにしてシリコン窒化膜（ＳｉＮ）８
が５ｎｍ以上の厚みで形成されている。このシリコン窒
化膜８は、上記サリサイド２ｓ、３ｓの上面の一部にも
形成されている。そして、こうしてトランジスタの形成
されている上記半導体基板１を覆うようにして、シリコ
ン酸化膜（ＳｉＯ₂）からなる層間絶縁膜９が１０ｎｍ
以上の厚みで形成されており、この層間絶縁膜９に開口
されたコンタクトホール１０を介して、配線１１が上記
サリサイド構造を有するゲート電極６、ソース電極２及
びドレイン電極３にそれぞれ接続されている。なお、同
図１において、符号１２は素子分離膜を示す。

【００２５】ここで、上記スペーサ７は、ゲート電極６
の上面のみ、且つソース電極２及びドレイン電極３の必
要領域のみをサリサイド化するために設けられる。ま
た、サリサイド２ｓ、３ｓ、６ｓは、それぞれソース電
極２、ドレイン電極３及びゲート電極６の表面にチタン
（Ｔｉ）の反応膜として形成されている。周知のよう
に、これらサリサイド２ｓ、３ｓ、６ｓを介して各電極
に対する配線１１の接続がおこなわれることで、その接
続抵抗が大幅に低減されるようになる。

【００２６】更に、同図１に示すシリコン窒化膜８は、
コンタクトホール１０の形成に際し、上記サリサイド２
ｓ、３ｓ、６ｓに対する過剰なエッチングを抑制するた
めのものである。以下、この過剰エッチング抑制機能に
ついて詳細に説明する。

【００２７】本実施形態においては、層間絶縁膜９の成
膜後、ドライエッチング手法を用いてコンタクトホール
１０を形成する。このドライエッチング手法としては、
エッチング装置として高濃度プラズマ装置を、またエッ
チングガスとして主にＣ₄Ｆ₈ガスを用いて行う。

【００２８】このプラズマ装置によるエッチングでは、
イオン化したエッチングガスが半導体基板１の垂直方向
にかけられた電場によって下方向へ力を受ける。そし
て、このイオン化したガスが層間絶縁膜９と衝突し、同
層間絶縁膜９の成分である酸化シリコンを気層として外
部へ飛ばすことで、これを開口させていく。

【００２９】このとき、層間絶縁膜９の開口部の内周面
には、上記エッチングガス及び同エッチングガスと酸化
シリコンとの反応過程において生成するＣ−Ｆ系のポリ
マーが付着し、この付着したポリマーによって側壁保護
膜が形成される。この側壁保護膜により、層間絶縁膜９
の水平方向へのエッチングが抑制される。

【００３０】ところで、上記ドライエッチング手法を用
いてコンタクトホール１０を形成する際には前述のよう
に、低濃度プラズマ装置によるＣＨＦ₃ガスやＣＦ₄ガス
でのエッチングを行うと、形成対象となるコンタクトホ
ールのアスペクト比が高くなればなるほど、マイクロロ
ーディング効果（エッチングむら）の抑制が難しくなっ
てくる。そこで、本実施形態においては、高濃度プラズ
マ装置を用いてエッチングを行うようにしている。

【００３１】ただし、高濃度プラズマ装置によるのＣＨ
Ｆ₃ガスやＣＦ₄ガスでのエッチングを行うと、その下地
であるサリサイド２ｓ、３ｓ、６ｓの選択比を高く確保
することが難しく、同サリサイド２ｓ、３ｓ、６ｓをも
過剰にエッチングしてしまうという問題が生ずることも
前述したとおりである。

【００３２】そこで、本実施形態においては、サリサイ
ド２ｓ、３ｓ、６ｓの形成後、その表面をシリコン窒化
膜８で覆うことで、同サリサイド２ｓ、３ｓ、６ｓ上面
に上記側壁保護効果と同様の効果を生じさせるようにし
ている。すなわち、上記Ｃ₄Ｆ₈ガスを主に用いて層間絶
縁膜９をエッチングする際、同層間絶縁膜９の下方に層
間絶縁膜９の成分である酸化シリコンよりも選択比の高
いシリコン窒化膜８を形成しておくことで、シリコン窒
化膜８の上面へのＣ−Ｆ系のポリマーの堆積が促進され
るようにしている。そしてこの場合には、何らエッチン
グ速度等に関する制御を行わなくとも、エッチングガス
がシリコン窒化膜８に到達したところで、エッチング速
度が自動的に低下するようになる。

【００３３】また、同エッチングにおいて、サリサイド
２ｓ、３ｓ、６ｓは上記シリコン窒化膜８よりも更に選
択比が高いために、上記エッチング速度が低下する現象
は、同サリサイド２ｓ、３ｓ、６ｓ上で更に顕著に現れ
る。つまり、サリサイド２ｓ、３ｓ、６ｓの上面へのＣ
−Ｆ系のポリマーの堆積が促進されるようにしている。
こうして、同サリサイド２ｓ、３ｓ、６ｓを過剰なエッ
チングによって貫通してしまうことなく、コンタクトホ
ール１０を形成することができるようになる。

【００３４】以下、図２を参照して、本実施形態にかか
る半導体装置の製造方法について詳述する。図２（ａ）
は、上記各電極にサリサイド構造を形成した後、それら
の上面にシリコン窒化膜８を成膜した図である。このサ
リサイド構造の形成手法は前述のように周知であり、例
えば以下のように行うことができる。

【００３５】まず、図示のようなトランジスタを形成
後、そのゲート電極６の側面に前記スペーサ７を形成す
る。次に、半導体基板１の上方からスパッタ法によりチ
タン（Ｔｉ）膜を例えば５０ｎｍ成膜し、Ｎ₂気流中に
て８００°Ｃで加熱することにより、ゲート電極６、ソ
ース電極２及びドレイン電極３の表面を選択的にシリサ
イド化する。これにより、５ｎｍ以上の厚みを有するサ
リサイド６ｓ、２ｓ、３ｓが自己整合的に形成される。
その後、半導体基板１を冷却し、ＮＨ₄ＯＨ／Ｈ₂Ｏ₂水
溶液にて未反応のＴｉを除去する。

【００３６】これら一連の工程の後に、本実施形態にお
いては、上述したシリコン窒化膜８を５ｎｍ以上の厚み
で成膜する。このシリコン窒化膜８の成膜に際しては、
ＬＰ−ＣＶＤ法を用いて以下の条件で行う。

【００３７】材料ガス＝ジクロールシラン５×１０^-7ｍ³／ｓアンモニア＝４．１ ×１０^-6ｍ³／ｓ圧力＝２６．６Ｐａ温度＝７５０°Ｃなお、上記材料ガス及びアンモニアの流量は、標準状態
に換算された単位時間（秒）当たりの体積（立方メート
ル）としている。

【００３８】シリコン窒化膜８の成膜工程の後に、図２
（ｂ）に示すように、同シリコン窒化膜８の上面に層間
絶縁膜９を１０ｎｍ以上の厚みで成膜する。そして、層
間絶縁膜９を平坦化した後、同層間絶縁膜９を開口さ
せ、図１に示したコンタクトホール１０を形成すべく、
レジストパターン２０を形成する。

【００３９】次に、図２（ｃ）に示すように、ドライエ
ッチングを用いてコンタクトホール１０を形成する。こ
のドライエッチングは、高濃度プラズマ装置を用いて、
以下の条件で行う。

【００４０】エッチングガス＝Ｃ₄Ｆ₈／Ｏ₂／Ａｒ圧力＝９．３×１０^-1Ｐａマイクロ波＝１．８ｋＷＲＦ＝４００Ｗこのとき、上記予め成膜したシリコン窒化膜８によっ
て、サリサイド２ｓ、３ｓ、６ｓの過剰なエッチングが
好適に抑制されることは上述したとおりである。また、
コンタクトホール１０の形成後はレジストパターン２０
を取り除く。

【００４１】上記工程が終了した後、周知の工程により
配線１１を形成することで、図１に示した半導体装置が
完成する。ここで、上記コンタクトホール１０の形成後
にサリサイド２ｓ、３ｓ、６ｓ上に堆積される物質につ
いて、その元素分析をおこなった結果を図３に基づいて
説明する。

【００４２】同図３において、横軸は各物質の化学結合
エネルギを、また縦軸はその化学結合エネルギの割合
（カウント数）を示している。このグラフにおいては、
各化学結合エネルギに対応する物質の割合をそれぞれ別
途にカウントすることで、化学組成をも含めた元素分析
が可能となっている。なお、図３において、破線は理論
値を、また実線は実測値を示す。

【００４３】図３（ａ）は、シリコン窒化膜８を設けた
本実施形態の場合について、コンタクトホール１０の形
成後にサリサイド２ｓ、３ｓ、６ｓ上に堆積される物質
の元素分析結果を示す。一方、図３（ｂ）は、シリコン
窒化膜８を設けない従来の場合について、コンタクトホ
ール１０の形成後にサリサイド２ｓ、３ｓ、６ｓ上に堆
積される物質の元素分析結果を示す。これらのグラフか
ら分かるように、シリコン窒化膜８を設けてエッチング
を行った場合には、シリコン窒化膜８を設けずにエッチ
ングを行った場合と比較して、サリサイド２ｓ、３ｓ、
６ｓ上に多量のＣ−Ｆ系ポリマーが堆積されていること
が分かる。したがって、サリサイド２ｓ、３ｓ、６ｓ上
で、エッチング速度を好適に低下させることができるこ
とがわかる。なお、コンタクトホール１０を介した上記
配線１１の形成時には、これらサリサイド２ｓ、３ｓ、
６ｓ上に堆積された物質は除去される。このサリサイド
２ｓ、３ｓ、６ｓ上に堆積された物質の除去は、例え
ば、酸素プラズマ処理によって行う。この酸素プラズマ
処理は、反応室圧力：１０ｍＴ、マイクロ波（２．４５
ＧＨｚ）：１５００Ｗ、基板バイアス：４００Ｗ、酸素
流量：１００ｓｃｃｍの条件下で行う。なお、このサリ
サイド２ｓ、３ｓ、６ｓ上に堆積された物質の除去は、
オゾンアッシングやダウンフローアッシング処理などの
アッシング処理を用いて行っても良い。

【００４４】以上説明したように、本実施形態にかかる
半導体装置及びその製造方法によれば、以下の効果が得
られるようになる。（１）サリサイド２ｓ、３ｓ、６ｓ上に、層間絶縁膜９
よりもエッチング選択比の高い膜を形成することで、コ
ンタクトホール１０形成時において、エッチング速度を
極端に低下させずとも、同サリサイド２ｓ、３ｓ、６ｓ
中でエッチングを止めることができる。

【００４５】（２）上記層間絶縁膜９よりもエッチング
選択比の高い膜として、シリコン窒化膜８を設けたこと
で、エッチングを容易且つ精度良く行うことができるよ
うになる。（３）サリサイド２ｓ、３ｓ、６ｓは、シリコン窒化膜
８よりもエッチング選択比が高いため、同サリサイド２
ｓ、３ｓ、６ｓが過剰にエッチングされることを更に好
適に抑制することができる。

【００４６】なお、以上説明した本実施形態は、以下の
ように変更して実施してもよい。・上述したサリサイドの形成手法はあくまでも一例であ
り、任意のサリサイド形成手法を用いることができる。
また、上述した成膜法及び膜厚、並びにエッチング条件
なども、あくまでも一例であり、適宜変更して実施して
もよい。

【００４７】・上記実施形態においては、層間絶縁膜９
よりも選択比が高い膜として、シリコン窒化膜８を設け
たが、必ずしもこれに限られない。たとえば、ＳＯＧ膜
等を用いることもできる。

【００４８】・また、コンタクトホール１０の形成に使
用するエッチングガスとしては、必ずしもＣ₄Ｆ₈を主成
分とするものに限られない。たとえば、その組成がＣ_x
Ｈ_yＦ _zで表される任意のガスを主成分としてもよい。

【００４９】・更に、層間絶縁膜のエッチング手法等も
上記実施形態及びその変形例に限られない。要は、用い
るエッチングガスに対して、層間絶縁膜よりも選択比の
高い膜を層間絶縁膜と電極との間に形成し、側壁保護効
果と同様の効果に基づき電極の過剰なエッチングを抑制
するものであればよい。また、この電極が必ずしもサリ
サイド構造を有している必要もない。

【００５０】・また、配線と配線とが電気的にコンタク
トされる構造にも本発明を適用することができる。その
場合においても、層間絶縁膜とコンタクト対象となる配
線との間に該層間絶縁膜よりも選択比の高い膜を形成す
ることで、同絶縁膜への開口形成時に配線が過剰にエッ
チングされることを抑制することができる。

【００５１】・上記コンタクト対象となる電極、あるい
は配線は、必ずしもその表面に成膜される膜よりも高い
エッチング選択比を有している必要はない。・半導体基板の材料としては、シリコンに限られない。
その他にも、シリコン−ゲルマニウム合金、炭化珪素、
ゲルマニウム、セレン化カドミウム、硫化カドミウム、
ひ化ガリウム、等々の任意の半導体を用いることができ
る。

【図面の簡単な説明】

【図１】本発明にかかる半導体装置をＭＯＳ型トランジ
スタに適用した一実施形態の断面構造を示す断面略図。

【図２】同実施形態の半導体装置の製造手順を示す断面
略図。

【図３】コンタクトホール形成後にシリサイド上面に堆
積される物質の元素分析結果を示すグラフ。

【図４】従来の技術によってコンタクトホールを形成し
た場合の一例を示す断面図。

【符号の説明】

１…半導体基板、２、１０２…ソース電極、３、１０３
…ドレイン電極、４…チャネル領域、５…ゲート電極、
６、１０６…ゲート電極、２ｓ、３ｓ、６ｓ、１０２
ｓ、１０３ｓ、１０６ｓ…サリサイド、７…スペーサ、
８…シリコン窒化膜、９、１０９…層間絶縁膜、１０…
コンタクトホール、１１…配線、１２…素子分離溝、２
０…レジストパターン。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩテーマコート゛(参考）Ｈ０１Ｌ 21/3205 Ｈ０１Ｌ 21/88 Ｑ 21/90 ＢＭＦターム(参考） 4M104 AA01 AA02 AA05 AA06 BB01 BB25 CC01 CC05 DD02 DD04 DD08 DD16 DD17 DD19 DD22 DD37 DD64 DD78 DD84 EE05 EE14 EE15 EE17 FF14 GG09 GG10 GG14 HH15 HH20 5F004 AA05 DA00 DA23 DA26 DB03 DB07 DB15 EA13 EA23 EB01 5F033 GG00 GG01 GG02 HH00 HH04 HH27 JJ00 KK01 KK27 LL04 MM07 PP15 QQ08 QQ09 QQ12 QQ15 QQ19 QQ24 QQ25 QQ32 QQ35 QQ37 QQ70 QQ73 QQ92 QQ96 RR04 RR06 RR09 SS13 SS22 TT02 XX00 XX04 XX07 XX09 XX21

Claims

【特許請求の範囲】

【請求項１】絶縁膜に形成された開口を介して第１の導
電部と第２の導電部とが電気的にコンタクトされてなる
半導体装置において、少なくとも前記第１の導電部と第２の導電部との接続面
周縁には、前記絶縁膜として異なる材料からなる２種の
絶縁膜が積層形成されてなることを特徴とする半導体装
置。
【請求項２】前記積層形成された２種の絶縁膜は、任意
のエッチングにおいて上層の絶縁膜よりも下層の絶縁膜
の方が選択比の高い材料からなる請求項１記載の半導体
装置。
【請求項３】前記第１及び第２の導電部のうち、前記コ
ンタクトの対象となる下方の導電部は、前記任意のエッ
チングにおいて前記下層の絶縁膜よりも更に選択比の高
い材料からなる請求項２記載の半導体装置。
【請求項４】前記コンタクトの対象となる下方の導電部
はシリサイド化された素子電極であり、前記下層の絶縁
膜はシリコン窒化膜からなり、前記上層の絶縁膜はシリ
コン酸化膜からなる請求項３記載の半導体装置。
【請求項５】絶縁膜を介して異なる層に形成される導電
部間の電気的なコンタクトをとるために前記絶縁膜に開
口を形成する方法であって、前記コンタクトの対象となる下方の導電部の上面に所定
のエッチングにおいて上層よりも下層の方が選択比の高
い２層の絶縁膜を予め積層形成し、該積層形成した２層
の絶縁膜に対して前記開口を形成するためのエッチング
を行うことを特徴とする半導体装置の製造方法。
【請求項６】前記コンタクトの対象となる下方の導電部
として、前記所定のエッチングにおいて前記下層の絶縁
膜よりも更に選択比の高い材料を用いる請求項５記載の
半導体装置の製造方法。
【請求項７】前記コンタクトの対象となる下方の導電部
についてはこれに予めシリサイド化を施す請求項５又は
６記載の半導体装置の製造方法。
【請求項８】前記所定のエッチングとして組成がＣ_xＨ_y
Ｆ_zからなるガスを用いたドライエッチングを行い、前
記下層の絶縁膜としてシリコン窒化膜を用い、前記上層
の絶縁膜としてシリコン酸化膜を用いる請求項５乃至７
のいずれかに記載の半導体装置の製造方法。