JP5248631B2 - プローブ基板のリペア方法及びこれを利用するプローブ基板 - Google Patents
プローブ基板のリペア方法及びこれを利用するプローブ基板 Download PDFInfo
- Publication number
- JP5248631B2 JP5248631B2 JP2011001786A JP2011001786A JP5248631B2 JP 5248631 B2 JP5248631 B2 JP 5248631B2 JP 2011001786 A JP2011001786 A JP 2011001786A JP 2011001786 A JP2011001786 A JP 2011001786A JP 5248631 B2 JP5248631 B2 JP 5248631B2
- Authority
- JP
- Japan
- Prior art keywords
- probe
- filling material
- substrate
- probe substrate
- repairing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000523 sample Substances 0.000 title claims description 67
- 238000000034 method Methods 0.000 title claims description 40
- 230000008439 repair process Effects 0.000 title description 13
- 239000000758 substrate Substances 0.000 claims description 53
- 239000000463 material Substances 0.000 claims description 46
- 239000000919 ceramic Substances 0.000 claims description 28
- 238000005245 sintering Methods 0.000 claims description 14
- 238000005553 drilling Methods 0.000 claims description 10
- 239000000945 filler Substances 0.000 claims description 9
- 239000010949 copper Substances 0.000 claims description 5
- 229910052709 silver Inorganic materials 0.000 claims description 5
- 239000004332 silver Substances 0.000 claims description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 4
- 229910052802 copper Inorganic materials 0.000 claims description 4
- 239000002245 particle Substances 0.000 claims description 4
- FOIXSVOLVBLSDH-UHFFFAOYSA-N Silver ion Chemical compound [Ag+] FOIXSVOLVBLSDH-UHFFFAOYSA-N 0.000 claims description 3
- 238000012360 testing method Methods 0.000 description 7
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 6
- 230000002950 deficient Effects 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000010304 firing Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000011858 nanopowder Substances 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 239000011230 binding agent Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000002068 genetic effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/225—Correcting or repairing of printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4007—Surface contacts, e.g. bumps
- H05K3/4015—Surface contacts, e.g. bumps using auxiliary conductive elements, e.g. pieces of metal foil, metallic spheres
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
- H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
- H05K3/4061—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in inorganic insulating substrates
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49147—Assembling terminal to base
- Y10T29/49149—Assembling terminal to base by metal fusion bonding
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49718—Repairing
- Y10T29/49721—Repairing with disassembling
- Y10T29/49723—Repairing with disassembling including reconditioning of part
- Y10T29/49725—Repairing with disassembling including reconditioning of part by shaping
- Y10T29/49726—Removing material
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49718—Repairing
- Y10T29/49748—Repairing by shaping, e.g., bending, extruding, turning, etc.
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Measuring Leads Or Probes (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Manufacturing Of Printed Wiring (AREA)
Description
本発明は、プローブ基板のリペア方法及びこれを利用するプローブ基板に関する。より詳細には、簡単な工程でプローブ基板をリペアしてプローブ基板の製造効率を増加させることができるプローブ基板のリペア方法及びこれを利用するプローブ基板に関する。
一般的な半導体テスト装置は、テスター（ｔｅｓｔｅｒ）とパフォーマンスボード（ｐｅｒｆｏｒｍａｎｃｅ ｂｏａｒｄ）とプローブカード（ｐｒｏｂｅ ｃａｒｄ）とチャック（ｃｈｕｃｋ）とプローバ（ｐｒｏｂｅｒ）とを備え、ウエハ（ｗａｆｅｒ）に形成されたチップ（ｃｈｉｐ）の電気的な特性をテストする。半導体テスト装置のプローブカードは、テスターから発生した信号（ｓｉｇｎａｌ）をパフォーマンスボードを介して伝達され、これをウエハ内のチップのパッド（ｐａｄ）に伝達する役割と、チップのパッドから出力される信号をパフォーマンスボードを介してテスターに伝達する役割とを行う。
従来のプローブカードは、プローブカードの中央部に開口部が形成され、信号線が形成されたプローブ基板と、プローブ基板の開口部に嵌合される探針固定台と、探針固定台の下面に固定される探針とからなる。
近年、製品の高集積化及び小型化の傾向に伴い、テストされるチップのサイズが小さくなり、このチップをテストするためのプローブカードも小型化されている。
このような傾向に応じるために、電気的な特性を有する製品は、信号線の厚さをさらに微細に考案して製作される。
特に、従来は、多数の機能をそれぞれ個別の回路配線基板に備えていたが、現在では、小型化のため一つの回路配線基板にすべて集積するようになるに従い、その回路基板に用いられる配線の密度が高くなってきている。結局、実際に連結されるべきネットやパスが幾何級数的に増加するようになり、当該パスのうちの一つでも不良が発生する場合は、基板を廃棄しなげればならない。
しかしながら、基板の内層の特定ネットでプローブ基板が導通不良である場合、既に焼成された製品は、不良の発生時に特定ネットやパスをリペアするのが非常に困難であるため、基板全体を交替すべき不便さが伴う。
本発明の目的は、上記の問題点を解決するために、プローブ基板のビアが導通不良である場合、簡単な工程でプローブ基板をリペアすることで、製造コストを節減できるプローブ基板のリペア方法及びこれを利用するプローブ基板を提供することである。
本発明は、上記の目的を達成するためのものであって、本発明の一実施形態に係るプローブ基板のリペア方法は、セラミック焼結体からなる基板本体に第１の充填物質で充填された複数の第１のビア電極を形成する段階と、複数の第１のビア電極のうち導通不良の第１のビア電極にビア孔を形成する段階と、ビア孔に第１の充填物質より低い焼結温度を有する第２の充填物質を充填する段階と、第２の充填物質を焼結して第２のビア電極を形成する段階とを含む。
上記第１の充填物質は、銅又は銀であっても良い。
上記第２の充填物質は、銀ナノ粒子であっても良い。
上記第２の充填物質の焼結温度は、４００℃以下であっても良い。
上記導通不良の第１のビア電極に形成されたビア孔の深さは、１〜４ｍｍであることが好ましい。
上記導通不良の第１のビア電極に形成されたビア孔の直径は、１００〜５００μｍであっても良い。
上記ビア孔は、レーザードリリング又は機械的ドリリングによって形成されることができる。
上記第２の充填物質を構成する粒子のサイズは、５０〜５００ｎｍであっても良い。
本発明の他の実施形態に係るプローブ基板は、セラミック焼結体からなる基板本体と、基板本体に形成された第１の充填物質で充填された複数の第１のビア電極と、第１の充填物質より低い焼結温度を有する第２の充填物質で充填された第２のビア電極とを含む。
上記第１の充填物質は、銅又は銀であっても良い。
上記第２の充填物質は、銀ナノ粒子であっても良い。
上記第２の充填物質の焼結温度は、４００℃以下であっても良い。
上記第２のビア電極の深さは、１〜４ｍｍであっても良い。
上記第２のビア電極の直径は、１００〜５００μｍであっても良い。
上記第２の充填物質を構成する粒子のサイズは、５０〜５００ｎｍであっても良い。
本発明によると、プローブ基板のビアにおいて導通不良又はショートが発生した場合、簡単な工程でプローブ基板をリペアできるため、製造コストを節減することができる。
以下、添付の図面を参照して、本発明の好ましい実施形態を詳述する。
なお、本発明の実施形態は、多様な他の形態に変形されることができ、本発明の範囲が後述する実施形態に限定されるものではない。また、本発明の実施形態は、当業界において通常の知識を有する者に本発明をより完全に説明するために提供されるものである。したがって、図面における要素の形状及びサイズなどは、より明確な説明のために誇張されることがある。なお、図面上において同一の符号で表示される要素は、同一の要素である。
図１は、本発明の一実施形態により製造されたプローブカードの断面図である。
本発明の一実施形態に係るプローブカードは、ビア電極が形成されたプローブ基板１３と、当該プローブ基板１３に取り付けられる探針１５とからなる。
プローブ基板のテスターから発生した信号は、パフォーマンスボードを介してプローブ基板の外部電極パッドに伝達され、当該伝達された信号は、基板内部における複数のビア電極及び内部電極パターンを経て探針１５を介してチップのパッドに伝達される。そして、チップのパッドから出力される信号は、探針１５を介してプローブ基板の外部電極パターン及び内部電極パターン並びにビア電極を経てパフォーマンスボードを介して再びテスターに伝達される。
したがって、半導体テスト装置は、上記のような信号の入出力によってウエハに形成されたチップの良・不良を選別するようになる。
しかしながら、上記プローブ基板において、電気的な連結を行う複数のビア電極のうち一つが導通不良であると、プローブカード全体が導通不良となるため、プローブカード全体を廃棄しなげればならない。
しかしながら、本発明の一実施形態に係るプローブ基板のリペア方法によると、ビア電極が導通不良のプローブ基板をリペアして用いるため、基板の不良度が減少するようになる。
低温焼成セラミック基板１３には、探針部１５と、複数のビア電極１１とが形成される。当該ビア電極１１のうち不良なビア電極は、リペアされてリペアされたビア電極２１０として存在し、ビア電極１１と同様に内部電極パターン又は外部電極パターン間を電気的に連結する。
本発明の一実施形態によると、小型化が可能であり、電気連結性に優れた内部回路を備えて高周波測定に有利であり、簡単な工程でプローブ基板をリペアして基板の製造コストが減少するようになる。
図２ａから図２ｄは、本発明の一実施形態に係るプローブ基板のリペア方法を示す工程の流れ図である。
図２ａは、セラミック焼結体からなる基板本体（以下、‘セラミックシート’ともいう）に、第１の充填物質で充填された複数の第１のビア電極１１０が形成される段階を示す図面である。
まず、図２ａに示されるように、本発明の一実施形態に係るプローブ基板は、セラミックシート１００が積層されたセラミック積層体の構造を有する。
上記プローブ基板は、複数のセラミックシートが積層された構造であって、その内部には、電気導通構造である複数の第１のビア電極１１０と内部電極（図示せず）とが備えられる。
上記第１のビア電極１１０と内部電極は、第１の充填物質からなることができる。当該第１の充填物質は、電気電導性に優れた銀（Ａg）、銅（Ｃｕ）等の物質からなることができる。
上記セラミックシートは、グラス、バインダー、セラミックフィラー等が含まれたものであって、本技術分野における公知の工程、例えば、ドクターブレード工程等によって製造されることができる。
この場合、グラス成分としては、ＳｉＯ２、Ｂ２Ｏ３、ＣａＯ、ＭｇＯ等を含むことができ、セラミックフィラーとしては、アルミナ（Ａｌ２Ｏ３）又はＢａ系セラミック、Ｂｉ系セラミック等を所望の遺伝特性に応じて適宜用いることができる。
本発明の一実施形態では、低温同時焼成セラミック（ＬＴＣＣ）工程を利用するため、上記セラミックシート１００は、焼成温度が約７００〜９００℃の低温焼成セラミックシートであることが好ましい。なお、図示されてはいないが、セラミック積層体の上面には、プローブ基板の探針部との接合領域として提供されるパッドをさらに備え、当該パッドは、第１のビア電極１１０及び内部電極と電気的に連結されることができる。
図２ａを参照すると、上記のような方法で複数の第１のビア電極１１０が形成されたセラミックシート１００が製造される。そして、基板の導通テストを通じて複数の第１のビア電極１１０のうちオープンされたビア電極１１０’を見出す。
導通不良のビア電極１１０’を含む基板は、全体が廃棄されるべきであるが、本発明の一実施形態に係るプローブ基板のリペア方法によると、導通不良のビア電極１１０’をリペアすることができるため、基板を再使用することができるようになる。
図２ｂは、複数の第１のビア電極１１０のうち導通不良のビア電極１１０’にビア孔を形成する段階を示す図面である。
上記ビア孔１１１は、レーザードリリング又は機械的ドリリングによって形成されることができるが、これらに制限されるものではない。
上記ビア孔１１１は、レーザードリリング又は機械的ドリリングによって形成されるため、上記導通不良のビア電極１１０’に形成されるビア孔の深さは、１〜４ｍｍであることが好ましい。また、上記ビア孔１１１の直径は、１００〜５００μｍであることが好ましい。
図２ｃは、上記ビア孔１１１に第２の充填物質が充填される段階を示す図面である。
上記第２の充填物質は、第１の充填物質より低い焼結温度を有するナノパウダー２０１であることが好ましい。
上記第２の充填物質は、銀ナノパウダーであることが好ましいが、これに制限されるものではない。上記第２の充填物質のサイズは、５０〜５００ｎｍであることが好ましい。上記第２の充填物質である銀粒子のサイズが、５０ｎｍより小さい場合は、常温で互いに凝集され、５００ｎｍより大きい場合は、低温で焼成されることができない恐れがあるため、５０〜５００ｎｍであることが好ましい。
上記ナノパウダー２０１は、スクイーズ２００等の手段で充填されることができる。
上記第２の充填物質は、第１の充填物質より焼結温度が低いため、上記ビア孔に充填された第２の充填物質の焼結時、セラミックシート１００と第１のビア電極１１０に充填された物質の焼結温度より高ければ、上記セラミックシートと第１のビア電極は損傷を受けることになる。
しかしながら、本発明の一実施形態によると、第２の充填物質の焼結温度は、第１の充填物質の焼結温度より低いため、上記セラミックシート１００と第１のビア電極１１０に及ぶ影響が小さくなる。
上記第２の充填物質の焼結温度は、４００℃以下であることが好ましい。
上記のような方法で第２の充填物質２０１がビア孔１１１に充填されて焼結されると、導通不良のビア電極１１０’が再充填された第２のビア電極２１０が形成される。
以後、内部電極及び外部電極を加え、セラミックシート１００を積層したプローブ基板が提供される。
図３は、本発明の一実施形態によりリペアされたビアを示す平面図である。
図３を参照すると、セラミックシート１００の表面には、複数の第１のビア電極１１０と、導通不良のビア電極１１０’がリペアされた第２のビア電極２１０とが形成される。当該第２のビア電極２１０のサイズは、１００〜５００μｍである。
本発明の一実施形態によると、プローブ基板のリペア方法が提供される。まず、第１の充填物質で充填された複数の第１のビア電極１１０が形成されたセラミック基板１００が製造される。その後、セラミック基板の導通テストを通じて、複数の第１のビア電極１１０のうち導通不良のビア電極１１０’の位置を確認する。
次に、上記導通不良のビア電極１１０’をリペアするために、導通不良のビア電極１１０’に、レーザードリリング又は機械的ドリリングでビア孔１１１を形成する。次いで、当該ビア孔１１１に、第１の充填物質より焼結温度が低い第２の充填物質をスクイーズ２００等の手段で充填する。上記第２の充填物質は、銀ナノパウダーであることが好ましい。
以後、第２の充填物質で充填されたセラミックシート１００を焼結することで、導通不良のビア電極のないセラミックシート１００を製造する。
本発明の一実施形態に係るプローブ基板のリペア方法によると、より簡単な工程で導通不良のビア電極をリペアできるようになる。このようなリペア方法によると、従来、複数のビア電極の中に不良が発生したビア電極が存在すると廃棄しなければならなかった基板を再使用できるようになって、原資材の浪費を防止でき、これにより製造コストが減少するようになる。さらに、プローブ基板の不良率が顕著に減少するようになる。
Claims (8)
- セラミック焼結体からなる基板本体に、第１の充填物質で充填された複数の第１のビア電極を形成する段階と、
前記複数の第１のビア電極のうち導通不良の第１のビア電極にビア孔を形成する段階と、
前記ビア孔に第１の充填物質より低い焼結温度を有する第２の充填物質を充填する段階と、
前記第２の充填物質を焼結して第２のビア電極を形成する段階と、
を含む、プローブ基板のリペア方法。 - 前記第１の充填物質は、銅又は銀である、請求項１に記載のプローブ基板のリペア方法。
- 前記第２の充填物質は、銀ナノ粒子である、請求項１に記載のプローブ基板のリペア方法。
- 前記第２の充填物質の焼結温度は、４００℃以下である、請求項１に記載のプローブ基板のリペア方法。
- 前記導通不良の第１のビア電極に形成されたビア孔の深さは、１〜４ｍｍである、請求項１に記載のプローブ基板のリペア方法。
- 前記導通不良の第１のビア電極に形成されたビア孔の直径は、１００〜５００μｍである、請求項１に記載のプローブ基板のリペア方法。
- 前記ビア孔は、レーザードリリング又は機械的ドリリングによって形成される、請求項１に記載のプローブ基板のリペア方法。
- 前記第２の充填物質を構成する粒子のサイズは、５０〜５００ｎｍである、請求項１に記載のプローブ基板のリペア方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2010-0078499 | 2010-08-13 | ||
| KR1020100078499A KR101141385B1 (ko) | 2010-08-13 | 2010-08-13 | 프로브 기판의 리페어 방법 및 이를 이용한 프로브 기판 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2012042446A JP2012042446A (ja) | 2012-03-01 |
| JP5248631B2 true JP5248631B2 (ja) | 2013-07-31 |
Family
ID=45563976
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011001786A Active JP5248631B2 (ja) | 2010-08-13 | 2011-01-07 | プローブ基板のリペア方法及びこれを利用するプローブ基板 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US8806731B2 (ja) |
| JP (1) | JP5248631B2 (ja) |
| KR (1) | KR101141385B1 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8692136B2 (en) * | 2010-07-13 | 2014-04-08 | Samsung Electro-Mechanics Co., Ltd. | Method of repairing probe card and probe board using the same |
| KR101598271B1 (ko) * | 2013-07-26 | 2016-02-26 | 삼성전기주식회사 | 커패시터 내장형 프로브 카드용 기판 그 제조방법 및 프로브 카드 |
| KR101527941B1 (ko) * | 2015-03-17 | 2015-06-11 | 김창열 | 다층 구조의 반도체 디바이스 테스트 보드의 수리방법 |
| KR102520449B1 (ko) * | 2021-04-29 | 2023-05-03 | (주)샘씨엔에스 | 프로브 카드용 공간 변환기의 리페어 방법 및 이를 이용한 공간 변환기 |
| CN113932605B (zh) * | 2021-11-12 | 2023-11-14 | 中冶长天(长沙)智能科技有限公司 | 一种烧结机台车栏板的检测方法、装置及系统 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62277791A (ja) * | 1986-05-26 | 1987-12-02 | 三菱電機株式会社 | 信号用スルホ−ルの修復方法 |
| JPH04348595A (ja) * | 1991-05-27 | 1992-12-03 | Hitachi Ltd | 多層印刷回路基板の修復方法 |
| US6329829B1 (en) * | 1997-08-22 | 2001-12-11 | Micron Technology, Inc. | Interconnect and system for making temporary electrical connections to semiconductor components |
| KR200188365Y1 (ko) * | 2000-02-03 | 2000-07-15 | 주식회사셀라이트 | 웨이퍼 테두리 결함 검사장치 |
| JP4527267B2 (ja) * | 2000-11-13 | 2010-08-18 | 東京エレクトロン株式会社 | コンタクタの製造方法 |
| JP3867523B2 (ja) * | 2000-12-26 | 2007-01-10 | 株式会社デンソー | プリント基板およびその製造方法 |
| US6729019B2 (en) * | 2001-07-11 | 2004-05-04 | Formfactor, Inc. | Method of manufacturing a probe card |
| JP2005079144A (ja) * | 2003-08-28 | 2005-03-24 | Kyocera Corp | 多層配線基板およびプローブカード |
| EP1753039B1 (en) * | 2004-03-29 | 2012-10-24 | Kyocera Corporation | Multilayer piezoelectric element |
| KR20070090240A (ko) * | 2004-12-10 | 2007-09-05 | 코닌클리케 필립스 일렉트로닉스 엔.브이. | 미세 입자 스케일러빌리티를 위한 디지털 비디오의 실시간트랜스코딩을 위한 시스템 및 방법 |
| EP1887583A4 (en) | 2005-05-30 | 2009-06-17 | Sumitomo Electric Industries | CONDUCTIVE PASTE AND MULTILAYER PRINTED CIRCUIT BOARD USING THE SAME |
| JP2008251070A (ja) * | 2007-03-29 | 2008-10-16 | Hitachi Ltd | 半導体記憶装置 |
| KR100946017B1 (ko) * | 2008-02-19 | 2010-03-09 | 삼성전기주식회사 | 세라믹 기판의 제조 방법 |
| KR20090117097A (ko) * | 2008-05-08 | 2009-11-12 | 삼성전자주식회사 | 재배선 탐침 구조물을 갖는 프로브 카드 및 이를 이용하는프로브 카드 모듈 |
| KR100992238B1 (ko) * | 2008-07-07 | 2010-11-05 | 삼성전기주식회사 | 무수축 세라믹 기판의 제조 방법 |
| JP2010135714A (ja) * | 2008-10-28 | 2010-06-17 | Kyocera Corp | 多数個取り配線基板およびその製造方法ならびに配線基板およびその製造方法 |
-
2010
- 2010-08-13 KR KR1020100078499A patent/KR101141385B1/ko active IP Right Grant
-
2011
- 2011-01-07 JP JP2011001786A patent/JP5248631B2/ja active Active
- 2011-01-10 US US12/987,697 patent/US8806731B2/en active Active
-
2014
- 2014-07-14 US US14/330,882 patent/US9095065B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2012042446A (ja) | 2012-03-01 |
| KR101141385B1 (ko) | 2012-05-03 |
| US9095065B2 (en) | 2015-07-28 |
| US8806731B2 (en) | 2014-08-19 |
| KR20120015949A (ko) | 2012-02-22 |
| US20120037408A1 (en) | 2012-02-16 |
| US20140318838A1 (en) | 2014-10-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101121644B1 (ko) | 프로브 카드용 공간 변환기 및 공간 변환기의 복구 방법 | |
| JP5248631B2 (ja) | プローブ基板のリペア方法及びこれを利用するプローブ基板 | |
| US8692136B2 (en) | Method of repairing probe card and probe board using the same | |
| JP2010271296A (ja) | 電気検査用基板及びその製造方法 | |
| US8487439B2 (en) | Laminated and sintered ceramic circuit board, and semiconductor package including the circuit board | |
| JP2010021386A (ja) | セラミック部品の製造方法 | |
| JP5774332B2 (ja) | プローブカード用セラミック基板及びその製造方法 | |
| KR100903291B1 (ko) | 스루 비아를 갖는 스페이스 트랜스포머와 그 제조 방법 | |
| KR100946144B1 (ko) | 세라믹 프로브 기판 제조 방법 | |
| KR20120092915A (ko) | 프로브 카드용 세라믹 기판 제조 방법 | |
| JP2006275579A (ja) | 検査基板および検査装置 | |
| JP2010283319A (ja) | 多層セラミック基板及びその製造方法 | |
| JP4934692B2 (ja) | セラミックプローブカードの製造方法 | |
| KR101153492B1 (ko) | 프로브 카드용 세라믹 기판 제조 방법 및 프로브 카드용 세라믹 기판 | |
| KR101101574B1 (ko) | 세라믹 기판 및 그의 제조 방법 | |
| JP4789675B2 (ja) | 貫通孔を有する配線基板、その製造方法、ならびに該配線基板を有するプローブカード。 | |
| KR100811466B1 (ko) | 스페이스 트랜스포머 제조 방법 | |
| JP2013134249A (ja) | プローブカード及びその製造方法 | |
| KR102245085B1 (ko) | 반도체 소자 테스트를 위한 공간 변환기 | |
| JP2012142534A (ja) | プローブカード用セラミック基板及びその製造方法 | |
| JP2007234659A (ja) | 基板およびそれを用いた電子装置 | |
| JP2006041242A (ja) | セラミック配線基板 | |
| JP5893975B2 (ja) | 積層焼結セラミック配線基板、及び当該配線基板を含む半導体パッケージ | |
| JP2013130559A (ja) | プローブカード及びその製造方法 | |
| US20120038384A1 (en) | Probe board and method of manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120814 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121114 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130312 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130410 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5248631 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160419 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |