JP4789675B2 - 貫通孔を有する配線基板、その製造方法、ならびに該配線基板を有するプローブカード。 - Google Patents

貫通孔を有する配線基板、その製造方法、ならびに該配線基板を有するプローブカード。 Download PDF

Info

Publication number
JP4789675B2
JP4789675B2 JP2006090341A JP2006090341A JP4789675B2 JP 4789675 B2 JP4789675 B2 JP 4789675B2 JP 2006090341 A JP2006090341 A JP 2006090341A JP 2006090341 A JP2006090341 A JP 2006090341A JP 4789675 B2 JP4789675 B2 JP 4789675B2
Authority
JP
Japan
Prior art keywords
hole
pin
wiring board
substrate
filler
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006090341A
Other languages
English (en)
Other versions
JP2007263805A (ja
Inventor
征一朗 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2006090341A priority Critical patent/JP4789675B2/ja
Publication of JP2007263805A publication Critical patent/JP2007263805A/ja
Application granted granted Critical
Publication of JP4789675B2 publication Critical patent/JP4789675B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Measuring Leads Or Probes (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Description

本発明は配線基板に関し、より詳細には半導体集積回路素子を収容するための半導体素子収納用パッケージ等の電子部品収納用パッケージや、半導体集積回路等の電気的な検査をするためのプローブカード等に使用される配線基板に関するものである。
近年、半導体集積回路は半導体素子の高集積化および処理信号数の増加によって、半導体基板上に形成される端子数が増加するとともに端子の狭ピッチ化が進んでいる。これにより、半導体集積回路素子を収容する半導体素子収納用パッケージの接続端子や、半導体集積回路の電気的な検査を行なうプローブカードのプローブも狭ピッチ化が要求されている。
この狭ピッチ化の要求に対して、半導体素子収納用パッケージにおいては半導体素子の実装形態がワイヤボンディング接続からフリップチップ接続へ、またプローブカードは、カンチレバー方式の様な横型のプローブカードからニードル状のプローブを細密に格子状に配置した縦型のプローブカードに移行してきている。
また近年、半導体素子の高集積化の形態としてマルチチップ化が主流となってきており、半導体素子の検査には複数のチップを同時に検査する事が求められている。縦型プローブカードはより多くのプローブを実装できるだけでなく、プローブの配置に自由度が高いので多チップの同時検査に適している。
この縦型プローブの実装形態は、ニードル状のプローブピンを実装面上の電極パッドに実装面に対して垂直に実装する形態や、プローブカードの最表層にビアを設けそこにニードル状のピンを埋設する形態がある。
そして、このプローブカードの最表層にビアを設けそこにニードル状のピンを埋設する形態は、プローブカードの最表層に実装する形態に比べ、耐久性・強度が高い。さらに電極パッドも必要にならない為に、更なる高集積化も可能になる。それゆえ、プローブカードの最表層に、ニードル状のピンにあわせて、高位置精度なビアを設けることが要求されている。
特開2005−345443号公報 特開2005−61844号公報
しかしながら一般的な配線基板に対する穴加工法(サンドブラスト、レーザー、ドリル)等により、垂直なビアを設けた場合は、その垂直なビアが若干ながらテーパー形状を有する。従って、プローブ用のピンを挿入した場合に、そのピンに傾きが生じ、ピンを垂直とすることが困難となる場合がある。
そして上記テーパーを制御することは困難であるため、例えば上記に示した縦型プローブ用の垂直ビア(実装面に対して90度)の形成が困難となる。た上記穴加工法は、ビアが微細になるほど加工レートが悪くリードタイムが長くなる。
また上記穴加工法に現在の集積度に対応した径の穴加工を行なう際、アスペクトの兼ね合いから加工基板の厚みが薄肉化し基板が脆化するおそれがある。
さらに、近年ではプローブカードが大口径化しており、そのようなプローブカードでは、1万を越える多数の微細な穴が必要となる。しかしながら、そのような多数の微細な穴を、上記の穴加工法にて形成した場合には、バラツキ、ドリルの交換作業などが必要となり、その結果、高い位置精度を得ることが困難であった。
本発明は、上記従来技術の問題を解決するために完成されたものであり、その目的は、脆性基板からなる配線基板の実装面に対して、高位置精度な微細垂直ビアを作製するとともに、穴加工時のマイクロクラック等の実装ビア部への損傷が少ない配線基板を提供することにある。
本発明の配線基板の製造方法は、絶縁材料からなる基体に第1の貫通孔を作製する工程と、前記基体の表面および前記基体と前記第1の貫通孔との界面に配線導体を形成する工程と、前記第1の貫通孔にピンを挿入する工程と、前記第1の貫通孔と挿入した前記ピンにより生じる間隙に、絶縁材料からなる充填材により前記第1の貫通孔を充填する工程と、前記ピンを前記第1の貫通孔から除去し、第2の貫通孔を作製する工程と、を含む工
程からなることを特徴とするものである。
また、本発明の配線基板の製造方法は好ましくは、前記第1の貫通孔が、テーパー形状の貫通孔であることを特徴とするものである。
また、本発明の配線基板の製造方法は好ましくは、前記配線導体が、前記第2の貫通孔に導出して形成されることを特徴とするものである。
また、本発明の配線基板は、絶縁材料からなる基体と、該基体に形成された第1の貫通孔と、該第1の貫通孔の内面に形成された絶縁材料からなる充填材と、該充填材に形成された第2の貫通孔と、前記基体の表面および前記基体と前記充填材との界面に形成され、前記第2の貫通孔に導出した配線導体とを具備することを特徴とするものである。
また、本発明のプローブカードは、被検査対象の電気的特性を検査するテスタと電気的に接続される回路基板と、該回路基板に電気的に接続される請求項に記載の配線基板と、前記第2の貫通孔に配置され、前記回路基板と電気的に接続された接触ピンとを有することを特徴とするものである。
本発明の配線基板の製造方法は、絶縁材料からなる基体に第1の貫通孔を作製する工程と、前記基体の表面および前記基体と前記第1の貫通孔との界面に配線導体を形成する工程と、前記第1の貫通孔にピンを挿入する工程と、前記第1の貫通孔と挿入した前記ピンにより生じる間隙に、絶縁材料からなる充填材により前記第1の貫通孔を充填する工程と、前記ピンを前記第1の貫通孔から除去し、第2の貫通孔を作製する工程と、を含む工程からなることから、第1の貫通孔の精度が高くなくても、第1の貫通孔とピンにより生じる間隙に、絶縁材料または導電性材料からなる充填材により前記貫通孔を充填することにより、ピンの形状を反映した第2の貫通孔を精密に作製するとともに、脆性基板に対してダメージが少ない貫通孔を形成する事ができる。
さらに、前記ピンは作製過程において除去することから、貫通孔を作製する工程において、最終的に貫通孔に挿入する実装用のピンを使用する必要がないため、実装用のピンに傷等のダメージを生じることなく、目的とするピンの口径に対応した貫通孔を容易に作成することができる。
また、本発明の配線基板の製造方法は、前記基体および前記充填材が絶縁材料からな、前記基体の表面および前記基体と前記第1の貫通孔の界面に配線導体を形成する工程を含むことから、基体と充填材の間に配線導体を形成することができるため、実装用の接触ピンに対して、電気的に接続することが可能となる。
また、本発明の配線基板の製造方法は好ましくは、前記第1の貫通孔が、テーパー形状の貫通孔であることから、第1の貫通孔を作製する際、適度の精密性を有していれば良く、第1の貫通孔を容易に作製することができる。
また、本発明の配線基板の製造方法は好ましくは、前記配線導体が、前記第2の貫通孔に導出して形成されることから、基体と充填材がともに絶縁材料からなる場合であっても、配線導体と実装用の接触ピンの電気的接続を確実なものとすることができる。
また、本発明の配線基板は、絶縁材料からなる基体と、該基体に形成された第1の貫通孔と、該第1の貫通孔の内面に形成された絶縁材料からなる充填材と、該充填材に形成された第2の貫通孔と、前記基体の表面および前記基体と前記充填材との界面に形成され、前記第2の貫通孔に導出した配線導体とを具備することにより提供することができるため、実装用の接触ピンを挿入するための貫通孔を、高位置精度に有する配線基板を提供することができる。
また、本発明のプローブカードは、被検査対象の電気的特性を検査するテスタと電気的に接続される回路基板と、該回路基板に電気的に接続される請求項6に記載の配線基板と、前記第2の貫通孔に配置され、前記回路基板と電気的に接続された接触ピンとを有することから、貫通孔を有する配線基板において、第1の貫通孔がテーパー形状にて作製された配線基板であっても、接触ピンが高位置精度で実装することが可能となったプローブカードを提供することができる。
本発明の配線基板を添付の図面に基づき詳細に説明する。
図1は本発明の配線基板の実施形態の一例を示す立体図である。図2は図1のA−A’における断面図であり、本発明の製造方法を順を追って説明する図である。これらの図において、1は配線基板、2は基体(脆性基板)、3は配線導体、4はピン、5は充填材(絶縁体)、6は第1の貫通孔、7は第2の貫通孔を示している。
本発明の配線基板1の製造方法は、絶縁材料からなる基体2に第1の貫通孔6を作製する工程と、前記基体2の表面および前記基体2と前記第1の貫通孔6との界面に配線導体3を形成する工程と、前記第1の貫通孔6にピン4を挿入する工程と、前記第1の貫通孔6と挿入した前記ピン4により生じる間隙に、絶縁材料からなる充填材5により前記
1の貫通孔6を充填する工程と、前記ピン4を前記第1の貫通孔6から除去し、第2の貫通孔7を作製する工程と、を含む工程からなる。
それゆえ、第1の貫通孔6の精度が高くなくても、第1の貫通孔6とピン4により生じる間隙に、絶縁材料からなる充填材5により前記貫通孔6を充填することにより、ピン4の形状を反映した第2の貫通孔7を精密に作製するとともに、脆性基板に対してダメージが少ない貫通孔を形成する事ができる。
すなわち、実装用の接触ピンの口径等を同一としたピン4を用意し、本発明の製造方法を採用することにより、実装用の接触ピンを用いることなく、実装用の接触ピンを挿入するための貫通孔を精密に作製することができる。
ここで本発明の基体2は、例えば、ガラス、セラミックまたはポリイミド樹脂等の絶縁材料から形成することができる。
体2絶縁材料からな、セラミックスや樹脂、セラミックスなどの無機材料と樹脂との複合材料などが挙げられる。ここで、セラミックスとは、酸化アルミニウム質焼結体(アルミナセラミックス)、窒化アルミニウム質焼結体(窒化アルミニウムセラミックス)、炭化珪素質焼結体(炭化珪素セラミックス)、窒化珪素質焼結体(窒化珪素セラミックス)、ガラス質焼結体(ガラスセラミックス)、ムライト質焼結体などであり、ガラスとは、ソーダガラス、ホウケイ酸ガラス、石英ガラスおよびガラス繊維からなる基材にエポキシ樹脂を含侵させたガラスエポキシ樹脂やガラス繊維からなる基材にビスマレイミドトリアジン樹脂を含侵させたものなどであり、樹脂とは、エポキシ樹脂、ポリイミド樹脂、アクリル樹脂、フェノール樹脂、ポリエステル樹脂などの熱硬化型または紫外線硬化型の樹脂である。
ここで、基体2を構成する材料としてガラスセラミックスを採用した場合における絶縁基板の作製方法の一例について説明する。まず、ガラス粉末やセラミック粉末などの原料粉末を有機溶剤やバインダなどとともにシート状に成形して複数のセラミックグリーンシートを作製する。次に、作製されたセラミックグリーンシートを所定寸法まで積層し、所定の焼成温度(例えば1000℃)で焼成する。以上のようにして、基体2は作製される。なお、基体2の作製方法としては、上述の作製方法に限られず、上記樹脂を用いて射出成形やトランスファー成形により作製するようにしてもよい。
そして、本発明の基体2絶縁材料から形成されていることから、耐熱性が高い基体2を提供することができ、特にガラスの場合、基板に気密性を持たせる事が可能になる。
そして、本発明において、基体2および充填材5がともに絶縁材料から形成され、基体2の表面および基体2と第1の貫通孔6の界面に配線導体4を形成する。
ここで、配線導体4は、後、銅、金、アルミニウム、ニッケル、クロム、モリブデン、チタンおよびそれらの合金等の金属材料をスパッタリング法、蒸着法、めっき法等の薄膜形成技術を採用する事によって形成する事ができる。
続いて、第1の貫通孔6に、ピン4を挿入する。ここで、ピン4は目的とする実装用のピンと同一か、略同一の口径とすることにより、目的とする実装用のピンが高精度に挿入できる第2の貫通孔を作製することができる。
ピン4としては、例えば、銅、金、アルミニウム、ニッケル、クロム、モリブデン、チタンおよびそれらの合金等から作製することができ、後に詳述する充填材5の材料にあわせて適宜選択して作製する。
例えば、第2の貫通孔を基体2に対して垂直に形成する場合においては、例えば、基体2に第1の貫通孔6を作製する際、最狭部の口径が、ピン4と同一の口径となるように調製してもよく、また凹部を有したジグ等にピン4を接続することにより、垂直となるピン4を用意してもよい。
そして、第1の貫通孔を有する基体2にピン4を挿入し、それにより生じた間隙に、絶縁材料からなる充填材5を充填する。
填材5絶縁材料から形成され、ペースト等により充填することができる。
ここで絶縁材料としては、低融点ガラス、エポキシ樹脂、ビスマレイミドトリアジン樹脂、ポリイミド樹脂、アラミド樹脂、ポリフェニレンサルファイド樹脂、全芳香族ポリエステル樹脂、フッ素樹脂等が挙げられる。
また充填材5は、例えば、第1の貫通孔にピン4を挿入する前に、充填材5を充填し、その充填した第1の貫通孔にピン4を挿入して、さらに充填材5を挿入する方法により、充填することもできる。
そのような方法としては、例えば、凹部を有したジグを用意し、そのジグに上記樹脂や下記導電性材料等を塗布しておく、その後第1の貫通孔6を形成した基体2をジグに固定して、第1の貫通孔6の下側に樹脂等を充填する。樹脂等が硬化しない内にピン4を第1の貫通孔6に挿入してピン4をジグに固定する。その後基体2の上から更に樹脂を塗布して、第1の貫通孔6の上側に樹脂等を充填する。
そして、第1の貫通孔6にピン4と充填材5を挿入した後、ピン4を除去する。ピン4を除去するにあたっては、例えばピン4を溶解して除去する方法や、充填材5が硬化する前にピン4を除去する方法等を用いることができる。
例えば、ピン4がアルミニウムから形成される場合において、充填材5をエポキシ樹脂とした場合は、エポキシ樹脂を硬化させたあと酸・アルカリに浸漬しピン4を溶解させピン4を除去する。この組み合わせによれば、その結果、滑らかな内壁をもつビアの形成が可能になる。
またピン4がアルミニウムから形成される場合において、充填材5を低融点ガラスとした場合は、ガラスとアルミニウムは剥離性が良好であるため、容易にピン4を除去することができる。この組み合わせによれば、基体2との接着性も良好でありかつ気密が取れて耐熱性も高く、さらに表面が滑らかな第2の貫通孔7を形成する事が出来る。
そして、ピン4をジグと分離せずジグに柱状の凸部を形成し、樹脂等を塗布し、基板2を固定し、上からさらに樹脂等を塗布して硬化する。この場合、ジグを除去する工程とピン4を除去する工程とが同時になされるので、リードタイムが少なくてすむため、好適である。
なお、第2の貫通孔7は、例えば、ピン4とジグの凹部のサイズを変えることにより、同時に複数の種類の第2の貫通孔7を形成する事ができる。さらに、第2の貫通孔7は、ジグの凹部を傾けることにより、ピン4を傾斜させて実装する事が可能になり、集積度の高いプローブカードの提供を可能にする。
以上より、本発明の製造方法によれば、絶縁材料からなる基体2に第1の貫通孔6を作製する工程と、基体2の表面および基体2と第1の貫通孔6との界面に配線導体3を形成する工程と、第1の貫通孔6にピン4を挿入する工程と、第1の貫通孔6と挿入した前記ピン4により生じる間隙に、絶縁材料からなる充填材5により第1の貫通孔6を充填する工程と、ピン4を第1の貫通孔6から除去し、第2の貫通孔7を作製する工程とからなることにより、基板2に対してダメージが少なく、かつ実装用の接触ピンの形状を反映した第2の貫通孔7を作製する事ができる。
さらには、高位置精度の第2の貫通孔7を作製することができるとともに、基板2に対して垂直な第2の貫通孔7を作製することができる。
そして、上記方法にて製造された、実装用の接触ピンの形状を反映した貫通孔を有する配線基板1を提供することができる。
また、例えば基体2および充填材5がともに絶縁材料から形成されていることから、配線導体4は、湾曲状またはすべてが鈍角形状の配線導体とすることができる。
この場合において、配線導体4が基体2の表面および基体2と第1の貫通孔6の界面に形成されるとともに、配線導体4は、直角または鋭角の部分を有さないことから、直角や鋭角により切断される、角部の配線導体4が薄くなり断線する等の障害は、効果的に防止することができる。
さらに、被検査対象の電気的特性を検査するテスタと電気的に接続される回路基板と、回路基板に電気的に接続される配線基板1と、第2の貫通孔に配置され、回路基板と電気的に接続された接触ピンとを有することを特徴とするプローブカードを提供することができる。
以上、本発明の具体的な実施形態を示したが、本発明はこれに限定されるものではなく、発明の思想から逸脱しない範囲内で種々の変更が可能である。
本発明の配線基板の実施の形態の一例を示す斜視図である。 図1の配線基板のA−A’断面図であるとともに、本発明の配線基板の製造工程の一例を示す図である。
符号の説明
1・・・配線基板
2・・・基体
3・・・配線導
4・・・ピン
5・・・充填材
6・・・第1の貫通孔
7・・・第2の貫通孔

Claims (5)

  1. 絶縁材料からなる基体に第1の貫通孔を作製する工程と、前記基体の表面および前記基体と前記第1の貫通孔との界面に配線導体を形成する工程と、前記第1の貫通孔にピンを挿入する工程と、前記第1の貫通孔と挿入した前記ピンにより生じる間隙に、絶縁材料からなる充填材により前記第1の貫通孔を充填する工程と、前記ピンを前記第1の貫通孔から除去し、第2の貫通孔を作製する工程と、を含む工程からなることを特徴とする配線基板の製造方法。
  2. 前記第1の貫通孔が、テーパー形状の貫通孔であることを特徴とする請求項1に記載の配線基板の製造方法。
  3. 前記配線導体が、前記第2の貫通孔に導出して形成されることを特徴とする請求項に記載の配線基板の製造方法。
  4. 絶縁材料からなる基体と、該基体に形成された第1の貫通孔と、該第1の貫通孔の内面に形成された絶縁材料からなる充填材と、該充填材に形成された第2の貫通孔と、前記基体の表面および前記基体と前記充填材との界面に形成され、前記第2の貫通孔に導出した配線導体とを具備する配線基板。
  5. 被検査対象の電気的特性を検査するテスタと電気的に接続される回路基板と、該回路基板に電気的に接続される請求項に記載の配線基板と、前記第2の貫通孔に配置され、前記回路基板と電気的に接続された接触ピンとを有することを特徴とするプローブカード。
JP2006090341A 2006-03-29 2006-03-29 貫通孔を有する配線基板、その製造方法、ならびに該配線基板を有するプローブカード。 Expired - Fee Related JP4789675B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006090341A JP4789675B2 (ja) 2006-03-29 2006-03-29 貫通孔を有する配線基板、その製造方法、ならびに該配線基板を有するプローブカード。

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006090341A JP4789675B2 (ja) 2006-03-29 2006-03-29 貫通孔を有する配線基板、その製造方法、ならびに該配線基板を有するプローブカード。

Publications (2)

Publication Number Publication Date
JP2007263805A JP2007263805A (ja) 2007-10-11
JP4789675B2 true JP4789675B2 (ja) 2011-10-12

Family

ID=38636935

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006090341A Expired - Fee Related JP4789675B2 (ja) 2006-03-29 2006-03-29 貫通孔を有する配線基板、その製造方法、ならびに該配線基板を有するプローブカード。

Country Status (1)

Country Link
JP (1) JP4789675B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5577040B2 (ja) * 2009-01-26 2014-08-20 日本電子材料株式会社 プローブカード
JP2014045130A (ja) * 2012-08-28 2014-03-13 Kyocer Slc Technologies Corp 配線基板およびそれを用いたプローブカード

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59193086A (ja) * 1983-04-15 1984-11-01 松下電器産業株式会社 プリント配線板
JPH07162146A (ja) * 1993-12-08 1995-06-23 Matsushita Electric Works Ltd プリント配線板の製造方法及び製造装置
JP2005345443A (ja) * 2004-06-07 2005-12-15 Japan Electronic Materials Corp プローブカード用接続ピンおよびそれを用いたプローブカード
JP2005351731A (ja) * 2004-06-10 2005-12-22 Fujitsu Ltd テストソケット

Also Published As

Publication number Publication date
JP2007263805A (ja) 2007-10-11

Similar Documents

Publication Publication Date Title
CN110678434B (zh) 多层陶瓷基板及其制造方法
US9006028B2 (en) Methods for forming ceramic substrates with via studs
US20170339784A1 (en) Circuit Board Having an Asymmetric Layer Structure
US20110063066A1 (en) Space transformer for probe card and method of repairing space transformer
US11067600B2 (en) Multilayer circuit board used for probe card and probe card including multilayer circuit board
US20090321114A1 (en) Electrical inspection substrate unit and manufacturing method therefore
US10859602B2 (en) Transferring electronic probe assemblies to space transformers
US20160313393A1 (en) Multilayer circuit board and tester including the same
US20170146570A1 (en) Probe card and multilayer circuit board this probe card includes
JP6889672B2 (ja) 検査装置用配線基板
US8806731B2 (en) Method of repairing a probe board
US20170338127A1 (en) Methods for Forming Ceramic Substrates with Via Studs
JP2013083620A (ja) プローブカード及びその製造方法
JP4789675B2 (ja) 貫通孔を有する配線基板、その製造方法、ならびに該配線基板を有するプローブカード。
JP5107431B2 (ja) プローブカード
JP5145089B2 (ja) 電気特性測定用配線基板、及び電気特性測定用配線基板の製造方法
TWI728775B (zh) 多層陶瓷基板及其製造方法
JP2006275579A (ja) 検査基板および検査装置
US20050264312A1 (en) Test device for electrical testing of a unit under test, as well as a method for production of a test drive
KR101317634B1 (ko) 반도체 테스트용 mvp 프로브 보드 제조방법
JP2010038899A (ja) セラミックプローブカードの製造方法
US20120048602A1 (en) Method of manufacturing ceramic substrate for probe card and ceramic substrate for probe card
WO2010030962A2 (en) Structures and methods for wafer packages, and probes
KR20110030904A (ko) 세라믹 기판 및 그의 제조 방법
KR101047009B1 (ko) 프로브용 기판 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080916

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110111

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110221

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110621

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110719

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140729

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees