JP5247439B2 - 半導体構造および半導体構造を製造する方法 - Google Patents

半導体構造および半導体構造を製造する方法 Download PDF

Info

Publication number
JP5247439B2
JP5247439B2 JP2008518877A JP2008518877A JP5247439B2 JP 5247439 B2 JP5247439 B2 JP 5247439B2 JP 2008518877 A JP2008518877 A JP 2008518877A JP 2008518877 A JP2008518877 A JP 2008518877A JP 5247439 B2 JP5247439 B2 JP 5247439B2
Authority
JP
Japan
Prior art keywords
layer
cladding layer
diffusion
light
layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008518877A
Other languages
English (en)
Other versions
JP2008545261A5 (ja
JP2008545261A (ja
Inventor
ヴラディスラヴ イー. ボウグロヴ
マキシム エー. オドノブリュドヴ
Original Assignee
オプトガン オイ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by オプトガン オイ filed Critical オプトガン オイ
Publication of JP2008545261A publication Critical patent/JP2008545261A/ja
Publication of JP2008545261A5 publication Critical patent/JP2008545261A5/ja
Application granted granted Critical
Publication of JP5247439B2 publication Critical patent/JP5247439B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Semiconductor Lasers (AREA)

Description

本発明は、一般に、発光デバイスの一部として使用される光拡散能力が強化された半導体構造に関するものである。更に詳しくは、半導体構造は、ウルツ鉱結晶構造を伴ってIII族金属窒化物で形成し、半導体構造の材料、または、異種材料で形成された(0001)配向基板上にて気相成長させるものである。また、本発明は、このような構造体を製造する方法に関するものである。
発光ダイオード用半導体構造の設計は、2つの主要パラメータ、即ち、発光領域の屈折率への電気出力の変換効率および構造体からこの領域で発光する光の出射効率によるダイオードの全体効率に影響を与える。構造体の材料の屈折率を下回る異種基板上にて気相成長させたIII族金属窒化物で製造された発光構造体では、大部分の発光部分が、構造体と基板との界面および構造体と周囲との界面での反射のために構造体の内側に伝播する。スネルの法則によって定義されるように、表面法線方向に関係がある特定の臨界角内に伝播する光のうち一部が、構造体表面を介して構造体を出射するにすぎない。この臨界角は、構造素材、基板素材および周囲素材の屈折率に左右される。構造体の材料(約2.5〜3)と比較すると、基板(例えば、サファイヤの場合は約1.8)と周囲(例えば、一般的な封入樹脂の場合は約1.5)の屈折率の差が著しいために、この臨界角は相対的に小さい。導波管として、光が、最大2/3の量で構造体層内に伝播する。発光ダイオードチップでは、この光は、潜在的にチップ側を介して出射することができる。しかしながら、構造体層および電極内に存在する損失メカニズムが多いため、この光の大部分が、チップ側を出射する前に失われる。このため、構造体からの発光効率はかなり減少し、結果的に、全体的なデバイス効率が減少する。
種々のexsituの技術的操作を含むいくつかの方法が、問題に対応する特許のかなりの部分を構成している。構造体から出射される光の能力を向上させる1つの方法は、発光面を半球に成形することである。この方法は、米国特許第3,954,534号には、ScifresおよびBurnhamによって開示されており、基板上の半導体層成長および基板除去による基板上での半球凹部の形成が含まれる。別の解決策が、米国特許許第5,779,924号にはKramesおよびKish Jr.によって開示されている。規則正しい界面テクスチャリングを作製することによって構造体から周囲への総屈折率の伝達を増大させることが提案されている。このテクスチャリングは、構造体と周囲との界面でのフレネル反射を低減すると共に、光が伝播して表面から構造体を出射できる臨界角を増大させるものである。Kish Jr.およびStockmanは、米国特許第5,793,062号では、チップ内の接点などの吸収領域から離れるように光の方向を変えるように設計された構造体の内側に非吸収分布ブラッグ反射体を挿入することが提案されている。実際は、III族金属窒化物の場合、横方向にパターン化された分布ブラッグ反射体を成長させるのは難しい。Gardner他は、米国特許第6,847,057号には、基板表面または構造体面、または内部構造界面のうちの1つのテクスチャリングによって光拡散を向上させる発光デバイスを開示している。また、本発明は、活性領域によって出射される光子を偏光させる任意の偏光選択層を使用することを提案する。偏光選択層はワイヤグリッド偏光子とすることができ、素子層の反対側に基板の側面上に形成することができる。ワイヤグリッド偏光子は、ワイヤーに平行である偏光光子を反射して、ワイヤーに垂直である偏光光子を伝える。ワイヤグリッド偏光子と反射テクスチャリング面の組み合わせは、特定の偏光が得られるまで、光子を再利用する必要がある。既に述べたように、このような方法の共通の短所は、効果的な光拡散を得ることができるが、いくつかのexsituの操作が必要であり、その結果、製造工程の複雑化となっているということである。
他のいくつかのinsituの方法も提案されている。Krames他は、米国特許第6,649,440号には、光抽出効率が向上した発光デバイスを製造するinsituの方法が開示されている。この方法は、デバイスから光抽出効率を増大させる肉厚多層エピタキシャル構造体を利用するものである。この多層構造体は光を吸収しないので、肉厚化によって、導波管内に捕捉された光は、構造体側面から発光デバイスから出射することができると共に、反射量が少なく、その結果、活性領域および電極内での光損失を防ぐことができる。この方法の短所は、多層構造によって、デバイスからの光抽出を大幅に向上させるために、発光領域よりもはるかに肉厚である必要があり、その結果、従来の構造体と比較して、成長時間および当該の構造体のコストが大幅に増大するということである。また、この肉厚多層構造体は、発光構造体内にかなりの歪みを誘発する可能性がある。Krames他は、米国特許第6,683,327号には、アルミニウムを含む核生成層を含む発光デバイスを開示している。核生成層の厚みおよびアルミニウム組成は、核生成層に入射する素子層からの光の90%が基板内に抽出されるように、基板と素子層との屈折率を適合させるように選択される。この方法の短所は、そのような核生成層より上方に、上記の成長層の構造的品質を悪化させることなく、効果的な光拡散を得るのに必要な厚みを有する発光構造体を気相成長させることが難しいということである。Thibeault他は、米国特許第6,821,804号 には、構造体内に、あるいは、エピタキシャル成長前に基板上に形成される光抽出素子の配列の作成に基づいたいくつかの解決策を開示している。光抽出素子のアレイが、空間的に変動する屈折率を実現するために形成され、導波管内に捕捉された光が、アレイと相互作用し、伝搬方向を変えて発光デバイスから出射するできるようになっている。この解決策は、構造体から出射される光の能力をかなり向上させることである。しかしながら、異種材料の介在物は、構造体層の更なる欠陥を招く可能性がある。別の提案された解決策は、構造体内に、または、エピタキシャル成長前に基板上に形成される分散層の挿入である。しかしながら、効果的な光屈折に対して十分な屈折率差が得られるように、III族金属窒化物で生成される層には、厚みおよび組成を必要とするため、構造体内にかなりの更なる歪みを招く可能性がある。Shen他は、米国特許第6,903,376号には、発光領域と、1つまたはそれ以上の層によって発光領域から分離された反射接点とを含む発光デバイスを開示している。発光領域と反射接点との分離は、0.5λn〜0.9λnまたはλn〜1.4λnなどであり、λnは、発光領域と反射接点を分離するデバイスの区域内の発光領域から出射された光の波長である。本発明によれば、分離距離に応じた上部側光束の光抽出効率は、反射接点から反射される光の位相ずれおよび発光領域から直接出射され、接点から反射される光の干渉のために、特定の値で最大となる。しかしながら、実は、この現象は、肉薄な単一量子井戸の領域に対しては効率的であるが、多重量子井戸を有する複雑な発光領域の場合には、さほど顕著なものではない。説明したinsituの方法すべての共通の短所は、結果的に、欠陥密度が増すために構造体内に更なる歪みが発生するということである。
最新の解決策の1つとして、Lee他は、米国特許出願第2005/0082546号には、均一な応力分布を得ることができる、曲面を有する少なくとも1つの突出部分を有する基板の形成を含む方法を開示している。このデバイスは、構造体内の一貫した欠陥密度を保持しながら、光抽出の向上を実現するものである。この方法の短所は、効果的な光拡散が得られるが、exsituの操作を含む複雑な製造工程が必要であるということである。
本発明の目的は、従来技術の先に言及した短所を解消することである。
具体的には、発明の目的は、更なる歪みを誘発する転位部を形成することなく、光拡散能力が強化され、結果的に、半導体構造を利用した発光デバイスの輝度が大幅に増大するものであり、ウルツ鉱結晶構造を伴ってIII族金属窒化物で形成し、半導体構造の材料、または、異種材料で形成された(0001)配向基板上で気相成長させる新しい種類の半導体構造を開示することである。
また、本発明の目的は、上記の種類の半導体構造を製造する新規であり、効果的かつ良好に制御できる完全にinsituの方法を開示することである。
本発明に従う半導体構造は、本願の請求項1に記載する内容を特徴とする。構造体は、ウルツ鉱結晶構造を有し、(0001)配向の半導体基板上で気相成長させるIII族金属窒化物で形成される。基板は、半導体構造素材、または、一部の異種材料で形成することができる。半導体構造は、下部クラッド層と、下部クラッド層より上方に成長させた、上部平面を有する上部クラッド層とを含み、上部クラッド層の格子定数は、下部クラッド層と同じである。クラッド層の格子定数が異なると、構造体内の歪みを誘発する転位部の形成を引き起こすと考えられる。構造体の重要な部分は、半導体構造内に伝播する光を拡散する、下部クラッド層と上部クラッド層との間に位置する拡散領域である。拡散領域は、拡散領域とクラッド層との間に光拡散界面を形成するために、クラッド層とは異なる屈折率と、非平面とを有する。非平面は、方向が異なる拡散界面となる。このような種類の表面は、構造体より上方に成長させた発光デバイス層によって出射された光にその伝達方向を無作為に変えさせるものであり、その結果、このような表面がデバイスからの出射が可能である方向である確率が高くなる。その結果、発光デバイスの輝度が向上する。拡散領域の上部非平面は、上部クラッド層成長中に平面に変形する。そのような平面は、この平面上の発光デバイス層の更なるエピタキシャル成長に十分に適している。本明細書で使用されるとき、「層」という用語は、一般に、単結晶のエピタキシャル層を指す。「拡散」という用語は、反射、散乱および屈折を含む界面での光の伝搬方向を変えるすべての種類のメカニズムを指す。
本発明によれば、上記拡散領域は、拡散領域内の歪みを誘発転位部の形成を防ぐように組成および厚みが選択されている複数の拡散層を含む。拡散層の各々は、拡散効率を最大化にするために、非平面を有することが好ましい。転位部は、半導体構造上に後で成長させる発光デバイス層の特性が劣化する原因であると考えられるため、転位部の形成を防ぐことが極めてに重要となる。転位を防ぐことは、構造体内での効果的なひずみ緩和することによって実現することができる。更に、本発明によれば、拡散層界面の増加によって拡散効率を高めるため、隣接する拡散層の屈折率が異なる。拡散領域の全厚は、効果的な光拡散が得られるように選択される。拡散層およびクラッド層の屈折率の差が大きいほど、拡散領域の所要全厚は小さくなる。本発明の構造体は、光拡散能力を強化するものであり、その結果、層内での更なる転位部を招くことなく、構造体上で成長させた発光デバイスの輝度の大幅な増大が得られる。これは、光拡散が単一の拡散層の挿入によって実施される従来技術による基板と比較すると、開発の大きな一歩となっている。
本発明の基本概念は、種々の異なる素材に適用可能である。1つの実施形態では、第III族金属の上記窒化物は、AlGa1−x−yInNの形であり、式中、0≦x≦1、0≦y≦1である。
1つの好適な実施形態では、上記下部クラッド層および上部クラッド層は、同じ材料である。この場合、拡散層は、クラッド層と格子整合することが好ましい。したがって、拡散領域が挿入されても層内では弾性ミスフィット応力は生成されず、ミスフィット転位部は、層界面には形成されない。別の代案は、拡散層が下部クラッド層および上部クラッド層に対して格子不整合であり、各拡散層の厚みは、転位部が形成されない層の最大厚みであるMatthews−Blakeslee臨界厚みより小さいというものである。Matthews−Blakeslee臨界厚みの背後にある理論は、本明細書で記載する。更に、この実施形態では、拡散領域内での歪み蓄積を防ぐために、2つの隣接する拡散層のうちの一方は、クラッド層との正の格子不整合であり、他方は、クラッド層との負の格子不整合である。Matthews−Blakeslee臨界厚みを下回る上記厚み制限によって、更なる歪みを誘発する転位なしに十分な厚みを有する拡散領域を有することが可能となる。例えば、厚みが等しい第1および第2の拡散層の対からなり、同じ振幅の逆の格子不整合であるスタックは、全歪みがゼロである。
1つの特別な好適な実施形態では、下部クラッド層および拡散層は、結晶の面指数が(0001)以外であり、方向指数が{1100}であるファセットを有する上面を有する。したがって、拡散領域では、ファセットが下部クラッド層上面に再生成される。この種の構造体は、特定の傾斜ファセットを有しており、結果的に、効果的な光拡散が得られる。
半導体構造を製造する本発明の方法は、本願の請求項7で呈示する内容を特徴とする。構造体は、ウルツ鉱結晶構造を有し、半導体構造素材、または、異種材料で形成できる(0001)配向の半導体基板上で気相成長させるIII族金属窒化物で形成される。反応器に基板を設置した後に、本方法は、まず、下部クラッド層を気相成長させるステップを含む。この後、下部クラッド層および非平面と異なる屈折率を有する、半導体構造内に伝播する光を拡散する拡散領域を下部クラッド層より上方に気相成長させるステップがある。本方法は、最後に、上部平面と、拡散領域と異なる屈折率と、下部クラッド層と同じ格子定数を有する上部クラッド層を拡散領域より上方に気相成長させるステップを含む。種々の気相成長法は、例えば、金属有機蒸気相エピタキシまたは水素化物気相エピタキシに基づく気相エピタキシ反応器で実行することができる。
本発明によれば、拡散領域の成長は、層界面での歪みを誘発する転位部の形成を防ぐように組成および厚みが選択されている複数の拡散層と、拡散効率を更に高めるために屈折率が異なる隣接する拡散層とを成長させるステップを含む。したがって、本発明の方法は、単一の拡散層の挿入を利用する従来技術で開示されている方法とは対照的に、層内に更なる転位部を招くことがない、構造体内での効果的な光拡散を目標とする。
上記のIII族金属窒化物は、AlGa1−x−yInNの形であることが好ましく、式中、0≦x≦1、0≦y≦1である。
1つの好適な実施形態では、下部クラッド層および上部クラッド層は、同じ材料である。この場合、クラッド層と格子定数が同じ拡散層を成長させることが好ましい。その後、歪みは層界面内で生成されず、したがって、歪みを誘発する転位部はできない。また、クラッド層の異なる格子定数を有する拡散層を成長させることが可能であり、各拡散層がMatthews−Blakeslee臨界厚みより小さい、2つの隣接する拡散層のうちの一方は、クラッド層より大きい格子定数を有し、他方は、クラッド層より小さい格子定数を有する。この場合、歪みが格子不整合であるために層内に生成される。しかしながら、上記のMatthews−Blakeslee臨界の厚さを下回る層厚さを選択し、歪み蓄積を防ぐためにクラッド層と反対の格子不整合である隣接する拡散層を選択することによって転位部を防ぐ。転位部が形成されない層の最大厚みであるMatthews−Blakeslee臨界厚みを本明細書で詳細に記載する。
1つの特別な好適な実施形態では、結晶の面指数が(0001)以外であり、方向指数{1100}であるファセットを有する上面を有する下部クラッド層および拡散層を成長させる。したがって、拡散領域では、下部クラッド層上面にファセットが再生成される。この種の構造体は、特定の傾斜ファセットを有しており、結果的に、効果的な光拡散が得られる。下部クラッド層のファセットの成長および拡散領域は、このようなファセットの優先的な成長を利用することによって達成することができる。当業者に知られているように、このような結晶率を有するファセットの成長を生成するために、例えば、時間、ガス流量、温度、および圧力などの処理パラメータを選択することが可能である。しかしながら、パラメータが共通とならないように、各反応器は、独自の個々のパラメータを有する。それぞれ、上部平面を有する上部クラッド層は、結晶の面指数が(0001)である平面ファセットの優先成長によって生成することができる。
上面に上記ファセットを有する下部クラッド層の成長は、好ましくは、0.1〜1.5μmの高さおよび10〜10cm−2の表面密度を有する沈殿物(14)の(0001)配向面上での形成のステップを含む。沈殿物の形成は、(0001)配向表面でIII族金属窒化物の層を成長させる初期ステップ時の通常の現象である。沈殿物は、通常、上記ファセットを有するピラミッド形状を有する。上記の特定の特性を有する沈殿物を生成することによって拡散層の更なる優先成長に十分適した大きさのファセットが実現されることが保証される。一般に、この沈殿物は、高温での再結晶化を伴う材料の低温蒸着中に形成される。しかしながら、このような手法では、一般的に、所要の高さに到達する前に凝集する傾向がある高い密度を有するいくつかの小さな沈殿物を形成する。本発明によれば、好ましくはであるがもっぱらではなく、沈殿物は、450〜700℃の温度で実施される一連の短い低温蒸着と、その後の900〜1150℃の温度で高温層をアニールする際に形成される。正確な温度は、使用される材料および反応器の種類に左右される。上記の短低蒸着の持続時間は、例えば、数十秒とすることができる。毎回の焼き鈍し中に、蒸着材の一部が、表面から除去される。温度勾配および焼き鈍し時間などの焼き鈍し中の処理パラメータは、大きな沈殿物を保持しながら小さな沈殿物をすべて除去するように選択される。その結果、最も大きな沈殿物だけの顕著な成長が実施される。沈殿物は、(0001)配向の半導体基板上で直接成長させることができる。また、最初に(0001)面を有する最下層の一部を成長させて、その表面上に沈殿物を成長させることが可能である。
本発明の方法全体は、不要かつ複雑なexsituのステップを伴う従来技術による多くの方法とは対照的に、insituのステップによって実行することができる。
上記の本発明の重要な特長は、十分に肉厚な拡散領域の挿入によって、層内の更なる転位部とならないということである。一般に、格子不整合である層を挿入すると、層間に実質的な結晶の格子不整合が発生し、その結果、弾性ミスフィット応力(張力または圧縮)が層内に生成される。このような応力は、界面でのミスフィット転位部の形成によって緩和することができる。大抵の場合、ミスフィット転位部は、ミスフィット転位によるものであるが、フィルムを介して自由面に至る線を有する貫通転位に関連するものである。貫通転位は、デバイス性能に有害なものである。最適な解決策は、層内で更なる転位部を招くことなく効果的な光拡散を得ることである。格子不整合である層の厚みがミスフィット転位部生成のMatthews−Blakeslee臨界厚みhを下回れば、転位部の生成は発生しないということが当業者に公知である。臨界厚みは、応力発生膜内の貫通転位/ミスフィット転位構成のエネルギーを考慮することによって算出することができ、h≒b/εと定義することができ、式中、bは、バーガーベクトルの大きさであり、εは、ミスフィットパラメータである。ウルツ鉱結晶構造を有するIII族金属窒化物の場合、考えられるバーガースベクトルとしては、±cおよび±ai(i=1,2,3)格子並進ベクトルおよびその合計±c±aである。c並進運動は、a並進運動より大きく、臨界厚みの式h≒b/ε=a/Δaが得られ、式中、aは、面内格子定数であり、Δaは、層の面内格子定数の差である。
要約すると、従来技術と比較して、いくつかの利点を本発明で達成することができる。低拡散領域の厚みは妥当であり、有害な転位部を引き起こすことなく、効果的な拡散能力を有する構造体を実現することができる。製造処理方法は、その処理を極めて簡便にし、高い生産率を得ることができるinsituの方法の諸ステップのみを含む。
本発明の更なる理解を与える本明細書の一部を構成する添付の図面は、先行技術の例および本発明の実施形態を例示し、本発明の原則を説明するのに役立つ。
ここで、添付の図面に示すように、本発明に関連する各種実施形態および実施例を詳細に参照する。
図1の半導体構造は、半導体構造の材料で形成された基板2、または、異種材料形成された基板3と、結晶の面指数が(0001)以外であり、方向指数が{1100}であるファセット11を有する表面8を有する下部クラッド層4と、平面9を有する上部クラッド層5と、2つの対の第1の拡散層6と第2の拡散層7とから成る拡散領域とを含む。点線は、下部クラッド層成長中に成長させる沈殿物14を示す。上部クラッド層は、下部クラッド層と等しい格子定数を有する。拡散層は、クラッド層と異なる屈折率を有する。更に、第1の拡散層6の屈折率は、第2の拡散層7と異なる第1の拡散層6は、異なる屈折率を有してもよい。これは、第2の拡散層7にも当てはめることができる。拡散層6および7は、平面ではなく、下部クラッド層の表面にファセット11を再生成する。拡散層6および7の組成および厚みは、層界面でのミスフィット転位部の形成なしに構造体1内側で効果的な歪みを緩和するように選択される。更に正確に言えば、拡散層の各々は、Matthews−Blakeslee臨界厚みより小さい。更に、厚みが等しい第1および第2の拡散層は、クラッド層に振幅が同じである相対する格子不整を有する。各層の歪み方向を矢印で示す。相対する歪みは、互いに補正し合い、その結果、歪みの蓄積が防止される。拡散領域の全厚は、効果的な光拡散が得られるように選択される。拡散層およびクラッド層の屈折率の差が大きいほど、拡散領域の所要全厚は小さくなる。半導体構造1は、層内の更なる転位部を招くことなく、光拡散能力を強化する。更に、半導体構造面を形成する上部クラッド層面9の結晶品質は高く、この点を踏まえて、デバイス層の更なる成長に十分に適している。
図2に示す従来技術によるinsituの解決策では、最下層および最上層と異なる屈折率および格子定数を有する中間の単結晶のエピタキシャル半導体層12が成長(図2a)すること、または、アモルファス材13の介在物が挿入(図2b)することによって光拡散が実施される。図2aでわかるように、単一の層の厚みは、歪みを誘発する転位部の形成を防ぐために肉薄であるため、不十分な拡散となる。図2bの構造体は、構造体内の光拡散を向上させるが、結果的に、層内で弾性ミスフィット応力が発生し、界面でミスフィット転位が形成される。他の従来技術による方法では、exsituの処理ステップが必要であるため、製造工程が複雑になる。
図3に示す本発明による実施形態のうちの1つによる製造法は、3つの主要なステップを有する。第1のステップでは、下部クラッド層を成長させる。第2のステップでは、結晶の面指数が(0001)以外であり、方向指数が{1100}であり、第1の拡散層6の屈折率が第2の拡散層7と異なることを特徴とする複数の少なくとも2つの対の第1および第2の拡散層を成長させる。第1の拡散層は、クラッド層との正の格子不整合であり、一方、第2の拡散層は、好ましくは同じ振幅の、負の格子不整合である。各拡散層の厚みは、ミスフィット転位生成を防ぐMatthews−Blakeslee臨界厚みhより小さいことが好ましい。第3のステップでは、下部クラッド層と同じ材料である平面を有する上部クラッド層を成長させる。本方法によって、層内に更なる転位部を招くことなく、効果的な光拡散を伴う半導体構造の成長が実施される。
科学技術の進歩に伴い、本発明の基本概念を様々な方法で実施できることは、当業者にとって明らかである。したがって、本発明および種々の実施形態は、上記の各種実施例に限定されるものではなく、特許請求の範囲の範囲内で変更することができる。
本発明による半導体構造の横断模式図を示す。 先行技術の方法によって成長する基材の横断模式図を示す。 本発明の方法の一実施形態を示すフローチャートである。

Claims (8)

  1. ウルツ鉱結晶構造を有し、(0001)配向の半導体基板(2,3)上で気相成長させるIII族金属窒化物で形成され、
    下部クラッド層(4)と、
    前記下部クラッド層より上方に成長させた上部平面(9)を有し、格子定数が前記下部クラッド層と同じである上部クラッド層(5)と、
    半導体構造(1)内に伝播する光を拡散する、下部クラッド層(4)と上部クラッド層(5)との間に位置し、光を発生しない拡散領域(6,7)と
    前記上部クラッド層(5)上に成長させた発光層と、を含み、
    前記拡散領域は、前記拡散領域と前記下部クラッド層及び前記上部クラッド層との間に光拡散界面を形成するために、前記下部クラッド層及び前記上部クラッド層とは異なる屈折率と、非平面とを有する半導体構造(1)であって、
    前記拡散領域は、拡散領域内の歪みを誘発転位部の形成を防ぐように、組成および厚みが選択されている複数の拡散層(6,7)と、拡散効率を更に高めるために屈折率が異なる隣接する拡散層(6,7)とを含み、
    前記下部クラッド層および上部クラッド層は、同じ材料であり、
    前記拡散層(6,7)は、前記下部クラッド層および上部クラッド層(4,5)に格子不整合であり、前記各拡散層の厚みは、Matthews−Blakeslee臨界厚みより小さく、拡散層内での歪み蓄積を防ぐために、2つの隣接する拡散層のうちの一方は、クラッド層(4,5)との正の格子不整合であり、他方は、クラッド層との負の格子不整合であ
    前記臨界厚みは、前記拡散層内の貫通転位/ミスフィット転位構成のエネルギーを考慮することによって算出され、
    臨界厚みh ≒b/ε =a /Δaで表され、
    bは、バーガースベクトルの大きさであり、ε は、ミスフィットパラメータであり、aは、面内格子定数であり、Δaは、層の面内格子定数の差である、半導体構造(1)。
  2. 前記III族金属窒化物は、AlGa1−x−yInNの形であり、式中、0≦x≦1、0≦y≦1である、請求項1に記載の半導体構造(1)。
  3. 前記下部クラッド層および前記拡散層は、結晶の面指数が(0001)以外であり、方向指数が{1−100}であるファセットを有する上面を有する、請求項1又は2に記載の半導体構造(1)。
  4. ウルツ鉱結晶構造を有し、(0001)配向の半導体基板上で気相成長させるIII族金属窒化物で形成され、
    下部クラッド層(4)を気相成長させるステップと、
    前記下部クラッド層とは異なる屈折率と、非平面とを有し、半導体構造(1)内に伝播する光を拡散し、光を発生しない拡散領域(6,7)を下部クラッド層より上方に気相で成長させるステップと、
    上部平面(9)と、拡散領域とは異なる屈折率と、下部クラッド層と同じ格子定数とを有する上部クラッド層を、拡散領域より上方に気相成長させるステップとを含む半導体構造(1)を製造する方法であって、
    前記拡散領域を成長させるステップは、拡散効率を更に高めるために、層界面での歪みを誘発する転位部の形成を防ぐように組成および厚みが選択されている複数の拡散層(6,7)と、屈折率が異なる隣接する拡散層とを成長させるステップを含み、
    前記下部クラッド層および上部クラッド層は、同じ材料であり、
    前記拡散層は成長し、各々が、クラッド層(4,5)と異なる格子定数およびMatthews−Blakesleeより小さい臨界厚みを有し、前記拡散層内での歪み蓄積を防ぐために、2つの隣接する拡散層(6,7)のうちの一方は、クラッド層(4,5)より大きい格子定数を有し、他方は、クラッド層より小さい格子定数を有し、
    前記上部クラッド層上には発光層が成長され、
    前記臨界厚みは、前記拡散層内の貫通転位/ミスフィット転位構成のエネルギーを考慮することによって算出され、
    臨界厚みh ≒b/ε =a /Δaで表され、
    bは、バーガースベクトルの大きさであり、ε は、ミスフィットパラメータであり、aは、面内格子定数であり、Δaは、層の面内格子定数の差である、ことを特徴とする方法。
  5. 前記III族金属窒化物は、AlGa1−x−yInNの形であり、式中、0≦x≦1、0≦y≦1であることを特徴とする、請求項4に記載の方法。
  6. 前記下部クラッド層および前記拡散層は成長し、結晶の面指数が(0001)以外であり、方向指数が{1−100}であるファセットを有する上面を有することを特徴とする、請求項4又は5に記載の方法。
  7. 前記下部クラッド層の成長は、(0001)配向面上で、0.1〜1.5μmの高さおよび10〜10cm−2の表面密度を有する沈殿物(14)を形成するステップを含むことを特徴とする、請求項4に記載の方法。
  8. 前記沈殿物(14)は、450〜700℃の温度で実施される一連の短い低温蒸着することと、その後の900〜1150℃の温度で高温層をアニールすることを含む処理で形成されることを特徴とする、請求項7に記載の方法。
JP2008518877A 2005-07-01 2006-06-20 半導体構造および半導体構造を製造する方法 Expired - Fee Related JP5247439B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FI20050707A FI118196B (fi) 2005-07-01 2005-07-01 Puolijohderakenne ja puolijohderakenteen valmistusmenetelmä
FI20050707 2005-07-01
PCT/FI2006/000220 WO2007003684A1 (en) 2005-07-01 2006-06-20 Semiconductor structure and method of manufacturing a semiconductor structure

Publications (3)

Publication Number Publication Date
JP2008545261A JP2008545261A (ja) 2008-12-11
JP2008545261A5 JP2008545261A5 (ja) 2012-05-17
JP5247439B2 true JP5247439B2 (ja) 2013-07-24

Family

ID=34803175

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008518877A Expired - Fee Related JP5247439B2 (ja) 2005-07-01 2006-06-20 半導体構造および半導体構造を製造する方法

Country Status (10)

Country Link
US (2) US7763904B2 (ja)
EP (1) EP1908122A4 (ja)
JP (1) JP5247439B2 (ja)
KR (1) KR101238310B1 (ja)
CN (1) CN100568560C (ja)
FI (1) FI118196B (ja)
HK (1) HK1124172A1 (ja)
RU (1) RU2391746C2 (ja)
TW (1) TWI390724B (ja)
WO (1) WO2007003684A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008182069A (ja) * 2007-01-25 2008-08-07 Toshiba Corp 半導体発光素子
TWI321366B (en) * 2007-02-09 2010-03-01 Huga Optotech Inc Epi-structure with uneven multi-quantum well and the method thereof
DE102008035784A1 (de) * 2008-07-31 2010-02-11 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zu dessen Herstellung
US8129205B2 (en) * 2010-01-25 2012-03-06 Micron Technology, Inc. Solid state lighting devices and associated methods of manufacturing
DE102011012925A1 (de) * 2011-03-03 2012-09-06 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
RU2485630C2 (ru) * 2011-08-04 2013-06-20 Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования Томский государственный университет систем управления и радиоэлектроники Способ изготовления светодиода
US9269858B2 (en) * 2011-08-31 2016-02-23 Micron Technology, Inc. Engineered substrates for semiconductor devices and associated systems and methods
JP7094082B2 (ja) * 2017-06-14 2022-07-01 日本ルメンタム株式会社 光半導体素子、光サブアセンブリ、及び光モジュール
CN109143764A (zh) * 2018-11-05 2019-01-04 成都菲斯特科技有限公司 成像结构、投影屏幕及投影系统

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3954534A (en) * 1974-10-29 1976-05-04 Xerox Corporation Method of forming light emitting diode array with dome geometry
TW253999B (ja) * 1993-06-30 1995-08-11 Hitachi Cable
DE19629920B4 (de) * 1995-08-10 2006-02-02 LumiLeds Lighting, U.S., LLC, San Jose Licht-emittierende Diode mit einem nicht-absorbierenden verteilten Braggreflektor
US5779924A (en) * 1996-03-22 1998-07-14 Hewlett-Packard Company Ordered interface texturing for a light emitting device
US6849472B2 (en) * 1997-09-30 2005-02-01 Lumileds Lighting U.S., Llc Nitride semiconductor device with reduced polarization fields
JP3196833B2 (ja) * 1998-06-23 2001-08-06 日本電気株式会社 Iii−v族化合物半導体の成長方法及びこの方法を用いた半導体発光素子の製造方法
JP3592553B2 (ja) * 1998-10-15 2004-11-24 株式会社東芝 窒化ガリウム系半導体装置
US6614059B1 (en) * 1999-01-07 2003-09-02 Matsushita Electric Industrial Co., Ltd. Semiconductor light-emitting device with quantum well
JP2001102690A (ja) * 1999-09-29 2001-04-13 Toshiba Corp 窒化物系半導体レーザ装置
KR100700993B1 (ko) * 1999-12-03 2007-03-30 크리, 인코포레이티드 향상된 광 적출 구조체를 갖는 발광 다이오드 및 그 제조 방법
US6903376B2 (en) * 1999-12-22 2005-06-07 Lumileds Lighting U.S., Llc Selective placement of quantum wells in flipchip light emitting diodes for improved light extraction
DE10033496A1 (de) * 2000-07-10 2002-01-31 Osram Opto Semiconductors Gmbh Halbleiterchip für die Optoelektronik
AU2001280097A1 (en) * 2000-08-18 2002-03-04 Showa Denko K.K. Method of fabricating group-iii nitride semiconductor crystal, metho of fabricating gallium nitride-based compound semiconductor, gallium nitride-based compound semiconductor, gallium nitride-based compound semiconductor light-emitting device, and light source using the semiconductor light
JP4055503B2 (ja) * 2001-07-24 2008-03-05 日亜化学工業株式会社 半導体発光素子
JP2003092426A (ja) * 2001-09-18 2003-03-28 Nichia Chem Ind Ltd 窒化物系化合物半導体発光素子およびその製造方法
JP2003101157A (ja) * 2001-09-26 2003-04-04 Toshiba Corp 半導体装置及びその製造方法
US6683327B2 (en) * 2001-11-13 2004-01-27 Lumileds Lighting U.S., Llc Nucleation layer for improved light extraction from light emitting devices
JP3968566B2 (ja) * 2002-03-26 2007-08-29 日立電線株式会社 窒化物半導体結晶の製造方法及び窒化物半導体ウエハ並びに窒化物半導体デバイス
JP3776824B2 (ja) * 2002-04-05 2006-05-17 株式会社東芝 半導体発光素子およびその製造方法
US6921804B2 (en) 2003-03-25 2005-07-26 Equistar Chemicals L.P. Cascaded polyolefin slurry polymerization employing disengagement vessel between reactors
US6781160B1 (en) * 2003-06-24 2004-08-24 United Epitaxy Company, Ltd. Semiconductor light emitting device and method for manufacturing the same
US6847057B1 (en) * 2003-08-01 2005-01-25 Lumileds Lighting U.S., Llc Semiconductor light emitting devices
JP2005093682A (ja) * 2003-09-17 2005-04-07 Toyoda Gosei Co Ltd GaN系半導体発光素子及びその製造方法
KR100714639B1 (ko) * 2003-10-21 2007-05-07 삼성전기주식회사 발광 소자

Also Published As

Publication number Publication date
FI20050707A (fi) 2007-01-02
US20100314662A1 (en) 2010-12-16
EP1908122A4 (en) 2013-03-27
CN100568560C (zh) 2009-12-09
US20090127574A1 (en) 2009-05-21
WO2007003684A1 (en) 2007-01-11
RU2391746C2 (ru) 2010-06-10
EP1908122A1 (en) 2008-04-09
US8062913B2 (en) 2011-11-22
TW200705657A (en) 2007-02-01
RU2008102874A (ru) 2009-08-10
JP2008545261A (ja) 2008-12-11
HK1124172A1 (en) 2009-07-03
CN101213676A (zh) 2008-07-02
TWI390724B (zh) 2013-03-21
US7763904B2 (en) 2010-07-27
FI20050707A0 (fi) 2005-07-01
FI118196B (fi) 2007-08-15
KR101238310B1 (ko) 2013-02-28
KR20080034441A (ko) 2008-04-21

Similar Documents

Publication Publication Date Title
JP5247439B2 (ja) 半導体構造および半導体構造を製造する方法
TW523799B (en) Crystal film, crystal substrate and semiconductor device
WO2014069235A1 (ja) 紫外発光ダイオードおよびその製造方法
US7745246B2 (en) Method of fabricating light emitting device
CN102201512B (zh) 一种图形化衬底
US20070241352A1 (en) Group III Nitride Semiconductor Light Emitting Device
CN102184846A (zh) 一种图形化衬底的制备方法
JP2008545261A5 (ja)
TWI755306B (zh) Led前驅物以及製造彼之方法
CN112397621B (zh) 紫外发光二极管的外延片及其制备方法
WO2021062799A1 (zh) 一种磊晶结构及其制备方法、led
WO2022134009A1 (zh) 一种图形化衬底、发光二极管及制备方法
US20130029440A1 (en) Method for fabricating semiconductor light-emitting device
TW201034238A (en) Semiconductor optoelectronic device with enhanced light extraction efficiency and fabricating method thereof
US20140203293A1 (en) Nitride semiconductor light emitting device
TWI523264B (zh) 用於製造光電半導體晶片之方法及此類之半導體晶片
CN107534073B (zh) Uv发光装置
US8680507B1 (en) A1N inter-layers in III-N material grown on DBR/silicon substrate
JP2011009382A (ja) 半導体発光素子
TW202123488A (zh) 併入應變鬆弛結構的led前驅物
CN112151651A (zh) 紫外发光二极管外延片及其制备方法
JP5866044B1 (ja) 発光素子の製造方法及び発光素子
JP2003100634A (ja) 窒化物半導体層、半導体素子及び半導体デバイスおよびそれらの作製方法
JP2009043751A (ja) 発光ダイオードの製造方法、半導体素子の製造方法および機能素子の製造方法
JP2013168493A (ja) 窒化物半導体発光素子およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090529

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110921

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111018

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20111220

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20111228

A524 Written submission of copy of amendment under section 19 (pct)

Free format text: JAPANESE INTERMEDIATE CODE: A524

Effective date: 20120319

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120807

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121207

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130108

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20130111

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130312

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130409

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160419

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees