TWI390724B - 半導體結構體及其製造方法 - Google Patents

半導體結構體及其製造方法 Download PDF

Info

Publication number
TWI390724B
TWI390724B TW095122874A TW95122874A TWI390724B TW I390724 B TWI390724 B TW I390724B TW 095122874 A TW095122874 A TW 095122874A TW 95122874 A TW95122874 A TW 95122874A TW I390724 B TWI390724 B TW I390724B
Authority
TW
Taiwan
Prior art keywords
diffusion
layer
cover layer
layers
semiconductor structure
Prior art date
Application number
TW095122874A
Other languages
English (en)
Other versions
TW200705657A (en
Inventor
Vladislav Bougrov
Maxim Odnoblyudov
Original Assignee
Optogan Oy
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Optogan Oy filed Critical Optogan Oy
Publication of TW200705657A publication Critical patent/TW200705657A/zh
Application granted granted Critical
Publication of TWI390724B publication Critical patent/TWI390724B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Semiconductor Lasers (AREA)

Description

半導體結構體及其製造方法
本發明,就一般而言,係關於具有增強光擴散能力之一種半導體之結構體,可供使用為發光裝置之一部分;尤指一種半導體之結構體,係以具有伍茲晶體結構之第三類金屬氮化物形成,並在汽態中生長於一半導體結構材料或異質材料形成之一(0001)定向基片上;本發明亦有關於此結構體之製造方法。
供用於發光二極體之一半導體結構體之設計,經由二主要參數影響及二極體之整體效率,即:電力於光產生區轉換為光強度之效率,及自該結構體產生於此區之發光效率。於一第三類金屬氮化物製成之發光結構,在汽態中生長於折射率較低於結構體材質之異質基片上,因結構體/基片間及結構體/外周間介面之反射,以致所產生光之一重大部份乃傳播於結構體內,僅有一部份光傳播於一斯奈爾法則(Snell’s low)所定義且與曲面法線方向相關之特定之臨界角內,穿過結構體表面離開該結構體。此臨界角端視結構體材料與基片及外周材料之折射率而定。由於基片(例如藍寶石為1.8)與周圍環境(例如典型之封膠樹脂為1.5)間之折射率有一重要差異,當與結構體材料(折射率為2.5-3)作比較時,此臨界角乃相當小,高達三分之二之光可傳播於結構層內,供作為波導。在發光二極體晶片中,此光線潛在著透過晶片邊緣逸出之可能,然而,由於存在於結構層及電極之許多損耗機理,此光線之大部份在逸出晶片邊緣前已喪失,是故,自結構體發光之效率乃嚴重減低,導致整體裝置效率減低。
包括離位科技操作之許多方法,構成專注此問題之專利一重大部分。一種改良自結構體發出之光功能之方法,係將光發射面成形為一半球形,此方法乃由Scifres與burnham揭露於美國專利3,954,534號案中,且包括形成半球形凹槽於基片,偕同其後之半導體層生長於基片上,並將基片移開;另一解決方法係由Krames與Kish Jr.於美國專利5,779,924號案中所揭露,其建議藉製造有序之介面組織,以增進自結構體至外周所有光強度之傳送,此構造可減少於結構體與外周間之菲涅爾(Fresnel)反射,並增大其內傳播之光線可透過表面脫離結構體之臨界角;Kish Jr.與Stockman於美國專利5,793,062號案中建議,插入不吸收分布式伯瑞格(Bragg)反射層於為使光線改變方向離開吸收區而設計之結構體內,如晶片中之觸點,事實上,在第三類金屬氮化物之情況,不易生長橫向圖形之分布式伯瑞格(Bragg)反射層;Gardner等人於美國專利6,847,057 B1案中揭示一種發光裝置,其中光擴散之改良,係藉基片表面或內部結構介面之一之組織化而提供,該發明同時建議使用一附加之偏振選擇層,其可便由活動區發射之光子產生偏振,該偏振選擇層可為線柵偏振鏡,且可形成於基片相對於裝置層之一側。一線網偏振鏡可反射平行於柵線之偏振光子,並傳送垂直於柵線之偏振光子,該線網偏振鏡與反射之組織化表面之組合,將使光子一再循環,直到其獲得一定之偏振。如已述及者,此方法一般不利之處為,雖然其可提供有效之光擴散,卻需要許多離位之操作,而導致製程之複雜化。
數種就原位處理方法亦曾被建議,於美國專利6,649,440 B1號案中,Krames等人揭示一種於原位方法中製造一具有改進光萃取效率之發光裝置。該方法應用可增進該裝置光萃取效率之一厚積層外延結構,該積層結構並不吸收光線,且其增加之厚度可使光線陷入於一波導內,得透過結構體側面以較少反射逸出發光裝置,因此避免於活動區及電極中之光損耗。此方法一不利處為積層結構須較厚於發光區,俾提供該裝置光萃取之重大增進,因此導致,相較於傳統結構體,嚴重提高了生長時間及此結構體之成本,此外,厚積層結構會導致發光結構體之沉重張力;Krames等人於美國專利6,683,327 B2號案中揭露一發光裝置包括一含鋁成核層。該成核層之厚度及鋁成分係經選定以配合基片及裝置層之折射率,因此90%自裝置層入射於成核層上之光線乃被萃取進入基片。此方法之一缺失為,難以在汽態中生長發光結構體於此一成核層,既具備所需厚度以提供有效之光擴散,又不降低上述生長層之結構體品質;Thibeault等人在美國專利6,821,804 B2號案中揭露數種解決方案,即在外延生長前,以光萃取元件陣列形成於結構體內或基片上之創作為基礎者。光萃取元件陣列之形成可提供一空間變化折射率,是以光線陷入於一波導內與該陣列相互作用,改變傳播方向,且可逸出發光裝置。此種解決方案顯著改進了自結構體發射之光之功率,然而包含異類材質可能引出結構層中額外之缺陷;另一建議之解決方案,係在外延生長前,插入形成於結構體內或基片上之分散層。然而,為提供折射率差異大到足以有效產生光折射,一由第三類金屬氮化物製成之層,必須具備之厚度及成分,其可能於結構體中引出一嚴重之額外張力;Shen等人在美國專利6,903,376 B2號案中揭露一種發光裝置,其包括一發光區及一藉一或多數之層自該發光區隔離之反射觸點,於發光區與反射觸點間之隔離層係介於0.5 λ n與0.9 λ n或1 λ n與1.4 λ n之間,其中λ n係自隔離發光區與反射觸點裝置一區域內之發光區所發射之光之波長。依該發明,由於反射自反射觸點之光之相移,及直接發射自發光區與反射自觸點之光干擾,頂部通量之光萃取效率,猶如隔離距離之一功能,具有極大之某些數值,然而事實上,此現象對於薄質單一量子井區域乃屬有效,但是在具有數個量子井之複雜發光區之情況則難以斷言,所有上述原位方法之一共通缺陷,即其導致結構體內之額外張力伴隨其後增加之缺陷密度。
如最近解決方法之一,Lee等人於美國專利2005/0082546申請案中揭露一方法,其包括形成具有至少一弧面突出部之一基片,其中均勻之張力分配可以獲得。該裝置提供了光萃取之改良,然而卻保留結構體內一貫之缺陷密度,此方法之一不利處為,雖然其提供了有效之光擴散,卻需要複雜之製程,包括離位作業。
本發明之目的乃在於消除上述習用技藝之缺失。
具體而言,本發明之目的在於揭示一種新類型之半導體結構體,其具備增大之光擴散能力而無額外由張力引起之差排(位錯),可導致使用該半導體結構體之發光裝置之亮度大大增加,該半導體結構體係以具有伍茲晶體結構之第三類金屬氮化物形成,並在汽態中生長於一半導體結構材料或異質材料形成之一(0001)定向基片上。
本發明之另一目的在於揭示一種新穎、有效且可良好操控之完整原位處理方法,以供製造上述類型半導體結構體。
依本發明之半導體結構體,其特徵在於請求項1所提出者,該結構體係以具有伍茲晶體結構之第三類金屬氮化物形成,並在汽態中生長於一(0001)定向之半導體基片上,該基片可用半導體結構材料或某些異質材料形成;半導體結構體包括一底覆蓋層及具有一平坦上側面生長於該底覆蓋層上方之一頂覆蓋層,頂覆蓋層之晶格常數乃與底覆蓋層之晶格常數相同,覆蓋層之晶格常數不同,可能造成於結構體內形成由張力引起之;結構體之一必要部分為一擴散區,乃定位於該底部覆蓋層與頂部覆蓋層之間,以擴散傳播於半導體結構體內之光。該擴散區具有一不同於覆蓋層之折射率,及具有非平坦表面俾形成光擴散介面於該擴散區與該等覆蓋層之間;非平坦表面則提供不同方向之擴散介面,此類表面使發光裝置各層發射之光線,可隨意改變其傳播方向而生長於結構體上,因此改進了具有能自裝置逸出方向之可能性,其結果,發光裝置之亮度乃有所改進。擴散區之非平坦上側面於頂部覆蓋層生長期間轉換成一平坦面,此一平坦面其上乃極適合進一步供發光裝置層之外延生長。如本文件所使用,用詞〝層(layer)〞一般係指一單一晶體之外延層,而用詞〝擴散(diffusion)〞則指改變光傳播方向於介面之所有各類機構,包括反射、散射及折射。
依本發明,該擴散區包含多數擴散層,該擴散層之成分及厚度業經選定,以避免於擴散區中形成由張力引起之差排,較可取者,各擴散層皆具有非平坦表面以使擴散效率最大化。避免差排之形成殊為重要,因差排會導致發光裝置層其後在半導體結構體生長之性能下降,避免差排可藉設置有效之張力鬆弛於結構體內而實現。此外,依本發明,相鄰擴散層之折射率乃不相同,俾進一步藉由增加擴散層介面數而提高擴散效率,擴散區之整體厚度乃選定以提供有效之光擴散,擴散層與覆蓋層之折射率差異愈大,擴散區所需之整體厚度愈小,本發明之結構體提供了提高光擴散能力,導致高度增加生長於結構體頂部之發光裝置之亮度,而不致於層中引出額外之差排,相較於習知技藝藉插入一單一擴散層所提供具有光擴散之基片,此乃屬一重要之發展步驟。
本發明之基本構想乃可應用於不同材質,於一實施例中,該第三類金屬氮化物乃屬Alx Ga1-x-y Iny N之類型,其中0≦x≦1,0≦y≦1。
於一較佳實施例中,該底及頂覆蓋層乃屬相同材料,於此情況,擴散層乃以與覆蓋層相配之晶格為較理想。因此擴散區之插入將不會導致於各層中產生彈性錯配應力,且無錯配差排形成於各層介面。另一替代例則為擴散層乃與底及頂覆蓋層成晶格失配,且個別擴散層之厚度乃較小於馬殊-布萊克里(Matthews-Blakeslee)臨界厚度,該臨界厚度係無差排層之最大厚度。馬殊-布萊克里臨界厚度之原理,本文稍後再作解說。此外,於此實施例中,二相鄰擴散層之一具有一陽晶格,而另一擴散層則為一陰晶格,乃與覆蓋層錯配以避免張力聚積於擴散區中。此項特徵伴同馬殊-布萊克里臨界厚度以下之厚度限制,使擁有一具備一足夠厚度之擴散區而無額外張力引起之差排成為可能,例如,由數對具有同等厚度,且具相同振幅之相反晶格錯配之第一及第二擴散層組成之一疊層,其總張力為零。
於一特殊且較可取之實施例中,該底覆蓋層及擴散層之上側面具有結晶指數除(0001)外及{100}類型之琢面,因此擴散區複製琢面於底覆蓋層上側面,此種結構體具有特殊傾斜琢面,而導致有效之光擴散。
本發明之半導體結構體製造方法乃以請求項7所提出者為特徵。該結構體係以具有伍茲晶體結構之第三類金屬氮化物形成,並在汽態中生長於一(0001)定向之半導體基片上,其可用半導體結構體材料或異質材料形成。在將 基片放置於一反應器內後,本方法首先包含一於汽態中生長一底覆蓋層之步驟;此後則為於汽態中生長一擴散區於底覆蓋層上側面之步驟,以供擴散光傳播於半導體之結構體,而該擴散區具有與於底覆蓋層不同之一折射率,及具有非平坦表面。本方法最後包含在汽態中生長一頂覆蓋層於擴散區上方,該頂覆蓋層具有一平坦上側面,其折射率與擴散區之折射率不同,而具有一與底覆蓋層相同之晶格常數,該汽態生長過程可採一汽態外延反應器予以執行,例如以有機金屬汽態外延或氫化物汽態外延為基礎者。
依本發明,擴散區之生長包含生長多數擴散層之步驟,該擴散層之成分及厚度業經選定以避免於層介面中形成張力引起之差排,且相鄰擴散層各具不同折射率,俾進一步增大其擴散效率。因此,相對於習用技藝所揭示應用插入一單一擴散層之方法,本發明之方法可鎖定有效之光擴散於結構體中,而不致在層中引出額外之差排。
該第三類金屬氮化物以屬於Alx Ga1-x-y Iny N之類型為較理想,其中0≦x≦1,0≦y≦1。
在一較為理想之實施例中,底及頂覆蓋層係採用同一材質。於此情況,生長具有與覆蓋層相同晶格常數之擴散層為較可取,因而在層介面中並無張力產生,且因此亦不致形成張力引起之差排;同樣生長具有與覆蓋層不同晶格常數之擴散層亦屬可能,其各自具有較馬殊-布萊克里臨界厚度為小之一厚度,且二相鄰擴散層之一具有一晶格常數較大於覆蓋層,而另一所具晶格常數則較小於覆蓋層。於 此狀態,由於晶格失配,張力乃產生於層中,然而藉選擇之層厚度低於該馬殊-布萊克里臨界厚度,差排仍可避免,且選擇相鄰擴散層具有與覆蓋層不合之相反晶格,以避免張力之聚積。馬殊-布萊克里臨界厚度,其為無差排層之最大厚度,本文稍後將作更為詳細之探討。
於一特別之較可取實施例中,底覆蓋層及擴散層乃生長為其上側面具有具結晶指數除(0001)外及{100}類型之琢面,因此擴散區複製琢面於底覆蓋層之上側面。此種結構體具有特定之傾斜琢面,導致有效之光擴散。底覆蓋層及擴散區琢面之生長,可藉使用優先生長此琢面而獲得。如熟悉此項技藝者所周知,選擇傳播過程例如時間、氣流、溫度及壓力以產生具此結晶指數之琢面生長,然而,每一反應器各有其自身之單獨擴散,以致無法賦予參數值之類組。具一平坦上側面之頂覆蓋層,可藉優先生長具結晶指數(0001)之水平琢面,而予分別產製。
上側面具有該琢面之底覆蓋層之生長,最好包含一形成沉澱(14)於一(0001)定向表面上之步驟,該沉澱具有一0.1-1.5μm之高度,及107 -108 cm-2 之表面密度。沉澱之形成,係在生長第三類金屬氮化物層於一(0001)定向表面起始階段中之一通常現象。沉澱通常呈具有上述琢面之角錐狀,藉產生具有上述特性之沉澱,可確保適合供擴散層進一步優先生長之夠大琢面之提供。通常,沉澱係形成於材料低溫沉積之際,該材料其後可於高溫再結晶,然而,此項技術典型地導致形成具高密度之小沉澱,易在達至所需高度前即沉沒。依據本發明,更可取者,但非唯一,沉澱係於一連串施行於450-700℃溫度範圍中之短暫低溫沉積,隨之施行於900-1150℃溫度範圍中之高溫層鍛燒期中形成。正確之溫度取決於所用材料及反應器型態,該短暫低溫沉積持續期間可為例如幾十秒。每次鍛燒期間一部分沉積材料乃自表面被移除,鍛燒期間之過程參數,諸如溫度梯度及鍛燒時間,乃以完全移除小沉積而保留大沉積而予選定,結果,發生了僅有大沉澱之優勢生長。沉澱可直接生長於(0001)定向之半導體基片上;先生長具有(0001)表面之一部分底覆蓋層,並生長沉澱於該表面亦屬可能。
相對於許多習用方法包含無用且複雜之離位步驟,本發明之整套方法可藉原位處理步驟予以執行。
上述本發明之一重要特徵,即是夠厚擴散區之插入不致引出額外差排於層中。通常晶格失配層之插入將致使各層間之實質晶格失配,導致產生彈性錯配之應力(拉力或壓力)於層中。此應力可經由形成於介面之錯配差排而鬆緩。在大部分情況,錯配差排乃結合螺旋差排,其乃附隨於錯配差排,惟其排列穿透薄膜而抵達表面。該螺旋差排對於裝置之執行有害,最理想之解決方法為,提供有效之光擴散而不致在各層中引起額外之差排。熟悉此技藝者皆知,在晶格失配層厚度小於錯配差排產生之馬殊-布萊克里臨界厚度hc之情況,並不造成差排之產生。藉思考結合螺旋/錯配差排之結構於應力薄膜中之能量,該臨界厚度可導出,並可大概假設為hc b/εm ,其中b為差排伯格(Burgers)向量之量,而εm為錯配參數。以具有伍茲晶體結構之第三類金屬氮化物而言,可能之伯格向量包括±c及±ai (i=1、2、3)晶格轉化向量及其總和±c±ai 。該c-轉化乃大於a-轉化,賦予臨界厚度公式hc a/εm =a2 /△a,其中a為平面內晶格常數,△a為層之晶格常數差。
如同摘要,相較於習用技藝,本發明可獲致數項利益,一具備有效光擴散能力之結構體,得以一合理之低擴散區厚度而不造成有害之差排者,乃可理解,製造過程僅包含可使製程極為方便且容許高生產率之原位處理步驟。
附圖包括提供對本發明之進一步瞭解,並構成本說明書之一部分,圖解本發明之實施例及習用技藝之實例,並連同說明將有助於解釋本發明之原理。
茲就有關本發明之實施例及實例,配合所附圖面,作詳細之說明。
圖1之半導體結構體1,包含一由半導體結構體材料形成之基片2或由異質材料形成之基片3;一具有一表面8之底覆蓋層4,該表面8具有結晶指數除(0001)外及{100}類型之琢面11;一具有一平坦表面9之頂覆蓋層5;及由二對第一擴散層6及第二擴散層7組成之一擴散區。虛線表示於底覆蓋層4生長之際所生長之沉澱14,頂覆蓋層5具有一與底覆蓋層4所具相等之晶格常數,擴散層具有與覆蓋層所具不同之折射率。此外,第一擴散層6之折射率乃與第二擴散層7不同,第一擴散層6可具有不同之折射率。此一情況亦可適用於第二擴散層7。擴散層6及7並非平面,然其可複製琢面11於底覆蓋層4之表面上。擴散層6及7之成分及厚度業經選定,以提供有效張力鬆弛於結構體1內,不致形成錯配差排於層介面。更精確地說,各擴散層皆具有小於馬殊-布萊克里臨界厚度之一厚度;尤有進者,相等厚度之第一及第二擴散層對於覆蓋層具有相同振幅之相反晶格錯配。各層中張力方向係以箭頭表示。相對張力相互補償,因此防止張力之聚積。擴散區之整體厚度業經選定以提供有效之光擴散。擴散層與覆蓋層之折射率差愈大,擴散區所需厚度就愈小。半導體結構體1提供增強之光擴散能力,而不致引出額外之差排於層中。此外,形成半導體結構體表面之頂覆蓋層表面9,乃具有高結晶品質,且適合裝置層之進一步生長者。
圖2所示習用技藝之原位解決方法其光擴散之提供,係藉一居中之單一晶體外延半導體層12之生長,其具有與底及頂覆蓋層不同之折射率及晶格常數者(圖2a);或藉非晶形材料夾雜物13之插入(圖2b)。如圖2a所示,一單層之厚度必須甚薄,俾避免張力引起差排之形成,此將導致擴散不足;而圖2b所示之結構體,雖改善了結構體內之光擴散,卻導致於層中產生彈性錯配應力,及於介面形成錯配差排。其他習用方法則需要離位處理步驟,其將使製程複雜化。
如圖3所示,依本發明一實施例之製造方法具有三步驟:首先,生長一底覆蓋層;第二步驟為生長多數至少二對表面具有琢面之第一及第二擴散層,其特徵為其結晶指數除(0001)外及{100}類型,第一擴散層之折射率乃與第二擴散層不同,該第一擴散層具有一陽晶格與覆蓋層錯配,而第二擴散層則具有一陰晶格之錯配,最好具有相同振幅,個別擴散層之厚度以小於馬殊-布萊克里臨界厚度hc為較可取,俾避免錯配差排之產生;第三步驟為生長一具有平坦表面之頂覆蓋層,該層係採用與底覆蓋層相同之材料,該方法提供了半導體結構體之生長,其具備有效之光擴散,而不致於層中引出額外之差排。
對於熟知此項技藝者乃極明顯,即隨著技術之進步,本發明之構想可移植於多種方法,因此本發明及其實施例自不限於上述實例,反而其可在請求範圍內有所變化。
1‧‧‧半導體結構體
2、3‧‧‧基片
4‧‧‧底覆蓋層
5‧‧‧頂覆蓋層
6‧‧‧第一擴散層
7‧‧‧第二擴散層
8‧‧‧表面
9‧‧‧平坦表面
11‧‧‧琢面
14‧‧‧沉澱
圖1:表示依本發明一半導體結構體之一橫斷面示意圖。
圖2:表示藉習用方法生長之基片之橫斷面示意圖。
圖3:表示本發明之方法一實施例之流程圖。
1...半導體結構體
2、3...基片
4...底覆蓋層
5...頂覆蓋層
6...第一擴散層
7...第二擴散層
8...表面
9...平坦表面
11...琢面
14...沉澱

Claims (14)

  1. 一種半導體結構體(1),係以具有伍茲晶體結構之第三類金屬氮化物形成,並在汽態中生長於一(0001)定向之半導體基片上(2、3),該結構體包含:一底覆蓋層(4);一具有一平坦上側面(9)之頂覆蓋層(5),生長於該底覆蓋層上,該頂覆蓋層之晶格常數乃與底覆蓋層之晶格常數相同;及一擴散區(6、7),安置於該底覆蓋層(4)與頂覆蓋層(5)之間,供擴散光傳播於半導體結構體(1)內,該擴散區具有與覆蓋層不同之折射率,及具有於該擴散區與覆蓋層之間提供光擴散介面之非平坦表面;其特徵在於該擴散區包括多數擴散層(6、7),該擴散層之成分及厚度業經選定,以避免張力引起之差排形成於該擴散區中,且相鄰擴散層(6、7)具有不同之折射率,俾進一步增強其擴散效率。
  2. 依請求項1之一種半導體結構體(1),其特徵在於該氮化物乃屬Alx Ga1-x-y Iny N之類型,其中0≦x≦1及0≦y≦1。
  3. 依請求項1之一種半導體結構體(1),其特徵在於該底及頂覆蓋層係採相同之材料。
  4. 依請求項3之一種半導體結構體(1),其特徵在於該擴散層(6、7)具有與覆蓋層(4、5)相配之晶格。
  5. 依請求項3之一種半導體結構體(1),其特徵在於該擴散層(6、7)具有與底及頂覆蓋層(4、5)錯配之晶格,各擴散層之厚度乃小於馬殊-布萊克里(Matthews-Blakeslee)臨界厚度,且二相鄰擴散層之一具有一陽晶格,另一則具有一陰晶格,且與該覆蓋層(4、5)錯配,以避免張力聚積於該擴散層中。
  6. 依請求項1-5中任一項之一種半導體結構體(1),其特徵在於該底覆蓋層及擴散層皆具設有琢面之上側面,該琢面具有除(0001)外及{100}類型之結晶指數。
  7. 一種半導體結構體(1)之製造方法,該半導體結構體係以具有伍茲晶體結構之第三類金屬氮化物形成,並在汽態中生長於一(0001)定向之半導體基片上(2、3),該方法包含以下步驟:於汽態中生長一底覆蓋層(4);於汽態中生長一擴散區(6、7)於該底覆蓋層上方,以擴散光傳播於半導體結構體(1)內,該擴散區具有一與底覆蓋層不同之折射率,及具有非平坦表面;及於汽態中生長一頂覆蓋層(5)於該擴散區上方,該頂覆蓋層具有一平坦上側面(9)、一與該擴散區所具不同之 折射率、及一與底覆蓋層所具相同之晶格常數;其特徵在於該擴散區之生長包括生長多數擴散層(6、7)之步驟,該擴散層之成分及厚度業經選定,以避免張力引起之差排形成於該擴散區中,且相鄰擴散層(6、7)具有不同之折射率,俾進一步增強其擴散效率。
  8. 依請求項7之一種方法,其特徵在於該氮化物乃屬Alx Ga1-x-y Iny N之類型,其中0≦x≦1及0≦y≦1。
  9. 依請求項7之一種方法,其特徵在於該底及頂覆蓋層係採相同之材料。
  10. 依請求項9之一種方法,其特徵在於該擴散層(6、7)乃生長成具有與覆蓋層(4、5)所具相同之晶格常數。
  11. 依請求項9之一種方法,其特徵在於該擴散層(6、7)乃生長成,其各自具有與底及頂覆蓋層(4、5)所具不同之晶格常數、一小於馬殊-布萊克里(Matthews-Blakeslee)臨界厚度之厚度,且二相鄰擴散層之一具有一晶格常數大於、另一則具有一晶格常數小於該覆蓋層(4、5)之晶格常數,以避免張力聚積於該擴散層中。
  12. 依請求項7-11中任一項之一種方法,其特徵在於該 底覆蓋層及擴散層乃生長成,其各自具有一設有琢面之上側面,該琢面具有除(0001)外及{100}類型之結晶指數。
  13. 依請求項12該之一種方法,其特徵在於該底覆蓋層之生長包括一形成沉澱(14)於一(0001)定向表面之步驟,該沉澱具有一0.1-1.5μm之高度,及107 -108 cm-2 之表面密度。
  14. 依請求項13該之一種方法,其特徵在於該沉澱(14)係藉由一連串施行於450-700℃之溫度範圍中之短暫低溫沉積,及隨後施行於900-1150℃之溫度範圍中之高溫層鍛燒期組成之一過程而形成者。
TW095122874A 2005-07-01 2006-06-26 半導體結構體及其製造方法 TWI390724B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FI20050707A FI118196B (fi) 2005-07-01 2005-07-01 Puolijohderakenne ja puolijohderakenteen valmistusmenetelmä

Publications (2)

Publication Number Publication Date
TW200705657A TW200705657A (en) 2007-02-01
TWI390724B true TWI390724B (zh) 2013-03-21

Family

ID=34803175

Family Applications (1)

Application Number Title Priority Date Filing Date
TW095122874A TWI390724B (zh) 2005-07-01 2006-06-26 半導體結構體及其製造方法

Country Status (10)

Country Link
US (2) US7763904B2 (zh)
EP (1) EP1908122A4 (zh)
JP (1) JP5247439B2 (zh)
KR (1) KR101238310B1 (zh)
CN (1) CN100568560C (zh)
FI (1) FI118196B (zh)
HK (1) HK1124172A1 (zh)
RU (1) RU2391746C2 (zh)
TW (1) TWI390724B (zh)
WO (1) WO2007003684A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008182069A (ja) * 2007-01-25 2008-08-07 Toshiba Corp 半導体発光素子
TWI321366B (en) * 2007-02-09 2010-03-01 Huga Optotech Inc Epi-structure with uneven multi-quantum well and the method thereof
DE102008035784A1 (de) * 2008-07-31 2010-02-11 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zu dessen Herstellung
US8129205B2 (en) * 2010-01-25 2012-03-06 Micron Technology, Inc. Solid state lighting devices and associated methods of manufacturing
DE102011012925A1 (de) * 2011-03-03 2012-09-06 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
RU2485630C2 (ru) * 2011-08-04 2013-06-20 Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования Томский государственный университет систем управления и радиоэлектроники Способ изготовления светодиода
US9269858B2 (en) * 2011-08-31 2016-02-23 Micron Technology, Inc. Engineered substrates for semiconductor devices and associated systems and methods
JP7094082B2 (ja) * 2017-06-14 2022-07-01 日本ルメンタム株式会社 光半導体素子、光サブアセンブリ、及び光モジュール
CN109143764A (zh) * 2018-11-05 2019-01-04 成都菲斯特科技有限公司 成像结构、投影屏幕及投影系统

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3954534A (en) * 1974-10-29 1976-05-04 Xerox Corporation Method of forming light emitting diode array with dome geometry
TW253999B (zh) * 1993-06-30 1995-08-11 Hitachi Cable
DE19629920B4 (de) * 1995-08-10 2006-02-02 LumiLeds Lighting, U.S., LLC, San Jose Licht-emittierende Diode mit einem nicht-absorbierenden verteilten Braggreflektor
US5779924A (en) * 1996-03-22 1998-07-14 Hewlett-Packard Company Ordered interface texturing for a light emitting device
US6849472B2 (en) * 1997-09-30 2005-02-01 Lumileds Lighting U.S., Llc Nitride semiconductor device with reduced polarization fields
JP3196833B2 (ja) * 1998-06-23 2001-08-06 日本電気株式会社 Iii−v族化合物半導体の成長方法及びこの方法を用いた半導体発光素子の製造方法
JP3592553B2 (ja) * 1998-10-15 2004-11-24 株式会社東芝 窒化ガリウム系半導体装置
US6614059B1 (en) * 1999-01-07 2003-09-02 Matsushita Electric Industrial Co., Ltd. Semiconductor light-emitting device with quantum well
JP2001102690A (ja) * 1999-09-29 2001-04-13 Toshiba Corp 窒化物系半導体レーザ装置
CA2393081C (en) * 1999-12-03 2011-10-11 Cree Lighting Company Enhanced light extraction in leds through the use of internal and external optical elements
US6903376B2 (en) * 1999-12-22 2005-06-07 Lumileds Lighting U.S., Llc Selective placement of quantum wells in flipchip light emitting diodes for improved light extraction
DE10033496A1 (de) * 2000-07-10 2002-01-31 Osram Opto Semiconductors Gmbh Halbleiterchip für die Optoelektronik
AU2001280097A1 (en) * 2000-08-18 2002-03-04 Showa Denko K.K. Method of fabricating group-iii nitride semiconductor crystal, metho of fabricating gallium nitride-based compound semiconductor, gallium nitride-based compound semiconductor, gallium nitride-based compound semiconductor light-emitting device, and light source using the semiconductor light
JP4055503B2 (ja) * 2001-07-24 2008-03-05 日亜化学工業株式会社 半導体発光素子
JP2003092426A (ja) * 2001-09-18 2003-03-28 Nichia Chem Ind Ltd 窒化物系化合物半導体発光素子およびその製造方法
JP2003101157A (ja) * 2001-09-26 2003-04-04 Toshiba Corp 半導体装置及びその製造方法
US6683327B2 (en) * 2001-11-13 2004-01-27 Lumileds Lighting U.S., Llc Nucleation layer for improved light extraction from light emitting devices
JP3968566B2 (ja) * 2002-03-26 2007-08-29 日立電線株式会社 窒化物半導体結晶の製造方法及び窒化物半導体ウエハ並びに窒化物半導体デバイス
JP3776824B2 (ja) * 2002-04-05 2006-05-17 株式会社東芝 半導体発光素子およびその製造方法
US6921804B2 (en) 2003-03-25 2005-07-26 Equistar Chemicals L.P. Cascaded polyolefin slurry polymerization employing disengagement vessel between reactors
US6781160B1 (en) * 2003-06-24 2004-08-24 United Epitaxy Company, Ltd. Semiconductor light emitting device and method for manufacturing the same
US6847057B1 (en) * 2003-08-01 2005-01-25 Lumileds Lighting U.S., Llc Semiconductor light emitting devices
JP2005093682A (ja) * 2003-09-17 2005-04-07 Toyoda Gosei Co Ltd GaN系半導体発光素子及びその製造方法
KR100714639B1 (ko) * 2003-10-21 2007-05-07 삼성전기주식회사 발광 소자

Also Published As

Publication number Publication date
CN100568560C (zh) 2009-12-09
WO2007003684A1 (en) 2007-01-11
RU2391746C2 (ru) 2010-06-10
TW200705657A (en) 2007-02-01
CN101213676A (zh) 2008-07-02
RU2008102874A (ru) 2009-08-10
FI20050707A0 (fi) 2005-07-01
JP2008545261A (ja) 2008-12-11
EP1908122A4 (en) 2013-03-27
US20100314662A1 (en) 2010-12-16
US20090127574A1 (en) 2009-05-21
US7763904B2 (en) 2010-07-27
HK1124172A1 (en) 2009-07-03
FI20050707A (fi) 2007-01-02
KR101238310B1 (ko) 2013-02-28
KR20080034441A (ko) 2008-04-21
EP1908122A1 (en) 2008-04-09
JP5247439B2 (ja) 2013-07-24
FI118196B (fi) 2007-08-15
US8062913B2 (en) 2011-11-22

Similar Documents

Publication Publication Date Title
TWI390724B (zh) 半導體結構體及其製造方法
US9793359B2 (en) Semiconductor thin film structure and method of forming the same
CN102201512B (zh) 一种图形化衬底
JP5521981B2 (ja) 半導体発光素子の製造方法
US8492745B2 (en) Epitaxial structure with an epitaxial defect barrier layer
US20100123118A1 (en) LED Epitaxial Wafer with Patterned GaN based Substrate and Manufacturing Method For the Same
WO2014069235A1 (ja) 紫外発光ダイオードおよびその製造方法
CN102184846A (zh) 一种图形化衬底的制备方法
JP2021530114A (ja) モノリシックledアレイおよびその前駆体
US20230275186A1 (en) Patterned substrate and preparation process thereof, and light-emitting diode and preparation process thereof
WO2021179116A1 (zh) 一种微发光二极管外延结构及其制备方法
JP2007300050A (ja) 窒化ガリウム系化合物半導体エピタキシー層構造とその製造方法
JP2008545261A5 (zh)
TW201034238A (en) Semiconductor optoelectronic device with enhanced light extraction efficiency and fabricating method thereof
JP6579038B2 (ja) 半導体発光素子の製造方法
US8053263B2 (en) Method of manufacturing semiconductor light emitting device
TW201133935A (en) Semiconductor light-emitting device
CN100568549C (zh) 氮化物半导体发光器件
CN211605177U (zh) 一种图形化复合衬底及led外延片
CN114284415A (zh) 一种倒装led外延结构及其制备方法
CN101640235B (zh) 光电元件粗化结构、粗化表面、粗化层及其制造方法
KR100631977B1 (ko) 3족 질화물 발광 소자 및 그 제조 방법
KR100734374B1 (ko) 수직형 발광 소자 및 그 제조방법
CN118398733A (zh) 一种三色Micro-LED器件及其制作方法
CN112993105A (zh) 一种图形化复合衬底、制备方法及led外延片

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees