CN101640235B - 光电元件粗化结构、粗化表面、粗化层及其制造方法 - Google Patents

Abstract

本发明提供光电元件粗化结构、粗化表面、粗化层及其制造方法。本发明提供一种具有双重尺度粗化结构的光电元件，其在光电元件的半导体层外延过程中，通过高浓度掺杂杂质，以使此半导体层成长出多个岛体。随后，降低外延温度以持续在多个岛体上形成多个针孔，其中针孔分布于岛体的顶部与侧面，可大幅降低光线在光电元件内部的全反射率，进而增加光电元件的光强表现。而和传统技术相比较而言，本发明提出的工艺具有低污染、工艺简单、成本低廉、光取出效率更佳、双重尺度出光面的有效面积较大等等优势。

Description

光电元件粗化结构、粗化表面、粗化层及其制造方法

技术领域

本发明涉及一种光电元件粗化结构及其工艺，尤其是一种光电元件双重尺度粗化结构及其工艺。

背景技术

使用固态材料的发光元件，其发光效率主要是内部量子效率与外部量子效率两者加成后的结果。一般而言，内部量子效率与材料本身的特性以及外延质量较有关系，外部量子效率则与材料的折射率以及表面平整度有关。然而，公知发光二极管的效率受限于无法将产生的光线完全向外发射，因为典型的半导体材料与周遭空气(n＝1.0)或封装材料-环氧化物(n≈1.5)相比较而言，具有较高的折射系数(n≈2.2-3.8)。

根据司乃耳定律(Snell’s Law)，当光线由高折射系数区域向低折射系数区域入射时，若是入射角度大于临界角，则光线会产生全反射，因而无法进入低折射系数区域。因此，发光二及体内部的大部分光线都是因为在向外发射时产生全内反射(Total Internal Reflection；TIR)，导致发光二极管的整体发光功率下降。

一种降低光线产生全内反射的方法主要是在发光二极管表面上产生随机结构形式的光线散射中心，此技术由Shnitzer等人提出，“30％ExternalQuantum Efficiency From Surface Textured，Thin Film Light Emitting Diodes”，Applied Physics Letters 63，2174-2176(1993)。此随机结构在反应离子蚀刻期间，通过使用次微米直径聚苯乙烯颗粒在发光二极管表面上作为掩模而在表面上成型。此结构化的表面特征在于光线波长的尺度可使光线的折射及反射的方式无法由司乃耳定律来预测，因而产生随机干扰效应。此方法可将发光二极管的发光效率由9％改善到30％。

另外，请参考Krames等人提出的美国专利US 5779924，其通过在发光二极管表面形成周期性的表面结构，其中干扰效应即不再随机，并且发光二极管的表面可将光线耦合到特殊模式或方向。此方法的缺点在于制造困难，因为其表面形状及样式必须是均匀的，并且非常小，大约为发光二极管光线的单一波长的尺度大小。

为了增加光凝聚也可利用将发光二极管的出光表面作成半球形。由Scifres与Burnham所提出的美国专利US 3954534中，揭示一种发光二极管阵列，其中每个发光二极管上分别具有半球形结构。每一个半球形结构在基板中形成，而发光二极管阵列及成长于其上。然后，发光二极管与半球形结构即通过蚀刻方式以脱离基板。此方法的缺点为其限于将半球形结构形成于基板表面，而自基板移除上述结构会造成制造成本的增加。同时，每个半球形结构均须要配置发光二极管，需要非常精密的工艺配合。

在美国专利US 5040044中，发光二极管元件利用化学试剂蚀刻使其表面产生粗化，即可达到减少全反射并增加亮度的输出。不过利用工艺加工的方式，对于氮化镓(GaN)系列的材料并不适用，因为氮化镓系列的材料具有很强的强固性与耐酸碱腐蚀，一般的化学试剂与有机溶剂均难以蚀刻氮化镓系列的材料。而最常应用来蚀刻氮化镓的方式为活性离子蚀刻(RIE)，但是此种方式有会影响外延的质量，并且增加工艺的复杂度。

发明内容

鉴于上述的发明背景中，为了符合产业上某些利益的需求，本发明提供一种光电元件粗化结构及其工艺可用以解决上述传统的光电元件未能达成的目标。

本发明的目的提供一种半导体粗化结构的制造方法，其在光电元件的半导体层外延过程中，通过高浓度掺杂(heavily-dope)杂质，以使此半导体层成长出第一粗化层。随后，降低外延温度以在第一粗化层上持续成长第二粗化层。另外，上述的第一粗化层与第二粗化层分别由岛体阵列与针孔(pinholes)阵列所组成，并且岛体阵列包含多个随机分布的岛体，针孔阵列包含多个随机分布的针孔(pin holes)，其中上述的针孔不仅会在岛体的顶部形成，也会自岛体的侧面成长出针孔(pin holes)结构，以形成光电元件的双重尺度粗化结构。

本发明包括一种光电元件粗化结构，包含：多个岛体，分布于该光电元件的半导体层上；以及多个针孔，分布于该多个岛体的顶部与侧面。

本发明包括一种光电元件粗化表面，包含：第一粗化面，位于该光电元件表面；以及第二粗化面，位于该第一粗化表面上，其中该第二粗化面的表面粗化尺度大于或等于1/8该光电元件光源的波长。

本发明包括一种光电元件粗化层，包含：掺杂层，以高浓度掺杂方式外延于该光电元件的半导体层上；以及低温层，降低该掺杂层的外延温度以持续形成于该掺杂层上。

本发明包括一种光电元件粗化表面，包含：岛体阵列，随机分布于该光电元件表面；以及针孔阵列，随机分布于该岛体阵列上，其中该针孔分布于该岛体的顶部与侧面，其中该针孔的直径大于或等于1/8该光电元件光源的波长。

本发明包括一种光电元件粗化结构，包含：多个岛体，以高浓度掺杂方式使该光电元件的半导体层生长出该多个岛体；以及多个针孔，降低该多个岛体的外延温度以持续该在该多个岛体的顶部与侧面形成多个针孔。

本发明包括一种光电元件粗化层，包含：第一粗化层，以高浓度掺杂方式外延于该光电元件的半导体层上；以及第二粗化层，降低该第一粗化层的外延温度以持续形成该二粗化层，其中该第二粗化层的粗化尺度大于或等于1/8该光电元件光源的波长。

本发明包括一种光电元件粗化层的制造方法，包含：在该光电元件的半导体层的外延过程中，高浓度掺杂杂质，以使该半导体层成长出第一粗化层；以及降低外延温度以在该第一粗化层上形成第二粗化层。

本发明包括一种半导体粗化结构的制造方法，包含：提供半导体层；在第一温度下，高浓度掺杂杂质，使该半导体层成长出多个岛体；以及降低该第一温度到第二温度，以形成多个针孔，其中该多个针孔分布于该多个岛体的顶部与侧面。

本发明包括一种光电元件粗化表面的制造方法，包含：高浓度掺杂杂质，使该光电元件的表面成长出第一粗化面；以及降低工艺温度，以在该第一粗化面上形成表面粗化尺度大于或等于1/8该光电元件光源波长的第二粗化面。

本发明包括一种光电元件粗化结构的制造方法，包含：外延半导体层；高浓度掺杂杂质，使该半导体层成长出岛体阵列；降低外延温度，以形成针孔直径大于或等于1/8该光电元件光源波长的针孔阵列，其中该针孔随机分布于该岛体的顶部与侧面。

而相较传统技术而言，本发明提出的工艺具有低污染、工艺简单、成本低廉、光取出效率更佳、双重尺度出光面的有效面积较大(几乎无平滑出光面存在)等等优势。

附图说明

图1A为光电元件粗化结构的侧视图；

图1B为光电元件粗化结构的俯视图；

图2与图3A为光电元件粗化表面的侧视图；

图3B为光电元件粗化表面的俯视图；

图4A为光电元件粗化层制造方法的流程图；

图4B为光电元件粗化层制造方法的结构示意图；

图5A为半导体粗化结构制造方法的流程图；

图5B为半导体粗化结构制造方法的结构示意图；

图6A、图6B与图6C分别为不同的粗化结构形貌；

图7为不同表面形貌的紫外光发光二极管的远场图；以及

图8为测量不同表面形貌的发光二极管随电流增加的发光功率图。

其中，附图标记说明如下：

110多个岛体

112顶部

114侧面

120多个针孔

130半导体层

210第一粗化面

220第二粗化面

230光电元件表面

310岛体阵列

320针孔阵列

330光电元件表面

402半导体层

404第一粗化层

406第二粗化层

410，420步骤

502半导体层

504多个岛体

506多个针孔

510，520，530步骤

具体实施方式

本发明在此所探讨的方向为一种光电元件粗化结构及其工艺。为了能彻底地了解本发明，将在下列的描述中提出详细的步骤及其组成。显然地，本发明的施行并未限定于光电元件粗化结构及其工艺的技术人员所熟悉的特殊细节。另一方面，众所周知的组成或步骤并未描述于细节中，以避免造成本发明不必要的限制。本发明的优选实施例会详细描述如下，然而除了这些详细描述之外，本发明还可以广泛地施行在其他的实施例中，且本发明的范围不受限定，其以所附的权利要求范围为准。

为了增加光电元件的出光效率，可通过粗化光电元件表面以降低全反射产生的机率，使得此光电元件能更有效地利用其所产生的光线。如专利号US 6657236的美国专利提出一种加强光取出效率的发光二极管，其主要技术特征沉积光凝聚元件(light extraction elements)的阵列于发光二极管内部，借此以产生发光二极管内部空间的折射系数的改变，并通过此折射系数的变化以折射或反射发光二极管产生的光线。而为了增加光凝聚元件的有效性，其通常具有比发光二极管封装材料更高的折射系数，使得经由光凝聚元件折射或反射的光线得以透射出发光二极管封装材料。此专利所提及的光凝聚元件先通过蒸发、化学气相沉积(CVD)或溅镀法沉积光凝聚元件的材料于发光二极管的半导体层上，再覆盖掩模，并以湿蚀刻或反应离子蚀刻方式将掩模图案转移到光凝聚元件的材料上，借此以形成上述的光凝聚元件。然而，此工艺不仅步骤繁复，成本昂贵，并且蚀刻过程也会造成大量污染。另外，由上述工艺产生的光凝聚元件仅具有单一尺度，能够提升的出光效率极其有限。

另外，专利号US 7211831的美国专利提出类似地发光二极管，其主要目的也为提供粗化结构以反射或折射光线，并且通过改变粗化结构的图形排列，以提高发光二极管的光强表现。上述图形排列包含了周期性排列的图形以及非周期性排列的图形，其中周期性图形为重复排列的单元图形，例如蜂窝图形、环状图形或阿基米德图形等等，而非周期性图形则包含了淮晶图形、罗宾逊图形或安曼图形等等。然而，此粗化结构仍须经过光刻工艺与蚀刻等高成本、高污染的步骤，并且仍为仅具备单一尺度的粗化结构。

一般而言，在使用有机金属气相外延成长(OMVPE)工艺时，比较在氢气环境中成长氮化镓系列材料与在氮气环境下成长氮化镓系列材料，其成长过程有极大的差异。因此，通过改变III族元素与V族元素的比例以及载气中氮气与氢气的含量变化，即可以控制外延表面的粗糙度。

另外，在不同温度时，晶格表面的原子移动力也会不同。一般而言，在较低温成长外延时，因为晶格表面的原子移动力不足，故通常会刻意降低外延速率，以形成较好的外延质量与较好的表面平整度。因此，相反地，通过控制成长时的温度、成长速率，也可以达到粗化表面的目的。

另外，若以有机金属气相外延成长方式成长氮化镓系列材料，且是使用氨气(NH₃)当作氮原子的来源时，由于材料本身的强固性(rigidity)，以及考虑氨气的裂解速率(dissociation rate)，除了活性发光层含有铟元素需在较低温成长外，其他外延层长温度约在1000～1200℃之间。

根据上述，专利号US 6441403的美国专利提出一种粗化发光二极管表面的方法，其应用外延成长技术直接成长粗糙表面。例如通过改变III族元素与V族元素间的比例、载气、温度、压力、成长速率等等环境因素，以成长出粗糙的外延层。上述专利即揭示在低于1000℃成长p型或n型氮化镓当作电极接触层，也即利用晶格表面原子较低的移动力而造成粗糙的表面。首先，将可直接外延成长的蓝宝石(epitaxy-ready sapphire)单晶基底装载于有机金属气相外延成长反应炉中。首先，在1150℃温度下预热蓝宝石基底十分钟，然后，将蓝宝石基底降温到500～600℃。当蓝宝石基底处于520℃时，在其表面上成长氮化镓缓冲层。接着，将蓝宝石基底加温到1100℃时，在缓冲层表面上成长出Si掺杂(N型硅掺杂)氮化镓层。随后，将蓝宝石基底冷却到820℃，并在N型硅掺杂氮化镓层表面上成长氮化铟镓/氮化镓(InGaN/GaN)多层量子井结构(multiple quantum well structure)或双异质结构(double-hetero structure)。之后，升高温度到1100℃，在氮化铟镓/氮化镓多层量子井结构表面上成长平滑P型镁掺杂氮化镓层。最后，改变成长参数，在低温下故意成长粗糙的P型镁掺杂氮化镓层。此制造方式虽已简化工艺步骤、降低污染及成本，但以上述工艺所产生的粗糙表面仍仅为单一尺度的表面形态。

类似地，专利号WO 2007/058474的世界专利提出一种形成双重尺度粗糙表面的方法，其也通过降低半导体层外延时的温度，以在半导体层上形成具有多个六角形小孔(hexagonal pinholes)的粗糙表面。随后，再在此粗糙表面上配置掩模，以粗糙表面上无小孔的平坦部分形成多个微小突起，借此以产生双重尺度的粗糙表面。虽然此具有双重尺度的粗糙表面已大幅改良前述单一尺度表面的缺陷，但是上述的微小突起仍只分布于粗糙表面上无小孔的平坦部分，小孔中的斜面部分仍为光滑平坦，并无法将半导体表面全部粗糙化。另外，此双重尺度粗糙表面也需通过配置掩模并搭配蚀刻工艺以形成微小突起，依旧具有高成本与高污染等问题存在。

有鉴于此，本发明提出一种半导体粗化结构的制造方法，其在光电元件的半导体层外延过程中，通过高浓度掺杂(heavily-dope)杂质，以使此半导体层成长出第一粗化层，其中，此时的环境温度约为1000～1200℃。随后，降低外延温度200～650℃，以持续在第一粗化层上成长第二粗化层。上述的杂质包含镁(Mg)、硅(Si)或镁与硅的组合，并且此杂质的浓度约为1×10²⁰～9.9×10²²/cm³。

另外，对上述的半导体层进行高浓度掺杂的外延工艺时，半导体层会成长出具有多个随机分布岛体的岛体阵列，以形成上述的第一粗化层。当第一粗化层在较低温度下持续进行外延时，第一粗化层上会成长出具有多个随机分布针孔(pin holes)的针孔(pin holes)阵列，以形成第二粗化层，其中上述的针孔不仅会形成于岛体的顶部，也会自岛体的侧面成长出针孔结构，使得半导体层可被完全地粗糙化，以形成更完整的双重尺度粗化结构。此粗化结构可依据不同工艺以形成于光电元件内部或表面，以通过反射或折射光线加强光电元件的出光效率。

为了形成上述的针孔结构，美国专利US 7385226已提出相关的技术内容。此专利提出一种发光二极管，包含基板；形成于基板上的第一氮化物半导体迭层；形成于第一氮化物半导体迭层上的氮化物发光层；与形成于氮化物发光层上的第二氮化物半导体迭层，其中，在第二氧化物半导体迭层相对于氮化物发光层的表面处，包含多个向下延伸之内六角锥形孔穴构造。此内六角锥形孔穴于P型半导体层中，并且以外延温度700～950℃范围成长，使其改变外延成核形态，而在P型半导体迭层或表层中形成内六角锥形孔穴构造。通过调控外延温度的变化与升降温速率，即可控制内六角锥形孔穴的大小与密度，进而改变出光效率。参考图1A与图1B所示，其为根据上述工艺所形成的光电元件粗化结构的侧视图与俯视图。此粗化结构包含多个岛体110与多个针孔120，其中多个岛体110分布于光电元件的半导体层130上，并且多个针孔120分布于多个岛体110的顶部112与侧面114。另外，上述的多个针孔120还可分布于多个岛体110间的半导体层130上。因此，不论多个岛体110的顶部112与侧面114，或是多个岛体110间的半导体层130，均可密布多个针孔120，以达成双重尺度粗糙化的目的。上述的多个岛体110与半导体层130均可为P型氮化镓(P-GaN)、N型氮化镓(N-GaN)、P型氮化铝镓(P-AlGaN)或N型氮化铝镓(N-AlGaN)，并且岛体110与针孔120的尺度比约为1000∶1到10∶1，其中岛体的尺度约为0.1～10μm，并且针孔120尺度大于或等于1/8光电元件光源的波长。上述的针孔120的直径约为10～1000nm，并且针孔的分布密度约为10⁷～10¹¹cm^-2。

参考图2所示，其为光电元件粗化表面的侧视图。此粗化表面包含第一粗化面210与第二粗化面220，其中第一粗化面210位于光电元件表面230，并且第二粗化面220位于第一粗化面210上。同理，上述的第一粗化面210、第二粗化面220与光电元件表面230均可为P型氮化镓或N型氮化镓，并且第一粗化面210与第二粗化面220的表面粗化尺度比约为1000∶1到10∶1，其中第一粗化面210的表面粗化尺度约为0.1～10μm，并且第二粗化面220的表面粗化尺度大于或等于1/8光电元件光源的波长，约为10～1000nm。

参考图3A与图3B所示，其为光电元件粗化表面的侧视图与俯视图。此粗化表面包含岛体阵列310与针孔阵列320，其中岛体阵列310随机分布于光电元件表面330，并且针孔阵列320也随机分布于岛体阵列310上，其中针孔阵列320随机分布于岛体阵列310的岛体的顶部与侧面。上述的岛体阵列310、针孔阵列320与光电元件表面330均可为P型氮化镓或N型氮化镓，并且岛体阵列310的岛体与针孔阵列320上针孔的尺度比约为1000∶1到10∶1，其中岛体阵列310的尺度约为0.1～10μm，并且针孔阵列320的针孔直径大于或等于1/8光电元件光源的波长，约为10～1000nm。

换言之，上述的多个岛体110、第一粗化面210与岛体阵列310均可以高浓度掺杂方式外延于光电元件的半导体层或表面上，以形成掺杂层(或称为第一粗化层)。另外，上述的多个针孔120、第二粗化面220与针孔阵列320也可通过降低掺杂层的外延温度，以持续在掺杂层上形成低温层(或称为第二粗化层)。

如图4A与图4B所示，本发明也提出一种光电元件粗化层的制造方法。首先，在光电元件的半导体层402的外延过程中，高浓度掺杂杂质，以使半导体层402成长出第一粗化层404，如步骤410所示。随后，如步骤420所示，降低外延温度以持续形成第二粗化层406于第一粗化层404上。

参考图5A与图5B所示，其为一种半导体粗化结构制造方法的流程图与结构示意图。首先，如步骤510所示，提供半导体层502。随后，如步骤520所示，在第一温度下，高浓度掺杂杂质于半导体层502中，使半导体层502成长出多个岛体504。最后，如步骤530所示，降低第一温度到第二温度，以形成多个针孔506，其中多个针孔506分布于多个岛体504的顶部与侧面，还可分布于多个岛体504间的半导体层502上。更重要的是，上述的第一温度高于第二温度，其中第一温度约为1000～1200℃，第二温度约为500～950℃。

类似地，本发明也提出一种光电元件粗化结构的制造方法。首先，在光电元件工艺中，外延半导体层。随后，高浓度掺杂杂质，使半导体层成长出岛体阵列。最后，降低外延温度，以形成针孔直径大于或等于1/8光电元件光源波长的针孔阵列，其中针孔随机分布于岛体的顶部与侧面。同理，本发明还提出一种光电元件粗化表面的制造方法。首先，高浓度掺杂杂质，使光电元件的表面成长出第一粗化面。随后，再降低工艺温度，以在第一粗化面上形成表面粗化尺度大于或等于1/8光电元件光源波长的第二粗化面。

上述的杂质可为镁、硅或镁与硅的组合，并且在本发明中，此杂质的较佳浓度为1×10²⁰～9.9×10²²/cm³。另外，上述的半导体层、第一粗化层、多个岛体、岛体阵列或第一粗化面的外延温度约为1000～1200℃，并且第二粗化层、多个针孔、针孔阵列或第二粗化面的外延温度约为500～950℃，其中两者间的降温差约为200～650℃。另外，光电元件的半导体层可为P型氮化镓或N型氮化镓，而随后外延形成的第一粗化层、第二粗化层，或多个岛体，或岛体阵列、针孔阵列，或第一粗化面、第二粗化面也会与半导体层的材料相同。

参考图6A、图6B与图6C所示，其中图6A为以1×10²⁰～9.9×10²²/cm³的高浓度掺杂镁时，半导体层所生长出的岛体形貌。图6B为以500～950℃的相对低温外延而成的针孔形貌。图6C为综合上述工艺所产生的双重尺度粗化结构。

参考图7所示，其为测量不同表面形貌的紫外光发光二极管(UV LEDs)的远场图(far-field patterns)，其中实线为具有双重尺度粗糙表面的发光二极管的出光表现，而虚线则为平滑表面的发光二极管的出光表现。明显地，具有双重尺度粗糙表面的发光二极管的发光效率远远优于仅有平滑表面的发光二极管。

参考图8所示，其为测量不同表面形貌的发光二极管随电流增加的发光功率表现，其中矩形线为平滑表面的发光二极管、正三角线为仅以图6A的岛体为粗糙表面的发光二极管、倒三角线为仅以图6B的针孔为粗糙表面的发光二极管、圆形线为以图6C的双重尺度结构为粗糙表面的发光二极管。由图中可知，具有双重尺度粗糙表面的发光二极管的出光效率明显地优于单一尺度或平滑表面的发光二极管。

显然地，依照上面实施例中的描述，本发明可能有许多的修正与差异。因此需要在其附加的权利要求的范围内加以理解，除了上述详细的描述外，本发明还可以广泛地在其他的实施例中施行。上述仅为本发明的优选实施例而已，并非用以限定本发明的申请专利范围；凡其它未脱离本发明所揭示的精神下所完成的等效改变或修正，均应包含在下述申请权利要求书之内。

Claims (7)

1.一种光电元件粗化层，包含：

掺杂层，以高浓度掺杂方式外延于该光电元件的半导体层上；以及

低温层，降低该掺杂层的外延温度以持续形成于该掺杂层上。

2.一种光电元件粗化结构，包含：

多个岛体，以高浓度掺杂方式使该光电元件的半导体层生长出该多个岛体；以及

多个针孔，降低该多个岛体的外延温度以持续形成该多个针孔于该多个岛体的顶部与侧面。

3.一种光电元件粗化层，包含：

第一粗化层，以高浓度掺杂方式外延于该光电元件的半导体层上；以及

第二粗化层，降低该第一粗化层的外延温度以持续形成该第二粗化层，其中该第二粗化层的粗化尺度大于或等于1/8该光电元件光源的波长。

4.一种光电元件粗化层的制造方法，包含：

在该光电元件的半导体层的外延过程中，高浓度掺杂杂质，以使该半导体层成长出第一粗化层；以及

降低外延温度以在该第一粗化层上形成第二粗化层。

5.一种半导体粗化结构的制造方法，包含：

提供半导体层；

在该第一温度下，高浓度掺杂杂质，使该半导体层成长出多个岛体；以及

降低该第一温度到第二温度，以形成多个针孔，其中该多个针孔分布于该多个岛体的顶部与侧面。

6.一种光电元件粗化表面的制造方法，包含：

高浓度掺杂杂质，使该光电元件的表面成长出第一粗化面；以及

降低工艺温度，以在该第一粗化面上形成表面粗化尺度大于或等于1/8该光电元件光源波长的第二粗化面。

7.一种光电元件粗化结构的制造方法，包含：

外延半导体层；

高浓度掺杂杂质，使该半导体层成长出岛体阵列；

降低外延温度，以形成针孔直径大于或等于1/8该光电元件光源波长的针孔阵列，其中该针孔随机分布于该岛体的顶部与侧面。

Images