JP5244609B2 - 隆起特徴部を有する金属合金を用いたウェハレベル気密接合 - Google Patents
隆起特徴部を有する金属合金を用いたウェハレベル気密接合 Download PDFInfo
- Publication number
- JP5244609B2 JP5244609B2 JP2008545621A JP2008545621A JP5244609B2 JP 5244609 B2 JP5244609 B2 JP 5244609B2 JP 2008545621 A JP2008545621 A JP 2008545621A JP 2008545621 A JP2008545621 A JP 2008545621A JP 5244609 B2 JP5244609 B2 JP 5244609B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- metal
- layer
- alloy
- raised
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
- B81C1/00261—Processes for packaging MEMS devices
- B81C1/00269—Bonding of solid lids or wafers to the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C2203/00—Forming microstructural systems
- B81C2203/01—Packaging MEMS
- B81C2203/0118—Bonding a wafer on the substrate, i.e. where the cap consists of another wafer
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C2203/00—Forming microstructural systems
- B81C2203/01—Packaging MEMS
- B81C2203/0172—Seals
- B81C2203/019—Seals characterised by the material or arrangement of seals between parts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
Description
この米国特許出願は、2005年8月26日出願の米国特許出願第11/211,622号(代理人整理番号IMT−Preform)の一部継続出願である。その内容は、全体を参照により本願明細書に組み込む。
適用せず。
適用せず。
種々の例示の詳細は、以下の図面を参照して記載される。
Claims (20)
- 気密封止によってデバイスを密閉するための方法であって、
接合対象である第1の基板及び第2の基板の一方に第1の金属の第1の層を形成し、
前記第1の基板及び前記第2の基板の他方に第2の金属の第2の層を形成し、
前記第1の基板及び前記第2の基板の一方の接合面から接合対象である他方の基板の前記第1の層又は前記第2の層に向かって突出する、少なくとも1つの隆起特徴部を形成し、
前記第1の金属および前記第2の金属から形成される合金を用いて、前記第1の基板及び前記第2の基板の接合面を気密的に結合し、前記デバイスを密封する方法において、
前記合金の化学量論的組成がAuIn2となる領域が、前記隆起特徴部の中心線を中心として二重に形成されることを含む方法。 - 前記第2の金属の前記第2の層の下で、前記第2の基板の上に前記第1の金属の他の層を形成することをさらに含む、
請求項1に記載の方法。 - 前記第2の基板は、リッドウェハであり、アモルファスシリコン、結晶シリコン、ガラス、石英、サファイアおよび金属のうちの少なくとも1つを含む、請求項1に記載の方法。
- 前記第1の基板を前記第2の基板に気密的に結合することは、
前記第1の基板および前記第2の基板を組み合わせ、
前記第1の基板および前記第2の基板を前記第1の金属および前記第2の金属のうちの少なくとも1つの融点を超える温度まで加熱し、
前記第1の金属および前記第2の金属から前記隆起特徴部に隣接する合金を形成して、気密封止を形成することをさらに含む、請求項1に記載の方法。 - 前記第1の基板および前記第2の基板を収容するチャンバ内に、
熱的に絶縁および電気的に絶縁のうちの少なくとも1つの環境を確立することをさらに含む、請求項1に記載の方法。 - 前記環境は、SF6、He、CCl2F2、C2Cl2F4、N2、真空および部分真空の少なくとも1つを含む、請求項5に記載の方法。
- 前記第1の基板と前記第2の基板との間に1気圧を印加することをさらに含む、請求項4に記載の方法。
- 前記第2の基板を切開して電気接点を露出させ、
前記デバイスを前記第1の基板の上に形成される他のデバイスから分離する前に、前記電気接点を用いて試験することをさらに含む、請求項1に記載の方法。 - 少なくとも1つの前記隆起特徴部は、金、ニッケル、クロム、銅、タングステン、チタン、二酸化ケイ素、窒化ケイ素、ポリシリコン、アモルファスシリコン、SOG、SU8、ポリイミドおよびBCBからなる群から選択される1つを含む、電気メッキされ、スピンコートされ、または堆積された物質である、請求項1に記載の方法。
- 少なくとも1つの前記隆起特徴部が、前記第1の基板と前記第2の基板の基板間の最小距離を決める
請求項1に記載の方法。 - 前記隆起特徴部は、デバイスの周囲の連続周縁部および複数の突出部のうちの少なくとも1つを画定する、請求項1に記載の方法。
- 気密封止を用いた密閉型デバイスであって、
前記第1の基板及び前記第2の基板の一方に形成したデバイスと、
前記第1の基板及び前記第2の基板の一方の表面から突出し、前記デバイスの周囲のほぼ周縁部に配置した少なくとも1つの隆起特徴部と、
少なくとも1つの前記隆起特徴部上に配置した合金とを有し、
前記合金は、第1の金属と第2の金属から形成され、前記デバイスを包囲するほぼ気密な封止により、前記第1の基板を前記第2の基板に結合しており、
前記合金の化学量論的組成がAuIn2となる領域が、前記隆起特徴部の中心線を中心として二重に形成される密閉型デバイス。 - 前記第2の基板の上に、前記第1の金属の別の層をさらに含む、請求項12に記載の密閉型デバイス。
- 前記隆起特徴部は、デバイスの周囲の連続周縁部および一連の隆起突出部のうちの少なくとも1つを画定する、請求項12に記載の密閉型デバイス。
- 前記隆起特徴部は、前記第1の基板および前記第2の基板の少なくとも1つの表面から、3μm〜6μm突出する、請求項12に記載の密閉型デバイス。
- 前記第2の基板の上に、前記第1の金属の別の層をさらに含み、
前記別の層は、6μmの厚さであり、前記合金は、4μm〜6μmの厚さである、請求項15に記載の密閉型デバイス。 - 少なくとも1つの前記隆起特徴部が、前記第1の基板と前記第2の基板の基板間の最小距離を決めている
請求項12に記載の密閉型デバイス。 - デバイスとともに気密的に密閉された環境であって、該環境は、実質的に熱的に絶縁および実質的に電気的に絶縁の少なくとも1つである、請求項12に記載の密閉型デバイス。
- 前記環境は、SF6、He、CCl2F2、C2Cl2F4、N2、真空および部分真空の少なくとも1つを含む、請求項18に記載の密閉型デバイス。
- 前記環境は、1気圧を超える圧力である、請求項19に記載の密閉型デバイス。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/304,601 US7569926B2 (en) | 2005-08-26 | 2005-12-16 | Wafer level hermetic bond using metal alloy with raised feature |
US11/304,601 | 2005-12-16 | ||
PCT/US2006/045542 WO2007078472A1 (en) | 2005-12-16 | 2006-11-29 | Wafer level hermetic bond using metal alloy with raised feature |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009519834A JP2009519834A (ja) | 2009-05-21 |
JP5244609B2 true JP5244609B2 (ja) | 2013-07-24 |
Family
ID=38228539
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008545621A Active JP5244609B2 (ja) | 2005-12-16 | 2006-11-29 | 隆起特徴部を有する金属合金を用いたウェハレベル気密接合 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7569926B2 (ja) |
EP (1) | EP1961036B1 (ja) |
JP (1) | JP5244609B2 (ja) |
WO (1) | WO2007078472A1 (ja) |
Families Citing this family (45)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7807547B2 (en) * | 2006-03-28 | 2010-10-05 | Innovative Micro Technology | Wafer bonding material with embedded rigid particles |
US7462931B2 (en) | 2006-05-15 | 2008-12-09 | Innovative Micro Technology | Indented structure for encapsulated devices and method of manufacture |
KR100908648B1 (ko) * | 2007-10-19 | 2009-07-21 | (주)에스엠엘전자 | 복층 범프 구조물 및 그 제조 방법 |
JP5248179B2 (ja) * | 2008-04-17 | 2013-07-31 | 新光電気工業株式会社 | 電子装置の製造方法 |
WO2010032822A1 (ja) * | 2008-09-22 | 2010-03-25 | アルプス電気株式会社 | Memsセンサ |
CN102160185B (zh) * | 2008-09-22 | 2013-04-03 | 阿尔卑斯电气株式会社 | Mems传感器 |
JP5222947B2 (ja) * | 2008-09-22 | 2013-06-26 | アルプス電気株式会社 | Memsセンサ |
US7846815B2 (en) * | 2009-03-30 | 2010-12-07 | Freescale Semiconductor, Inc. | Eutectic flow containment in a semiconductor fabrication process |
SE537499C2 (sv) | 2009-04-30 | 2015-05-26 | Silex Microsystems Ab | Bondningsmaterialstruktur och process med bondningsmaterialstruktur |
US7989246B2 (en) * | 2009-09-11 | 2011-08-02 | Pixart Imaging Incorporation | Package method of micro-electro-mechanical system chip |
DE102009046687A1 (de) * | 2009-11-13 | 2011-05-19 | Robert Bosch Gmbh | Mikromechanisches Verfahren und entsprechende Anordnung zum Bonden von Halbleitersubstraten sowie entsprechender gebondeter Halbleitechip |
US8119431B2 (en) * | 2009-12-08 | 2012-02-21 | Freescale Semiconductor, Inc. | Method of forming a micro-electromechanical system (MEMS) having a gap stop |
US8551814B2 (en) | 2010-03-11 | 2013-10-08 | Freescale Semiconductor, Inc. | Method of fabricating a semiconductor device that limits damage to elements of the semiconductor device that are exposed during processing |
US8558364B2 (en) | 2010-09-22 | 2013-10-15 | Innovative Micro Technology | Inductive getter activation for high vacuum packaging |
US8513091B2 (en) * | 2010-11-05 | 2013-08-20 | Honeywell International Inc. | Method for wafer bonding using gold and indium |
TWI458072B (zh) * | 2010-12-16 | 2014-10-21 | Soitec Silicon On Insulator | 將半導體構造直接黏附在一起之方法以及應用此等方法所形成之黏附半導體構造 |
US8778773B2 (en) * | 2010-12-16 | 2014-07-15 | Soitec | Methods for directly bonding together semiconductor structures, and bonded semiconductor structures formed using such methods |
US8975105B2 (en) | 2011-06-20 | 2015-03-10 | Raytheon Company | Hermetically sealed wafer packages |
US8895362B2 (en) * | 2012-02-29 | 2014-11-25 | Corning Incorporated | Methods for bonding material layers to one another and resultant apparatus |
US9162878B2 (en) * | 2012-08-30 | 2015-10-20 | Innovative Micro Technology | Wafer level hermetic bond using metal alloy with raised feature and wetting layer |
US9741591B2 (en) | 2012-12-31 | 2017-08-22 | Flir Systems, Inc. | Wafer level packaging of microbolometer vacuum package assemblies |
US8847373B1 (en) | 2013-05-07 | 2014-09-30 | Innovative Micro Technology | Exothermic activation for high vacuum packaging |
US9094135B2 (en) | 2013-06-10 | 2015-07-28 | Freescale Semiconductor, Inc. | Die stack with optical TSVs |
US10230458B2 (en) * | 2013-06-10 | 2019-03-12 | Nxp Usa, Inc. | Optical die test interface with separate voltages for adjacent electrodes |
US9810843B2 (en) | 2013-06-10 | 2017-11-07 | Nxp Usa, Inc. | Optical backplane mirror |
US9766409B2 (en) | 2013-06-10 | 2017-09-19 | Nxp Usa, Inc. | Optical redundancy |
US9091820B2 (en) | 2013-06-10 | 2015-07-28 | Freescale Semiconductor, Inc. | Communication system die stack |
US9435952B2 (en) | 2013-06-10 | 2016-09-06 | Freescale Semiconductor, Inc. | Integration of a MEMS beam with optical waveguide and deflection in two dimensions |
US9261556B2 (en) | 2013-06-10 | 2016-02-16 | Freescale Semiconductor, Inc. | Optical wafer and die probe testing |
US9442254B2 (en) | 2013-06-10 | 2016-09-13 | Freescale Semiconductor, Inc. | Method and apparatus for beam control with optical MEMS beam waveguide |
CN103390566B (zh) * | 2013-06-27 | 2015-10-14 | 清华大学 | 一种用于三维集成封装技术的圆片级键合方法 |
KR102126714B1 (ko) | 2013-09-03 | 2020-06-26 | 삼성디스플레이 주식회사 | 표시 패널 및 이를 포함하는 유기 발광 표시 장치 |
SG11201601923VA (en) * | 2013-09-13 | 2016-04-28 | Ev Group E Thallner Gmbh | Method for applying a bonding layer |
US9315375B2 (en) * | 2013-12-27 | 2016-04-19 | Innovative Micro Technology | Method using glass substrate anodic bonding |
US10759660B2 (en) * | 2014-05-13 | 2020-09-01 | Qorvo Us, Inc. | Method for processing product wafers using carrier substrates |
US9156679B1 (en) * | 2014-07-08 | 2015-10-13 | Innovative Micro Technology | Method and device using silicon substrate to glass substrate anodic bonding |
US10011478B2 (en) | 2015-05-18 | 2018-07-03 | Innovative Micro Technology | Thermocompression bonding with raised feature |
DE102015108494B4 (de) | 2015-05-29 | 2024-01-18 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Verfahren zum Herstellen eines Gehäusedeckels und Verfahren zum Herstellen eines optoelektronischen Bauelements |
NO341705B1 (en) | 2016-02-22 | 2018-01-02 | Tegma As | Thermoelectric half-cell and method of production |
EP3469625A4 (en) * | 2016-06-09 | 2020-03-04 | Innovative Micro Technology | THERMOCOMPRESSION LINK WITH HIGH CHARACTERISTICS |
US10587024B2 (en) | 2016-10-21 | 2020-03-10 | LGS Innovations LLC | Hermetic sealing of ceramic filters |
CN109422234B (zh) * | 2017-09-01 | 2021-04-09 | 中芯国际集成电路制造(上海)有限公司 | 测试结构及其制造方法 |
DE102019102836B4 (de) | 2019-02-05 | 2023-02-02 | Infineon Technologies Ag | Verfahren mit panel-bonding-handlungen und elektronische vorrichtungen mit hohlräumen |
US11470695B2 (en) | 2020-04-28 | 2022-10-11 | Northrop Grumman Systems Corporation | Filter with an enclosure having a micromachined interior using semiconductor fabrication |
US11373965B2 (en) | 2020-07-17 | 2022-06-28 | Northrop Grumman Systems Corporation | Channelized filter using semiconductor fabrication |
Family Cites Families (32)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US681569A (en) * | 1901-05-29 | 1901-08-27 | John Albert Mcnamara | Hub-attaching device. |
JP3034126B2 (ja) * | 1992-05-15 | 2000-04-17 | 富士通株式会社 | 端子の接合方法 |
US5448014A (en) * | 1993-01-27 | 1995-09-05 | Trw Inc. | Mass simultaneous sealing and electrical connection of electronic devices |
US5534466A (en) * | 1995-06-01 | 1996-07-09 | International Business Machines Corporation | Method of making area direct transfer multilayer thin film structure |
DE69934981T2 (de) * | 1998-05-19 | 2007-11-15 | Ibiden Co., Ltd., Ogaki | Gedruckte leiterplatte und verfahren zur herstellung |
JP2000068583A (ja) * | 1998-08-18 | 2000-03-03 | Mitsubishi Electric Corp | 半導体レーザ装置 |
JP3796988B2 (ja) * | 1998-11-26 | 2006-07-12 | オムロン株式会社 | 静電マイクロリレー |
JP2000294664A (ja) * | 1999-04-02 | 2000-10-20 | Sumitomo Metal Electronics Devices Inc | 電子部品用パッケージ |
US6181569B1 (en) | 1999-06-07 | 2001-01-30 | Kishore K. Chakravorty | Low cost chip size package and method of fabricating the same |
TW512467B (en) * | 1999-10-12 | 2002-12-01 | North Kk | Wiring circuit substrate and manufacturing method therefor |
JP2003531475A (ja) * | 2000-02-02 | 2003-10-21 | レイセオン・カンパニー | 集積回路コンポーネントを備えたマイクロ電気機械システムデバイスの真空パッケージの製造 |
US6479320B1 (en) * | 2000-02-02 | 2002-11-12 | Raytheon Company | Vacuum package fabrication of microelectromechanical system devices with integrated circuit components |
JP2002289768A (ja) * | 2000-07-17 | 2002-10-04 | Rohm Co Ltd | 半導体装置およびその製法 |
US6580138B1 (en) * | 2000-08-01 | 2003-06-17 | Hrl Laboratories, Llc | Single crystal, dual wafer, tunneling sensor or switch with silicon on insulator substrate and a method of making same |
US20020096421A1 (en) * | 2000-11-29 | 2002-07-25 | Cohn Michael B. | MEMS device with integral packaging |
JP2002184330A (ja) * | 2000-12-12 | 2002-06-28 | Toshiba Corp | 画像表示装置およびその製造方法 |
JP3831937B2 (ja) * | 2001-04-04 | 2006-10-11 | エプソントヨコム株式会社 | 電子部品用パッケージ |
US20020179921A1 (en) * | 2001-06-02 | 2002-12-05 | Cohn Michael B. | Compliant hermetic package |
US6818464B2 (en) * | 2001-10-17 | 2004-11-16 | Hymite A/S | Double-sided etching technique for providing a semiconductor structure with through-holes, and a feed-through metalization process for sealing the through-holes |
EP1461816B1 (en) * | 2001-11-09 | 2007-01-24 | WiSpry, Inc. | Mems device having contact and standoff bumps and related methods |
KR100442830B1 (ko) * | 2001-12-04 | 2004-08-02 | 삼성전자주식회사 | 저온의 산화방지 허메틱 실링 방법 |
US6793829B2 (en) * | 2002-02-27 | 2004-09-21 | Honeywell International Inc. | Bonding for a micro-electro-mechanical system (MEMS) and MEMS based devices |
US20050250253A1 (en) * | 2002-10-23 | 2005-11-10 | Cheung Kin P | Processes for hermetically packaging wafer level microscopic structures |
US7168608B2 (en) * | 2002-12-24 | 2007-01-30 | Avago Technologies General Ip (Singapore) Pte. Ltd. | System and method for hermetic seal formation |
US6888233B2 (en) * | 2003-03-10 | 2005-05-03 | Honeywell International Inc. | Systems for buried electrical feedthroughs in a glass-silicon MEMS process |
JP4104490B2 (ja) * | 2003-05-21 | 2008-06-18 | オリンパス株式会社 | 半導体装置の製造方法 |
US20050093134A1 (en) * | 2003-10-30 | 2005-05-05 | Terry Tarn | Device packages with low stress assembly process |
US20050253282A1 (en) * | 2004-04-27 | 2005-11-17 | Daoqiang Lu | Temperature resistant hermetic sealing formed at low temperatures for MEMS packages |
US20060125084A1 (en) * | 2004-12-15 | 2006-06-15 | Fazzio Ronald S | Integration of micro-electro mechanical systems and active circuitry |
US7442570B2 (en) * | 2005-03-18 | 2008-10-28 | Invensence Inc. | Method of fabrication of a AL/GE bonding in a wafer packaging environment and a product produced therefrom |
US7419853B2 (en) * | 2005-08-11 | 2008-09-02 | Hymite A/S | Method of fabrication for chip scale package for a micro component |
US7675162B2 (en) * | 2006-10-03 | 2010-03-09 | Innovative Micro Technology | Interconnect structure using through wafer vias and method of fabrication |
-
2005
- 2005-12-16 US US11/304,601 patent/US7569926B2/en active Active
-
2006
- 2006-11-29 EP EP06844592.3A patent/EP1961036B1/en active Active
- 2006-11-29 WO PCT/US2006/045542 patent/WO2007078472A1/en active Application Filing
- 2006-11-29 JP JP2008545621A patent/JP5244609B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
US20070048898A1 (en) | 2007-03-01 |
EP1961036A4 (en) | 2014-01-01 |
EP1961036A1 (en) | 2008-08-27 |
WO2007078472A1 (en) | 2007-07-12 |
EP1961036B1 (en) | 2016-07-20 |
JP2009519834A (ja) | 2009-05-21 |
US7569926B2 (en) | 2009-08-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5244609B2 (ja) | 隆起特徴部を有する金属合金を用いたウェハレベル気密接合 | |
US8736081B2 (en) | Wafer level hermetic bond using metal alloy with keeper layer | |
US8288211B2 (en) | Wafer level hermetic bond using metal alloy with keeper layer | |
US7528691B2 (en) | Dual substrate electrostatic MEMS switch with hermetic seal and method of manufacture | |
US7960208B2 (en) | Wafer level hermetic bond using metal alloy with raised feature | |
US7675162B2 (en) | Interconnect structure using through wafer vias and method of fabrication | |
US7045459B2 (en) | Thin film encapsulation of MEMS devices | |
US7582969B2 (en) | Hermetic interconnect structure and method of manufacture | |
US8003193B2 (en) | Functional device | |
US7893798B2 (en) | Dual substrate MEMS plate switch and method of manufacture | |
US20080318349A1 (en) | Wafer level hermetic bond using metal alloy | |
KR20010077941A (ko) | 마이크로시스템을 원위치에 밀봉상태로 캡슐보호하기 위한방법 | |
JP5489751B2 (ja) | 少なくとも1つのマイクロエレクトロニクスデバイス用の空洞閉鎖方法 | |
CN102398888A (zh) | 晶圆级封装 | |
US9953787B2 (en) | Dual substrate electrostatic MEMS switch with multiple hinges and method of manufacture | |
US20080169521A1 (en) | MEMS structure using carbon dioxide and method of fabrication | |
US9162878B2 (en) | Wafer level hermetic bond using metal alloy with raised feature and wetting layer | |
US7816999B2 (en) | Single-pole double-throw MEMS switch | |
JP2008221450A (ja) | Memsパッケージの製造方法およびmemsパッケージ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110809 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111107 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120424 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120724 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121204 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130301 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130402 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130408 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160412 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5244609 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |