JP5244609B2 - 隆起特徴部を有する金属合金を用いたウェハレベル気密接合 - Google Patents

隆起特徴部を有する金属合金を用いたウェハレベル気密接合 Download PDF

Info

Publication number
JP5244609B2
JP5244609B2 JP2008545621A JP2008545621A JP5244609B2 JP 5244609 B2 JP5244609 B2 JP 5244609B2 JP 2008545621 A JP2008545621 A JP 2008545621A JP 2008545621 A JP2008545621 A JP 2008545621A JP 5244609 B2 JP5244609 B2 JP 5244609B2
Authority
JP
Japan
Prior art keywords
substrate
metal
layer
alloy
raised
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008545621A
Other languages
English (en)
Other versions
JP2009519834A (ja
Inventor
カールソン,グレゴリー,エー.
エラッハ,デイビッド,エム.
パランジパイ,アロック
サマーズ,ジェフリー,エフ.
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Innovative Micro Technology
Original Assignee
Innovative Micro Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Innovative Micro Technology filed Critical Innovative Micro Technology
Publication of JP2009519834A publication Critical patent/JP2009519834A/ja
Application granted granted Critical
Publication of JP5244609B2 publication Critical patent/JP5244609B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261Processes for packaging MEMS devices
    • B81C1/00269Bonding of solid lids or wafers to the substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • H01L23/10Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00Forming microstructural systems
    • B81C2203/01Packaging MEMS
    • B81C2203/0118Bonding a wafer on the substrate, i.e. where the cap consists of another wafer
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00Forming microstructural systems
    • B81C2203/01Packaging MEMS
    • B81C2203/0172Seals
    • B81C2203/019Seals characterised by the material or arrangement of seals between parts
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]

Description

(関連出願の相互参照)
この米国特許出願は、2005年8月26日出願の米国特許出願第11/211,622号(代理人整理番号IMT−Preform)の一部継続出願である。その内容は、全体を参照により本願明細書に組み込む。
(合衆国政府の支援による研究開発に関する陳述)
適用せず。
(マイクロフィッシュ付録への言及)
適用せず。
本発明は、筐体におけるマイクロエレクトロメカニカルシステム(MEMS)デバイスの封止および封止された筐体の製作方法に関する。特に、本発明は、MEMSデバイスを支持する組み立てウェハとリッドウェハとの間の気密封止の形成に関する。
マイクロエレクトロメカニカルシステム(MEMS)は、半導体電子デバイスを製作するために開発されたリソグラフィック製造工程を用いて製造される移動可能構成部材を有することが多いデバイスである。製造工程は、リソグラフィック工程であるため、MEMSデバイスは、きわめて小さなサイズでバッチ製造してもよい。MEMS技術は、種々のセンサおよびアクチュエータ、たとえば加速度計および静電式片持ち梁を製作するために用いられてきた。
MEMS技術はまた、一般に、スイッチを作動させるための静電作動手段を用いて、小さなサイズの電気リレーまたはスイッチを製作するためにも用いられている。MEMSデバイスは、シリコン・オン・インシュレータ(SOI)デバイスウェハを利用することが多い。シリコン・オン・インシュレータ(SOI)デバイスウェハは、相対的に薄いシリコン「デバイス」層が続く薄い二酸化ケイ素の絶縁層を有する相対的に厚いシリコン「処理」ウェハである。MEMSスイッチにおいて、シリコンの薄い片持ち梁が、シリコンデバイス層の中にエッチングされ、梁が静電力で偏向することを可能にするために、通常、薄い二酸化ケイ素層をエッチングすることによって、キャビティが、片持ち梁に隣接して形成される。梁の上または下に設けられた電極は、片持ち梁に対する引力(または反発力)を生成し、キャビティ内で偏向させる電位差を提供しうる。
MEMSデバイスは、片持ち梁などの移動可能構成部材を有することが多いため、通常、保護キャップまたはリッドウェハにデバイスを封止することによって、デバイスキャビティを形成し、移動可能な部分を保護することが必要である。リッドウェハは、何らかの接着手段、たとえば、気体放出の少ないエポキシなどによってデバイスウェハに固定されてもよい。図1は、MEMSアセンブリ1における例示のエポキシ接合の実施形態を示している。エポキシ接合を達成するために、エポキシ20の層は、MEMSデバイス34の周囲にあるキャップまたはリッドウェハ10、あるいは組み立てウェハ30の上に堆積される。組み立てウェハ30に対してウェハ10を押し付けた状態で、接合がキャップまたはリッドウェハ10と組み立てウェハ30との間に形成されるまで、アセンブリ1は次に、加熱されるか、またはエポキシを他の方法で硬化される。接合は、MEMSデバイス34を包囲するデバイスキャビティ40を形成する。アセンブリ1は、個別のMEMSデバイス34を分離するために切断されてもよい。
しかし、エポキシ接合は、気密性ではなく、組立中に、MEMSデバイスが最初に包囲される気体は、時間と共に逃げ、周囲の空気によって取って代わられる可能性がある。特に、MEMSデバイスが、電話信号などに関連するスイッチなどの相対的に高電圧を処理することを意図している静電MEMSスイッチである場合には、電圧は、たとえば、約400Vを超える可能性がある。これらの相対的に高電圧の場合には、空気の絶縁破壊および高電圧線間のアーク放電を阻止するために、高い絶縁耐力環境、たとえば、電気的に絶縁する気体環境などに静電MEMSスイッチを封止することが望ましい場合がある。このために、デバイスキャビティ内に、高い絶縁耐力気体または電気的に絶縁する環境、たとえば、六フッ化硫黄(SF6)、ヘリウム(He)またはフレオン、たとえばCCl22またはC2Cl24などを封止することが望ましい場合がある。気体は、実質的に熱的に絶縁および実質的に電気的に絶縁のうちの少なくとも1つであるように選択されてもよい。絶縁環境はまた、真空または部分真空であってもよい。静電MEMSスイッチの周囲の環境を維持するために、封止は、気密である必要がある。
ここに記載されたシステムおよび方法は、デバイスウェハとキャップまたはリッドウェハとの間に気密封止を形成する。封止構成は、金層の上に堆積されるインジウム層を含みうる。金層およびインジウム層は、たとえば、イオンビームスパッタ堆積、メッキまたは、金層およびインジウム層が堆積されることになっている領域を画定するためにシャドウマスクを用いたスパッタリングによって堆積されてもよい。金層およびインジウム層は次に、インジウムの融点(156℃)を超える温度まで加熱される。この融点でインジウムは、金の中に溶融し、合金AuInxを形成する。合金AuInxは、化学量論的組成AuIn2を有してもよく、急速に凝固するような共晶物であってもよい。合金は、SF6などの電気的に絶縁する気体または高誘電性の透過ガスに対して不浸透性であってもよく、したがって、気密封止を形成してもよい。インジウムは、相対的に低い温度で溶融するため、気密封止は、わずか150℃程度の温度で形成される。したがって、封止の形成は、数百℃の温度で溶融または揮発するような金属フィルムなどの相対的に脆弱なフィルムの存在と相性がよい。封止成形工程はまた、種々の材料(金属、誘電体、ポリマー)のフィルムの積層がデバイスに存在することを可能にする。そのような積層は、たとえわずかに高温であっても、層状に剥離し、機能性を失う傾向がある。それにもかかわらず、合金は、数百℃まで安定であるため、封止は、これらの温度までその完全性を維持しうる。
したがって、気密封止を形成するためのシステムおよび方法は、第1の基板の上に形成されるMEMSデバイスの周囲の第1の基板の上に第1の金属層を形成し、第2の基板の上に第2の金属層を形成し、第1の金属および第2の金属からなる合金を用いて、第1の基板を第2の基板に結合することを含みうる。
金属層は、1つの基板の表面の上に形成される剛性の隆起特徴部の上方に堆積され、今度は、金属層中に隆起領域を形成してもよい。この隆起領域は次に、他の基板の上に堆積される他の金属の対向する層に貫入し、それによって、隆起特徴部の金属の組成が相対的に豊富な領域を確保する。たとえば、隆起特徴部がデバイスウェハの上に堆積され、次に、金層の等角堆積が続く場合には、隆起特徴部は、堆積された金層に、対応する隆起特徴部を生成する。ウェハを組み立てるときに、金突出部は、より低い融点の金属、ここではインジウム金属の溶融層に貫入し、金の濃度の濃い領域を生成する。この領域に隣接しているのは、インジウムが多く金が少ない領域である。これらの2つの領域の間には、合金の好ましい化学量論的組成を形成するために、金属の所望の相対濃度を略正確に有する領域を生じる。
これらおよび他の特徴および利点は、以下の詳細な説明に記載されるか、または以下の詳細な説明から明白となる。
種々の例示の詳細は、以下の図面を参照して記載される。
ここに記載されたシステムおよび方法において、MEMSデバイスは、キャップまたはリッドウェハを用いて密閉される。MEMSデバイスは、たとえば、シリコン・オン・インシュレータ(SOI)複合基板または任意の他の適切な基板の上に既に形成されていてもよい。封止機構は、2金属合金であってもよく、シリコン・オン・インシュレータ複合基板をキャップまたはリッドウェハと接合する。2金属合金は、合金が形成後、急速に凝固するように、構成分子のいずれかの融点よりはるかに高い融点を有してもよい。合金は、気密封止を形成し、MEMSデバイスの封入領域から封入気体が漏れないようにしてもよい。封止は、金属合金封止であるため、キャップまたはリッドウェハとデバイスウェハとの間の電気的連続性も提供しうる。
図2は、気密封止の形成前の例示の2金属合金封止型アセンブリ100の断面図を示す。図2に示されているように、アセンブリ100は、第1の基板110の上に堆積される第1の金属層130を含んでもよい。第1の基板110は、キャップまたはリッドウェハであってもよい。別の金属層330は、第2の基板310の上に堆積されてもよく、この金属層330は金属層130と同一の金属材料であってもよい。別の金属層500は、第2の金属材料からなってもよく、第2の基板310の上の金属層330の上方に堆積されてもよい。第2の基板310は、複数のMEMSデバイス340が既に組み立てられているシリコン・オン・インシュレータ(SOI)基板などの任意の適切な基板であってもよい。MEMSデバイスの詳細は、本発明の理解に必要ではないため、MEMSデバイス340は、図2のほか、以下の図面では概略的に示されているだけである。この説明は、MEMSデバイスの密閉に関係があるが、ここで開示されたシステムおよび方法は、密閉を必要とする任意のデバイスに適用されてもよいことを理解すべきである。MEMSデバイス340は、金属層間、たとえば、図2に概略的に示されているように、金属層330と金属層332との間の領域に位置してもよい。第1の基板は、たとえば、アモルファスシリコン、結晶シリコン、ガラス、石英またはサファイアをはじめとする任意の適切な材料であってもよい。金属基板、例えばニッケル・鉄・コバルト合金であるコバール、またはニッケルおよび鉄の36/64合金であるインバールなどを用いてもよい。いずれの金属も、シリコンの熱膨張係数にきわめて近い熱膨張係数を有し、第2の基板310と第1の基板110との間の接合における応力を最小限にすることに関して、好都合である可能性がある。
金属層130および330は、金属材料の単一層ではなく多層であってもよいことを理解すべきである。たとえば、層130および330は、層130または330の中に金属のさらなる層を含み、基板110または310がそれぞれ金属層130または金属層330に接着することを促進してもよい。たとえば、層130および330が金層である場合には、基板110の表面に対する金層130および330の接着を促進するクロム(Cr)の薄層も含んでもよい。クロム層は、厚さにおいて、たとえば、約50オングストローム〜約200オングストロームであってもよい。さらに、金属層130または金属層330への接着層の金属の拡散を防止する拡散障壁層が存在してもよい。たとえば、金層130および330はまた、金層へのクロム接着層の拡散を防止する厚さにおいて約100オングストロームのモリブデンの薄層を含んでもよい。そうでなければ、金属層130の電気抵抗を増大することになる。金属層130の残る部分は、金であってもよく、たとえば、厚さにおいて3000オングストローム〜約5000オングストロームであってもよい。
図2に示されているように、金属層500がその溶融温度を超えるまで加熱される場合に、金属層500の流出に対応する対応するために、金属層130および330は、金属層500より広く構成されてもよい。たとえば、金属層130および330は、幅約200μmに構成されてもよいのに対し、金属層500は、わずか幅約80〜約150μmに構成されうる。したがって、金属層500が融解され、金属層130と金属層330との間の圧力下に配置される場合には、接合領域から外側に流れる可能性がある。金属層130および330を金属層500より広く構成することによって、金属層500の流出は対応されると同時に、金属層130と金属層330との間に金属層500を依然として維持しうる。
金属層500の表面および金属層130の表面は、接合に備え、合金接合の強度を強化するために、清浄化してもよい。清浄化手順は、表面のイオンミリング、または、金属層130を有する基板110、および金属層330と500を有する基板310を、塩酸(HCl)または硝酸の溶液に浸漬することを含んでもよい。塩酸または硝酸は、金属層130、500および330の上方に形成される自己不動態化した金属酸化物表面の除去のために用いられてもよい。酸素プラズマは、前の処理から残った残留フォトレジスト、または取り除かなければ合金接合の形成を妨げうる任意の他の有機物を除去するために、用いられてもよい。酸素プラズマ処置は、酸に浸漬する前に行われてもよい。
金属層130、500および330の材料は、図3に示されているように、金属層130、500および330が合金510を形成しうるように選択されてもよい。合金510は、金属層130、330または金属層500のいずれかの材料よりはるかに高い融点を有しうる。合金510は、金属層130および330および/または金属層500のいずれかまたは両方の材料の融点を超えるまでアセンブリ100を加熱することによって形成される。金属層130および330および金属層500からなる合金510は、金属層130、330または金属層500の元の金属材料よりはるかに高い融点を有しうるため、合金510は、急速に凝固して、MEMSデバイス340を気密封止内に封止しうる。気密封止によるMEMSキャビティにおいて封止されうる例示の環境としては、たとえば、SF6、CCl22またはC2Cl24およびN2などの実質的に熱的に絶縁する気体または電気的に絶縁する気体、真空および部分真空が挙げられる。「実質的に絶縁する」ことによって、気体環境は、室温における1気圧の導電率または熱伝導率の50%未満を有することを理解すべきである。
一つの例示の実施形態において、第1の金属層130および第3の金属層330は、金(Au)であり、第2の金属層500は、インジウム(In)である。インジウム金属層500に対する金層130および330の厚さの比は、厚さに基づいて約1対1の比であってもよい。金がインジウムの約4倍の高密度であるため、この比は、金/インジウム合金AuInXを形成するために、層130および330における金の適切な量を確保し、このときのxは約2であり、基板110および310に対する良好な接着を確保するために依然として十分な金が残っている。合金510の形成時に、急速に凝固して、気密接合を形成するように、金/インジウム合金AuInX510は、インジウム元素500よりはるかに高い融点を有しうる。たとえば、金/インジウム合金の融点は、540℃であってもよいのに対し、インジウム元素の融点は、わずか156℃である。
金は、室温でゆっくりインジウムの中に拡散し、400℃未満で融解しない合金AuInXを構成する融解温度よりもはるかに下の温度でインジウムの中に完全に拡散する。したがって、意図する前に接合が形成されないようにするために、低温で、アセンブリを処理して格納するために注意が払われうる。
インジウムの融点(156℃)を超える処理温度までアセンブリ100を加熱するとき、インジウムは溶融することになる。次に、金層130および330と溶融インジウム500の混合を促進するために、基板110が基板310に押し付けられてもよい。押圧力によって接合領域から溶融インジウムをすべて押し出すことを避けるために、スタンドオフが、基板110と基板310との間で最小限の距離を規定してもよい。
図4は、スタンドオフ1400を含む例示の一実施形態による図2に示されたデバイスと類似のデバイスの1つの接合領域1000のさらに詳細な図の断面図である。スタンドオフ1400は、金属フィルムを堆積する前に、リッドウェハに形成されてもよい。スタンドオフ1400は、スタンドオフに対応する領域の上方にフォトレジストを堆積してパターン形成し、約2〜約3μmの深さまでリッドウェハの残りの表面をエッチングすることによって形成されてもよい。接合領域全体を覆うために、フォトレジストを除去して、再堆積した後、より深いキャビティがエッチングされてもよい。これらのより深いキャビティは、デバイスキャビティ1120およびパッドキャビティ1130を含んでもよい。デバイスキャビティ1120は、移動するために、MEMSデバイス3400用のクリアランスを提供するのに対し、パッドキャビティ1130は、パッド1800などの外部接合パッド用のクリアランスを提供する。この簡略図には示されていないが、外部パッド1800は、MEMSデバイス3400への電気的アクセスを提供してもよい。パッド1800の上方のパッドキャビティ1130は、接合パッド1800を露出させるために、リッドウェハの後の切断用のクリアランスを提供してもよく、これにより、デバイスウェハ3100から分離する前に、デバイス3400のプロービングを可能にする。
スタンドオフ1400の形成後、リッドウェハ1100は、第1の金属の第1の層および第2の金属の第2の層である接合剤を用いてメッキされてもよい。一つの例示の実施形態において、リッドウェハ1100は、約2.5μmの金1300でメッキされ、次に、約4〜約5μmのインジウム1500でメッキされる。さらに、デバイスウェハ3100は、第1の金属の第3の層を用いてメッキされてもよい。この例示の実施形態において、デバイスウェハ3100は、約6μmの金3300でメッキされる。上記で開示された厚さは例示に過ぎず、厚さが金属合金200の形成に適している限り、用途の要件に応じて、他の厚さが選択されてもよいことを理解すべきである。2つのさらなる金特徴部1600および1700が、金層3300と同時に形成されてもよい。これらのさらなる金特徴部1600および1700は、溶融インジウムを閉じ込めて、MEMSデバイス3400または外部パッド1800のいずれかに流れ込んで妨害しないようにするために、接合領域のいずれかの側におけるダムを形成してもよい。次に、インジウム層1500を溶融し、金/インジウム合金510を形成するために、アセンブリ1000は、約180℃まで加熱されてもよい。金/インジウム合金510の形成を支援するために、リッドウェハ1100およびデバイスウェハ3100は、約1大気圧で共に押圧されてもよい。合金510は、直ちに凝固し、MEMSデバイスの周囲に気密封止を形成してもよい。次に、アセンブリ1000は、室温まで冷却されてもよい。
図5は、スタンドオフ1400を用いない例示の実施形態4000を示す。代わりに、図5の実施形態4000において、隆起特徴部5050は、金層5300の堆積前に、デバイスウェハ5100の上に堆積される。本願明細書で用いられるとき、「隆起特徴部」なる語は、デバイスの合わせ面を超えて突出し、デバイスウェハ5100の表面とリッドウェハ4100の表面との間の最小距離を確立し、その上に少なくとも1つの接合剤が堆積されうる特徴部を指す。隆起特徴部5050の存在は、ここでは、デバイスウェハ5100の表面および隆起特徴部5050の上に等角に堆積される金層5300である接合剤の対応する隆起特徴部5350を生成する。以下にさらに記載するように、金層5300の結果的に生じる隆起特徴部5350は、2つの基板、すなわちデバイスウェハ5100とリッドウェハ4100との間の合金接合の形成を強化しうる。第2の金属の第2の層、ここではインジウム層4500は、第1の金属の第3の層、ここでは金層4300の上に堆積されてもよい。第2の層4500および第3の層4300は、ここではリッドウェハ4100であってもよい第2の基板の上に堆積されてもよい。
デバイスウェハ5100が、処理中に、リッドウェハ4100に向かって動かされると、金層5300の隆起特徴部5350は、対向する金層4300に触れるか、または触れそうになるまで、溶融インジウム層4500に貫入する。図6は、インジウム層4500に貫入する金層5300の隆起特徴部5350によって、デバイスウェハ5100およびリッドウェハ4100が合わせられた後の、図5の実施形態を示す。インジウム層4500が溶融されるため、デバイスウェハ5100とリッドウェハ4100の合わせ面が、金層5300における隆起特徴部5350によって画定される最小距離に達するまで、接合線領域から自由に流出することができる。したがって、隆起特徴部5350は、図4に示される実施形態において、スタンドオフ1400と同一の機能を果たしてもよい。
溶融インジウム4500の大部分は、金隆起特徴部5350と金層4300との間の領域から押し出されてもよいため、この領域は、化学量論的組成AuInx(xは2未満である)を有する可能性が高い金/インジウム合金の形成のための金が多い領域5200を形成してもよい。金隆起特徴部5350および金が多い領域5200から遠い他の領域において、金/インジウム合金の化学量論的組成は、相対的にインジウムが多くかつ金が少なくなっていてもよく、合金AuInx(xは2を超える)を形成する可能性が高くなりうる。これらの2つの領域の間で、概ね完全な化学量論的組成、すなわち、合金の化学量論的組成が概ねAuIn2(これは、所望の合金であろう)である領域が存在する可能性が高い。この領域において、合金4510は、周囲の環境からデバイス5400を封止する気密封止を形成してもよい。したがって、金属層の下に隆起特徴部5050を形成することによって、適切な化学量論的組成の少なくとも1つの領域が形成され、したがって、所望の気密封止を作成する可能性がさらに高い。
金が多い領域および金が少ない領域によって上述した輪郭は、隆起特徴部5050および5350の中心線を中心にして対称であってもよく、金が多い領域5200にそれぞれ隣接する適切な化学量論的組成の少なくとも2つの領域を生じ、したがって、実施例において中心線を中心として二重封止を形成する。
隆起特徴部5050は、適切な機械的能力を有する材料、すなわち、約200℃の処理温度でその剛性を維持し、そうでなければ金またはインジウムと反応しない材料から構成されてもよい。たとえば、隆起特徴部5050は、先にメッキされた金層、堆積またはメッキされるニッケル(Ni)層、クロム(Cr)、タングステン(W)またはチタン(Ti)層、二酸化ケイ素、窒化ケイ素、ポリシリコン、アモルファスシリコン、スピン・オン・ガラス(SOG)などの無機誘電層、またはSU8、ポリイミドまたはベンゾシクロブテン(BCB)などのスピンコートされた耐温性のポリマー層などの金属から形成されてもよい。一実施形態において、銅(Cu)が、厚さ約3μm〜約6μmに電気メッキすることによって堆積される。銅は、この実施形態において、便宜上選択され、可動MEMSデバイス5400の下に位置する犠牲層などの他の銅特徴部と同時に堆積されてもよい。一般に、隆起特徴部5050の厚さ(または高さ)は、第2の金属層に貫入するか、略貫入するように、第2の金属層、ここではインジウム層4500の厚さの程度であってもよい。一般に、隆起特徴部の高さは、約3μm〜約6μmの高さであってもよい。たとえば、隆起特徴部5050の厚さ(または高さ)は、約4.8μmであり、インジウム層の厚さは約5.3μmであってもよい。隆起特徴部の幅は、接合線を形成する金属層4300、4500および5300の幅の約4分の1〜約2分の1であってもよい。一つの例示の実施形態において、隆起特徴部の幅は、約20μm〜約40μmであり、接合線の層4500の幅は、溶融前には約80〜約150μmであり、金属層4300および5300の幅は、約200μmである。第1の金属の第1の層、ここでは金層5300の厚さは、約6μmである。第2の金属、ここではインジウム4500の第2の層の厚さは、約4〜約6μmであり、第1の金属の第3の層、ここでは金層4300の厚さは、約2.5μmである。結果的に生じる合金4510の総厚は、厚さ約4〜約6μmであってもよい。
図5に示された実施形態は、スタンドオフ1400が、リッドウェハの上に形成される必要がなく、この特徴部の形成のための上述した処理ステップを削減するという利点を有しうる。さらに、図5と図4の比較は、スタンドオフ1400の削減はまた、接合動作専用でなければならないウェハの領域も減少させうることを明らかにする。また、2つの領域の少なくとも一方において、AuInx合金の適切な化学量論的組成を保証することによって、効果的な気密封止が形成されてもよい。実は、図5に示される実施形態によって行われるデバイスの試験は、図4に示された実施形態に比べて、約80%〜約95%のダイ収率の気密性における改善が実現された。この改善された気密封止は、図4に示された実施形態によって構成された封止に比べて、温度サイクルに対してはるかに耐性がある可能性がある。接合線が本質的に軟性および延性であり、二重封止は、隆起特徴部5350の中心線の周囲に形成されるためである。図6に示される実施形態によって行われた設計の断面写真は、恐らく一部の望ましくない化学量論的組成において接合線の長さに沿って伝わるように見える亀裂を示す。亀裂は、隆起特徴部5350を横切って伝わるようには見えなかった。隆起特徴部5050の高さが、スパッタリング、電気メッキ、リソグラフィックまたは他の均一な堆積方法によって制御されるため、基板4100と基板5100との間の最小距離は、きわめて厳密に制御されうる。隆起特徴部5050および5350の高さ(4.8μm)がインジウム層の厚さ(5.3μm)と略同一であるために、隆起特徴部は、インジウムの体積を効果的に分割し、隆起特徴部5350と金フィルム4300との間に、この接合線の間から押し出されやすい相対的に少量の残留溶融インジウムが残りうる。このより少なく押し出された体積は、接合動作をさらに確実かつさらに反復性のものにしうる。
インジウムの流出をさらに閉じ込めるために、図5の実施形態はまた、接合線の両側に1対の金特徴部5600および5700を有してもよく、この特徴部は、デバイスキャビティ4120領域またはパッドキャビティ4130領域への溶融インジウムの流れ込みを妨げるためのダムとして機能する。これらの特徴部は、図4に示される例示の実施形態における特徴部1600および1700と類似の機能を果たしてもよい。
図7は、図5の断面に示された例示の実施形態の平面図を示す。図6に示されているように、隆起特徴部は、連続周縁部としてMEMSデバイス5400を完全に取り囲んでもよい。あるいは、隆起特徴部は、隆起線ではなく、一連の隆起パッドまたは突出部などのデバイスの周縁部の周囲の一定部分にのみ存在してもよい。デバイスを完全に取り囲む隆起線ではなく、隆起パッドは、作製中にデバイスキャビティに気体が自在に出入りするという利点を有しうる。これは、気密封止が構成される前に、隆起特徴部の前後に係る圧力差が釣り合わせられることを可能にし、所望の気体が封止前に、MEMSデバイス5400の周囲の気体と完全に入れ替わることを可能にしうるため、好都合である場合がある。
図8は、隆起特徴部を用いた金属合金気密封止の第2の実施形態6000を示す。図8に示されているように、デバイスの周縁部の周囲には2つ以上の隆起特徴部、たとえば、2つの隆起特徴部7050および7060があってもよい。図5および図6に示される第1の実施形態と同様に、隆起特徴部7050および7060は、犠牲材料、たとえば、デバイスウェハ7100の表面の上に電気メッキされる銅から形成されてもよい。隆起特徴部7050および7060の存在は、隆起特徴部7050および7060の上方への等角の金層7300の堆積時に2つの対応する隆起特徴部7350および7360を形成させる。既に述べたように、接合線は、別の電気メッキ金層6300のほか、電気メッキインジウム層6500を含みうる。2つの隆起特徴部7050および7060が図8には示されているが、これは例示に過ぎず、任意の数のさらなる隆起特徴部を用いてもよいことを理解すべきである。また、隆起特徴部は、図7に示されているようにデバイスを完全に取り囲んでもよく、または隆起特徴部は個別であり、たとえば一連の隆起突出部を形成してもよいことを理解すべきである。また、既に述べたように、2つのさらなる金特徴部7600および7700は、デバイスキャビティ6120またはパッドキャビティ6130への溶融インジウムの流れ込みを遮断するためのダムとして機能してもよい。前の実施形態と同様に、隆起特徴部7350および7360は、溶融インジウム6500の層に貫入して、各隆起特徴部のための少なくとも2つの位置を提供してもよく、好ましい合金AuIn2を形成するために、インジウム対金の比は、1:2であることが好ましい。
図9は、隆起特徴部を有する金属合金接合の第3の例示の実施形態8000を示す。この実施形態において、隆起特徴部8050および8060は、インジウム層の外側に位置し、したがって、第1および第2の実施形態の場合のように、インジウム層に貫入しない。前の実施形態と同様に、金8600および8700の層は、隆起特徴部8050および8060のそれぞれの上方にそれぞれ堆積されて、金隆起特徴部8650および8760をそれぞれ形成する。これらの金隆起特徴部8650および8760は、インジウム層8500の外側に位置するため、隆起特徴部8650および8760は、接合線領域を超えてデバイスキャビティ8120または外部接合キャビティ8130への溶融インジウムの流れ込みを妨げる唯一のダムのほか、デバイスウェハ8100とリッドウェハ8200との間の最小距離を画定するスタンドオフを提供する。この実施形態は、最初の2つの実施形態の改善した接合特性を提供することはないであろうが、スタンドオフ、すなわち金特徴部8650および8760を接合線の中に配置することによって、デバイスウェハ8100をリッドウェハ8200と接合することに徹したウェハ領域を依然として削減する。この実施形態はまた、機械的スタンドオフ機能を提供するため、したがって、図4に示された隆起特徴部がない実施形態において、リッドウェハの上にスタンドオフリング1400を形成するために必要な工程ステップを削減する。
図10は、隆起特徴部を有する金属合金接合の第4の実施形態9000を示す。第4の実施形態9000において、隆起特徴部9050は、デバイスウェハ9100ではなく、リッドウェハ9200の上に配置される。この実施形態において、層の厚さおよび隆起特徴部の幅などの設計の他の態様はすべて、図5に示される第1の実施形態と同一であってもよい。さらに、図10に示される唯一の隆起特徴部ではなく、リッドウェハ9200の上に形成される複数の隆起特徴部があってもよい。次に、隆起特徴部9050の存在は、隆起特徴部9350を重なる金層9300に形成させ、次いで、対応する隆起特徴部9550をリッドウェハ9200の上の金層9300および隆起特徴部9350の上方に堆積されるインジウム層9500に形成させる。処理中にインジウム層9500が溶融するようになり、デバイスウェハ9100がリッドウェハ9200に対して押し付けられるとき、金層9300の隆起特徴部9350は、デバイスウェハ9100の上に堆積される金層9700に触れるか、または触れそうになるまで、溶融インジウム9500の中に突出する。したがって、金隆起特徴部9350は、図5の隆起特徴部5350と類似の機能を果たす。すなわち、溶融されたインジウム層に貫入することによって、2つの金が多い領域を互いにきわめて接近させ、それによって、金が多い状態〜インジウムが多く/金が少ない状態までの化学量論的組成のスペクトルを形成する。それによって、隆起特徴部9050は、インジウム対金の比が好ましい化学量論的組成の合金AuIn2を形成するために適切となっている化学量論的組成のスペクトルの下で、各隆起特徴部を中心に対称な少なくとも2つの領域を確保するのを助ける。この領域は、MEMSデバイスの周囲に気密封止を形成してもよい。
図11は、密閉型MEMSデバイスの製作方法の例示の実施形態を示している。方法は、ステップS100から始まり、ステップS200に進み、MEMSデバイスが第1の基板の上に形成される。ステップS300において、隆起特徴部もまた、第1の基板の上に形成される。図10に示された方法は、MEMSデバイス後に形成される隆起特徴部を有するが、隆起特徴部はMEMSデバイスと同時に形成されてもよく、MEMSデバイスより前に形成されてもよく、または金属層が堆積され、基板が接合される前の工程において実装されることが都合のよい任意の時点で形成されてもよいことを理解すべきである。種々の例示の実施形態において、隆起特徴部は、第1の基板の上に電気メッキされる銅から構成される。ステップS400において、第1の金属層は、隆起特徴部の上に形成される。ステップS500において、第2および第3の金属層は、第2の基板の上に形成される。種々の例示の実施形態において、第2の基板は、たとえば、アモルファスシリコン、結晶シリコン、ガラス、石英、サファイアまたは金属を含むリッドウェハであってもよい。
ステップS600において、第1の基板は、第2の基板と、たとえば、互いに対してそれらの合わせ面を配置することによって組み合わせられる。ステップS700において、組み立てられた基板を収容するチャンバが、所望の環境によって満たされる。例示の環境としては、たとえば、SF6、He、CCl22またはC2Cl24およびN2などの熱的に絶縁および電気的に絶縁する気体、真空および部分真空が挙げられる。
ステップS800において、アセンブリは、第1の基板と第2の基板との間に圧力を印加しながら加熱される。ステップS900において、アセンブリは、MEMSデバイスの周囲に気密封止を形成するために冷却される。工程は、ステップS10000で終了する。
上記で概略を述べた例示の実装と共に、種々の詳細について記載してきたが、種々の代替物、改変物、変形物、改善物および/または実質的な均等物は、周知であろうと、または現在予測されていなかろうと関係なく、前述の開示内容を検討すれば、明白となりうる。たとえば、開示内容は、金/インジウム合金の形成について記載しているが、本願明細書に記載されるシステムおよび方法は、AuInxに加えて任意の数の異なる合金システムに適用しうることを理解すべきである。さらに、特定の数の隆起特徴部が例示の実施形態には記載されているが、用途に応じて、他の数の隆起特徴部が選択されうることを理解すべきである。密閉型MEMSデバイスを製作するための方法が開示されているが、この方法は例示にすぎず、ステップは示された順で行われる必要はなく、本願明細書に記載された任意の実施形態または包含される他の実施形態を作成するために適合されてもよいことを理解すべきである。したがって、上述の例示の実装は、説明を意図しており、限定するためではない。
従来技術のエポキシ封止の断面図である。 例示の2金属気密封止を示す断面図である。 金属合金接合の形成後の例示の2金属気密封止を示す断面図である。 2金属層を用いたウェハ接合およびリッドウェハのスタンドオフの第1の実施形態を示す断面図である。 デバイスウェハの接合線の中に隆起特徴部を有する2金属層を用いたウェハ接合の第1の実施形態を示す断面図である。 デバイスウェハおよびリッドウェハが合わせられた後の図5のウェハ接合の第1の実施形態を示す断面図である。 デバイスウェハの上の隆起特徴部を有する2つの金属層を用いたウェハ接合の第1の例示の実施形態を示す平面図である。 デバイスウェハの上の接合線の中に隆起特徴部を有する2つの金属層を用いたウェハ接合の第2の実施形態を示す断面図である。 デバイスウェハの上の接合線の中に隆起特徴部を有する2つの金属層を用いたウェハ接合の第3の例示の実施形態を示す断面図である。 リッドウェハの上の接合線の中に隆起特徴部を有する2つの金属層を用いたウェハ接合の第4の実施形態を示す断面図である。 接合線の下の隆起特徴部を用いた金属合金の気密封止を備えた密閉型MEMSデバイスを製作するための方法の例示の実施形態である。

Claims (20)

  1. 気密封止によってデバイスを密閉するための方法であって、
    接合対象である第1の基板及び第2の基板の一方に第1の金属の第1の層を形成し、
    前記第1の基板及び前記第2の基板の他方に第2の金属の第2の層を形成し、
    前記第1の基板及び前記第2の基板の一方の接合面から接合対象である他方の基板の前記第1の層又は前記第2の層に向かって突出する、少なくとも1つの隆起特徴部を形成し、
    前記第1の金属および前記第2の金属から形成される合金を用いて、前記第1の基板及び前記第2の基板の接合面を気密的に結合し、前記デバイスを密封する方法において、
    前記合金の化学量論的組成がAuInとなる領域が、前記隆起特徴部の中心線を中心として二重に形成されることを含む方法。
  2. 前記第2の金属の前記第2の層の下で、前記第2の基板の上に前記第1の金属の他の層を形成することをさらに含む、
    請求項1に記載の方法。
  3. 前記第2の基板は、リッドウェハであり、アモルファスシリコン、結晶シリコン、ガラス、石英、サファイアおよび金属のうちの少なくとも1つを含む、請求項1に記載の方法。
  4. 前記第1の基板を前記第2の基板に気密的に結合することは、
    前記第1の基板および前記第2の基板を組み合わせ、
    前記第1の基板および前記第2の基板を前記第1の金属および前記第2の金属のうちの少なくとも1つの融点を超える温度まで加熱し、
    前記第1の金属および前記第2の金属から前記隆起特徴部に隣接する合金を形成して、気密封止を形成することをさらに含む、請求項1に記載の方法。
  5. 前記第1の基板および前記第2の基板を収容するチャンバ内に、
    熱的に絶縁および電気的に絶縁のうちの少なくとも1つの環境を確立することをさらに含む、請求項1に記載の方法。
  6. 前記環境は、SF、He、CCl、CCl、N、真空および部分真空の少なくとも1つを含む、請求項5に記載の方法。
  7. 前記第1の基板と前記第2の基板との間に1気圧を印加することをさらに含む、請求項4に記載の方法。
  8. 前記第2の基板を切開して電気接点を露出させ、
    前記デバイスを前記第1の基板の上に形成される他のデバイスから分離する前に、前記電気接点を用いて試験することをさらに含む、請求項1に記載の方法。
  9. 少なくとも1つの前記隆起特徴部は、金、ニッケル、クロム、銅、タングステン、チタン、二酸化ケイ素、窒化ケイ素、ポリシリコン、アモルファスシリコン、SOG、SU8、ポリイミドおよびBCBからなる群から選択される1つを含む、電気メッキされ、スピンコートされ、または堆積された物質である、請求項1に記載の方法。
  10. 少なくとも1つの前記隆起特徴部が、前記第1の基板と前記第2の基板の基板間の最小距離を決める
    請求項1に記載の方法。
  11. 前記隆起特徴部は、デバイスの周囲の連続周縁部および複数の突出部のうちの少なくとも1つを画定する、請求項1に記載の方法。
  12. 気密封止を用いた密閉型デバイスであって、
    前記第1の基板及び前記第2の基板の一方に形成したデバイスと、
    前記第1の基板及び前記第2の基板の一方の表面から突出し、前記デバイスの周囲のほぼ周縁部に配置した少なくとも1つの隆起特徴部と、
    少なくとも1つの前記隆起特徴部上に配置した合金とを有し、
    前記合金は、第1の金属と第2の金属から形成され、前記デバイスを包囲するほぼ気密な封止により、前記第1の基板を前記第2の基板に結合しており、
    前記合金の化学量論的組成がAuInとなる領域が、前記隆起特徴部の中心線を中心として二重に形成される密閉型デバイス。
  13. 前記第2の基板の上に、前記第1の金属の別の層をさらに含む、請求項12に記載の密閉型デバイス。
  14. 前記隆起特徴部は、デバイスの周囲の連続周縁部および一連の隆起突出部のうちの少なくとも1つを画定する、請求項12に記載の密閉型デバイス。
  15. 前記隆起特徴部は、前記第1の基板および前記第2の基板の少なくとも1つの表面から、3μm〜6μm突出する、請求項12に記載の密閉型デバイス。
  16. 前記第2の基板の上に、前記第1の金属の別の層をさらに含み、
    前記の層は、6μmの厚さであり、前記合金は、4μm〜6μmの厚さである、請求項15に記載の密閉型デバイス。
  17. 少なくとも1つの前記隆起特徴部が、前記第1の基板と前記第2の基板の基板間の最小距離を決めている
    請求項12に記載の密閉型デバイス。
  18. デバイスとともに気密的に密閉された環境であって、該環境は、実質的に熱的に絶縁および実質的に電気的に絶縁の少なくとも1つである、請求項12に記載の密閉型デバイス。
  19. 前記環境は、SF、He、CCl、CCl、N、真空および部分真空の少なくとも1つを含む、請求項18に記載の密閉型デバイス。
  20. 前記環境は、1気圧を超える圧力である、請求項19に記載の密閉型デバイス。
JP2008545621A 2005-12-16 2006-11-29 隆起特徴部を有する金属合金を用いたウェハレベル気密接合 Active JP5244609B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/304,601 US7569926B2 (en) 2005-08-26 2005-12-16 Wafer level hermetic bond using metal alloy with raised feature
US11/304,601 2005-12-16
PCT/US2006/045542 WO2007078472A1 (en) 2005-12-16 2006-11-29 Wafer level hermetic bond using metal alloy with raised feature

Publications (2)

Publication Number Publication Date
JP2009519834A JP2009519834A (ja) 2009-05-21
JP5244609B2 true JP5244609B2 (ja) 2013-07-24

Family

ID=38228539

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008545621A Active JP5244609B2 (ja) 2005-12-16 2006-11-29 隆起特徴部を有する金属合金を用いたウェハレベル気密接合

Country Status (4)

Country Link
US (1) US7569926B2 (ja)
EP (1) EP1961036B1 (ja)
JP (1) JP5244609B2 (ja)
WO (1) WO2007078472A1 (ja)

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7807547B2 (en) * 2006-03-28 2010-10-05 Innovative Micro Technology Wafer bonding material with embedded rigid particles
US7462931B2 (en) 2006-05-15 2008-12-09 Innovative Micro Technology Indented structure for encapsulated devices and method of manufacture
KR100908648B1 (ko) * 2007-10-19 2009-07-21 (주)에스엠엘전자 복층 범프 구조물 및 그 제조 방법
JP5248179B2 (ja) * 2008-04-17 2013-07-31 新光電気工業株式会社 電子装置の製造方法
WO2010032822A1 (ja) * 2008-09-22 2010-03-25 アルプス電気株式会社 Memsセンサ
CN102160185B (zh) * 2008-09-22 2013-04-03 阿尔卑斯电气株式会社 Mems传感器
JP5222947B2 (ja) * 2008-09-22 2013-06-26 アルプス電気株式会社 Memsセンサ
US7846815B2 (en) * 2009-03-30 2010-12-07 Freescale Semiconductor, Inc. Eutectic flow containment in a semiconductor fabrication process
SE537499C2 (sv) 2009-04-30 2015-05-26 Silex Microsystems Ab Bondningsmaterialstruktur och process med bondningsmaterialstruktur
US7989246B2 (en) * 2009-09-11 2011-08-02 Pixart Imaging Incorporation Package method of micro-electro-mechanical system chip
DE102009046687A1 (de) * 2009-11-13 2011-05-19 Robert Bosch Gmbh Mikromechanisches Verfahren und entsprechende Anordnung zum Bonden von Halbleitersubstraten sowie entsprechender gebondeter Halbleitechip
US8119431B2 (en) * 2009-12-08 2012-02-21 Freescale Semiconductor, Inc. Method of forming a micro-electromechanical system (MEMS) having a gap stop
US8551814B2 (en) 2010-03-11 2013-10-08 Freescale Semiconductor, Inc. Method of fabricating a semiconductor device that limits damage to elements of the semiconductor device that are exposed during processing
US8558364B2 (en) 2010-09-22 2013-10-15 Innovative Micro Technology Inductive getter activation for high vacuum packaging
US8513091B2 (en) * 2010-11-05 2013-08-20 Honeywell International Inc. Method for wafer bonding using gold and indium
TWI458072B (zh) * 2010-12-16 2014-10-21 Soitec Silicon On Insulator 將半導體構造直接黏附在一起之方法以及應用此等方法所形成之黏附半導體構造
US8778773B2 (en) * 2010-12-16 2014-07-15 Soitec Methods for directly bonding together semiconductor structures, and bonded semiconductor structures formed using such methods
US8975105B2 (en) 2011-06-20 2015-03-10 Raytheon Company Hermetically sealed wafer packages
US8895362B2 (en) * 2012-02-29 2014-11-25 Corning Incorporated Methods for bonding material layers to one another and resultant apparatus
US9162878B2 (en) * 2012-08-30 2015-10-20 Innovative Micro Technology Wafer level hermetic bond using metal alloy with raised feature and wetting layer
US9741591B2 (en) 2012-12-31 2017-08-22 Flir Systems, Inc. Wafer level packaging of microbolometer vacuum package assemblies
US8847373B1 (en) 2013-05-07 2014-09-30 Innovative Micro Technology Exothermic activation for high vacuum packaging
US9094135B2 (en) 2013-06-10 2015-07-28 Freescale Semiconductor, Inc. Die stack with optical TSVs
US10230458B2 (en) * 2013-06-10 2019-03-12 Nxp Usa, Inc. Optical die test interface with separate voltages for adjacent electrodes
US9810843B2 (en) 2013-06-10 2017-11-07 Nxp Usa, Inc. Optical backplane mirror
US9766409B2 (en) 2013-06-10 2017-09-19 Nxp Usa, Inc. Optical redundancy
US9091820B2 (en) 2013-06-10 2015-07-28 Freescale Semiconductor, Inc. Communication system die stack
US9435952B2 (en) 2013-06-10 2016-09-06 Freescale Semiconductor, Inc. Integration of a MEMS beam with optical waveguide and deflection in two dimensions
US9261556B2 (en) 2013-06-10 2016-02-16 Freescale Semiconductor, Inc. Optical wafer and die probe testing
US9442254B2 (en) 2013-06-10 2016-09-13 Freescale Semiconductor, Inc. Method and apparatus for beam control with optical MEMS beam waveguide
CN103390566B (zh) * 2013-06-27 2015-10-14 清华大学 一种用于三维集成封装技术的圆片级键合方法
KR102126714B1 (ko) 2013-09-03 2020-06-26 삼성디스플레이 주식회사 표시 패널 및 이를 포함하는 유기 발광 표시 장치
SG11201601923VA (en) * 2013-09-13 2016-04-28 Ev Group E Thallner Gmbh Method for applying a bonding layer
US9315375B2 (en) * 2013-12-27 2016-04-19 Innovative Micro Technology Method using glass substrate anodic bonding
US10759660B2 (en) * 2014-05-13 2020-09-01 Qorvo Us, Inc. Method for processing product wafers using carrier substrates
US9156679B1 (en) * 2014-07-08 2015-10-13 Innovative Micro Technology Method and device using silicon substrate to glass substrate anodic bonding
US10011478B2 (en) 2015-05-18 2018-07-03 Innovative Micro Technology Thermocompression bonding with raised feature
DE102015108494B4 (de) 2015-05-29 2024-01-18 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zum Herstellen eines Gehäusedeckels und Verfahren zum Herstellen eines optoelektronischen Bauelements
NO341705B1 (en) 2016-02-22 2018-01-02 Tegma As Thermoelectric half-cell and method of production
EP3469625A4 (en) * 2016-06-09 2020-03-04 Innovative Micro Technology THERMOCOMPRESSION LINK WITH HIGH CHARACTERISTICS
US10587024B2 (en) 2016-10-21 2020-03-10 LGS Innovations LLC Hermetic sealing of ceramic filters
CN109422234B (zh) * 2017-09-01 2021-04-09 中芯国际集成电路制造(上海)有限公司 测试结构及其制造方法
DE102019102836B4 (de) 2019-02-05 2023-02-02 Infineon Technologies Ag Verfahren mit panel-bonding-handlungen und elektronische vorrichtungen mit hohlräumen
US11470695B2 (en) 2020-04-28 2022-10-11 Northrop Grumman Systems Corporation Filter with an enclosure having a micromachined interior using semiconductor fabrication
US11373965B2 (en) 2020-07-17 2022-06-28 Northrop Grumman Systems Corporation Channelized filter using semiconductor fabrication

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US681569A (en) * 1901-05-29 1901-08-27 John Albert Mcnamara Hub-attaching device.
JP3034126B2 (ja) * 1992-05-15 2000-04-17 富士通株式会社 端子の接合方法
US5448014A (en) * 1993-01-27 1995-09-05 Trw Inc. Mass simultaneous sealing and electrical connection of electronic devices
US5534466A (en) * 1995-06-01 1996-07-09 International Business Machines Corporation Method of making area direct transfer multilayer thin film structure
DE69934981T2 (de) * 1998-05-19 2007-11-15 Ibiden Co., Ltd., Ogaki Gedruckte leiterplatte und verfahren zur herstellung
JP2000068583A (ja) * 1998-08-18 2000-03-03 Mitsubishi Electric Corp 半導体レーザ装置
JP3796988B2 (ja) * 1998-11-26 2006-07-12 オムロン株式会社 静電マイクロリレー
JP2000294664A (ja) * 1999-04-02 2000-10-20 Sumitomo Metal Electronics Devices Inc 電子部品用パッケージ
US6181569B1 (en) 1999-06-07 2001-01-30 Kishore K. Chakravorty Low cost chip size package and method of fabricating the same
TW512467B (en) * 1999-10-12 2002-12-01 North Kk Wiring circuit substrate and manufacturing method therefor
JP2003531475A (ja) * 2000-02-02 2003-10-21 レイセオン・カンパニー 集積回路コンポーネントを備えたマイクロ電気機械システムデバイスの真空パッケージの製造
US6479320B1 (en) * 2000-02-02 2002-11-12 Raytheon Company Vacuum package fabrication of microelectromechanical system devices with integrated circuit components
JP2002289768A (ja) * 2000-07-17 2002-10-04 Rohm Co Ltd 半導体装置およびその製法
US6580138B1 (en) * 2000-08-01 2003-06-17 Hrl Laboratories, Llc Single crystal, dual wafer, tunneling sensor or switch with silicon on insulator substrate and a method of making same
US20020096421A1 (en) * 2000-11-29 2002-07-25 Cohn Michael B. MEMS device with integral packaging
JP2002184330A (ja) * 2000-12-12 2002-06-28 Toshiba Corp 画像表示装置およびその製造方法
JP3831937B2 (ja) * 2001-04-04 2006-10-11 エプソントヨコム株式会社 電子部品用パッケージ
US20020179921A1 (en) * 2001-06-02 2002-12-05 Cohn Michael B. Compliant hermetic package
US6818464B2 (en) * 2001-10-17 2004-11-16 Hymite A/S Double-sided etching technique for providing a semiconductor structure with through-holes, and a feed-through metalization process for sealing the through-holes
EP1461816B1 (en) * 2001-11-09 2007-01-24 WiSpry, Inc. Mems device having contact and standoff bumps and related methods
KR100442830B1 (ko) * 2001-12-04 2004-08-02 삼성전자주식회사 저온의 산화방지 허메틱 실링 방법
US6793829B2 (en) * 2002-02-27 2004-09-21 Honeywell International Inc. Bonding for a micro-electro-mechanical system (MEMS) and MEMS based devices
US20050250253A1 (en) * 2002-10-23 2005-11-10 Cheung Kin P Processes for hermetically packaging wafer level microscopic structures
US7168608B2 (en) * 2002-12-24 2007-01-30 Avago Technologies General Ip (Singapore) Pte. Ltd. System and method for hermetic seal formation
US6888233B2 (en) * 2003-03-10 2005-05-03 Honeywell International Inc. Systems for buried electrical feedthroughs in a glass-silicon MEMS process
JP4104490B2 (ja) * 2003-05-21 2008-06-18 オリンパス株式会社 半導体装置の製造方法
US20050093134A1 (en) * 2003-10-30 2005-05-05 Terry Tarn Device packages with low stress assembly process
US20050253282A1 (en) * 2004-04-27 2005-11-17 Daoqiang Lu Temperature resistant hermetic sealing formed at low temperatures for MEMS packages
US20060125084A1 (en) * 2004-12-15 2006-06-15 Fazzio Ronald S Integration of micro-electro mechanical systems and active circuitry
US7442570B2 (en) * 2005-03-18 2008-10-28 Invensence Inc. Method of fabrication of a AL/GE bonding in a wafer packaging environment and a product produced therefrom
US7419853B2 (en) * 2005-08-11 2008-09-02 Hymite A/S Method of fabrication for chip scale package for a micro component
US7675162B2 (en) * 2006-10-03 2010-03-09 Innovative Micro Technology Interconnect structure using through wafer vias and method of fabrication

Also Published As

Publication number Publication date
US20070048898A1 (en) 2007-03-01
EP1961036A4 (en) 2014-01-01
EP1961036A1 (en) 2008-08-27
WO2007078472A1 (en) 2007-07-12
EP1961036B1 (en) 2016-07-20
JP2009519834A (ja) 2009-05-21
US7569926B2 (en) 2009-08-04

Similar Documents

Publication Publication Date Title
JP5244609B2 (ja) 隆起特徴部を有する金属合金を用いたウェハレベル気密接合
US8736081B2 (en) Wafer level hermetic bond using metal alloy with keeper layer
US8288211B2 (en) Wafer level hermetic bond using metal alloy with keeper layer
US7528691B2 (en) Dual substrate electrostatic MEMS switch with hermetic seal and method of manufacture
US7960208B2 (en) Wafer level hermetic bond using metal alloy with raised feature
US7675162B2 (en) Interconnect structure using through wafer vias and method of fabrication
US7045459B2 (en) Thin film encapsulation of MEMS devices
US7582969B2 (en) Hermetic interconnect structure and method of manufacture
US8003193B2 (en) Functional device
US7893798B2 (en) Dual substrate MEMS plate switch and method of manufacture
US20080318349A1 (en) Wafer level hermetic bond using metal alloy
KR20010077941A (ko) 마이크로시스템을 원위치에 밀봉상태로 캡슐보호하기 위한방법
JP5489751B2 (ja) 少なくとも1つのマイクロエレクトロニクスデバイス用の空洞閉鎖方法
CN102398888A (zh) 晶圆级封装
US9953787B2 (en) Dual substrate electrostatic MEMS switch with multiple hinges and method of manufacture
US20080169521A1 (en) MEMS structure using carbon dioxide and method of fabrication
US9162878B2 (en) Wafer level hermetic bond using metal alloy with raised feature and wetting layer
US7816999B2 (en) Single-pole double-throw MEMS switch
JP2008221450A (ja) Memsパッケージの製造方法およびmemsパッケージ

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110809

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111107

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120424

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120724

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121204

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130301

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130402

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130408

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160412

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5244609

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250