JP5235301B2

JP5235301B2 - 高電圧印加装置

Info

Publication number: JP5235301B2
Application number: JP2006354419A
Authority: JP
Inventors: 友規三浦
Original assignee: Sawafuji Electric Co Ltd
Current assignee: Sawafuji Electric Co Ltd
Priority date: 2006-12-28
Filing date: 2006-12-28
Publication date: 2013-07-10
Anticipated expiration: 2026-12-28
Also published as: JP2008167584A

Description

本発明は、容量性負荷に印加する、立上がり急峻で立下がり緩やかな高電圧を印加する高電圧印加装置に関する。

オゾン発生などのためにプラズマ発生電源装置が知られている。この種の電源装置として、特許文献１や特許文献２に開示される装置が特許出願されている。

即ち、特許文献１に開示される装置においては、スイッチング素子を有するインバータによって交番電圧が供給されるが、その際に、容量性負荷と共振するインダクタを備え、当該共振によって生じる高電圧を印加するようにされ、かつ力率の改善を計っている。

また、特許文献２に開示される装置においては、トランスのインダクタンスを利用して共振を発生させた正弦波の１周期分を間欠的に発生させるようにして、印加される高電圧の立上がりと立下がりとが速くかつパルス幅の狭い高電圧を発生させるようにしている。

前記の如き特許文献１や特許文献２などの技術が公開されているが、例えば燃焼排ガス中の窒素酸化物（ＮＯ_x）や硫黄酸化物（ＳＯ_x）を除去するに当たって、ストリーマ放電やグロー放電などの低温プラズマを用いる方法が考慮されており、この場合に、特に立上がりが急峻な高電圧を印加することで、窒素酸化物や硫黄酸化物を除去できることが見出されている。
特開平１１−２８８７９６号公報特開２０００−２７８９６２号公報

本発明は、前記背景技術を考慮した前記特許文献１や特許文献２とは異なり、立上がりが急峻で立下がりが緩やかな、いわば三角波形状の高電圧を印加するようにし、回路構成において定格容量の比較的小さいスイッチング素子を用い得るようにすることを目的としている。

上記目的を達成するために、本発明は、放電してガスを励起しプラズマを発生させる誘電体バリア放電リアクタに対して、立上がり急峻な高電圧を印加する高電圧印加装置において、直流電圧供給回路と、前記誘電体バリア放電リアクタに接続されるパルストランスと、ゲート制御によってオン・オフされる複数のスイッチング素子を有して前記パルストランスおよび前記直流電圧供給回路間に介設されるスイッチング回路と、予め設定された周期をもって発振する発振回路と、該発振回路から発振信号が出力されるのに応じて予め定められたデューティ比の矩形波を発生する短パルス発生回路と、該短パルス発生回路からの矩形波の入力に応じて前記スイッチング素子のゲート制御信号を出力するゲートドライブ回路とを備え、前記ゲートドライブ回路からのゲート制御信号に応じてスイッチング作動する前記スイッチング回路が、前記直流電圧供給回路の電圧を立上がりが急峻であるとともに立下がりが緩やかな高電圧として前記誘電体バリア放電リアクタに印加し、前記短パルス発生回路が発生する矩形波のパルス幅が、前記スイッチング回路から前記誘電体バリア放電リアクタに印加される高電圧波形のピーク電圧維持時間および立ち上がり時間の和が立ち下がり時間よりも短くなるように設定されることを第１の特徴とする。

また本発明は、第１の特徴の構成に加えて、前記直流電圧供給回路から前記スイッチング回路に供給される直流電流を検出する電流検出器を含み、前記発振回路は、前記電流検出器で検出される電流に基づく値が前記誘電体バリア放電リアクタの短絡が生じたと想定されるレベルを超えたときには発振を停止することを第２の特徴とする。

本発明は、第２の特徴の構成に加えて、前記電流検出器で検出された直流電流成分に比例する比例電圧成分ならびに前記直流電流成分を所定の時定数をもって積分した積分電圧成分のうち大きい方の電圧成分を選択するＯＲ回路を含み、前記発振回路は、前記ＯＲ回路の出力が前記所定レベルを超えたときには発振を停止するようにしつつ前記ＯＲ回路の出力に応じて発振し、前記短パルス発生回路は、前記発振回路の発振停止時には短パルスの発生を停止することを第３の特徴とする。

さらに本発明は、第１〜第３の特徴の構成のいずれかに加えて、前記スイッチング回路と、前記パルストランスとの間に、前記誘電体バリア放電リアクタに流入する電流成分の大きさを制限する電流制限用インダクタンス素子が、直列に介設されることを第４の特徴とする。

図１は本発明の全体の一実施例構成を示す。

図中の符号１は容量性負荷であって放電してガスを励起しプラズマを発生させる誘電体バリア放電リアクタ（ＤＢＤＬｏａｄ）、２は直流電圧供給回路であって整流回路と平滑回路とをもつもの、３はスイッチング回路であって複数のスイッチング素子ＳＷｉを用いているインバータを構成しているもの、４は電流制限用インダクタンス、５はパルストランスである。

また６は電流検出器、７は増幅回路であって検出された直流電流成分に比例した比例電圧成分と当該直流電流成分を所定の時定数をもって積分した積分電圧成分とを得ているもの、８はＯＲ回路であって比例電圧成分と積分電圧成分とのいずれか大きい成分を抽出するものである。

更に、９は発振回路であって設定された周期をもって例えばデューティ比５０％の矩形波を発振するが、前記ＯＲ回路８の出力の大きさに応じてデューティ比５０％の矩形波を例えば２５％の矩形波を出力するように制御され、更に前記ＯＲ回路８の出力が限度を超えて大となる場合に、デューティ比０％の矩形波（即ち、発振停止）を出力するように設定されているものである。

次に１０は短パルス発生回路であって、発振回路９からの出力の立上がり点を基準として、予め定められた例えばデューティ比１０％の矩形波を発生するものである。また１１はゲートドライブ回路であって、短パルス発生回路１０の出力を受けて、前記スイッチング素子ＳＷｉに対するゲート制御信号を発生するものである。

スイッチング回路３においては、原理的に言えば、スイッチング素子ＳＷ１とＳＷ４とがオンされることによって、パルストランス５を図示の上方から下方に向かう電流が供給され、逆にスイッチング素子ＳＷ２とＳＷ３とがオンされることによって、パルストランス５を図示の下方から上方に向かう電流が供給される。即ち、誘電体バリア放電リアクタ１に対して、立上がり急峻で立下がりが比較的緩やかな、正方向三角波と負方向三角波とが、前記発振回路９の発振周波数に対応して、印加される。

換言すれば、短パルス発生回路１０からの矩形波のデューティ比が５０％以下の値であることから、前記の立上がり急峻で立下がりが比較的緩やかな三角波が印加されることとなる。

上述の如く、立上がりが急峻で立下がりが比較的緩やかな三角波が、誘電体バリア放電リアクタ１に印加されることとなり、電圧の立上がり時の放電によって、ＮやＯやＯＨなどの活性種（ラジカル）が効果的に発生されることになり、燃焼排ガス中の窒素酸化物（ＮＯ_x）や硫黄酸化物（ＳＯ_x）を除去するができる。

ただ、この場合に、立上がりが急峻な電圧が誘電体バリア放電リアクタ１に印加されることから、誘電体バリア放電リアクタ１に流入される突入電流の値が十分に大となってしまい、例えば短絡が生じた場合と区分することがむづかしくなる。

本発明の場合においては、この点を考慮して、前記突入電流の場合には、短期間で電流値「０」の状態に戻るが、短絡の場合には図示の電流検出器６によって検出された電流成分の所定時間での平均値が大となることを利用して、短絡の場合には発振回路９からの発振を停止させ、スイッチング素子ＳＷ１ないしＳＷ４がオン状態となることを阻止するようにしている。

図１に示す、増幅回路７とＯＲ回路８と発振回路９との動作が、当該短絡の場合には、スイッチング素子ＳＷｉがオンされることを阻止するが、前記の比較的大きい突入電流に対しては、スイッチング素子ＳＷｉが正常にオン・オフされるようにしている。

なお、図示のＯＲ回路８からの出力は、電流検出器６で検出された直流電流成分（大きさは変化する）に比例した比例電圧成分と、当該直流電流成分を所定の時定数をもって（ＣＲ時定数回路を用いて）積分した積分電圧成分との、いずれか大きい電圧成分の大きさに対応した出力となるようにされている。

そして、発振回路９は、通常的にはデューティ比５０％の矩形波を発振しているが、ＯＲ回路８の出力の大きさが異常に大となるとデューティ比０％のものとなり（即ち、発振停止状態となり）、他方前記の突入電流が正常値よりも多少大となったとしても、デューティ比２５％の矩形波を発振するようにされ、スイッチング素子ＳＷｉはオン・オフを維持するようにされている。

本発明では、誘電体バリア放電リアクタに対して、立上がりが急峻で立下がりが緩やかな高電圧を印加するようにし、回路構成において定格容量の比較的小さいスイッチング素子を用いることが可能となる。

また特に請求項２，３の発明では、立ち上がりが急峻であることによって比較的大きい突入電流が多少大となり過ぎたとしても、正常に動作を続けることができ、かつ短絡の場合にはスイッチング素子ＳＷｉが、正しく、オン・オフ動作を停止することができる。そして、誘電体バリア放電リアクタに供給される突入電流を短絡時などに生じる故障電流と区別して対処できるようにして、この面からも、使用するスイッチング素子の定格容量を低減できる。

本発明の高電圧印加装置は、図１に示した如き構成を有するが、図２は各部の波形図を示している。

［１］，［２］：発振回路９は、位相のずれた２つの矩形波を発振する。図示の「発振回路出力信号１」と「発振回路出力信号２」との間には、実際には、所定の「同時オフ期間」が存在しているが、本明細書においては簡単のためにこのような場合をもデューティ比５０％の矩形波と呼んでいる。

［３］，［４］：短パルス発生回路１０は、図示の「発振回路出力信号１」と「発振回路出力信号２」との夫々の立上がりタイミングに対応して立上がる短パルスを発生する。即ち、図示の「短パルス発生回路出力信号１」と「短パルス発生回路出力信号２」とを発生する。

［５］，［６］，［７］，［８］：スイッチング素子ＳＷ１ないしＳＷ４に印加されるゲート信号は、「短パルス発生回路出力信号１」と「短パルス発生回路出力信号２」とにもとづいて図示の如きものとなる。

［９］：誘電体バリア放電リアクタには、パルストランス５が介在されて、立上がりが急峻で立下がりが緩やかな、正方向と負方向との三角波が印加されることとなる。なお、これらの三角波のピーク値は図１に示す電流制限用インダクタンス４によって、所定レベルに制限されている。

図３はスイッチング素子をオン・オフするタイミングによって誘電体バリア放電リアクタに印加される高電圧波形を示している。

例えばスイッチング素子ＳＷ１とＳＷ４とがオンされるタイミングが図示（ａ）の始点の時点でありかつオフされるタイミングが図示（ｂ）の終点の時点であるとすると、図３に示す波形の立上がり時間Ｔ（rise) （図示（ａ）の期間）はＴ（rise) ＝Ｔ（ r・delay ）＋５τ（rise) 但し、Ｔ（ r・delay ）：ＰＷＭスイッチングレギュレータＩＣとワンショットＩＣとフォトカプラと半導体スイッチング素子ＳＷとの立上がり遅延時間の合計。
τ（rise) ：誘電体バリア放電リアクタ１の等価静電容量Ｃと、スイッチング回路や電流制限用インダクタンスやパルストランスや配線などの合成抵抗値Ｒ_tとによる時定数（当該時定数に「４．６０５」を乗じることで、ピーク値の９９％の値となるので、時定数「５」を乗じることで、ピーク値に達する時間になるとする）。で与えられる。

また、ピーク電圧維持時間Ｔ(peak)（図示（ｂ）の期間）はＴ(peak)＝Ｔ（on）−Ｔ（rise) 但し、Ｔ（on）：短パルス発生回路で設定したパルス幅である（なお、Ｔ(peak)とＴ（rise) との和が、後述する立下がり時間Ｔ（fall）よりも小さいようにＴ（on）を設定する）。

また、スイッチング素子ＳＷ１とＳＷ４とがオフされるタイミングが図示（ｃ）の始点の時点でありかつオンされるタイミングが図示（ｃ）の終点の時点であるとすると、図３に示す波形の立下がり時間Ｔ（fall）（図示（ｃ）の期間）はＴ（fall）＝Ｔ（ f・delay ）＋５τ（fall) 但し、Ｔ（ f・delay ）：ＰＷＭスイッチングレギュレータＩＣとワンショットＩＣとフォトカプラと半導体スイッチング素子ＳＷとの立下がり遅延時間の合計。
τ（fall）：誘電体バリア放電リアクタ１の等価静電容量Ｃと、誘電体バリア放電リアクタ１の抵抗Ｒ_Bとによる時定数（この場合も「５」を乗じることにより零レベルに達する時間になるとする）。

図４は図１に示す増幅回路とＯＲ回路とについての原理的な構成図を示している。図中の符号７，８は図１に対応し、７−１０と７−１１とは増幅器、７−２０はＣＲ回路をもつ時定数回路で積分回路部に対応するもの、７−２１は抵抗回路をもつ比例回路部、８−１０と８−１１とはダイオード、８−２は分圧回路を表している。

増幅回路７に供給される所の、電流検出器６で検出された直流電流成分は、比例回路部７−２１を介して増幅器７−１１に入力され、比例電圧成分として出力される。また当該検出された直流電流成分は、積分回路部７−２０を介して増幅器７−１０に入力され、積分電圧成分として出力される。

両者の電圧成分は、ダイオード８−１０，８−１１と分圧回路８−２とによって構成されるＯＲ回路８に入力され、周知の如く、いずれか大きい値をもつ成分が選択されて、分圧されて出力される。当該分圧された出力は、図１に示す発振回路９に供給される。

前述した如く、立上がりの急峻な高電圧が誘電体バリア放電リアクタ１に印加されるとき、当該誘電体バリア放電リアクタ１に対して大きい突入電流が流入される。この突入電流に対応する形で、図１に示す電流検出器６から出力される直流電流成分も瞬間的に大となるが突入電流が小に落着につれて当該直流電流成分も小になる。この結果、突入電流に対応する場合での比例電圧成分と積分電圧成分とがＯＲ回路８に供給された場合でも、図４に示す分圧回路８−２からの出力は、いわばピーク値が一時的に増大するだけというような電圧となっている。

これに対して、仮に誘電体バリア放電リアクタ１において短絡が生じるような場合には、当該短絡に伴う短絡電流は十分に大きくかつ時間的に持続する。このことから、電流検出器６で検出される当該短絡電流に対応する直流電流成分の場合には、ＯＲ回路８における分圧回路８−２からの出力は所定レベルを超えて持続するような電圧となっている。

図５は、発振回路が出力する矩形波のデューティ比を説明する図である。

発振回路９（図１に示す）の構成と、発振回路９が出力する矩形波の発振周波数とについては後述するが、図５の左側に示す如く、発振回路９により発振される矩形波のデューティ比は、前述のＯＲ回路８から供給される電圧が図示ｖ₁以下の場合には、デューティ比５０％となるようにされ、ＯＲ回路８から供給される電圧がｖ₂あるいはｖ₂以上の場合には、デューティ比０％（即ち、発振停止のこと）となるようにされ、ＯＲ回路８から供給される電圧が図示ｖ₁を超えかつｖ₂より小さい場合には、デューティ比２５％となるようにされている。

前述の如く、誘電体バリア放電リアクタ１に流入する突入電流の場合には、ＯＲ回路８からの出力は、図５の左側に「突入電流部分」として示しているように、瞬時的には、前述の電圧ｖ₁を超えることもあるが、電圧ｖ₂に達することはない（達しないように設計されている）が、短絡が生じた場合には、図５の左側に「短絡電流部分」と示しているように、ＯＲ回路８からの出力は電圧ｖ₂を超えてしまう。

このことから、本発明の場合には、短絡が生じた場合には、発振回路９は発振を停止し（即ち、デューティ比０％となり）、他方、突入電流が多少大きくなったとしても発振回路９はデューティ比５０％の矩形波が一時的にデューティ比２５％の矩形波となるだけで、発振は持続される。

本発明の場合には、前述の如く、発振回路９からの出力にもとづいて、短パルス発生回路１０が所定のデューティ比をもつ短パルスを発生することから、前述の如く発振回路９のデューティ比が５０％から２５％に変化しても、図示に示すゲートドライブ回路１１に供給されるパルス波のデューティ比に変化はない。しかし、短絡が発生した場合には、発振回路９は発振停止となり、短パルス発生回路１０も短パルスを発生しなくなり、結果的に、スイッチング回路３におけるスイッチング素子ＳＷ１ないしＳＷ４のオン・オフ動作は停止する。

図６は本発明に用いる電流検出器と増幅回路とＯＲ回路との一実施例構成を示す図である。

電流検出器６に示す「端子５」と「端子６」とが、図１に示す直流電圧供給回路２における整流回路と図１に示すスイッチング回路３との間に接続される。そして、「端子３」から、前述の直流電流成分として、増幅回路７に供給される。

図６に示す増幅回路７は、「端子１ないし４」側と「端子５ないし８」側とに、いわば内部で分割されている。そして「端子１ないし４」側が図４に示した増幅器７−１０の側に対応しており、「端子５ないし８」側が図４に示した増幅器７−１１の側に対応している。増幅器７−１０側の「出力端子１」と増幅器７−１１側の「出力端子７」とがＯＲ回路８に導かれている。

図７は本発明に用いるＯＲ回路と発振回路と短パルス発生回路との一実施例構成を示す図である。

発振回路９において、図示「発振周波数設定」として囲った部分が、発振周波数を設定する部分であり、図示の「端子ＥＡ」と「端子ＥＢ」として示す部分から、図２に示す「発振回路出力信号１」と「発振回路出力信号２」とが出力される。

発振回路９において、図示「デューティ比」として囲った部分が、図５に関連して示したデューティ比を決める回路部である。ＯＲ回路８からの出力が、図５に示す電圧ｖ₁以下の場合には、発振回路９は、設定された周波数のデューティ比５０％の矩形波を発振する。即ち、図２に示す「発振回路出力信号１」と「発振回路出力信号２」とを発振する。

そして言うまでもなく、ＯＲ回路８からの出力の電圧がｖ₁を超えｖ₂よりも小さい場合には、デューティ比２５％の矩形波を発生し、ＯＲ回路８からの出力の電圧がｖ₂以上になった場合には、発振回路９は発振を停止する。

短パルス発生回路１０において、図示「パルス幅設定」とある部分が、発生する短パルスのデューティ比を設定する部分である。そして「端子１Ａ（の反転）」と「端子２Ａ（の反転）」との表示のある端子に対して、発振回路９からの出力が入力され、「端子１Ｑ」と「端子２Ｑ」とからの出力が図１に示すゲートドライブ回路１１に導かれる。

以上説明した如く、本発明によれば、例えば燃焼排ガス中の窒素酸化物（ＮＯ_x）や硫黄酸化物（ＳＯ_x）を除去するに当たって、ストリーマ放電やグロー放電などの低温プラズマを用いる方法が考慮されており、この場合に、特に立上がりが急峻な高電圧を印加することで、窒素酸化物や硫黄酸化物を除去できる。

本発明の全体の一実施例構成を示す。各部の波形図を示す。スイッチング素子をオン・オフするタイミングによって誘電体バリア放電リアクタに印加される高電圧波形を示している。図１に示す増幅回路とＯＲ回路とについての原理的な構成図を示している。発振回路が出力する矩形波のデューティ比を説明する図である。本発明に用いる電流検出器と増幅回路とＯＲ回路との一実施例構成を示す図である。本発明に用いるＯＲ回路と発振回路と短パルス発生回路との一実施例構成を示す図である。

１：誘電体バリア放電リアクタ
２：直流電圧供給回路
３：スイッチング回路
４：電流制限用インダクタンス
５：パルストランス
６：電流検出器
８：ＯＲ回路
９：発振回路
１０：短パルス発生回路
１１：ゲートドライブ回路

Claims

放電してガスを励起しプラズマを発生させる誘電体バリア放電リアクタ（１）に対して、立上がり急峻な高電圧を印加する高電圧印加装置において、直流電圧供給回路（２）と、前記誘電体バリア放電リアクタ（１）に接続されるパルストランス（５）と、ゲート制御によってオン・オフされる複数のスイッチング素子を有して前記パルストランス（５）および前記直流電圧供給回路（２）間に介設されるスイッチング回路（３）と、予め設定された周期をもって発振する発振回路（９）と、該発振回路（９）から発振信号が出力されるのに応じて予め定められたデューティ比の矩形波を発生する短パルス発生回路（１０）と、該短パルス発生回路（１０）からの矩形波の入力に応じて前記スイッチング素子のゲート制御信号を出力するゲートドライブ回路（１１）とを備え、前記ゲートドライブ回路（１１）からのゲート制御信号に応じてスイッチング作動する前記スイッチング回路（３）が、前記直流電圧供給回路（２）の電圧を立上がりが急峻であるとともに立下がりが緩やかな高電圧として前記誘電体バリア放電リアクタ（１）に印加し、前記短パルス発生回路（１０）が発生する矩形波のパルス幅が、前記スイッチング回路（３）から前記誘電体バリア放電リアクタ（１）に印加される高電圧波形のピーク電圧維持時間および立ち上がり時間の和が立ち下がり時間よりも短くなるように設定されることを特徴とする高電圧印加装置。
前記直流電圧供給回路（２）から前記スイッチング回路（３）に供給される直流電流を検出する電流検出器（６）を含み、前記発振回路（９）は、前記電流検出器（６）で検出される電流に基づく値が前記誘電体バリア放電リアクタ（１）の短絡が生じたと想定されるレベルを超えたときには発振を停止することを特徴とする請求項１記載の高電圧印加装置。
前記電流検出器（６）で検出された直流電流成分に比例する比例電圧成分ならびに前記直流電流成分を所定の時定数をもって積分した積分電圧成分のうち大きい方の電圧成分を選択するＯＲ回路（８）を含み、前記発振回路（９）は、前記ＯＲ回路（８）の出力が前記所定レベルを超えたときには発振を停止するようにしつつ前記ＯＲ回路（８）の出力に応じて発振し、前記短パルス発生回路（１０）は、前記発振回路（９）の発振停止時には短パルスの発生を停止することを特徴とする請求項２記載の高電圧印加装置。
前記スイッチング回路（３）と、前記パルストランス（５）との間に、前記誘電体バリア放電リアクタ（１）に流入する電流成分の大きさを制限する電流制限用インダクタンス素子（４）が、直列に介設されることを特徴とする請求項１〜３のいずれかに記載の高電圧印加装置。