JP5233663B2 - 半導体レーザアレイ光量制御回路及び画像形成装置 - Google Patents
半導体レーザアレイ光量制御回路及び画像形成装置 Download PDFInfo
- Publication number
- JP5233663B2 JP5233663B2 JP2008334200A JP2008334200A JP5233663B2 JP 5233663 B2 JP5233663 B2 JP 5233663B2 JP 2008334200 A JP2008334200 A JP 2008334200A JP 2008334200 A JP2008334200 A JP 2008334200A JP 5233663 B2 JP5233663 B2 JP 5233663B2
- Authority
- JP
- Japan
- Prior art keywords
- apc
- signal
- light quantity
- quantity control
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Semiconductor Lasers (AREA)
Description
しかしながら、その電流−光量特性は温度依存性を持つため、一定の光量を得るためには特別な光量制御が必要である。この光量制御はAPC(Automatic Power Control)と呼ばれている。
APCは、半導体レーザの実際の駆動に先立って、半導体レーザを駆動してその発光量をフォトダイオードで受光し、フォトダイオードの出力が所定のレベルになる電流値を記憶手段に記憶しておくことで、安定した発光量を得るように制御するものである。
半導体レーザには発光を開始するしきい値電流があり、半導体レーザは、供給されている電流が該しきい値電流になるまではほとんど発光しない。半導体レーザを駆動する場合、駆動電流を0Aから発光電流まで急激に増加させても該発光電流がしきい値電流に到達するまでは発光を開始しないため、発光開始が遅れて描画速度が遅くなる。このため、通常、半導体レーザにはしきい値電流に近いバイアス電流を与えておき、実際に発光させる場合は該バイアス電流にスイッチング電流を追加する方法が行われていた。また、前記第1の方法では、APCを行う際に、APCの対象となっている半導体レーザ以外は、前記スイッチング電流を0Aにして半導体レーザの光量を白レベルに設定していた。
更に、半導体レーザの数が多くなると、同時に複数のAPCを行わないようにするためにはAPC信号の管理が複雑になり、高価な制御回路が必要になっていた。
入力された自動光量制御信号に応じて、対応する前記半導体レーザから出力された発光量を、前記受光素子の出力に応じた所定の発光量に設定する制御を行う各自動光量制御回路と、
を有する複数の半導体装置を備えた半導体レーザアレイ光量制御回路において、
前記各半導体装置は、
内蔵する前記自動光量制御回路に応じた数の前記自動光量制御信号が対応して入力される各APC信号入力端子と、
該各APC信号入力端子のいずれかに前記自動光量制御信号が入力されている場合に生成されるAPC通知信号を、外部に出力するためのAPC通知信号出力端子と、
他の半導体装置が前記自動光量制御を行っているか否かを検知するためのAPC検知信号が入力されるAPC検知信号入力端子と、
をそれぞれ備え、
前記複数の半導体装置における一の半導体装置に備えられた前記APC検知信号入力端子は、他の前記半導体装置に備えられた前記APC通知信号出力端子に接続され、
前記各半導体装置は、前記APC検知信号入力端子に前記APC通知信号が入力されると、対応して接続されているすべての前記半導体レーザに対して、電流供給を遮断するか又は画像に影響のない所定値の微小電流をそれぞれ供給するものである。
該各半導体装置は、
(N−1)個の前記APC通知信号出力端子と、
(N−1)個の前記APC通知信号を生成するAPC通知信号生成回路と、
をそれぞれ備え、
前記APC通知信号生成回路は、(N−1)個の前記APC通知信号を(N−1)個の前記APC通知信号出力端子から対応して出力するようにした。
更に、APCを行う前に遅延時間を設けるようにしたため、連続してAPCを行う場合でも、先のAPCが終了した後、所定の時間が経過してからでないと次のAPCが開始されないため、APCの相互干渉を完全になくすことができる。
更に、複数の自動光量制御回路を備えた半導体装置は、APC通知信号出力端子とAPC検知信号入力端子を備え、これらの各端子を相互接続することにより、他の半導体装置がAPCを実行中か否かを知ることができ、また自身のAPC実行を外部に知らせることができるため、自動光量制御信号を出力する制御回路を更に簡素化させることができる。
更に、前記APC通知信号出力端子に前記APC通知信号を出力する出力回路がワイヤードオア構成が可能な回路構成を有するようにしたことから、半導体装置に設けるAPC検知信号入力端子が1つで済むようになり、端子の増加を抑えることができる。
第1の実施の形態.
図1は、本発明の第1の実施の形態における半導体レーザアレイ光量制御回路の回路例を示した図である。
図1の半導体レーザアレイ光量制御回路は、2つの半導体装置100,200、半導体レーザアレイ500、及び調整可能な抵抗R1〜R4で構成されている。なお、半導体装置100と200はまったく同じ回路であることから、図1では半導体装置200の内部回路を省略して示している。
APC1端子は、APC信号生成回路150の入力端とオア回路101の第1入力端にそれぞれ接続され、APC2端子は、APC信号生成回路150の入力端とオア回路101の第2入力端にそれぞれ接続されている。オア回路101の出力端は、APCO端子に接続されている。LDOFFI端子は、インバータ回路102の入力端に接続され、インバータ回路102の出力端は、APC信号生成回路150の入力端とスイッチSW101の制御端子にそれぞれ接続されている。
半導体レーザアレイ500は、4つの半導体レーザ501〜504と、1つのフォトダイオード510とを備えている。半導体レーザ501〜504の各カソードとフォトダイオード510のアノードは共通接続されて接地電圧GNDに接続されている。
自動光量制御回路110は、APC制御回路111、スイッチング電流生成回路112、バイアス電流生成回路113、アンド回路114,115、オア回路116、及びスイッチSW111,SW112で構成されている。
APC信号生成回路150からは、自動光量制御回路110及び120で実際に用いる内部自動光量制御信号であるIAPC110信号とIAPC120信号、及び自動光量制御回路の動作を禁止するための信号である、LDOFF110信号とLDOFF120信号がそれぞれ出力されている。
スイッチング電流生成回路112は、半導体レーザ501が所定の光量を出力するためのスイッチング電流を生成する回路である。該スイッチング電流と前記バイアス電流との和電流で半導体レーザ501が所定の光量を出力する。スイッチング電流生成回路113の出力端は、スイッチSW111の一端に接続され、スイッチSW111の他端はLD1端子に接続されている。ノア回路116の出力端はアンド回路115の第2入力端に接続され、アンド回路115の出力端はスイッチSW111の制御端子に接続されている。自動光量制御回路120における接続も自動光量制御回路110と同様であることから、その説明は省略する。
図2において、APC信号生成回路150は、4つのアンド回路153〜156、ノア回路157,158、インバータ回路159,160、及び2つの遅延回路151,152で構成されている。
アンド回路153の第1入力端はAPC1端子に接続され、アンド回路153の第2入力端にはインバータ回路102の出力信号であるLDOFF信号が入力されている。アンド回路153の出力端は、遅延回路151の入力端、アンド回路154の第2入力端、及びノア回路157の第1入力端にそれぞれ接続されており、遅延回路151の出力端はアンド回路154の第1入力端に接続されている。アンド回路154の出力端からは内部自動光量制御信号であるIAPC110信号が出力されている。
APC検知入力端子であるLDOFFI端子がローレベルであるときに、自動光量制御信号であるAPC1信号又はAPC2信号がハイレベルになると、半導体装置100はAPCを開始する。
なお、APCには主に次の3通りの方法があり、本発明は下記3通りの方法すべてに適用することができる。
第1の方法は、スイッチング電流を固定しておいて、バイアス電流だけ調整する方法であり、
第2の方法は、バイアス電流を固定しておいて、スイッチング電流だけを調整する方法であり、
第3の方法は、バイアス電流と、スイッチング電流の両方を調整する方法である。
図3において、まず、時刻t0で、APC1信号からAPC4信号がすべてローレベルである場合の各信号の状態について説明する。
APC3信号とAPC4信号が共にローレベルであるため、半導体装置200のAPC通知信号出力端子であるAPCO端子はローレベルになり、半導体装置100のAPC検知入力端子であるLDOFFI端子もローレベルになる。このため、インバータ回路102の出力信号であるLDOFF信号はハイレベルになる。
このため、APC1信号がハイレベルになってから所定の時間td経過した時刻t2で内部自動光量制御信号であるIAPC110信号がハイレベルになる。すると、アンド回路114の出力信号がハイレベルになり、APC制御回路111は動作を開始する。また、IAPC110信号がハイレベルになると、オア回路116の出力信号はDATA1端子の信号とは無関係にハイレベルになる。このため、アンド回路115の出力信号がハイレベルになり、スイッチSW111がオンして、バイアス電流とスイッチング電流がLD1端子を介して半導体レーザ501に供給される。
次に、時刻t4でAPC2信号だけがハイレベルになると、アンド回路155の出力信号がハイレベルになり、遅延回路152で所定の時間td遅延され時刻t5で内部自動光量制御信号であるIAPC120信号がハイレベルになる。また、LDOFF110信号はローレベルになる。
IAPC120信号がハイレベルなると、アンド回路124の出力信号がハイレベルになるため、APC制御回路121の動作が開始する。以降、各部の動作は、自動光量制御回路110で説明した動作と同様であるためその説明は省略する。
時刻t7でAPC1信号とAPC2信号が同時にハイレベルになると、アンド回路155の第1入力端はインバータ回路159の出力信号によってローレベルになるため、内部APC信号はIAPC110信号の方が優先され、所定の遅延時間tdが経過した時刻t8でIAPC110信号だけがハイレベルになる。IAPC110信号がハイレベルのときの動作は前記と同様であるのでその説明を省略する。
APC3信号、又はAPC4信号がハイレベルになると、半導体装置200内の自動光量制御回路が動作を行う。
時刻t12でAPC3信号、又はAPC4信号がハイレベルになると、半導体装置200のAPC通知信号出力端子であるAPCO端子がハイレベルになる。この信号は半導体装置100のLDOFFI端子に入力され、インバータ回路102で信号レベルが反転されるため、LDOFF信号はローレベルになる。すると、アンド回路153の第1入力端とアンド回路155の第2入力端はローレベルになるため、時刻t13でAPC1信号が、時刻t14でAPC2信号がそれぞれハイレベルになっても、IPAC110信号とIAPC120信号がハイレベルにならないため、半導体装置100の自動光量制御回路110及び120はAPCを行うことはない。
更に、APCを行う前に遅延時間tdを設けたため、連続してAPCを行う場合でも、先のAPCが終了した後、所定の時間tdが経過してからでないと次のAPCが開始されないため、APCの相互干渉を完全になくすことができる。
図4は、本発明の第2の実施の形態における半導体レーザアレイ光量制御回路の回路例を示した図である。図4における図1との相違点は、半導体装置100と200が内蔵する自動光量制御回路の数が4つに増えた点である。内蔵された4つの自動光量制御回路110、120、130及び140の構成はすべて同じであり、しかも図1で説明したものとも同じである。
半導体装置100内の自動光量制御回路が4つに増えたため、APC信号入力端子とDATA端子、それにRPD端子もそれぞれ4つになっている。なお、図4では、RPD2端子、RPD3端子及びRPD4端子の外部接続が省略されているが、RPD端子1と同様、接地電圧との間に調整抵抗が接続されている。
半導体装置100のAPC1端子、APC2端子、APC3端子及びAPC4端子は、それぞれAPC信号生成回路150に接続され、更に、4入力ノア回路101の各入力端にも接続されている。ノア回路101の出力端は、APC通知信号出力端子であるAPCO端子に接続されている。
図5において、APC信号生成回路150は、8つのアンド回路155〜162、6つのノア回路163〜168、インバータ回路169,170、及び4つの遅延回路151〜154で構成されている。
アンド回路155において、第1入力端はAPC1端子に接続され、第2入力端にはインバータ回路102の出力信号であるLDOFF信号が入力されており、出力端は、遅延回路151の入力端、アンド回路159の第2入力端、及びノア回路166〜168の各第2入力端にそれぞれ接続されている。遅延回路151の出力端はアンド回路159の第1入力端に接続されている。
まず、時刻t0でAPC1信号からAPC8信号がすべてローレベルである場合の各信号の状態について説明する。
APC5信号からAPC8信号がすべてローレベルであるため、半導体装置200のAPC通知信号出力端子であるAPCO端子はローレベルになり、半導体装置100のAPC検知入力端子であるLDOFFI端子もローレベルになる。このため、インバータ回路102の出力信号であるLDOFF信号はハイレベルになる。
更に、IAPC110信号がハイレベルになると、オア回路116の出力信号はDATA1端子の信号に関係なくハイレベルになる。このため、アンド回路115の出力信号がハイレベルになり、スイッチSW111がオンして、バイアス電流とスイッチング電流がLD1端子を介して半導体レーザ501に供給される。なお、LDOFF信号がハイレベルであることからスイッチSW101はオンしており、フォトダイオード510の光電流はPD制御回路103に入力されている。
時刻t10でAPC5信号からAPC8信号のいずれかがハイレベルになると、半導体装置200内の自動光量制御回路がAPCを行う。また、半導体装置200のAPCO端子からハイレベルのAPC通知信号が出力され、該信号が半導体装置100のAPC検知信号入力端子であるLDOFFI端子に入力される。すると、半導体装置100内のインバータ回路102の出力信号であるLDOFF信号がローレベルになる。LDOFF信号がローレベルになると、アンド回路155〜158の各第2入力端がそれぞれローレベルになるため、時刻t11でAPC1信号が、時刻t12でAPC2信号がそれぞれハイレベルになっても、IPAC110信号とIAPC120信号はハイレベルにならない。APC3信号及びAPC4信号が入力されても、同様に内部自動光量制御信号は出力されることはない。このため、半導体装置100内の自動光量制御回路110、120、130及び140はAPCを行うことはない。
時刻t14で半導体装置200のAPCが終了して、LDOFF信号がハイレベルになると、遅延時間td後にIAPC110信号がハイレベルになり自動光量制御回路110はAPCを開始する。
このように、半導体装置100と200の自動光量制御信号APC1〜APC4とAPC5〜APC8が同時に出力されても、他の半導体装置のAPC信号がすべてローレベルになった時点で、APCを開始することができるため、すべての半導体レーザのAPCを効率よく実行することができる。
更に、どちらかの半導体装置がAPCを行っている最中に、他の半導体装置のAPC信号がハイレベルになると、APCを行っていた半導体装置のAPCが停止し、両方の半導体装置のAPCが禁止されるようになるため、APCを同時に実行してしまうことによる不具合を回避することができる。
更に、APCを行う前に遅延時間tdを設けたため、連続してAPCを行う場合でも、先のAPCが終了した後、所定の時間td経過してからでないと次のAPCが開始しないため、APCの相互干渉を完全になくすことができる。
図7は、本発明の第3の実施の形態における半導体レーザアレイ光量制御回路の回路例を示した図である。
図7の半導体レーザアレイ光量制御回路は、4つの半導体装置100、200、300及び400と、半導体レーザアレイ500で構成されている。なお、半導体装置100、200、300及び400はいずれもまったく同じ回路である。
半導体装置100は、2つの自動光量制御回路を含んでおり、前記第1の実施の形態で説明した半導体装置100と異なる点は、APC通知信号の部分だけである。このため、ここではAPC通知信号部分についてのみ説明を行う。
次に、半導体装置100内のAPC通知信号生成回路について説明する。
半導体装置100は、3つのAPC通知信号出力端子APCO1〜APCO3に対応してAPC通知信号を出力するために、3つのAPC通知信号生成回路を備えている。なお、3つのAPC通知信号生成回路はすべて同じ回路構成であることから、1つだけ説明する。
APC通知信号生成回路の出力回路は前記のように、PMOSトランジスタと抵抗によるインバータ回路になっているため、他の半導体装置のAPC通知信号生成回路の出力信号と入力論理レベルがハイレベルのワイヤードオアが可能な構成になっている。このため、半導体装置に設けるAPC検知信号入力端子LDOFFIは1つで済むようになった。
更に、1つの半導体装置内の自動光量制御回路の数を増やしてもよく、この場合は、APC通知信号生成回路のノア回路の入力数を自動光量制御回路の数だけ増やせばよい。
110,120,130,140 自動光量制御回路
111,121 APC制御回路
112,122 スイッチング電流生成回路
113,123 バイアス電流生成回路
103 PD制御回路
150 APC信号生成回路(内部自動光量制御信号生成回路)
151,152 遅延回路
500 半導体レーザアレイ
501〜508 半導体レーザ
510 フォトダイオード
Claims (12)
- 複数の半導体レーザを備えた半導体レーザアレイの光量を制御するために、該各半導体レーザから出力された光量を受光する受光素子と、
入力された自動光量制御信号に応じて、対応する前記半導体レーザから出力された発光量を、前記受光素子の出力に応じた所定の発光量に設定する制御を行う各自動光量制御回路と、
を有する複数の半導体装置を備えた半導体レーザアレイ光量制御回路において、
前記各半導体装置は、
内蔵する前記自動光量制御回路に応じた数の前記自動光量制御信号が対応して入力される各APC信号入力端子と、
該各APC信号入力端子のいずれかに前記自動光量制御信号が入力されている場合に生成されるAPC通知信号を、外部に出力するためのAPC通知信号出力端子と、
他の半導体装置が前記自動光量制御を行っているか否かを検知するためのAPC検知信号が入力されるAPC検知信号入力端子と、
をそれぞれ備え、
前記複数の半導体装置における一の半導体装置に備えられた前記APC検知信号入力端子は、他の前記半導体装置に備えられた前記APC通知信号出力端子に接続され、
前記各半導体装置は、前記APC検知信号入力端子に前記APC通知信号が入力されると、対応して接続されているすべての前記半導体レーザに対して、電流供給を遮断するか又は画像に影響のない所定値の微小電流をそれぞれ供給することを特徴とする半導体レーザアレイ光量制御回路。 - 前記各半導体装置は、前記受光素子から出力された光電流が入力される光電流入力端子をそれぞれ備え、前記APC検知信号入力端子に前記APC通知信号が入力されると、前記光電流入力端子に入力された光電流を遮断するか、又は前記光電流入力端子に入力された光電流を画像に影響のない所定値の微小電流にして、前記光電流入力端子をハイインピーダンス状態にすることを特徴とする請求項1記載の半導体レーザアレイ光量制御回路。
- 前記各半導体装置は、前記APC信号入力端子に前記自動光量制御信号が、前記APC検知信号入力端子に前記APC通知信号がそれぞれ入力されている場合、前記APC通知信号を優先して、対応して接続されているすべての前記半導体レーザに対して、電流供給を遮断するか又は画像に影響のない所定値の微小電流をそれぞれ供給することを特徴とする請求項1又は2記載の半導体レーザアレイ光量制御回路。
- 前記各半導体装置は、前記各APC信号入力端子に入力された前記自動光量制御信号から内部自動光量制御信号を生成する内部自動光量制御信号生成回路をそれぞれ備え、該内部自動光量制御信号生成回路は、前記自動光量制御信号が複数のAPC信号入力端子に同時に入力されると、所定の優先順位に従って、該入力された各自動光量制御信号の1つを選択し該選択した自動光量制御信号に応じて前記内部自動光量制御信号を生成することを特徴とする請求項1、2又は3記載の半導体レーザアレイ光量制御回路。
- 前記各内部自動光量制御信号生成回路は、前記自動光量制御信号に対して所定の時間が経過してから前記内部自動光量制御信号を出力することを特徴とする請求項4記載の半導体レーザアレイ光量制御回路。
- 前記各内部自動光量制御信号生成回路は、前記自動光量制御信号が複数のAPC信号入力端子に同時に入力されている場合、優先順位の高い前記自動光量制御信号の入力が終了した後、前記所定の時間が経過してから次の前記内部自動光量制御信号を出力することを特徴とする請求項4又は5記載の半導体レーザアレイ光量制御回路。
- 前記各半導体装置は、前記内部自動光量制御信号生成回路から1つの前記内部自動光量制御信号が出力されて1つの前記自動光量制御回路がAPCを行っている間は、内蔵する他の自動光量制御回路の動作を禁止すると共に、該動作を禁止した自動光量制御回路に接続されているすべての前記半導体レーザに対して、電流供給を遮断するか又は画像に影響のない所定値の微小電流をそれぞれ供給することを特徴とする請求項4、5又は6記載の半導体レーザアレイ光量制御回路。
- 前記各半導体装置は、前記APC信号入力端子に前記自動光量制御信号が、前記APC検知信号入力端子に前記APC通知信号がそれぞれ入力されている状態から、前記APC通知信号の入力が停止すると、所定の時間が経過してから前記内部自動光量制御信号を出力することを特徴とする請求項4、5、6又は7記載の半導体レーザアレイ光量制御回路。
- N個(Nは2以上の整数)の前記半導体装置を備えている場合、
該各半導体装置は、
(N−1)個の前記APC通知信号出力端子と、
(N−1)個の前記APC通知信号を生成するAPC通知信号生成回路と、
をそれぞれ備え、
前記APC通知信号生成回路は、(N−1)個の前記APC通知信号を(N−1)個の前記APC通知信号出力端子から対応して出力することを特徴とする請求項1、2、3、4、5、6、7又は8記載の半導体レーザアレイ光量制御回路。 - 前記APC通知信号生成回路は、前記APC通知信号出力端子に前記APC通知信号を出力する出力回路を備え、該出力回路は、ワイヤードオア構成が可能な回路構成を有することを特徴とする請求項9記載の半導体レーザアレイ光量制御回路。
- 前記各半導体装置は、1つの前記APC検知信号入力端子を備え、該APC検知信号入力端子に、他のすべての前記半導体装置から出力される前記APC通知信号の1つが入力されることを特徴とする請求項9又は10記載の半導体レーザアレイ光量制御回路。
- 請求項1から請求項11のいずれかに記載の前記半導体装置を使用した画像形成装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008334200A JP5233663B2 (ja) | 2008-12-26 | 2008-12-26 | 半導体レーザアレイ光量制御回路及び画像形成装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008334200A JP5233663B2 (ja) | 2008-12-26 | 2008-12-26 | 半導体レーザアレイ光量制御回路及び画像形成装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010157573A JP2010157573A (ja) | 2010-07-15 |
JP5233663B2 true JP5233663B2 (ja) | 2013-07-10 |
Family
ID=42575276
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008334200A Active JP5233663B2 (ja) | 2008-12-26 | 2008-12-26 | 半導体レーザアレイ光量制御回路及び画像形成装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5233663B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5381497B2 (ja) | 2009-08-21 | 2014-01-08 | 株式会社リコー | マルチビームレーザ光量制御回路及びマルチビームレーザ光量制御回路を利用する画像形成装置 |
JP5504764B2 (ja) | 2009-09-02 | 2014-05-28 | 株式会社リコー | レーザダイオード駆動装置 |
JP5605042B2 (ja) | 2010-07-15 | 2014-10-15 | 株式会社リコー | 半導体レーザ駆動装置およびその駆動装置を備えた画像形成装置 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1081033A (ja) * | 1996-09-09 | 1998-03-31 | Canon Inc | 光源駆動装置および画像形成装置 |
JPH11105335A (ja) * | 1997-10-01 | 1999-04-20 | Canon Inc | 画像形成装置と半導体レーザーapc回路 |
JP2000330346A (ja) * | 1999-05-21 | 2000-11-30 | Hitachi Koki Co Ltd | レーザ光量制御装置及び制御方法 |
JP2008227005A (ja) * | 2007-03-09 | 2008-09-25 | Ricoh Co Ltd | 光制御装置、画像形成装置、および光制御方法 |
JP5304235B2 (ja) * | 2008-12-26 | 2013-10-02 | 株式会社リコー | 半導体レーザアレイ光量制御回路及びその半導体レーザアレイ光量制御回路を使用した画像形成装置 |
-
2008
- 2008-12-26 JP JP2008334200A patent/JP5233663B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2010157573A (ja) | 2010-07-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20120051379A1 (en) | Automatic power control (apc) loop for adjusting the bias current of a laser diode | |
JP5304235B2 (ja) | 半導体レーザアレイ光量制御回路及びその半導体レーザアレイ光量制御回路を使用した画像形成装置 | |
JP5233663B2 (ja) | 半導体レーザアレイ光量制御回路及び画像形成装置 | |
JP2009016747A (ja) | レーザダイオード駆動装置及び光走査装置 | |
EP0779688B1 (en) | Laser diode driving circuit | |
US8358080B2 (en) | Light emitting element driving circuit | |
JP4912283B2 (ja) | 半導体装置、その半導体装置を使用した半導体レーザ駆動装置及び画像形成装置 | |
JP4170963B2 (ja) | Led駆動回路 | |
US7782917B2 (en) | Laser driving circuit, optical pickup and recording/reading equipment | |
JP4020680B2 (ja) | 半導体集積回路 | |
US20120274668A1 (en) | Driving circuit for light emitting element | |
US20050207460A1 (en) | Laser driving circuit | |
JP4528290B2 (ja) | 半導体集積回路素子 | |
JP2006313917A (ja) | 半導体レーザ制御装置 | |
JP2009089349A (ja) | 負荷駆動回路、遅延回路、および半導体装置 | |
US7012344B2 (en) | Switch control circuit of auto laser power control circuit | |
WO2024043129A1 (ja) | 光源装置及び測距装置 | |
JP2009177086A (ja) | 発光素子駆動回路 | |
JP2004288675A (ja) | 発光素子駆動装置 | |
US20110169542A1 (en) | Delay circuit of semiconductor memory apparatus and method for delaying | |
JP2010010471A (ja) | レーザダイオードの駆動回路 | |
JP2011181682A (ja) | 半導体レーザ駆動回路及びその半導体レーザ駆動回路を用いる画像形成装置 | |
KR101353134B1 (ko) | 멀티빔 레이저 파워 제어 회로 및 이것을 사용하는 화상 형성 장치 | |
JPH02103984A (ja) | 半導体レーザ駆動回路 | |
JP2010147093A (ja) | 受光回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111019 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121106 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121107 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121225 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130226 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130311 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5233663 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160405 Year of fee payment: 3 |