JP2010010471A - レーザダイオードの駆動回路 - Google Patents

Abstract

【課題】オーバーシュートを抑制する。
【解決手段】駆動回路１００はレーザダイオード２に駆動電流Ｉｄｒｖを供給する。出力端子１０２には、駆動対象のレーザダイオード２が接続される。カレントミラー回路１４は、その入力端子Ｐ１に流れる電流Ｉｃｍｂをｋ倍して、出力端子Ｐ２、１０２を介してレーザダイオード２に供給する。基準電流源１０および強調用電流源１２は、カレントミラー回路１４の入力端子Ｐ１と接地端子ＧＮＤの間に、並列に設けられる。第１スイッチＳＷ１、第２スイッチＳＷ２は、基準電流Ｉｃ１、強調用電流Ｉｃ２を遮断するために設けられる。３スイッチＳＷ３は、カレントミラー回路１４の入力端子Ｐ１と電源端子ＶＤＤの間に設けられる。
【選択図】図１

Description

本発明は、レーザダイオード（半導体レーザ）の駆動回路に関する。

ＣＤ（Compact Disc）やＤＶＤ（Digital Versatile Disc）、Ｂｌｕ−Ｒａｙをはじめとする光ディスク装置にデータを書き込み、あるいはデータを読み出すために、レーザダイオードが使用される。その他、レーザプリンタや光通信にも、レーザダイオードが広く利用されている。

たとえば光ディスクの書き込み速度を上げ、あるいは光通信において伝送レートを高めるためには、レーザダイオードを高速にスイッチングさせる必要がある。レーザダイオードは、輝度に応じた駆動電流を流すことにより発光するデバイスであるから、高速スイッチングするためには、駆動電流を急峻に変化させる必要がある。たとえば光ディスク用のレーザダイオードは、駆動電流を、１０％から９０％まで１ｎｓ程度（たとえば０．８ｎｓ以下）の短時間で遷移させる必要があり、高スルーレートが要求される。

スルーレートを高めるために、メインの電流源に加えて、補助的な電流源を設け、レーザダイオードのスイッチングのタイミングと同期して補助的な電流を加算する技術が提案されている。また、電流波形のオーバーシュート、アンダーシュート、リンギング（以下、オーバーシュート等という）を抑制するために、スナバ回路を設ける技術が提案されている。
特開平１０−３０８０２６号公報 特開２００７−１８５８１号公報

スナバ回路は、直列に接続されるキャパシタおよび抵抗を含む構成が一般的であり、オーバーシュート等を好適に抑制するには、容量値、抵抗値を最適化する必要がある。キャパシタや抵抗を半導体基板に集積化すると、その値の調整が困難であるという問題がある。特許文献２に記載されるように、複数のスナバ回路を並列に接続し、スイッチで切り換える場合、抵抗やキャパシタの個数が増えるため、回路面積が増大してしまう。

本発明はこうした課題に鑑みてなされたものであり、その目的は、スナバ回路を利用せずに、オーバーシュート等を抑制可能なレーザダイオードの駆動回路の提供にある。

本発明のある態様は、レーザダイオードに駆動電流を供給する駆動回路に関する。この駆動回路は、駆動対象のレーザダイオードが接続される出力端子と、その入力端子に流れる電流を所定倍して、出力端子を介してレーザダイオードに供給するカレントミラー回路と、カレントミラー回路の入力端子と第１の固定電圧端子の間に設けられた、基準電流を生成する第１電流源と、基準電流を遮断するための第１スイッチと、カレントミラー回路の入力端子と第１の固定電圧端子の間に、第１電流源と並列に設けられた、強調用電流を生成する第２電流源と、強調用電流を遮断するための第２スイッチと、カレントミラー回路の入力端子と第２の固定電圧端子の間に設けられた第３スイッチと、を備える。

第１スイッチと第２スイッチをオンすると、基準電流と強調用電流の合成電流が駆動電流としてカレントミラー回路からレーザダイオードに出力される。駆動電流がオーバーシュートするタイミングで、第３スイッチをオンすると、基準電流と強調用電流の合成電流の一部が、カレントミラー回路の入力側ではなく、第３スイッチを介した経路に流れるため、レーザダイオードに供給される駆動電流がオーバーシュートするのを防止できる。

レーザダイオードの駆動開始時に、所定の第１期間の間、第３スイッチをオフした状態で、第１スイッチと第２スイッチを同時にオンし、その後、所定の第２期間の間、第１スイッチと第２スイッチと第３スイッチをオンしてもよい。

第２期間の経過後、所定の第３期間の間、第２スイッチをオフした状態で、第１スイッチと第３スイッチをオンしてもよい。

強調用電流は、基準電流に比例する成分を含んでもよい。強調用電流は、一定の電流成分をさらに含んでもよい。

なお、以上の構成要素の任意の組み合わせや、本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。

本発明に係る駆動回路によれば、オーバーシュート等を好適に抑制できる。

以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。

本明細書において、「部材Ａが部材Ｂに接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合や、部材Ａと部材Ｂが、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。同様に、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。

図１は、本発明の実施の形態に係る駆動回路１００の構成を示す回路図である。駆動回路１００は、その出力端子１０２に接続されたレーザダイオード２に駆動電流Ｉｄｒｖを供給し、駆動電流Ｉｄｒｖに応じた輝度でレーザダイオード２を発光させる。

駆動回路１００は、基準電流源１０、強調用電流源１２、カレントミラー回路１４、制御部１６、第１スイッチＳＷ１、第２スイッチＳＷ２、第３スイッチＳＷ３を含む。
カレントミラー回路１４は、入力端子Ｐ１と出力端子Ｐ２を備え、出力端子Ｐ２は、駆動回路１００の出力端子１０２と接続されている。カレントミラー回路１４は、入力端子Ｐ１に流れる電流Ｉｃｍｂを定数ｋ倍して、駆動電流Ｉｄｒｖを生成し、出力端子Ｐ２および出力端子１０２を介して、レーザダイオード２へと供給する。カレントミラー回路１４はゲートおよびソースがそれぞれ共通に接続されたＰチャンネルＭＯＳＦＥＴの第１トランジスタＭ１、第２トランジスタＭ２を含む。第１トランジスタＭ１、第２トランジスタＭ２のサイズ比に応じて、定数ｋが設定される。

基準電流源１０は、カレントミラー回路１４の入力端子Ｐ１と第１の固定電圧端子（接地端子ＧＮＤ）の間に設けられており、基準電流Ｉｃ１を生成する。基準電流Ｉｃ１の値は、駆動対象のレーザダイオード２の種類や、レーザダイオード２から出力すべき輝度に応じて設定される。

第１スイッチＳＷ１は、基準電流Ｉｃ１の経路上に設けられ、オフ状態で基準電流Ｉｃ１を遮断し、オン状態で基準電流Ｉｃ１をカレントミラー回路１４の入力端子Ｐ１から引き込む。

強調用電流源１２は、カレントミラー回路１４の入力端子Ｐ２と接地端子ＧＮＤの間に、基準電流源（第１電流源）１０と並列に設けられる。強調用電流源（第２電流源）１２は、強調用電流Ｉｃ２を生成する。強調用電流Ｉｃ２を一時的に基準電流Ｉｃ１に足し込むことにより、駆動電流Ｉｄｒｖを急峻に増加させ、スルーレートを高めることができる。したがって強調用電流Ｉｃ２は、基準電流Ｉｃ１の増加にともなって増加することが望ましい。

図１の回路では、
Ｉｃ２＝α×Ｉｃ１＋Ｉｆｉｘ …（１）
を満たすように強調用電流Ｉｃ２の値が設定される。αは１より大きい比例定数であり、Ｉｆｉｘは基準電流Ｉｃ１とは無関係に固定される電流である。つまり強調用電流Ｉｃ２は、基準電流Ｉｃ１に比例する成分と、一定の電流成分Ｉｆｉｘを含んでいる。たとえばあるアプリケーションにおいて、Ｉｆｉｘは数百μＡ、α＝２０程度に設定される。別のアプリケーションにおいては別の値が最適な場合もあろう。

式（１）を満たす強調用電流Ｉｃ２は、固定電流を生成する電流源と、基準電流Ｉｃ１をα倍するカレントミラー回路を設け、カレントミラー回路の出力電流と固定電流Ｉｆｉｘを合成することにより得ることができる。

第２スイッチＳＷ２は、強調用電流Ｉｃ２の経路上に設けられており、オフ状態で強調用電流Ｉｃ２を遮断し、オン状態で強調用電流Ｉｃ２をカレントミラー回路１４の入力端子Ｐ１から引き込む。

第３スイッチＳＷ３は、カレントミラー回路１４の入力端子Ｐ１と第１の固定電圧端子（接地端子ＧＮＤ）と反対側の第２の固定電圧端子（電源端子ＶＤＤ）の間に設けられる。第３スイッチＳＷ３がオンすると、キャンセル電流Ｉｃ３が流れる。第３スイッチＳＷ３のオン抵抗は、後述するオーバーシュートやセトリング時間を最小とするために最適化される。

制御部１６は、第１スイッチＳＷ１、第２スイッチＳＷ２、第３スイッチＳＷ３のオン、オフ状態をそれぞれ制御する。制御部１６によって、以下の３つの状態が実現される。

１．第１状態φ１
第１スイッチＳＷ１および第２スイッチＳＷ２がオンの状態である。

２．第２状態φ２
第１スイッチＳＷ１、第２スイッチＳＷ２および第３スイッチＳＷ３がオンの状態である。

３．第３状態φ３
第１スイッチＳＷ１および第３スイッチＳＷ３がオンの状態である。

４．第４状態φ４
第１スイッチＳＷ１のみがオンの状態である。

制御部１６は、第１状態φ１〜第４状態φ４を切り換えて、第１スイッチＳＷ１〜第３スイッチＳＷ３を制御する。

以上が駆動回路１００の構成である。続いて駆動回路１００の動作を説明する。図２は、図１の駆動回路１００の動作を示すタイムチャートである。

はじめに、図１の効果を明確とするために、第３スイッチＳＷ３を設けない場合の動作を説明し、その後に第３スイッチＳＷ３を設けた図１の回路の動作を説明する。

（１） 第３スイッチＳＷ３が設けられない場合の動作
このときの駆動電流Ｉｄｒｖの波形は、図２に破線（II）で示される。時刻ｔ０に外部からのトリガにレーザダイオード２に対する駆動電流Ｉｄｒｖの供給が指示される。制御部１６はこれを契機として、第１スイッチＳＷ１および第２スイッチＳＷ２を同時にオンする。つまり第１状態φ１となり、基準電流Ｉｃ１と強調用電流Ｉｃ２を合成した電流Ｉｃｍｂがカレントミラー回路１４によってｋ倍され、駆動電流Ｉｄｒｖが生成される。回路の寄生容量、寄生抵抗、寄生インダクタンスの影響によって各電流は直ちに所定の値に達するわけではなく、ある有限の時間をかけて遷移する。強調用電流Ｉｃ２が足し込まれることにより、基準電流Ｉｃ１のみの上昇速度より速い速度で、駆動電流Ｉｄｒｖが上昇する。

第１状態φ１を持続すると強調用電流Ｉｃ２が増加し続けるため、駆動電流Ｉｄｒｖが目標値を大きく超え、オーバーシュートが発生する。時刻ｔ２に第２スイッチＳＷ２をオフすると第３状態φ３となり、駆動電流Ｉｄｒｖは、基準電流Ｉｃ１を定数ｋ倍した値に収束していく。

このように、基準電流Ｉｃ１および強調用電流Ｉｃ２を用いた場合、駆動電流Ｉｄｒｖを急峻に増加させることはできるものの、オーバーシュートが発生し、セトリングタイムが長くなる。

（２） 第３スイッチＳＷ３が設けられた場合の動作
このときの駆動電流Ｉｄｒｖの波形は、図２に実線（I）で示される。時刻ｔ０〜ｔ１の波形は、（１）の場合と同様である。時刻ｔ０から所定の第１期間τ１の経過後（時刻ｔ１）に、制御部１６は、第３スイッチＳＷ３をオン状態として第２状態φ２とする。第３スイッチＳＷ３をオンすることにより、基準電流Ｉｃ１と強調用電流Ｉｃ２の和電流の一部が、カレントミラー回路１４の入力側ではなく、第３スイッチＳＷ３を介した経路に流れるため、カレントミラー回路１４の入力端子Ｐ１に流れる合成電流Ｉｃｍｂが、（１）の場合に比べて減少し、結果として駆動電流Ｉｄｒｖのオーバーシュートが抑制される。

時刻ｔ１から所定の第２期間τ２経過後（時刻ｔ２）に、制御部１６は第２スイッチＳＷ２をオフし、第３状態φ３に設定する。第２スイッチＳＷ２をオフすると、強調用電流Ｉｃ２が減少して、駆動電流Ｉｄｒｖが速やかに目標値に収束し始める。

時刻ｔ２から所定の第３期間τ３経過後（時刻ｔ３）に、制御部１６は第３スイッチＳＷ３をオフ状態として第４状態φ４に設定する。その結果、駆動電流Ｉｄｒｖは基準電流Ｉｃ１に応じた目標値となる。

このように、実施の形態に係る駆動回路１００によると、３つのスイッチＳＷ１〜ＳＷ３を適切に切り換えることにより、駆動電流Ｉｄｒｖのオーバーシュートを抑制しつつ、スルーレートを高めることができる。

図３は、図１の駆動回路１００による駆動電流のシミュレーションによる波形図である。(I)は、図１の駆動回路１００による駆動電流を、(II)は、図１の駆動回路１００において第３スイッチＳＷ３を設けない場合の駆動電流を、(III)は第３スイッチＳＷ３に代えて、スナバ回路を設けた場合の駆動電流を示す。(I)および(III)については図２を参照して説明した通りである。第３スイッチＳＷ３に代えて、キャパシタおよび抵抗を直接に接続したスナバ回路を設けた場合(III)も、(II)の場合に比べてオーバーシュートを抑制することができる。しかしながら、駆動電流Ｉｄｒｖが目標値に安定化するのに要する時間（セトリング時間）は、(II)の場合とほぼ同等である。

これに対して図１の駆動回路１００によれば、スナバ回路を用いた場合に比べて、オーバーシュートを同等に抑制できるとともに、セトリング時間も短縮することができる。

駆動回路１００に対して、図２の最上段に示すような第１スイッチＳＷ１のオンのタイミングを指示するパルス状の制御信号が入力される場合、第２スイッチＳＷ２、第３スイッチＳＷ３に対する制御信号は以下のように生成できる。まず、第１スイッチＳＷ１に対する制御信号を所定時間（τ１＋τ２）遅延させる。遅延された制御信号と遅延されない制御信号の論理積をとることにより、第２スイッチＳＷ２に対する制御信号が生成できる。第３スイッチＳＷ３に対する制御信号は、第２スイッチＳＷ２に対する制御信号と同様に生成できる。

第２スイッチＳＷ２のオン時間と、第３スイッチＳＷ３のオン時間は、同じ長さとしてもよい。この場合、第２スイッチＳＷ２に対する制御信号を、第２時間τ２だけ遅延させることにより、第３スイッチＳＷ３に対する制御信号を生成することができるため、回路を簡素化できる。

実施の形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。以下、変形例を示す。

第３スイッチＳＷ３と電源端子ＶＤＤの間には、抵抗が設けられてもよいし、定電流源が設けられてもよい。この場合、抵抗値や電流値を調節することにより、オーバーシュートやセトリング時間を最適化できる。

図１では、駆動回路１００がレーザダイオード２のアノードに対して駆動電流Ｉｄｒｖをはき出す場合（Source-type）について説明したが、レーザダイオード２のカソードから駆動電流Ｉｄｒｖを吸い込む形式（Sink-type）で構成してもよい。この場合、図１の駆動回路１００の電源端子ＶＤＤと接地端子を天地反転させて、カレントミラー回路１４内の第１トランジスタＭ１、第２トランジスタＭ２の導電型をＮチャンネルとすればよい。

実施の形態にもとづき本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎないことはいうまでもなく、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が可能であることはいうまでもない。

本発明の実施の形態に係る駆動回路の構成を示す回路図である。 図１の駆動回路の動作を示すタイムチャートである。 図１の駆動回路による駆動電流のシミュレーションによる波形図である。

符号の説明

２…レーザダイオード、１０…基準電流源、１２…強調用電流源、１４…カレントミラー回路、Ｐ１…入力端子、Ｐ２…出力端子、１６…制御部、Ｍ１…第１トランジスタ、Ｍ２…第２トランジスタ、ＳＷ１…第１スイッチ、ＳＷ２…第２スイッチ、ＳＷ３…第３スイッチ、１００…駆動回路、１０２…出力端子、Ｉｃ１…基準電流、Ｉｃ２…強調用電流。

Claims (5)

1. レーザダイオードに駆動電流を供給する駆動回路であって、
   駆動対象のレーザダイオードが接続される出力端子と、
   その入力端子に流れる電流を所定倍して、前記出力端子を介して前記レーザダイオードに供給するカレントミラー回路と、
   前記カレントミラー回路の前記入力端子と第１の固定電圧端子の間に設けられた、基準電流を生成する第１電流源と、
   前記基準電流を遮断するための第１スイッチと、
   前記カレントミラー回路の前記入力端子と前記第１の固定電圧端子の間に、前記第１電流源と並列に設けられた、強調用電流を生成する第２電流源と、
   前記強調用電流を遮断するための第２スイッチと、
   前記カレントミラー回路の前記入力端子と第２の固定電圧端子の間に設けられた第３スイッチと、
   を備えることを特徴とする駆動回路。
2. 前記レーザダイオードの駆動開始時に、
   所定の第１期間の間、前記第３スイッチをオフした状態で、前記第１スイッチと前記第２スイッチを同時にオンし、
   その後、所定の第２期間の間、前記第１スイッチと前記第２スイッチと前記第３スイッチをオンすることを特徴とする請求項１に記載の駆動回路。
3. 前記第２期間の経過後、所定の第３期間の間、前記第２スイッチをオフした状態で、第１スイッチと前記第３スイッチをオンすることを特徴とする請求項２に記載の駆動回路。
4. 前記強調用電流は、前記基準電流に比例する成分を含むことを特徴とする請求項１から３のいずれかに記載の駆動回路。
5. 前記強調用電流は、一定の電流成分をさらに含むことを特徴とする請求項４に記載の駆動回路。

Images