JP5222404B2 - スイッチング信号を出力するための安全回路 - Google Patents

Description

本発明は、負荷への給電の遮断を制御するための電流回路を保安目的で遮断するための少なくとも１つのスイッチに対してスイッチング信号を出力するための安全回路に関する。

安全回路はスイッチング設備において、より高い保安性を実現するために使用される。このような安全回路は外部の電気的装置を監視し、この監視結果に依存して、負荷へのエネルギー供給をスイッチングする。監視される電気的装置と負荷とは、同一の機器である場合がある。保安用スイッチング装置は通常、負荷を直ちにスイッチングするのではなく、特別なスイッチング機器を介して間接的にスイッチングし、とりわけ、安全回路は負荷専用のスイッチング機器を制御し、たとえばモータコンタクタや、モータコンタクタに対する補助リレーを制御する。

安全回路に課される保安技術上の要件は、ＩＥＣ１３８４９規格で規定されている。この規格では複数の異なるカテゴリーが設けられており、第４カテゴリーが最も高い保安レベルに相応する。第４カテゴリーに達するためには、安全回路の構成要素のうち保安技術上重要な構成要素をすべて冗長的に設けなければならない。

保安用の安全回路では、１つまたは複数のスイッチに確実な駆動制御信号を印加しなければならない。このことは、このような安全回路の開発者にとっては、安全回路の保安用の出力端の動作を詳細に知らなければならないことを意味する。安全回路の用途に応じて、確実な駆動制御信号を出力端に出力する安全回路の構成要素の構成を変更しなければならない場合がある。とりわけ、いわゆる「ダークテスト」の駆動制御および評価を行うためには、評価回路に実装されたファームウェアを適合する必要がある。この過程は、評価回路の貴重な処理時間とリソースとを必要とする。

それゆえ本発明の課題は、少なくとも１つのスイッチに対する確実なスイッチング信号の出力をより簡単に実現する安全回路を提供することである。

前記課題は、請求項１の特徴部分に記載の構成を有する安全回路によって解決される。従属請求項に有利な実施形態が記載されている。

本発明は、負荷への給電の遮断を制御するための電流回路を保安目的で遮断するための少なくとも１つのスイッチに対してスイッチング信号を出力するための安全回路に関する。この安全回路は、少なくとも１つのスイッチに対して各出力端でそれぞれ不確実な駆動制御信号を出力する少なくとも１つの評価回路を有する。安全回路はさらに、前記１つまたは複数の駆動制御信号が各入力端で入力されるプログラマブル論理回路を有し、該プログラマブル論理回路は、前記少なくとも１つのスイッチを確実な駆動制御信号によって駆動制御するために該少なくとも１つのスイッチに接続されており、該プログラマブル論理回路は、動作中に各スイッチが障害無しで動作するか否かをテストおよび監視するテスト監視装置として構成されている。最後に、当該安全回路の前記少なくとも１つのスイッチの確実な第１の端子は、電位に接続された確実な端子であり、該第１の端子の電位状態の監視を行うために該第１の端子は前記プログラマブル論理回路の各フィードバック入力端に接続されており、障害のない状態での該第１の端子の電位状態は、該少なくとも１つのスイッチの確実な駆動制御信号に相応する。

本発明の安全回路により、保安用の出力端の駆動制御および評価の標準化が可能になる。保安用の評価回路の開発者が保安用出力端の動作についての知識を得る必要性は少なくなるか、または全く無くなる。このことは、評価回路の動作と、プログラマブル論理回路に統合され保安上の機能に必要な構成要素の動作とを分離することによって実現される。前記少なくとも１つの評価回路において実行される計算または検査は、安全回路の出力端に課せられた保安要件に依存せずに行うことができる。前記少なくとも１つのスイッチに対する不確実な駆動制御信号はプログラマブル論理回路へ伝送される。このプログラマブル論理回路はすべてのテストおよび監視を行うので、該プログラマブル論理回路から確実な駆動制御信号を前記少なくとも１つのスイッチへ出力することができる。このような方法の重要な利点は、前記少なくとも１つの評価回路をより少数かつより低コストのマイクロプロセッサによって構成できることである。

本発明の安全回路は第４カテゴリーの用途で使用できるので、保安技術に重要なすべての構成要素を冗長的に設けなければならないという要件により、安全回路は、相互に直列接続された２つのスイッチと２つの評価回路とを含み、該２つの評価回路は各出力端において、各スイッチに対して不確実な駆動制御信号を出力する。しかし本発明のスイッチング回路は、１つのスイッチおよび／または１つの評価装置のみが必要であるシステムでも使用することができる。

本発明のスイッチング回路の１つの実施形態では、プログラマブル論理回路はテストパルスを発生するためのテストパルス発生手段を有し、該テストパルスは、該プログラマブル論理回路の各入力端に印加された前記少なくとも１つの評価回路の駆動制御信号に重畳され、前記少なくとも１つのスイッチが規定通りに動作している場合に各フィードバック入力端で検出できるように発生する。このことにより、前記少なくとも１つのスイッチが規定通りに動作しているか否かの検査は、前記少なくとも１つの評価回路の動作に対して並列に行うことができる。したがって、テストおよび監視のために前記少なくとも１つの評価回路のシーケンスを中断する必要はなくなる。

さらに、各端子の状態が前記プログラマブル論理回路の冗長的なレジスタに書き込まれるか、または、前記少なくとも１つの評価回路の冗長的なレジスタに書き込まれるように構成される。各端子の状態を前記２つのレジスタに書き込むために有利なのは、高信頼性の通信プロトコルを使用することである。２つのレジスタに各端子の状態を書き込むことにより、第４カテゴリーの用途に必要とされる冗長性が実現される。

さらに、各スイッチごとに、過電流を識別するための過電流識別手段を設けることができる。この過電流識別手段は、各スイッチング区間を流れる電流を監視するように構成されている。このことによって簡単なスイッチを使用することができ、とりわけ、温度監視部が組み込まれていない簡単なスイッチを使用することができ、たとえばＭＯＳＦＥＴ等の簡単なスイッチを使用する方が、いわゆるスマートＭＯＳＦＥＴと比較して低コストである。過電流識別手段は簡単な離散素子から構成することができ、たとえばシャント抵抗や抵抗等から構成することができる。電流の大きさを評価し、場合によっては、該電流からスイッチをスイッチオフするための制御信号を評価することは、プログラマブル論理回路において行うか、またはマイクロコントローラにおいて行うことができる。

とりわけプログラマブル論理回路は、前記少なくとも１つの評価回路との通信接続部を有する。この通信接続部は、とりわけシリアル接続部である。前記通信接続部は、各端子における状態データやエラーを交換したり、プログラマブル論理回路のパラメータ設定を行うために使用することができる。通信接続部は、たとえばＳＰＩ（Serial Peripheral Interface）やＩＯリンク等のシリアル通信部として構成することができる。特に好適には、前記通信接続部を介して高信頼性のプロトコルを使用してデータ交換が行われる。前記通信接続部は、前記少なくとも１つのスイッチに対する駆動制御信号をプログラマブル論理回路に供給するために使用することもできる。この通信接続部を介して供給される駆動制御信号は、不確実な駆動制御信号である。これは、プログラマブル論理回路における処理により、上記のようにして、確実な駆動制御信号にされる。

プログラマブル論理回路は、たとえばＦＰＧＡ（Field Programmable Gate Array）またはＡＳＩＣ（Application Specific Integrated Circuit）として構成することができる。

以下で、本発明を実施例に基づき詳細に説明する。

本発明の安全回路を示す。 本発明の安全回路のプログラマブル論理回路の一実施例を示す。

ＩＥＣ１３８４９の第４カテゴリーによる本発明の安全回路は、相互に同一の２つの評価回路μＣＡおよびμＣＢを含む。評価回路μＣＡ，μＣＢは通常はマイクロプロセッサを含み、安全回路の２つのスイッチＴＲＡ，ＴＲＢを冗長的に駆動制御するのに使用される。各評価回路μＣＡ，μＣＢは２つの出力端ＯＵＴＡ１，ＯＵＴＢ１ないしはＯＵＴＡ２，ＯＵＴＢ２を有し、各評価回路μＣＡ，μＣＢの各２つの出力端に、スイッチＴＲＡないしはＴＲＢそれぞれに対して冗長的な不確実な駆動制御信号が出力される。評価回路μＣＡの出力端ＯＵＴＡ１および評価回路μＣＢの出力端ＯＵＴＡ２はスイッチＴＲＡに対して設けられている。評価回路μＣＡの出力端ＯＵＴＢ１および評価回路μＣＢの出力端ＯＵＴＢ２はスイッチＴＲＢに対して設けられている。上記の出力端ＯＵＴＡ１，ＯＵＴＢ１，ＯＵＴＡ２，ＯＵＴＢ２は、プログラマブル論理回路ＰＬの対応する入力端ＩＮＡ１，ＩＮＢ１，ＩＮＡ２，ＩＮＢ２に接続されている。

プログラマブル論理回路ＰＬは、安全回路の動作中にスイッチＴＲＡおよびＴＲＢの動作に障害が無いか否かをテストして監視することができるテスト監視装置として構成されており、ＦＰＧＡまたはＡＳＩＣの形態で構成することができる。こうするためには、確実な出力端ＯＵＴＡはスイッチＴＲＡの制御端子に接続されており、確実な出力端ＯＵＴＢはスイッチＴＲＢの制御端子に接続されている。出力端ＯＵＴＡないしはＯＵＴＢに出力される確実な駆動制御信号は、不確実な駆動制御信号ＩＮＡ１およびＩＮＡ２ないしはＩＮＢ１およびＩＮＢ２から形成される。

評価回路μＣＡおよびμＣＢならびにプログラマブル論理回路ＰＬは、給電電圧端子ＶＤＤおよび基準電位端子ＶＳＳに接続されている。

スイッチＴＲＡおよびＴＲＢは有利には、たとえばＭＯＳＦＥＴやＩＧＢＴ等の半導体スイッチング素子である。スイッチＴＲＡ，ＴＲＢはインテリジェント半導体スイッチとして形成することができ、このインテリジェント半導体スイッチには、該インテリジェント半導体スイッチの機能を監視するための専用の機能監視手段が備えられている。たとえば、温度監視部が組み込まれたスマートＭＯＳＦＥＴが公知である。この温度監視部は、所定の限界温度を超えると該当の半導体スイッチを保護するために該半導体スイッチを遮断させる。しかし、図１に示した配線接続の場合にも、スイッチＴＲＡ，ＴＲＢを、保護機能が組み込まれていない簡単な半導体スイッチとして形成することができる。

スイッチＴＲＡ，ＴＲＢの保護は、各スイッチング区間に直列接続されたシャント抵抗ＲＡないしはＲＢによって行うことができる。スイッチＴＲＡのスイッチング区間は第１の端子ＯＵＴ（Ｐ）と第２の端子ＫＬＡとの間に形成される。スイッチＴＲＢのスイッチング区間は第１の端子ＯＵＴ（Ｍ）と第２の端子ＫＬＢとの間に形成される。シャント抵抗ＲＡは第２の端子ＫＬＡと給電電圧端子Ｐ２４との間に接続されている。シャント抵抗は、スイッチＴＲＢの第２の端子ＫＬＢと基準電位ＶＦＳとの間に接続されている。

電流測定を行うために、シャント抵抗ＲＡは両端子で、第１の分圧器Ｒ２１，Ｒ２２および第１の前置抵抗Ｒ２３を介して入力端ＩＳＡ１に結合されており、第２の分圧器Ｒ３１，Ｒ３２および第２の前置抵抗Ｒ３３を介して入力端ＩＳＡ２に結合されている。このことに相応して、電流測定を行うためにシャント抵抗ＲＢの端子は入力端ＩＳＢ１およびＩＳＢ２に接続されている。入力端ＩＳＡ１，ＩＳＡ２およびＩＳＢ１，ＩＳＢ２はプログラマブル論理回路ＰＬのオプションの電流評価回路ＰＬ２の一部である。下記で、プログラマブル論理回路ＰＬの一実施例を参照して、この電流評価回路ＰＬ２を説明する。

アクチュエータ（たとえばモータまたはコンタクタ等）である負荷ＬＡは、第１の端子ＯＵＴ（Ｐ）とＯＵＴ（Ｍ）との間に接続されている。したがって、図中の構成はいわゆるＰＭ回路に相応する。しかし本発明は、ＰＭ回路の構成で実現することに限定されることはなく、両スイッチＴＲＡ，ＴＲＢが相互に直列接続されており負荷ＬＡが基準電位に接続される、いわゆるＰＰ回路でも使用することができる。

動作中（すなわち、スイッチＴＲＡおよびＴＲＢが導通される間）スイッチＴＲＡ，ＴＲＢの動作に障害が無いか否かを監視するためには、第１の端子ＯＵＴ（Ｐ）およびＯＵＴ（Ｍ）がそれぞれ、プログラマブル論理回路の各フィードバック入力端ＦＢＡ，ＦＢＢに接続される。給電電圧Ｐ２４とプログラマブル論理回路ＰＬの動作電圧ＶＤＤとの間で電圧整合を行うためには、第１の端子ＯＵＴ（Ｐ）の接続が分圧器Ｒ１１，Ｒ１２を介して行われ、第１の端子ＯＵＴ（Ｍ）の接続が分圧器Ｒ５１，Ｒ５２を介して行われる。フィードバック入力端ＦＢＡおよびＦＢＢにも接続された抵抗Ｒ１３ないしはＲ５３が、前置抵抗となる。

フィードバック入力端ＦＢＡおよびＦＢＢに入力された信号は、出力端ＯＵＴＡないしはＯＵＴＢに出力された駆動制御信号と比較され、この比較結果が状態情報としてそれぞれ２つのレジスタに書き込まれる。このことにより、評価の冗長性を保証することができる。エラーの場合には状態レジスタにおいてフラグが設定される。とりわけシリアル接続部である通信接続部ＫＶＡおよびＫＶＢを介して、エラーが発生したことを評価回路μＣＡおよびμＣＢに通知することができる。

通信接続部ＫＶＡおよびＫＶＢを介して状態情報を評価回路μＣＡおよびμＣＢへ伝送する他に、別の状態データを伝送することもできる。通信接続部は、プログラマブル論理回路ＰＬのパラメータ設定にも使用することができる。また、上記のように専用の通信線路を介してスイッチＰＲＡ，ＰＲＢに対する駆動制御信号を伝送するのではなく、通信接続部ＫＶＡおよびＫＶＢを介して伝送することもできる。こうするために有利なのは、通信接続部ＫＶＡおよびＫＶＢを介して通信を行う際に高信頼性のプロトコルを使用することである。評価回路μＣＡおよびプログラマブル論理回路ＰＬとの間に形成された通信接続部ＫＶＡ、および、評価回路μＣＢとプログラマブル論理回路ＰＬとの間に形成された通信接続部ＫＶＢは、ＳＰＩ標準規格、ＩＯリンク標準規格またはＲＳ‐２３２標準規格にしたがって形成することができる。

図２に、図１中のプログラマブル論理回路ＰＬの１つの可能な実施形態を示す。プログラマブル論理回路ＰＬは、テスト監視装置ＰＬ１と、電流評価回路ＰＬ２と、評価回路μＣＡ，μＣＢに対するインタフェースＰＬ３とを有する。テスト監視装置ＰＬ１はプログラマブル論理回路ＰＬの必須構成要素であるのに対し、電流評価回路ＰＬ２、および、評価回路μＣＡ，μＣＢに対するインタフェースＰＬ３はオプションの構成要素である。

テスト監視装置ＰＬ１はＡＮＤゲートＧ２Ａを有し、該ＡＮＤゲートＧ２Ａの入力端は入力端ＩＮＡ１およびＩＮＡ２に接続されている。ＡＮＤゲートＧ２Ａの出力端は、別のＡＮＤゲートＧ３Ａの第１の入力端と、２つのＸＯＲゲートＧ４Ａ１，Ｇ４Ａ２の第１の入力端とに接続されている。ＡＮＤゲートＧ３Ａの第２の入力端は単安定マルチバイブレータＭＦＡに接続されており、該単安定マルチバイブレータＭＦＡの入力端はクロックＣＬＫＡに結合されている。この単安定マルチバイブレータＭＦＡの出力端に反転信号が出力される。ＡＮＤゲートＧ３Ａの出力端は、確実な出力端ＯＵＴＡに接続されている。コンパレータＫ１の第１の出力端がフィードバック入力端ＦＢＡに接続されており、該コンパレータに供給されたこの信号は反転される。前記コンパレータＫ１の第２の入力端Ｒｅｆ１には基準信号が入力される。コンパレータＫ１の出力端には、ＸＯＲゲートＧ４Ａ１およびＧ４Ａ２の各第２の入力端が接続されている。ＸＯＲゲートＧ４Ａ１の出力端は状態入力端ＳＴＡ１に接続されている。このことに相応して、ＸＯＲゲートＧ４Ａ２の出力端は状態入力端ＳＴＡ２に接続されている。状態入力端ＳＴＡ１，ＳＴＡ２は、すでに上記で述べた状態レジスタに接続されている。これらの状態レジスタは、この実施例ではマイクロコントローラμＣＡ内に設けられている。

冗長性を実現するために理想的なのは、上記の回路部をテスト監視装置ＰＬ１内にもう１つ設けることである。

こうするためには、入力端ＩＮＢ１，ＩＮＢ２はＡＮＤゲートＧ２Ｂの入力端に接続されている。ＡＮＤゲートＧ２Ｂの出力端は、ＡＮＤゲートＧ３Ｂの第１の入力端と、２つのＸＯＲゲートＧ４Ｂ１，Ｇ４Ｂ２の第１の入力端とに接続されている。ＡＮＤゲートＧ３Ｂの第２の入力端は単安定マルチバイブレータＭＦＢに接続されており、該単安定マルチバイブレータＭＦＢの入力側はクロック発生器ＣＬＫＢに結合されている。この単安定マルチバイブレータＭＦＢの出力端に反転信号が出力される。ＡＮＤゲートＧ３Ｂの出力端は、確実な出力端ＯＵＴＢに接続されている。フィードバック入力端ＦＢＢはコンパレータＫ２の第１の入力端に接続されており、該コンパレータに供給されたこの信号は反転される。第２の入力端Ｒｅｆ２には基準信号が入力される。コンパレータＫ２の出力側には、ＸＯＲゲートＧ４Ｂ１およびＧ４Ｂ２の各第２の入力端が接続されている。ＸＯＲゲートＧ４Ｂ１，Ｇ４Ｂ２の出力端は状態入力端ＳＴＢ１，ＳＴＢ２に接続されている。前記状態入力端ＳＴＢ１，ＳＴＢ２は２つのレジスタに接続されており、これらのレジスタは、この実施例では評価回路μＣＢ内に設けられている。

前記状態入力端ＳＴＡ１，ＳＴＡ２，ＳＴＢ１，ＳＴＢ２に入力された信号は、通信接続部ＫＶＡ，ＫＶＢを介して評価回路μＣＡ，μＣＢへ伝送される。こうするためには、プログラマブル論理回路ＰＬは評価回路μＣＡ，μＣＢに対するインタフェースＰＬ３を有する。

電流評価回路ＰＬ２では、電子的スイッチＴＲＡ，ＴＲＢを流れる電流の監視が行われる。こうするためには、電流測定用の入力端ＩＳＡ１およびＩＳＡ２ないしはＩＳＢ１およびＩＳＢ２が各電流評価ユニットＡＷＡ，ＡＷＢに接続されている。電流評価ユニットＡＷＡ，ＡＷＢは、入力端ＩＳＡ１およびＩＳＡ２ないしはＩＳＢ１およびＩＳＢ２に印加された電圧差と、シャント抵抗ＲＡ，ＲＢの既知の量とから、スイッチＴＲＡ，ＴＲＢを流れる各電流を求めるために使用される。電流評価ユニットＡＷＡ，ＡＷＢの出力端はゲートＧ１に結合されており、該ゲートＧ１は電流状態出力端Ｉ＿ＳＴＡＴＥに結合されている。電子的スイッチＴＲＡ，ＴＲＢに過電流が流れるのが検出されると、電流状態出力端Ｉ＿ＳＴＡＴＥに相応の状態信号が出力される。状態信号の伝送は有利には、前記通信接続部ＫＶＡ，ＫＶＢのうち１つまたは両方を介して行われる。この状態信号は、評価回路μＣＡ，μＣＢのうちいずれか１つによって評価することができる。過電流の場合には、電子的スイッチＴＲＡ，ＴＲＢのうち該当する電子的スイッチまたは双方の電子的スイッチが遮断される。

テスト監視装置ＰＬ１の動作は以下の通りである。安全回路の通常の動作時には、入力端ＩＮＡ１およびＩＮＡ２に論理"１"の信号が入力され、ＡＮＤゲートＧ２Ａの出力端とＸＯＲゲートＧ４Ａ１およびＧ４Ａ２の第１の入力端とにも、論理"１"が入力される。単安定マルチバイブレータＭＦＡの出力端にも同様に論理"１"の信号が出力されると、ＡＮＤゲートＧ３Ａの出力端に論理"１"の信号が出力されることにより、電子的スイッチＴＲＡが導通する。

この電子的スイッチを検査するためには、単安定マルチバイブレータＭＦＡによって短時間にわたり、たとえば３００〜５００ｍｓの間の時間にわたって論理"０"の信号を発生させ、この短時間にわたってＡＮＤゲートＧ３Ａの出力端に論理"０"が出力され、電子的スイッチＴＲＡが非導通状態になるようにする。このように重なり合うことにより、第１の端子ＯＵＴ（Ｐ）に電位変化が発生し、この電位変化は、フィードバック入力端ＦＢＡで検出することができる。電子的スイッチＴＲＡが非導通状態になることにより端子ＯＵＴ（Ｐ）に出力される論理"０"は反転され、コンパレータＫ１の第１の入力端に供給される。コンパレータＫ１の第２の入力端Ｒｅｆ１に入力された基準信号により、コンパレータＫ１の出力端に論理"０"が出力され、第１の入力端における論理"１"との結合で、ゲートＧ４Ａ１ないしはＧ４Ａ２の出力端において論理"１"が得られる。このようにして、状態入力端ＳＴＡ１およびＳＴＡ２で論理"１"が読み出され、これは、電子的スイッチＴＲＡが規定通りに動作していることを示す。

テスト監視装置ＰＬ１の別の回路部も、このことに相応して動作する。

電子的スイッチＴＲＡが規定通りに動作していない場合、状態入力端ＳＴＡ１，ＳＴＡ２に論理"０"が入力される。

基準信号Ｒｅｆ１の実施形態に応じて、逆の割り当てによって、電子的スイッチＴＲＡが規定通りに動作していること、ないしは電子的スイッチＴＲＡの動作にエラーがあることを指示することもできる。

電流評価回路ＰＬ２により、電子的スイッチＴＲＡ，ＴＲＢそれぞれを流れる過電流を検出することもできる。とりわけこのことにより、スイッチＴＲＡ，ＴＲＢが専用の安全電子回路を有さない簡単な半導体スイッチとして構成されていても、該スイッチＴＲＡ，ＴＲＢの破壊を阻止することができる。

本発明の安全回路の利点は、保安用の出力端の駆動制御および評価が標準化されることである。このことにより、保安用の制御部の開発者が知らなければならない保安用の出力端に関するノウハウが格段に少なくなる。さらに、テスト監視装置を評価回路から分離することにより、たとえばマイクロコントローラまたはマイクロプロセッサ等の比較的小型ひいては比較的低コストの評価回路を使用できるようにもなる。シリアルインタフェースをプログラマブル論理回路に組み込むことにより、複雑な安全システムにおいて必要な評価回路の数を低減することができる。さらに、速度の面でも有利である。というのも、テスト監視機能を評価回路による制御と並行して実施できるからである。

さらに、本発明の安全回路が回路基板において必要とする所要スペースを、従来の安全回路と比較して小さくできるという利点も得られる。さらに、配線設計にかかる手間も低減することができる。すべてのテスト監視機能がプログラマブル論理回路によって制御および評価され、この評価結果のみが、前記１つまたは複数の評価回路へ通知される。このことにより、評価回路にかかる負荷を軽減することができる。

μＣＡ 評価回路（マイクロコントローラ）
μＣＢ 評価回路（マイクロコントローラ）
ＶＤＤ 給電電圧
ＶＳＳ 基準電位
Ｐ２４ 給電電圧
ＯＵＴＡ１ 不確実な出力端（ドライバ用の駆動制御信号）
ＯＵＴＢ１ 不確実な出力端（ドライバ用の駆動制御信号）
ＰＬ プログラマブル論理回路
ＰＬ１ テスト監視装置
ＰＬ２ 電流評価回路
ＰＬ３ 評価回路に対するインタフェース
ＩＮＡ 入力端（ドライバ用の駆動制御信号）
ＩＮＢ 入力端（ドライバ用の駆動制御信号）
ＩＮＡ１ 入力端（ドライバ用の駆動制御信号）
ＩＮＡ２ 入力端（ドライバ用の駆動制御信号）
ＩＮＢ１ 入力端（ドライバ用の駆動制御信号）
ＩＮＢ２ 入力端（ドライバ用の駆動制御信号）
ＯＵＴＡ 確実な出力端（ドライバ用の駆動制御信号）
ＯＵＴＢ 確実な出力端（ドライバ用の駆動制御信号）
ＦＢＡ フィードバック入力端（ドライバ用の駆動制御信号）
ＦＢＢ フィードバック入力端（ドライバ用の駆動制御信号）
ＴＲＡ 電子的スイッチ
ＴＲＢ 電子的スイッチ
ＯＵＴ（Ｐ） 第１の端子
ＯＵＴ（Ｍ） 第１の端子
ＫＬＡ 第２の端子
ＫＬＢ 第２の端子
ＬＡ 負荷
Ｒ１１ 抵抗
Ｒ１２ 抵抗
Ｒ１３ 抵抗
Ｒ２１ 抵抗
Ｒ２２ 抵抗
Ｒ２３ 抵抗
Ｒ３１ 抵抗
Ｒ３２ 抵抗
Ｒ３３ 抵抗
Ｒ５１ 抵抗
Ｒ５２ 抵抗
Ｒ５３ 抵抗
ＩＳＡ１ 電流測定用の入力端
ＩＳＡ２ 電流測定用の入力端
ＩＳＢ１ 電流測定用の入力端
ＩＳＢ２ 電流測定用の入力端
ＡＷＡ 電流評価ユニット
ＡＷＢ 電流評価ユニット
Ｇ１ ゲート
Ｋ１ コンパレータ
Ｒｅｆ１ 基準入力端
Ｇ２Ａ ＡＮＤゲート
Ｇ３Ａ ＡＮＤゲート
Ｇ４Ａ１ ＸＯＲゲート
Ｇ４Ａ２ ＸＯＲゲート
Ｋ２ コンパレータ
Ｒｅｆ２ 基準入力端
Ｇ２Ｂ ＡＮＤゲート
Ｇ３Ｂ ＡＮＤゲート
Ｇ４Ｂ１ ＸＯＲゲート
Ｇ４Ｂ２ ＸＯＲゲート
ＣＬＫＡ クロック
ＣＬＫＢ クロック
ＭＦＡ 単安定マルチバイブレータ
ＭＦＢ 単安定マルチバイブレータ
ＫＶＡ 通信接続部
ＫＶＢ 通信接続部
ＲＡ シャント抵抗
ＲＢ シャント抵抗
ＳＴＡ１ 状態入力端
ＳＴＡ２ 状態入力端
ＳＴＢ１ 状態入力端
ＳＴＢ２ 状態入力端
Ｉ＿ＳＴＡＴＥ 電流状態出力端

Claims (10)

1. 負荷（ＬＡ）への給電の遮断を制御するための電流回路を保安用に遮断するための少なくとも１つのスイッチ（ＴＲＡ，ＴＲＢ）に対してスイッチング信号を出力するための安全回路であって、
   少なくとも１つの評価回路（μＣＡ，μＣＢ）およびプログラマブル論理回路（ＰＬ）を有し、
   前記少なくとも１つの評価回路（μＣＡ，μＣＢ）は各出力端（ＯＵＴＡ１，ＯＵＴＢ１；ＯＵＴＡ２，ＯＵＴＢ２）において、前記少なくとも１つのスイッチ（ＴＲＡ，ＴＲＢ）に対してそれぞれ不確実な駆動制御信号を出力し、
   前記不確実な駆動制御信号は、前記プログラマブル論理回路（ＰＬ）の各入力端（ＩＮＡ１，ＩＮＢ１；ＩＮＡ２，ＩＮＢ２）へ供給され、
   前記プログラマブル論理回路（ＰＬ）は前記少なくとも１つのスイッチ（ＴＲＡ，ＴＲＢ）を確実な駆動制御信号によって駆動制御するために、該少なくとも１つのスイッチ（ＴＲＡ，ＴＲＢ）に接続されており、
   前記プログラマブル論理回路（ＰＬ）は、動作中に前記少なくとも１つのスイッチ（ＴＲＡ，ＴＲＢ）の各動作に障害が無いか否かをテストおよび監視するテスト監視装置として構成されており、
   前記少なくとも１つのスイッチ（ＴＲＡ，ＴＲＢ）の、電位に接続された確実な第１の端子（ＯＵＴ（Ｐ），ＯＵＴ（Ｍ））は、該第１の端子（ＯＵＴ（Ｐ），ＯＵＴ（Ｍ））の電位状態の監視のために、前記プログラマブル論理回路（ＰＬ）の各フィードバック入力端（ＦＢＡ，ＦＢＢ）に接続されており、
   動作に障害がない場合には、前記少なくとも１つのスイッチ（ＴＲＡ，ＴＲＢ）の各第１の端子（ＯＵＴ（Ｐ），ＯＵＴ（Ｍ））の電位状態は、該少なくとも１つのスイッチ（ＴＲＡ，ＴＲＢ）の確実な駆動制御信号に相応する、安全回路において、
   前記プログラマブル論理回路（ＰＬ）は、テストパルスを発生させるためのテストパルス発生手段（ＣＬＫ，ＭＦ）を有し、
   前記テストパルス発生手段（ＣＬＫ，ＭＦ）によって発生したテストパルスは、前記プログラマブル論理回路（ＰＬ）の各入力端（ＩＮＡ１，ＩＮＢ１；ＩＮＡ２，ＩＮＢ２）に入力された、前記少なくとも１つの評価回路（μＣＡ，μＣＢ）の駆動制御信号に重畳され、
   前記少なくとも１つのスイッチ（ＴＲＡ，ＴＲＢ）が規定通りに動作している場合、前記テストパルスは各フィードバック入力端（ＦＢＡ，ＦＢＢ）において検出可能である
   ことを特徴とする、安全回路。
2. 前記少なくとも１つのスイッチ（ＴＲＡ，ＴＲＢ）は、相互に直列接続された２つのスイッチ（ＴＲＡ，ＴＲＢ）である、請求項１記載の安全回路。
3. 前記少なくとも１つの評価回路（μＣＡ，μＣＢ）は２つであり、
   前記評価回路（μＣＡ，μＣＢ）は各出力端（ＯＵＴＡ１，ＯＵＴＢ１；ＯＵＴＡ２，ＯＵＴＢ２）においてそれぞれ、各スイッチ（ＴＲＡ，ＴＲＢ）に対して不確実な駆動制御信号を出力する、請求項１または２記載の安全回路。
4. 負荷（ＬＡ）への給電の遮断を制御するための電流回路を保安用に遮断するための２つのスイッチ（ＴＲＡ，ＴＲＢ）に対してスイッチング信号を出力するための安全回路であって、
   ２つの評価回路（μＣＡ，μＣＢ）およびプログラマブル論理回路（ＰＬ）を有し、
   前記２つの評価回路（μＣＡ，μＣＢ）は各出力端（ＯＵＴＡ１，ＯＵＴＢ１；ＯＵＴＡ２，ＯＵＴＢ２）において、前記２つのスイッチ（ＴＲＡ，ＴＲＢ）に対してそれぞれ不確実な駆動制御信号を出力し、
   前記不確実な駆動制御信号は、前記プログラマブル論理回路（ＰＬ）の各入力端（ＩＮＡ１，ＩＮＢ１；ＩＮＡ２，ＩＮＢ２）へ供給され、
   前記プログラマブル論理回路（ＰＬ）は前記２つのスイッチ（ＴＲＡ，ＴＲＢ）を確実な駆動制御信号によって駆動制御するために、該２つのスイッチ（ＴＲＡ，ＴＲＢ）に接続されており、
   前記プログラマブル論理回路（ＰＬ）は、動作中に前記２つのスイッチ（ＴＲＡ，ＴＲＢ）の各動作に障害が無いか否かをテストおよび監視するテスト監視装置として構成されており、
   前記２つのスイッチ（ＴＲＡ，ＴＲＢ）の、電位に接続された確実な第１の端子（ＯＵＴ（Ｐ），ＯＵＴ（Ｍ））は、該第１の端子（ＯＵＴ（Ｐ），ＯＵＴ（Ｍ））の電位状態の監視のために、前記プログラマブル論理回路（ＰＬ）の各フィードバック入力端（ＦＢＡ，ＦＢＢ）に接続されており、
   動作に障害がない場合には、前記２つのスイッチ（ＴＲＡ，ＴＲＢ）の各第１の端子（ＯＵＴ（Ｐ），ＯＵＴ（Ｍ））の電位状態は、該２つのスイッチ（ＴＲＡ，ＴＲＢ）の確実な駆動制御信号に相応することを特徴とする、安全回路。
5. 前記２つのスイッチ（ＴＲＡ，ＴＲＢ）は、相互に直列接続された２つのスイッチ（ＴＲＡ，ＴＲＢ）である、請求項４記載の安全回路。
6. 各端子（ＯＵＴ（Ｐ），ＯＵＴ（Ｍ））の状態が前記プログラマブル論理回路の冗長的なレジスタに書き込まれるか、または、前記少なくとも１つの評価回路（μＣＡ，μＣＢ）の冗長的なレジスタに書き込まれる、請求項１から５までのいずれか１項記載の安全回路。
7. 各スイッチ（ＴＲＡ，ＴＲＢ）ごとに過電流を識別するための過電流識別手段が設けられており、
   前記過電流識別手段は、各スイッチング区間を流れる電流を監視するように構成されている、請求項１から６までのいずれか１項記載の安全回路。
8. 前記プログラマブル論理回路は、前記少なくとも１つの評価回路（μＣＡ，μＣＢ）に対する通信接続部を有し、
   前記通信接続部はとりわけシリアル通信接続部である、請求項１から７までのいずれか１項記載の安全回路。
9. 前記通信接続部を介して高信頼性のプロトコルを使用してデータ交換が行われる、請求項８記載の安全回路。
10. 前記プログラマブル論理回路はＦＰＧＡまたはＡＳＩＣとして構成されている、請求項１から９までのいずれか１項記載の安全回路。

Images