JP5204138B2 - ドライエッチング方法 - Google Patents

ドライエッチング方法 Download PDF

Info

Publication number
JP5204138B2
JP5204138B2 JP2010030013A JP2010030013A JP5204138B2 JP 5204138 B2 JP5204138 B2 JP 5204138B2 JP 2010030013 A JP2010030013 A JP 2010030013A JP 2010030013 A JP2010030013 A JP 2010030013A JP 5204138 B2 JP5204138 B2 JP 5204138B2
Authority
JP
Japan
Prior art keywords
dry etching
insulating layer
etching method
insulating material
inp
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010030013A
Other languages
English (en)
Other versions
JP2011166059A (ja
Inventor
末広 杉谷
卓也 堤
一巳 西村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP2010030013A priority Critical patent/JP5204138B2/ja
Publication of JP2011166059A publication Critical patent/JP2011166059A/ja
Application granted granted Critical
Publication of JP5204138B2 publication Critical patent/JP5204138B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、InPのドライエッチング方法に関するものである。
近年の通信技術の高速化・大容量化に対応し、従来用いられてきたGaAs系材料の代わりにInP系材料を用いて作製された、高速動作可能なトランジスタなどの半導体装置への期待が増大している。
ここで、ミリ波帯などの高い周波数帯で半導体装置の性能を十分引き出すためには、グランド強化,半導体装置の放熱性向上,および基板への実装容易化などを可能とするビア技術が重要になる。このようなビアホールとしては、例えば、深さが50〜100μm程度となる。しかしながら、高速動作可能な半導体装置の材料として期待されているInP基板では、上述したようなビアホールを形成することが難しいとされてきた。
例えば、ウエットエッチング法では、エッチングが基板の平面方向に進んでしまうサイドエッチングの量が多く、かつ、InPはGaAsと比較して結晶の面方向によるエッチング速度の異方性が強いため、実用的な寸法のビアホール形成が困難である。
これに対し、ドライエッチング法では、サイドエッチング量の低減が可能であり、また、結晶異方性も問題とならない。しかしながら、InPのドライエッチングを可能とする塩素ガスを用いる場合、InPと塩素ガスの反応生成物である塩化インジウムの蒸気圧が低いため、適当なエッチング速度を得るためには温度条件を150℃以上にすることが必要とされる。このような温度条件では、一般的なフォトレジストをマスクパターンとして用いると、マスクパターンが変形し、所望の形状が得られないという問題がある。また、上述したような高温処理では、フォトレジストが変質し、エッチング終了後に除去することが困難になるという問題がある。
これに対し、エッチングに用いるマスクに、耐熱性に優れたニッケルなどの金属を用いる方法がある。しかしながら、ドライエッチングにおいてはある程度マスクパターンもエッチングされる。このため、気化温度が高い金属材料からなるマスクパターンを用いると、エッチングされた金属の再付着が発生し、この再付着物が微小なマスクパターンとなり、エッチング残りを発生させるなど安定性に欠けるという問題がある。
上述した塩素ガスを用いたドライエッチングの問題に対し、ヨウ化水素ガスもしくはヨウ化水素ガスと塩素ガスとの混合ガスを用い、より低い温度(100℃程度)でドライエッチングができるようにする技術が提案されている(非特許文献1参照)。
K. Kotani, et. al. ,"High Etch Rate and Low Temperature InP Backside Via Etching Using HI-based Inductively Coupled Plasma", 2004 International Conference on Indium Phosphide and Related Materials, Conference proceedings, 16th IPRM, pp.717-720, 2004.
しかしながら、ヨウ化水素ガスは、塩素ガスに比べて特殊なガスであり高価であるという問題がある。また、ヨウ化水素ガスを用いると、エッチング処理を行う処理室内部が汚れやすく、安定したエッチングを得るためには、頻繁に処理室内のクリーニングを行う必要があり、生産性が悪くコストの上昇を招くという問題がある。
本発明は、以上のような問題点を解消するためになされたものであり、コストの上昇を招くことなく、より安定した状態でInPの層がドライエッチング法によりエッチングできるようにすることを目的とする。
本発明に係るドライエッチング方法は、InPからなる半導体層の上に無機絶縁材料からなる第1絶縁層を形成する第1工程と、第1絶縁層の上に有機絶縁材料からなる第2絶縁層を形成する第2工程と、第1絶縁層および第2絶縁層をパターニングして半導体層の表面が露出する開口部を備える第1絶縁層および第2絶縁層から構成されたマスクパターンを形成する第3工程と、塩素ガスを用いたヨウ化水素ガスを用いないドライエッチング法によりマスクパターンをマスクとして半導体層を選択的にエッチングして半導体層に開口パターンを形成する第4工程とを少なくとも備え、有機絶縁材料は、塩素ガスを用いたInPからなる層のドライエッチング工程における温度条件以上の耐熱温度を有している。
上記ドライエッチング方法において、第4工程は、150〜250℃の範囲の温度条件で行えばよい。また、無機絶縁材料は、酸化シリコン,窒化シリコン,および酸窒化シリコンの中より選択されたものであればよい。また、有機絶縁材料は、耐熱温度が250℃以上である、ポリイミド,ベンゾシクロブテン,アリーレンエーテル系ポリマー,シロキサン系ポリマー,および芳香族炭化水素系ポリマーの中より選択されたものであればよい。
以上説明したように、本発明によれば、無機絶縁材料からなる第1絶縁層および有機絶縁材料からなる第2絶縁層からなるマスクパターンをマスクとし、塩素ガスを用いたドライエッチング法によりInPからなる半導体層をエッチングするので、コストの上昇を招くことなく、より安定した状態でInPの層がドライエッチング法によりエッチングできるようになるという優れた効果が得られる。
図1Aは、本発明の実施の形態におけるドライエッチング方法の各工程における状態を示す断面図である。 図1Bは、本発明の実施の形態におけるドライエッチング方法の各工程における状態を示す断面図である。 図1Cは、本発明の実施の形態におけるドライエッチング方法の各工程における状態を示す断面図である。 図1Dは、本発明の実施の形態におけるドライエッチング方法の各工程における状態を示す断面図である。 図1Eは、本発明の実施の形態におけるドライエッチング方法の各工程における状態を示す断面図である。 図1Fは、本発明の実施の形態におけるドライエッチング方法の各工程における状態を示す断面図である。 図1Gは、本発明の実施の形態におけるドライエッチング方法の各工程における状態を示す断面図である。
以下、本発明の実施の形態について図を参照して説明する。まず図1Aに示すように、InPからなる基板(半導体層)101の上に、無機絶縁材料からなる第1絶縁層102を形成する。例えば、スパッタ法により基板101の上に酸化シリコンを堆積することで、層厚0.1μm程度に第1絶縁層102を形成すればよい。なお、基板101は、板厚50μmである。
次に、図1Bに示すように、第1絶縁層102の上に、有機絶縁材料からなる第2絶縁層103を形成する。例えば、有機絶縁材料であるベンゾシクロブテンをスピンコート法により塗布し、この塗布膜を210℃・40分の加熱条件で加熱処理して熱硬化することで、層厚15μmの第2絶縁層103を形成すればよい。このように、有機絶縁材料を用いることで、10μmを超える厚い絶縁層が、容易に形成できるようになる。
また、有機絶縁材料から第2絶縁層103を形成しているので、層厚を厚くしても大きな応力が発生することがなく、基板101の破損などが抑制できるようになる。よく知られているように、酸化シリコンや窒化シリコンなどの無機絶縁材料を10μm程度の厚さの層に形成すると、大きな応力が発生し、このような層を形成した基板にクラックなどを発生させる場合がある。これに対し、上述したような有機絶縁材料を用いることで、15μmと厚い層を形成しても、基板101に損傷を与えることがない。
また、本実施の形態によれば、第2絶縁層103と基板101との間に第1絶縁層102を備えているので、有機絶縁材料からなる第2絶縁層103の基板101からの剥離が抑制できるようになる。一般に、有機絶縁材料は、InPの層との密着性がよくない。これに対し、無機絶縁材料の層は、有機絶縁材料の層およびInPの層の両者に対して良好な密着性が得られる。従って、第1絶縁層102を備えることで、第2絶縁層103の剥がれが抑制できるようになる。このように、第1絶縁層102は、密着性向上のために形成するので、例えば、一様な膜となる厚さに形成すればよく、前述したように層厚0.1μm程度でよい。このため、第1絶縁層102の存在により大きな応力が発生することがなく、基板101に損傷を与えることがない。
次に、図1Cに示すように、第2絶縁層103の上に、開口部104aを備えるレジストパターン104を形成する。例えば、よく知られたフォトレジストを塗布して膜厚20μm程度のフォトレジスト膜を形成し、形成したフォトレジスト膜を公知のフォトリソグラフィー技術によりパターニングすることで、レジストパターン104を形成すればよい。レジストパターン104は、厚さ20μm程度に形成される。
次に、図1Dに示すように、レジストパターン104をマスクとした選択的なエッチングにより第2絶縁層103および第1絶縁層102をパターニングし、基板101の表面が露出する開口部105を形成する。例えば、CF4および酸素の混合ガスを用いた反応性イオンエッチング(RIE)法などにより、第2絶縁層103および第1絶縁層102を選択的にエッチングすればよい。
次に、レジストパターン104を除去し、図1Eに示すように、基板101の上に、開口部105を備えるマスクパターン106が形成された状態とする。マスクパターン106は、第1絶縁層102および第2絶縁層103から構成されて開口部105を備える。レジストパターン104は、例えば、有機溶剤に溶解させることで除去(剥離)することができる。このとき、ベンゾシクロブテンからなる第2絶縁層103は、フォトレジストを溶解する一般的な有機溶剤に溶解することがない。言い換えると、レジストパターン104の除去では、第2絶縁層103が溶解しない有機溶剤を用いればよい。
次に、塩素ガスを用いたドライエッチング法によりマスクパターン106をマスクとして基板101を選択的にエッチングすることで、図1Fに示すように、基板101にビアホール(開口パターン)107を形成する。例えば、温度条件を200℃程度とし、塩素ガスを用いた反応性イオンエッチング法によりエッチングすればよい。
最後に、マスクパターン106を除去すれば、図1Gに示すように、例えば貫通するビアホール107を備える基板101が得られる。例えば、CF4および酸素の混合ガスを用いた反応性イオンエッチングにより、第1絶縁層102および第2絶縁層103から構成されたマスクパターン106を選択的に除去できる。
上述した本実施の形態によれば、CF4,酸素,および塩素などのガスを用いたドライエッチング、スピン塗布、溶剤による剥離など、一般に用いられている半導体装置の製造工程により、50μmを超える厚さのInP基板(InPの半導体層)に、貫通する開口パターンを形成することができる。このように、本実施の形態によれば、高価なエッチングガス、装置内部を汚染しやすいガス、エッチング残りが発生しやすい金属マスクなどを用いることがないので、コストの上昇を招くことなく、より安定した状態でInPの層がドライエッチング法によりエッチングできる。
なお、本発明は以上に説明した実施の形態に限定されるものではなく、本発明の技術的思想内で、当分野において通常の知識を有する者により、多くの変形が実施可能であることは明白である。例えば、上述では、無機絶縁材料として酸化シリコンを用いたが、これに限るものではなく、例えば、窒化シリコンおよび酸窒化シリコンなどの無機絶縁材料であってもよい。
また、上述した実施の形態では、塩素ガスを用いたInPからなる層のドライエッチング工程において、温度条件を200℃としたが、この温度条件は、150〜250℃の範囲あればよい。
また、有機絶縁材料として、ベンゾシクロブテンを用いたが、これに限るものではなく、ポリイミド、アリーレンエーテル系ポリマー、シロキサン系ポリマー、または芳香族炭化水素系ポリマーなどの有機絶縁材料を用いることができる。有機絶縁材料は、塩素ガスを用いたInPからなる層のドライエッチング工程における温度条件以上の耐熱温度を有していればよい。
塩素ガスを用いたドライエッチング工程では、上述したように最大でも250℃とすればよいので、有機絶縁材料の耐熱温度としては、250℃以上あればよいものと考えられる。従って、有機絶縁材料としては、耐熱温度が250℃以上である、ベンゾシクロブテン、ポリイミド、アリーレンエーテル系ポリマー、シロキサン系ポリマー、および芳香族炭化水素系ポリマーのいずれかを用いればよい。これらの材料であれば、150〜250℃の温度条件によるドライエッチング工程でも、パターン変形や変質などを起こさない。
また、上述では、InPからなる層のエッチングにおいて、塩素ガスを用いるようにしたが、このエッチングにおいては、塩素ガスのみに限るものではなく、塩素を主ガスとし、アルゴン、ヘリウム、窒素、または酸素を添加した混合ガスを用いるようにしてもよい。
101…基板(半導体層)、102…第1絶縁層、103…第2絶縁層、104…レジストパターン、104a…開口部、105…開口部、106…マスクパターン、107…ビアホール(開口パターン)。

Claims (4)

  1. InPからなる半導体層の上に無機絶縁材料からなる第1絶縁層を形成する第1工程と、
    前記第1絶縁層の上に有機絶縁材料からなる第2絶縁層を形成する第2工程と、
    前記第1絶縁層および前記第2絶縁層をパターニングして前記半導体層の表面が露出する開口部を備える前記第1絶縁層および前記第2絶縁層から構成されたマスクパターンを形成する第3工程と、
    塩素ガスを用いたヨウ化水素ガスを用いないドライエッチング法により前記マスクパターンをマスクとして前記半導体層を選択的にエッチングして前記半導体層に開口パターンを形成する第4工程と
    を少なくとも備え
    前記有機絶縁材料は、塩素ガスを用いたInPからなる層のドライエッチング工程における温度条件以上の耐熱温度を有していることを特徴とするドライエッチング方法。
  2. 請求項1記載のドライエッチング方法において、
    前記第4工程は、150〜250℃の範囲の温度条件で行うことを特徴とするドライエッチング方法。
  3. 請求項1または2記載のドライエッチング方法において、
    前記無機絶縁材料は、酸化シリコン,窒化シリコン,および酸窒化シリコンの中より選択されたものであることを特徴とするドライエッチング方法。
  4. 請求項1〜3のいずれか1項に記載のドライエッチング方法において、
    前記有機絶縁材料は、耐熱温度が250℃以上である、ポリイミド,ベンゾシクロブテン,アリーレンエーテル系ポリマー,シロキサン系ポリマー,および芳香族炭化水素系ポリマーの中より選択されたものである
    ことを特徴とするドライエッチング方法。
JP2010030013A 2010-02-15 2010-02-15 ドライエッチング方法 Expired - Fee Related JP5204138B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010030013A JP5204138B2 (ja) 2010-02-15 2010-02-15 ドライエッチング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010030013A JP5204138B2 (ja) 2010-02-15 2010-02-15 ドライエッチング方法

Publications (2)

Publication Number Publication Date
JP2011166059A JP2011166059A (ja) 2011-08-25
JP5204138B2 true JP5204138B2 (ja) 2013-06-05

Family

ID=44596357

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010030013A Expired - Fee Related JP5204138B2 (ja) 2010-02-15 2010-02-15 ドライエッチング方法

Country Status (1)

Country Link
JP (1) JP5204138B2 (ja)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61174635A (ja) * 1985-01-29 1986-08-06 Nec Corp 半導体装置の製造方法
JPH02254720A (ja) * 1989-03-29 1990-10-15 Toshiba Corp 微細エッチング方法
JP3167310B2 (ja) * 1990-04-19 2001-05-21 株式会社東芝 ドライエッチング方法
JP3834589B2 (ja) * 2001-06-27 2006-10-18 株式会社ルネサステクノロジ 半導体装置の製造方法
JPWO2010016249A1 (ja) * 2008-08-05 2012-01-19 日本電気株式会社 半導体装置の製造方法およびプラズマエッチング装置

Also Published As

Publication number Publication date
JP2011166059A (ja) 2011-08-25

Similar Documents

Publication Publication Date Title
JP6739637B2 (ja) 超伝導体相互接続構造を形成する方法
JPWO2009154173A1 (ja) 多段型基板の製造方法
JP2014038322A (ja) 光半導体素子の製造方法
US20130069731A1 (en) Method of multi-stage substrate etching and terahertz oscillator manufactured using the same method
JP5204138B2 (ja) ドライエッチング方法
JP5399980B2 (ja) ドライエッチング方法
JP2011175996A (ja) グラフェントランジスタおよびその製造方法
JP6026756B2 (ja) 半導体装置の製造方法
US20090061635A1 (en) Method for forming micro-patterns
JP5091627B2 (ja) InPのドライエッチング方法およびビアホール形成方法
KR20060104397A (ko) 반도체 소자의 패턴 형성 방법
JP5857659B2 (ja) 半導体素子の製造方法
JP5519402B2 (ja) 微細構造体の製造方法
JP2007135129A (ja) 圧電振動片の製造方法およびその製造方法により製造した圧電振動片
KR100976663B1 (ko) 반도체 소자의 패턴 형성 방법
US10916428B2 (en) Method to transfer patterns to a layer
JP4534763B2 (ja) 半導体素子の製造方法
KR100912958B1 (ko) 반도체 소자의 미세 패턴 제조 방법
WO2005038905A1 (en) Wafer etching techniques
JP2017034165A (ja) インプリント用テンプレート基板の製造方法、インプリント用テンプレート基板、インプリント用テンプレート、および半導体装置の製造方法
KR100935251B1 (ko) 반도체 소자의 나노 스페이스 제조 방법
KR100744089B1 (ko) 반도체 소자 제조 방법
KR101102967B1 (ko) 반도체 소자 제조 방법
JP2014069298A (ja) 微細構造体の製造方法
WO2011065062A1 (ja) フレキシブル回路基板およびその製造方法

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20111102

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20111102

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120116

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121025

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121030

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121218

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130212

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130214

R151 Written notification of patent or utility model registration

Ref document number: 5204138

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160222

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees