JP5200491B2 - 駆動装置、物理量測定装置及び電子機器 - Google Patents

Description

本発明は、振動子に駆動振動を励振する駆動装置、これを用いた物理量測定装置、例えば振動型ジャイロスコープ、及び電子機器等に関する。

いわゆるジャイロスコープには、物体に働く力の検出方法によって回転型や振動型等がある。中でも、振動型ジャイロスコープは、構成部品等の観点から小型化や低コスト化に有利とされている。このような振動型ジャイロスコープのうち、物体に働く角速度を検出する振動型ジャイロセンサには、信頼性や小型化に有利な水晶や圧電素子を励振する圧電振動型ジャイロセンサがある。圧電振動型ジャイロセンサは、振動している物体に角速度が加わると、その振動と直角方向にコリオリ力が生じることを利用している。

例えば、角速度を検出する振動型ジャイロセンサでは、物理量トランスデューサ（振動子）に一定方向の駆動振動が励振される。この振動子に角速度が加わると、駆動振動と垂直な方向にコリオリ力が生じ、これによって検出振動が生じる。検出振動は駆動振動に直交する方向に生じるため、検出信号（検出振動による信号成分）は駆動信号（駆動振動による信号成分）と位相が９０度ずれている。このことを利用して、例えば同期検波によって検出信号を、駆動信号とは区別して検出することができる。

振動型ジャイロセンサが適用される用途は広く、例えばビデオカメラやデジタルカメラの手振れ検出や、カーナビゲーションシステムのＧＰＳ（Global Positioning System）の位置検出、航空機やロボットの姿勢検出等に用いられる。

こうした用途において、振動型ジャイロセンサは、電池によって駆動される。従って、振動型ジャイロセンサの消費電力をできるだけ減らし、電池の寿命を長くする必要がある。この場合、角速度の検出等を行わない期間は振動型ジャイロセンサへの電源供給を停止させ、振動型ジャイロセンサを使用する期間のみ電池から電源供給を行わせることが好ましい。そのため、振動型ジャイロセンサを起動してから短時間で正常な動作を行わせる必要が生じる。

また、振動型ジャイロセンサでは、発振起動時において、発振ループ内に電流を流して、定常発振を実現させるための動作を確実に開始させることが重要である。すなわち、電源を投入して発振駆動回路を起動すれば、定常発振のための動作が必ず開始されるというものではない。電源を投入しても、発振ループに何ら電流が流れず、時間が経過しても定常発振が生じない場合があり得る。このような事態が生じないようにすること（発振不良を防止すること）は、物理量測定装置の信頼性の向上に貢献する。

このような振動型ジャイロセンサの起動時間の短縮化を図る技術は、例えば特許文献１に開示されている。特許文献１には、発振ループ内にＣＲ発振回路又はリングオシレータを付加した構成により、起動直後であっても、増幅器により発振振幅を増大させるようにした技術が開示されている。
特開２００４−２８６５０３号公報

ところで、振動型ジャイロセンサの駆動装置には、振動子に働く角速度を安定して検出するために、振動子を共振周波数で一定に振動（発振）させる必要がある。また、短時間で振動子が発振し正常な動作を開始させる必要がある。更には、低コストで、電池の寿命を長くするために、小型で低消費電力な回路で構成させることが好ましい。

一方、例えば振動子をＱ値の高い水晶によって形成し、該振動子をパッケージ内に真空封止すると、振動子の駆動Ｑ値が非常に高くなる。そのため、振動子に駆動振動を励振する際に、振動子からの信号が安定するまでの時間（起動時間）が長くなるという問題がある。

ここで、特許文献１の技術では、水晶振動子の駆動周波数に近い周波数で発振させようとすると、ＣＲ発振回路のコンデンサや抵抗器の素子面積が大きくなる。そのため、振動型ジャイロスコープ（振動型ジャイロセンサ）の大型化及びコスト高を招くという問題がある。また、特許文献１の技術では、起動時には一旦別の周波数で起動させているため、Ｑ値の高い水晶振動子の駆動周波数に引き込みにくい。そのため、製造ばらつき等の影響を受けると、より一層安定発振までの時間が長くなるという問題がある。

また、特許文献１の技術では、振動子が発振しているか否かにかかわらず、ＣＲ発振回路等からの信号のエネルギーを振動子に注入している。この場合、振動子の共振周波数にかかわらず所定の固定周波数でエネルギーが加えられるため、振動子の定常発振に近づくのに伴い、ＣＲ発振回路の信号が定常発振の妨げとなってしまう。従って、振動子を定常発振させる起動時間を短縮するためには、振動子を含む発振ループの定常発振条件から大きく離れて振動子の発振の妨害とならないように、発振ループ内にエネルギーを注入する必要がある。

本発明は、このような考察に基づいてなされたものである。本発明の幾つかの態様によれば、振動子の発振の妨害を最小限に抑えて効率的に発振起動を行うことで発振起動時間を短縮できる駆動装置、これを用いた物理量測定装置及び電子機器を提供することができる。

本発明の態様は以下のとおりである。

（１）本発明の駆動装置の一態様では、振動子に励振される駆動振動及び測定すべき物理量に基づいて前記振動子から出力される検出信号を同期検波した出力信号を用いて物理量を測定するのに際して、前記振動子と発振ループを形成し、該振動子に駆動振動を励振するための駆動装置であって、前記発振ループ内の発振振幅を制御して前記振動子に駆動振動を励振するゲインコントロールアンプと、所与の周波数の信号を生成する信号生成回路と、前記信号生成回路によって生成された信号を、前記振動子の共振周波数に変調する変調回路とを含み、前記変調回路によって変調された信号を用いて前記振動子に駆動振動を励振した後に、前記振動子と前記ゲインコントロールアンプとにより形成される発振ループ内の発振振幅を制御して前記振動子に駆動振動を励振する。

本態様によれば、発振起動時には変調回路からの変調信号により振動子にエネルギーが注入され、振動子の発振起動時間を短縮できる。しかも、変調回路からの変調信号が振動子の共振周波数に変調されているため、発振ループの定常発振条件から大きく離れることがない。そのため、振動子の発振の妨げになることなく発振ループ内にエネルギーを注入できるため、効率的に発振起動を行うことができるようになる。

一般的に、発振ループ内では、発振ループ内のホワイトノイズのうち振動子がその共振周波数のみを通す。その結果、共振周波数の信号成分のみが増幅されて発振が開始される。即ち、一般的な発振回路では、発振ループ内の真性雑音（特にホワイトノイズ）から振動子の共振周波数成分のみを増幅させて発振を開始させる。ところが、真性雑音は、温度条件、電源条件、プロセス条件の変動によって大きく変化する。従って、発振を開始して、発振が定常状態になるまでの時間もまた、温度条件、電源条件、プロセス条件の変動に大きく変化することになる。これに対して、本発明によれば、変調回路により、温度条件、電源条件、プロセス条件の変動によらず、確実に振動子の発振を開始させることができる上に、発振を開始して発振が定常状態になるまでの時間を確実に短縮させることができるようになる。

（２）本発明の駆動装置の他の態様では、前記変調回路が、前記発振ループ内の信号に基づいて前記同期検波の参照信号を生成するコンパレータを含み、前記変調回路によって変調された信号に基づいて前記ゲインコントロールアンプの出力と前記コンパレータの出力とを切り替えながら前記振動子に駆動振動を励振した後に、前記振動子と前記ゲインコントロールアンプとにより形成される発振ループ内の発振振幅を制御して前記振動子に駆動振動を励振することができる。

本態様においては、振動子に励振される駆動振動及び測定すべき物理量に基づいて振動子から出力される検出信号を同期検波した出力信号を用いて物理量を測定するのに際して、同期検波の参照信号を生成するコンパレータが設けられる。そして、このコンパレータにより、発振ループ内の信号に基づいて上記の参照信号を生成するようにすると共に、発振起動時には、変調回路によって変調された信号に基づいてゲインコントロールアンプの出力とコンパレータの出力とを切り替えながら振動子に駆動振動を励振するようにしている。これにより、同期検波処理に必要なコンパレータを、発振起動の高速化の手段として兼用でき、同期検波処理と発振起動の高速化とを実現させることができる。

（３）本発明の駆動装置の他の態様では、通常動作を行うための第１の動作モードに設定された状態では、前記変調回路によって変調された信号を用いて前記振動子に駆動振動を励振した後に、前記振動子と前記ゲインコントロールアンプとにより形成される発振ループ内の発振振幅を制御して前記振動子に駆動振動を励振し、スリープ動作を行うための第２の動作モードに設定された状態では、前記振動子と前記コンパレータとにより形成される発振ループ内で前記振動子に駆動振動を励振することができる。

本態様によれば、第１及び第２の動作モードが設けられ、第１の動作モードに設定された状態では、上述のように発振ループの切り替えが行われる。また、第２の動作モードに設定された状態では、第１の動作モードにおける発振制御を行う回路部分を動作させる必要がなくなる。従って、第２の動作モードにおける低消費電力化と、第２の動作モードが解除されたときの発振起動の高速化とを両立させることができる。

（４）本発明の駆動装置の他の態様では、前記発振ループ内の発振信号に基づいて前記ゲインコントロールアンプのゲインを制御するゲイン制御回路を含み、前記第２の動作モードに設定された状態では、前記コンパレータの動作をディセーブル状態に設定することなく、前記ゲインコントロールアンプ及び前記ゲイン制御回路の動作をディセーブル状態に設定することができる。

本態様においては、第１の動作モードに設定されている状態では、発振起動時には、変調回路からの変調信号により発振起動を高速化し、発振定常状態になるとゲインコントロールアンプにより発振ループ内の発振振幅が制御される。これにより、同期検波処理と発振起動の高速化とを実現させることができる。更に、第２の動作モードに設定されている状態では、発振ループ内で発振状態が維持され、ゲインコントロールアンプ及びゲイン制御回路の動作が停止される。これにより、第２の動作モードにおける低消費電力化と、第２の動作モードが解除されたときの発振起動の高速化とを両立させることができる。

（５）本発明の駆動装置の他の態様では、前記信号生成回路が、前記第２の動作モードから前記第１の動作モードへの切り替えタイミングを基準に開始される所定期間だけ、前記所与の周波数の信号を生成することができる。

本態様によれば、第２の動作モードから第１の動作モードに切り替える際にも、変調回路からの変調信号により振動子にエネルギーが注入され、振動子の発振起動時間を短縮できる。この場合も、変調回路からの変調信号が振動子の共振周波数に変調されているため、発振ループの定常発振条件から大きく離れることがない。そのため、振動子の発振の妨げになることなく発振ループ内にエネルギーを注入できるため、効率的に発振起動を行うことができるようになる。

（６）本発明の駆動装置の他の態様では、前記ゲインコントロールアンプの出力の極性と前記コンパレータの出力の極性とが同一であってもよい。

本態様によれば、極性を反転させる回路を付加する必要が無くなり、回路規模の増大を抑えることができるようになる。

（７）本発明の駆動装置の他の態様では、前記変調回路によって変調された信号に基づいて前記ゲインコントロールアンプの出力と所与の電圧とを切り替えながら前記振動子に駆動振動を励振した後に、前記振動子と前記ゲインコントロールアンプとにより形成される発振ループ内の発振振幅を制御して前記振動子に駆動振動を励振することができる。

本発明においては、変調回路によって変調された信号に基づいてゲインコントロールアンプの出力と所与の電圧とを切り替えながら振動子に駆動振動を励振するようにしている。これにより、同期検波処理用のコンパレータを兼用することなく発振起動の高速化を実現させることができる。

（８）本発明の駆動装置の他の態様では、前記信号生成回路が、前記所与の周波数の信号を所定期間だけ生成することができる。

（９）本発明の駆動装置の他の態様では、前記所定期間の開始タイミングが、前記駆動装置のパワーオンリセットの開始タイミングであってもよい。

（１０）本発明の駆動装置の他の態様では、前記所定期間の終了タイミングが、前記発振ループ内の信号が所定の閾値レベルを超えたことが検出されたタイミング、又は前記所定期間の開始タイミングを基準に所定のカウント数をカウントしたことが検出されたタイミングであってもよい。

上記の（８）〜（１０）のいずれかの態様によれば、発振ループ内で発振振幅を制御するために必要な回路を流用するか、或いは発振ループ内のレベルを検出する回路自体を省略できるので、回路規模の増大を抑えることができる。特に、変調回路に必要な信号を生成する所定期間の開始タイミング（変調開始タイミング）を明確化することによって、ユーザの使い勝手を向上させることが可能となる。更に、例えば開始タイミングを基準に所与の基準クロックをカウントすることで所定期間の長さを定めることができる。すなわち、所定期間の終了タイミング（変調終了タイミング）を簡単に決定することができる。よって、例えば発振振幅を検出する回路を省略でき、回路規模を縮小させることもできるようになる。

（１１）本発明の駆動装置の他の態様では、前記変調回路が、前記発振ループ内において前記ゲインコントロールアンプの出力側に設けられ、前記振動子の一端と電気的に接続されてもよい。

本態様においては、変調回路によって変調された信号が、発振ループ内の他のアナログ回路に供給されることなく振動子にのみ供給されることになる。変調回路からの信号は他のアナログ回路にとってはノイズ成分であるため、本態様によれば、アナログ回路の誤動作や無駄な電力消費を抑えることができるようになる。

（１２）本発明の駆動装置の他の態様では、前記信号生成回路が、パワーオンリセット信号を生成するパワーオンリセット回路と、所定の期間内に前記パワーオンリセット信号に基づいて１又は複数のパルスを発生させるパルス発生回路とを含み、前記パルス発生回路が、各ディレイユニットが、入力信号に基づいてパルスを発生させる複数のディレイユニットを有し、各ディレイユニットが発生したパルスの論理和演算結果を出力し、前記パワーオンリセット信号の変化タイミングを基準に、前記発振ループ内の信号が所定の閾値レベルを超えたことを示す検出結果信号の変化タイミングまでの期間に、前記所与の周波数の信号を出力することができる。

本態様によれば、変調回路に必要な信号を簡素な回路構成で生成できるようになる。

（１３）本発明の物理量測定装置の一態様では、振動子に励振される駆動振動及び測定すべき物理量に基づいて前記振動子から出力される検出信号に対応した物理量を測定するための物理量測定装置であって、振動子と、前記振動子に駆動振動を励振する上記のいずれか記載の駆動装置と、前記検出信号に基づいて前記物理量に対応した出力信号を検出する検出装置とを含み、前記検出装置が、前記発振ループ内の信号に基づいて前記同期検波の参照信号を生成するコンパレータの出力に基づき、前記検出信号を同期検波する同期検波器を含む。

本態様によれば、振動子の発振の妨害を最小限に抑えて効率的に発振起動を行うことで発振起動時間を短縮できる駆動装置を適用し、回路規模を増大させることなく、振動子の破壊を防止し、小型化及び低消費電力化を図る物理量測定装置を提供することができる。

（１４）本発明の物理量測定装置の他の態様では、前記検出装置が、前記コンパレータの出力と前記検出信号との位相を調整するための移相器を含むことができる。

本態様によれば、微少な検出信号の検出処理中の位相変化に応じて位相調整を行うことができるので、その結果として、高精度な位相調整と回路規模増大の防止とを両立させることができる。

（１５）本発明の電子機器は、本発明のいずれかの態様の物理量測定装置を含む。

本態様によれば、物理量の測定結果を用いて所与の処理を行う電子機器の小型化及び低消費電力化に寄与できるようになる。また、本態様によれば、振動子の破壊を防止し、回路規模を増大させることなく発振起動時間を短縮できる駆動装置を含む電子機器を提供できる。

（１６）本発明の駆動装置の他の態様では、前記振動子は容量結合型の振動子であり、前記ゲインコントロールアンプは、矩形波の駆動信号を前記振動子に与えることによって前記駆動振動を励振する。

矩形波による駆動方式は駆動信号のばらつきが少ないという利点がある。また、電圧振幅の制御が容易であるため、回路構成を簡素化でき、回路規模を縮小できるという利点がある。また、容量結合型の振動子（内部等価回路において、信号経路に直流阻止コンデンサが介在するタイプの振動子）を用いると、発振ループの直流電位として任意の電位を使用でき、回路構成上の自由度が向上するという利点がある。なお、容量結合型の振動子（容量性の振動子）の例としては、圧電素子があげられる。

（１７）本発明の駆動装置の他の態様では、前記信号生成回路は、前記振動子の共振周波数よりも高い周波数である第１の周波数の前記信号を生成し、前記変調回路は、前記第１の周波数の前記信号に基づいて前記発振ループ内に混入された、前記第１の周波数をもち、かつ搬送波として機能する混入信号を、変調信号として機能し、前記振動子の共振周波数と同一の周波数である第２の周波数をもつ、前記ゲインコントロールアンプの出力信号によって、ＡＭ変調する。

発振ループに混入された、前記振動子の共振周波数よりも高い周波数（第２の周波数）の信号（混入信号）は、振動子の共振周波数に一致する周波数（第１の周波数）をもつゲインコントロールアンプの出力信号によってＡＭ変調されるだけである。よって、発振ループ内の状態は、定常発振条件から大きく離れることがない。よって、発振ループに混入された信号（混入信号）は、正規の発振の妨げにならない。

（１８）本発明の駆動装置の他の態様では、前記混入信号には、前記第２の周波数成分の信号が含まれており、前記振動子による周波数選択の結果として、前記混入信号に含まれる前記第２の周波数成分の信号が選択され、選択された前記第２の周波数成分の信号に基づいて前記ゲインコントロールアンプから前記出力信号が出力され、前記変調回路は、前記混入信号を、前記ゲインコントロールアンプの出力信号を変調信号として用いてＡＭ変調し、前記変調回路から出力されるＡＭ変調された信号は前記振動子に供給され、これによって、前記発振ループ内において、前記第２の周波数の発振が成長する。

混入信号がゲインコントロールアンプの出力信号によってＡＭ変調され、ＡＭ変調された信号が振動子に供給され、振動子の周波数選択によって共振周波数(第２の周波数)成分の信号が選択され、その選択された第２の周波数成分の信号に基づいてゲインコントロールアンプの出力が生成され、このような動作が繰り返され、これによって、正規の発振が確実かつ速やかに成長する。

（１９）本発明の駆動装置の他の態様では、前記変調回路は発振ループに設けられた少なくとも一つのスイッチを含み、前記信号生成回路は、前記振動子の共振周波数よりも高い周波数をもつスイッチ制御信号を生成し、前記スイッチ制御信号によって、前記少なくも一つのスイッチがオン／オフされる。

（２０）本発明の駆動装置の他の態様では、前記スイッチ制御信号による前記少なくとも一つのスイッチのオン／オフによって、インパルスに近い状態の、ホワイトノイズを含む矩形波信号が前記発振ループに混入され、前記振動子による周波数選択の結果として、前記矩形波信号に含まれる前記ホワイトのイズのうちの、前記振動子の共振周波数に一致する周波数成分の信号が選択され、前記選択された前記周波数成分の信号が発振の種となって、前記発振ループ内に、前記振動子の共振周波数の発振が成長する。

（２１）本発明の駆動装置の他の態様では、前記振動子によって選択された、前記振動子の共振周波数に一致する周波数成分の信号に基づいて前記ゲインコントロールアンプから出力信号が出力され、前記変調回路は、前記発振ループに混入された、前記インパルスに近い状態の、ホワイトノイズを含む矩形波信号を、前記ゲインコントロールアンプの出力信号を変調信号として用いてＡＭ変調し、前記変調回路から出力されるＡＭ変調された信号は前記振動子に供給される。

上記（１９）〜（２１）のいずれかの態様によれば、スイッチをオン／オフするだけで、発振を確実かつ速やかに開始させることができる。回路構成が簡素化されているため、専有面積の縮小ならびに低消費電力化が実現される。スイッチがオン／オフされれば、発振ループ内において電荷が移動して、充放電電流が流れ、これによって、スイッチのオン／オフ周波数と同一の周波数の信号（混入信号）が発振ループ内に生じる。その混入信号に含まれる、振動子の共振周波数に一致する信号成分が振動子によって選択され、その選択された周波数成分の信号に基づいてゲインコントロールアンプから出力信号が出力される。変調回路は、ゲインコントロールアンプの出力信号を変調信号として用いて、搬送波として機能する混入信号をＡＭ変調する。ＡＭ変調された信号は、振動子に供給される。このような動作が繰り返され、正規の発振が確実に、かつ速やかに成長する。上述の混入信号は、好ましくは、インパルスに近い状態の、ホワイトノイズを含む矩形波信号（擬似インパルス）である。

（２２）本発明の振動子の駆動方法は、振動子を、駆動素子を含む発振ループにより駆動する振動子の駆動方法であって、発振起動過程において、前記振動子の共振周波数成分を含むノイズ成分を、前記発振ループの、前記振動子と前記駆動素子とを接続し、かつ他の回路が接続されない経路に混入し、前記振動子の周波数選択性を用いて、前記ノイズ成分のうちの前記振動子の共振周波数に一致する周波数成分を選択し、選択された信号成分を発振の種として用いて発振を成長させる。

振動子は、混入されたノイズ成分からエネルギーの供給を受ける。よって、発振起動開始時において発振不良が生じない。混入されたノイズ成分には、振動子の発振周波数に一致する周波数(発振の種となる周波数)が必ず含まれる。混入されたノイズの量が多ければ、振動子の周波数選択性によってフィルタリングされても、発振の種となる周波数成分は振動子から確実に出力される。よって、発振は必ず成長する。また、発振が効率的に成長するため、発振起動時点から定常発振状態に至るまでの時間を短縮することができる。また、ノイズ成分は、他の回路が接続されない経路に混入されるため、ノイズ成分が他の回路に悪影響を与えない。

以下、本発明の実施の形態について図面を用いて詳細に説明する。なお、以下に説明する実施の形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではない。また以下で説明される構成のすべてが本発明の必須構成要件であるとは限らない。

（第１の実施形態）
１． 駆動装置

図１に、本実施形態における駆動装置としての発振駆動回路の構成例のブロック図を示す。本実施形態における駆動装置としての発振駆動回路は、振動子に励振される駆動振動及び測定すべき物理量に基づいて振動子から出力される検出信号を同期検波した出力信号を用いて物理量を測定するのに用いられる。

発振駆動回路１０には、第１及び第２の接続端子ＴＭ１、ＴＭ２（電極、パッド）が設けられ、発振駆動回路１０の外部において、第１及び第２の接続端子の間に振動子１２が挿入されている。振動子１２には、励振手段１４が取り付けられており、励振手段１４が発振駆動回路１０に対して接続されており、発振ループを構成している。まず、発振駆動回路１０内の駆動器の利得（ゲイン）が大きい状態（ゲインが１より大きい状態）で発振スタートする。この時点では、駆動器への入力は雑音のみである。この雑音は、目的とする駆動振動の固有共振周波数を含む幅広い周波数の波動を含む。この雑音を、振動子１２に入力する。

振動子１２は、例えば後述するような圧電性単結晶からなる。振動子１２の周波数フィルタ作用によって、目的とする固有共振周波数の波動を多く含む信号が出力され、この信号が駆動器に入力される。発振ループ内でこうした操作が繰り返されることによって、目的とする固有共振周波数の信号の割合が高くなり、駆動器への入力信号の振幅が大きくなる。

発振定常状態においては、例えば、振動子１２からの出力電流を電流電圧変換器３０により電圧値に変換し、この電圧値に基づいてＡＧＣ（Auto Gain Control）回路（広義にはゲイン制御回路）４０によって発振ループ内の発振振幅を制御する。これによって、発振ループを信号が一周する間の利得（ループゲイン）が１となり、この状態で振動子１２が安定発振する。

振動子の安定発振は、物理量の測定に必要不可欠である。なぜなら、振動子において発振している駆動信号の振幅が一定でないと、振動子から出力されるべき出力信号の値も一定とならず、正確な測定を行うことができないからである。

また、振動子及び発振駆動回路を含むシステムの低消費電力化には、振動子の発振起動の高速化が必要不可欠である。なぜなら、迅速に安定発振を得ることで、必要なときにのみ発振を起動させることができるようになり、無駄に電力を消費する動作期間を短くできるからである。

本実施形態では、発振駆動回路１０において、発振定常状態には駆動器としてゲインコントロールアンプ（Gain Control Amplifier:以下、ＧＣＡ）２０を用いる一方、発振起動時には、振動子１２を含む発振ループ内に設けられた変調回路９０で変調した信号により振動子１２の発振起動を行う。

より具体的には、発振駆動回路１０は、発振ループ内に設けられたＧＣＡ２０と変調回路９０とを含む。発振駆動回路１０は、更に、信号生成回路としてのインパルス発生制御回路４８を含み、インパルス発生制御回路４８が所与の周波数の信号を生成し、該信号を変調回路９０に供給する。変調回路９０は、インパルス発生制御回路４８によって生成された信号を、振動子１２の共振周波数に変調する。発振駆動回路１０は、変調回路９０によって変調された信号を用いて振動子１２に駆動振動を励振した後に、振動子１２とゲインコントロールアンプとにより形成される発振ループ内の発振振幅を制御して振動子１２に駆動振動を励振する。こうすることで、発振起動時には変調回路９０からの変調信号により振動子１２にエネルギーが注入され、振動子１２の発振起動時間を短縮できる。しかも、変調回路９０からの変調信号が振動子１２の共振周波数に変調されているため、発振ループの定常発振条件から大きく離れることがない。そのため、振動子の発振の妨げになることなく発振ループ内にエネルギーを注入できるため、効率的に発振起動を行うことができるようになる。

一般的に、発振ループ内では、発振ループ内のホワイトノイズのうち振動子１２がその共振周波数のみを通す。その結果、共振周波数の信号成分のみが増幅されて発振が開始される。即ち、一般的な発振回路では、発振ループ内の真性雑音（特にホワイトノイズ）から振動子１２の共振周波数成分のみを増幅させて発振を開始させる。ところが、真性雑音は、温度条件、電源条件、プロセス条件の変動によって大きく変化する。従って、発振を開始して、発振が定常状態になるまでの時間もまた、温度条件、電源条件、プロセス条件の変動に大きく変化することになる。しかしながら、本実施形態によれば、上記の変調回路により、温度条件、電源条件、プロセス条件の変動によらず、確実に振動子１２の発振を開始させることができる上に、発振を開始して発振が定常状態になるまでの時間を確実に短縮させることができるようになる。

発振駆動回路１０では、このような変調回路９０が発振ループ内においてＧＣＡ２０の出力側に設けられ、振動子１２の一端と電気的に接続されるように設けられることが望ましい。こうすることで、変調回路９０によって変調された信号が、発振ループ内の他のアナログ回路に供給されることなく振動子１２にのみ供給されることになる。変調回路９０からの信号は他のアナログ回路にとってはノイズ成分であるため、上記のような構成とすることでアナログ回路の誤動作や無駄な電力消費を抑えることができるようになる。

１．０ 変調回路による変調の具体例およびその効果の一例
図１７（Ａ），図１７（Ｂ）は、図１の変調回路による変調の具体例およびその効果の一例を説明するための図である。

発振起動時において、まず重要なのは、発振ループ内に電流を流して、定常発振を実現させるための動作を確実に開始することである。すなわち、電源を投入して駆動回路（発振駆動回路）１０を起動すれば、必ず上述の動作が開始されるというものではなく、電源を投入しても、発振ループに何ら電流が流れず、時間が経過しても定常発振が生じない場合があり得る。

このような不都合が生じる原因の一例が図１７（Ａ）に示される。図１７（Ａ）では、電流電圧変換器（Ｉ／Ｖ）３０と、ゲインコントロールアンプ（ＧＣＡ）２０との間に、コンデンサＣｐと抵抗Ｒｐで形成されるハイパスフィルタが設けられている。例えば、電源が投入された時点で、何からの理由で、コンデンサＣｐに電荷Ｑが蓄積されており、これによって、ゲインコントロールアンプ（ＧＣＡ）２０の非反転端子がグランド（ＧＮＤ）よりも高い電位になっていると、ゲインコントロールアンプ（ＧＣＡ）２０の出力レベルはＬレベルに固定され、時間が経過しても、発振ループには電流が流れない場合があり得る。また、例えば、ゲインコントロールアンプ（ＧＣＡ）２０の内部回路の製造ばらつきによって、非反転端子と反転端子の電位に不要なＤＣオフセットが生じている場合にも同様に、ゲインコントロールアンプ（ＧＣＡ）２０の出力レベルはＨ／Ｌのいずれかのレベルに固定され、発振ループには電流が流れないという事態が生じ得る。このような事態が生じると、振動子１２を励振することができず、物理量の測定ができない。

（インパルス注入）
そこで、図１に示される回路では、インパルス発生制御回路４８によって、インパルス（実際には擬似的なインパルス）を生成し、このインパルスによって、発振ループに設けられている、変調回路９０の構成要素であるスイッチＳＷ１およびスイッチＳＷ２の少なくとも一方を駆動する。スイッチＳＷ１（またはスイッチＳＷ２）は、瞬時的なオン／オフを繰り返す。これによって意図的にノイズが注入され、発振ループ内に強制的に電流（充放電電流）が流れる。

ずなわち、図１７（Ａ）において、スイッチ制御信号（すなわち、インパルス駆動信号ＩＰＬｄ）によってスイッチＳＷ１が駆動されると、発振ループ内において電荷が移動して充放電電流が流れ、これによって、スイッチＳＷ１のオン／オフ周波数と同一の周波数の信号（混入信号）が発振ループ内に生じる。すなわち、発振ループにインパルスＩＰＬｒが注入される。図１７（Ｂ）の右上側に示すように、理想的なインパルスは、周波数帯域内のすべての周波数成分（周波数成分ｆｓ，ｆｑ，ｆｒ・・・）を一様に含んでいる。従って、インパルスの注入（混入）は、ホワイトノイズを発振ループ内に意図的に注入（混入）したのと同じ効果をもつ。インパルスには、振動子の共振周波数ｆｒに合致する周波数成分（図１７では、単にｆｒと記載されている）が必ず含まれている。

すなわち、注入されたインパルスＩＰＬｒは、発振ループ内の起動の種となる周波数成分を必ず有している。従って、インパルスを発振ループ内に与えると、振動子１２の共振周波数に一致する成分によりエネルギーが確実に注入される。図１７（Ｂ）に示されるように、振動子１２は一つのメカニカルフィルタ１３０として機能し、周波数選択特性を有する（この点は、振動子の種類を問わない）。すべての周波数成分をもつインパルス（ノイズ）が注入されたとしても、振動子１２がもつ周波数選択特性によって周波数が選択され、振動子１２からは共振周波数ｆｒの信号成分のみが出力される。よって、時間経過と共に共振周波数成分のパルスの振幅が増大していき、やがて、定常発振に至る。振動子１２の共振周波数成分を含むノイズ成分（インパルス）は、発振ループの、振動子１２と駆動素子（ゲインコントロールアンプまたはコンパレータ）とを接続し、かつ他の回路が接続されない経路に混入するのが好ましい。この場合、混入するノイズが他の回路に悪影響を与えない。

（実際の回路動作の解析）
インパルスは全ての周波数成分を一様に含む理想的なパルスであるが、実際は、インパルスに近い状態の、ホワイトノイズを含む矩形波（すなわち、擬似インパルス）が、発振ループ内に混入される。この点について、図１８（Ａ）〜図１８（Ｃ）を用いて説明する。
図１８（Ａ）〜図１８（Ｃ）は、発振ループ内への擬似インパルスの混入（注入）動作を説明するための図である。

図１８（Ａ）において、スイッチ制御信号ＳＷＣＴＬによってスイッチＳＷ１がオン／オフされると（オン／オフの周波数はｆｙ）、電荷が移動して充放電電流が流れる。つまり、電流Ｉ（ＯＮ／ＯＦＦ）が流れる。なお、スイッチ制御信号ＳＷＣＴＬが最初に投入されたときに、電荷の供給源となるのは、例えば、寄生容量ＣＬＰに蓄積された電荷Ｑである。電流Ｉ（ＯＮ／ＯＦＦ）はスイッチＳＷＣＴＬ（＝ＩＰＬｄ）に同期して流れるため、結果的に、矩形波信号ＩＰＬｒが発振ループ内に生じる。矩形波信号ＩＰＬｒの立ち上りエッジＰＥＤおよび立ち下がりエッジＮＥＤには、ホワイトノイズ成分が多く含まれる。よって、スイッチ制御信号ＳＷＣＴＬの周波数ｆｙ（例えば、２００ｋＨｚ〜１ＭＨｚ）が、振動子１２の共振周波数(例えば２０ｋＨｚ)よりも十分に高ければ、単位時間に含まれる、矩形波信号ＩＰＬｒの立ち上りエッジＰＥＤおよび立ち下がりエッジＮＥＤの数が増大する。よって、大量のホワイトノイズが効率的に発振ループに注入される。この場合、矩形波信号ＩＰＬｒは、理想的なインパルスに近い状態のパルス、つまり、一様なホワイトノイズを含む擬似インパルスとみなすことができる。

振動子１２は、周波数選択性をもつため、擬似インパルスＩＰＬｒに含まれるホワイトノイズのうち、振動子１２の共振周波数ｆｒに一致する電流信号成分のみを通過させる。振動子１２の共振周波数は、上述のとおり、例えば、２０ｋＨｚ程度の低周波数の正弦波の電流信号Ｉ-Ｗｒである。“Ｉ-Ｗｒ”は、振動子１２の共振周波数に一致する周波数をもち、かつ電流信号である信号Ｗｒを意味する。

次に、図１８（Ｂ）に示すように、振動子１２の共振周波数（ｆｒ）に一致する周波数をもつ正弦波の電流信号Ｉ-Ｗｒは、電流電圧変換回路（Ｉ／Ｖ）３０によってレベル反転された形態で電流電圧変換される。電流電圧変換器（Ｉ／Ｖ）３０から出力される電圧信号は、ゲインコントロールアンプ（ＧＣＡ）２０によって発振ループ内のゲインが１以上になるように反転増幅される。これによって、ゲインコントロールアンプ（ＧＣＡ）２０から、振動子の発振条件（すなわち、位相が３６０度の倍数であり、かつ、発振ループ内のゲインが１以上であること）を満たす電圧信号Ｖ-Ｗｒが出力される。“Ｖ-Ｗｒ”は、振動子１２の共振周波数に一致する周波数をもち、かつ電圧信号である信号Ｗｒを意味する。スイッチＳＷ１がオン状態（閉じた状態）となると、ＧＣＡ２０から出力された電圧信号Ｖ-Ｗｒは、振動子１２に供給される。

ゲインコントロールアンプ（ＧＣＡ）２０の出力端は振動子１２に接続される。振動子１２は、例えば単一の共振周波数のみを通過させる特性を持っているので、振動子１２に入力される電圧信号は、正弦波であってもよく、また、振動子１２の共振周波数成分と高次の周波数成分を併せ持つ矩形波信号であってもよい。すなわち、振動子１２の周波数選択性によって、高次の周波数は取り除かれるので、入力信号は、どちらの信号形態でも構わない。

このような動作が繰り返される。図１８（Ｃ）に示すように、時間経過と共に、ＧＣＡ２０から出力された正弦波（あるいは矩形波）Ｖ-Ｗｒの振幅は増大し、やがて定常発振状態となる。

図１９は、図１８に示される、変調回路の構成要素としてのスイッチの機能について説明するための図である。スイッチＳＷ１は、２種類の加算機能をもつ。

一つは、図１９（Ａ）に示すように、スイッチ制御信号ＳＷＣＴＬ（＝ＩＰＬｄ）に基づく擬似インパルスＩＰＬｒを、発振ループ内に加算する機能である。他の一つは、図１９（Ｂ）に示すように、ＧＣＡ２０の出力信号Ｖ-Ｗｒを、振動子１２の入力端に接続される経路ＲＴ１に加算する機能である。

スイッチＳＷ１は、図１９（Ａ），図１９（Ｂ）の双方に示される加算機能を同時に実行する。したがって、回路構成がきわめて簡素化される。

ただし、この構成に限定されるものではなく、例えば、外部から供給される矩形波信号（ＳＷＣＴＬ，ＩＰＬｄ）を、加算器を用いて直接的に発振ループ内に注入してもよい。この場合は、外部から供給される矩形波信号（ＳＷＣＴＬ，ＩＰＬｄ）が擬似インパルス（ＩＰＬｒ）となる。

（変調回路による変調動作について）
図２０は、変調回路による変調動作を、より具体的に説明するための図である。図２０に示されるように、発振ループ内の、振動子１２の入力端子に接続される経路ＲＴ１には、スイッチのオン／オフの周波数ｆｙに一致した周波数をもつ擬似インパルスＩＰＬｒが混入（注入）される。一方、ＧＣＡ２０の出力端に接続される経路ＲＴ２には、ＧＣＡ２０から、正弦波（あるいは矩形波）の、振動子１２の共振周波数ｆｒに一致した周波数の出力信号Ｖ-Ｗｒが出力される。上述のとおり、ＧＣＡ２０の出力信号Ｖ-Ｗｒの振幅は、時間経過と共に増大する。

また、スイッチＳＷ１がオンすると、ＧＣＡ２０の出力信号Ｖ-Ｗｒは、経路ＲＴ１に加算される。よって、結果的に、擬似インパルスＩＰＬｒは、ＧＣＡ２０の出力信号Ｖ-ＷｒによってＡＭ変調される。図２０に示されるように、擬似インパルスＩＰＬｒは搬送波として機能する。ＧＣＡ２０の出力信号Ｖ-Ｗｒは変調信号として機能する。変調された信号は、振動子１２の入力端に供給される。

図２１は、変調回路が有する機能を、上位概念化して説明するための図である。図２１に示されるように、信号生成回路４９（図１では、参照符号４８の回路に相当する）から周波数ｆｙ（ｆｙ＞振動子の共振周波数ｆｒ）の矩形波信号ＩＰＬｄが生成され、出力される。矩形波信号ＩＰＬｄに基づいて発振ループ内に、周波数ｆｙの搬送波として機能する信号が混入（注入）される。この信号の混入は、例えば、スイッチＳＷ１のオン／オフによる電荷移動によって生じさせることができる。また、例えば、矩形波信号ＩＰＬｄを、別の加算器を用いて、発振ループ内に直接的に混入してもよい。

変調回路９０は、混入（注入）された信号（混入信号）ＩＰＬｒを、変調信号として機能するＧＣＡ２０の出力信号Ｖ-Ｗｒ(周波数は振動子１２の共振周波数ｆｒに一致する)によって、ＡＭ変調する。

見方を変えれば、信号生成回路４９によって生成された信号ＩＰＬｄが、変調回路９０によって、振動子１２の共振周波数ｆｒの信号Ｗｒに変換されたと見ることもできる。この場合、信号生成回路４９によって生成された信号ＩＰＬｄの周波数ｆｙは、変調回路９０によって、振動子１２の共振周波数ｆｒに変調されたことになる。すなわち、変調回路９０は、信号生成回路４９によって生成された信号ＩＰＬｄを、振動子１２の共振周波数ｆｒに変調する。

上述の変調回路の構成は一例であり、図２１に示されるような動作が実質的に実現されるのであれば、どのような構成であってもよく、変形例や応用的な回路構成は、すべて本発明の技術的範囲に含まれる。

図２２は、発振起動開始時点から発振起動過程を経て発振定常状態に至るまでの、発振ループ内の状態の概要を示す図である。図示されるように、時刻ｔ１に発振起動が開始され、変調回路９０の変調動作によって、インパルスＩＰＬｒが発振ループに注入される。共振周波数の発振信号の振幅は徐々に増大していき、時刻ｔ３には、所定の振幅レベルに達する。時刻ｔ４には、変調回路９０による変調動作（インパルスＩＰＬｒの注入動作）が停止される。変調回路９０による変調動作の終了タイミングは、例えば、所望の周波数の発振信号の振幅が所定値に達したことを検出できた時点とすることができる。また、変調開始タイミングを起点として、所定数の基準クロックをカウントし、所定数がカウントされるタイミングで変調を終了してもよい。この場合、発振信号の振幅を検出する必要がないため、その分、低消費電力化が可能である。そして、時刻ｔ５において、発振定常状態が開始される。

このように、本実施形態の駆動回路１０によれば、電源投入と共に、必ず発振ループに電流が流れ、定常発振のための動作が開始される。よって、発振不良が生じない。また、変調回路の出力信号によって、振動子１２にはエネルギーが効率的に供給されるため、発振を速やかに成長させることができる。

変調回路９０による変調方式として、インパルス駆動（擬似インパルス駆動を含む）による変調方式を用いて説明したが、本発明はこれに限定されるものではない。発振ループ内に、振動子１２の共振周波数に一致する周波数成分を含むノイズを混入（注入）することができる変調方式であれば、どのような変調方式であってもよい。

また、図１では、インパルス発生制御回路４８が、スイッチＳＷ１，ＳＷ２の双方をオン／オフ駆動しているが、これに限定されるものではなく、いずれか一方のスイッチを駆動する場合もあり得る。但し、ゲインコントロールアンプ２０の動作特性と、コンパレータ５０の動作特性は異なるのが一般的である。よって、スイッチＳＷ１とスイッチＳＷ２の双方を駆動すれば、異なる条件でノイズを注入することができ、所望周波数の発振を効率的に生じさせることができる。

１．１ 変調回路
次に、変調回路９０について説明する。

本実施形態では、変調回路９０が、発振起動時に発振ループ内に挿入可能に構成されたコンパレータ５０を含むことができる。コンパレータ５０は、発振駆動回路１０においてＧＣＡ２０と並列に設けられている。このコンパレータ５０は、電流制限機能を有することが望ましい。コンパレータ５０が、高電位側電源及び低電位側電源に接続される場合に、コンパレータ５０の電流制限機能とは、高電位側電源及び低電位側電源の少なくとも１つへの電流経路の電流を制限する機能ということができる。このような変調回路９０を含む発振駆動回路１０は、変調回路９０のコンパレータ５０の出力を、同期検波の参照信号としての同期検波用クロックとして出力することができる。

変調回路９０は、ＧＣＡ２０の出力と第２の接続端子ＴＭ２との間に挿入される第１のスイッチ素子ＳＷ１を含み、第１のスイッチ素子ＳＷ１は、スイッチ制御信号ＳＷＣＴＬによりオンオフ制御される。更に変調回路９０は、コンパレータ５０の出力と第２の接続端子ＴＭ２との間に挿入される第２のスイッチ素子ＳＷ２を含み、第２のスイッチ素子ＳＷ２は、スイッチ制御信号ＳＷＣＴＬ＃によりオンオフ制御される。スイッチ制御信号ＳＷＣＴＬ＃は、スイッチ制御信号ＳＷＣＴＬの反転信号である。スイッチ制御信号ＳＷＣＴＬは、インパルス発生制御回路４８によって生成される。

このような構成により、変調回路９０は、発振起動時において、スイッチ制御信号ＳＷＣＴＬに基づいて、ＧＣＡ２０の出力とコンパレータ５０の出力とを切り替えながら振動子１２に駆動振動を励振することができる。その後、変調回路９０では、スイッチ制御信号ＳＷＣＴＬ、ＳＷＣＴＬ＃により、振動子１２とＧＣＡ２０とにより発振ループが形成され、ＧＣＡ２０により発振ループ内の発振振幅が制御されて振動子１２に駆動振動を励振することが行われる。即ち、第１及び第２のスイッチ素子ＳＷ１、ＳＷ２の切り替え制御によって、スイッチ制御信号ＳＷＣＴＬと発振ループ内の発振信号との加算演算を実現し、変調回路９０が加算器として機能する。この加算器としての機能により、スイッチ制御信号ＳＷＣＴＬの周波数を、振動子１２の共振周波数に変調することができる。

ここで、インパルス発生制御回路４８が生成するスイッチ制御信号ＳＷＣＴＬによる第１及び第２のスイッチ素子ＳＷ１、ＳＷ２のスイッチ制御は、発振ループ内に高い周波数の信号を与える。このため、振動子１２には、高い周波数の信号が起動信号として供給されることになる。

理想的なインパルス信号は、すべての周波数成分を有する信号であるため、発振ループ内の起動の種となる周波数成分を必ず有している。従って、インパルス信号を発振ループ内に与えると振動子１２の共振周波数に一致する成分によりエネルギーが確実に注入されるが、理想的なインパルス信号を生成することは困難である。そこで本実施形態では、上述のようなスイッチ制御を行うことで生成される高い周波数の信号を擬似的なインパルス信号として発生させ、振動子１２の起動を確実且つスムーズに行い、発振起動時間を短縮させる。

１．２ スリープモード
本実施形態における発振駆動回路１０には、低消費電力化を図るために、動作モードとして通常動作を行うための通常モード（広義には第１の動作モード）とスリープ動作を行うためのスリープモード（広義には第２の動作モード）とが設けられている。そのため、発振駆動回路１０の内部又は外部に、スリープモード設定レジスタ８０が設けられる。スリープモード設定レジスタ８０には、発振駆動回路１０を制御する図示しない制御回路により、制御データが設定される。発振駆動回路１０は、スリープモード設定レジスタ８０に設定される制御データに対応した動作モードで動作する。例えばスリープモード設定レジスタ８０に「０」が設定されているとき、発振駆動回路１０は、通常モードで動作する。また、例えばスリープモード設定レジスタ８０に「１」が設定されているとき、発振駆動回路１０は、スリープモードで動作する。

スリープモード設定レジスタ８０に設定された制御データに対応したスリープ制御信号ＳＬＥＥＰは、ＧＣＡ２０、ＡＧＣ回路４０及びインパルス発生制御回路４８に供給される。そして、スリープモードで動作するとき、ＧＣＡ２０及びＡＧＣ回路４０の動作が停止されるようになっている。なお、本実施形態では、スリープモードで動作するとき、電流電圧変換器３０及びコンパレータ５０は、ディセーブル状態に設定されることなく動作する（イネーブル状態が維持される）。

ＡＧＣ回路４０は、全波整流器４２と、発振検出器４４と、積分器４６とを含む。全波整流器４２は、電流電圧変換器３０によって変換された電圧値を直流信号としての電圧値に変換する。発振検出器４４は、全波整流器４２によって変換された電圧値に基づいて、振動子１２を含む発振ループが発振状態か否かを検出し、その検出結果を用いてインパルス発生制御回路４８がスイッチ制御信号ＳＷＣＴＬを生成する。例えば発振検出器４４は、全波整流器４２によって変換された電圧値と所与の基準電圧値とを比較し、インパルス発生制御回路４８が、発振検出器４４の比較結果に基づいてスイッチ制御信号ＳＷＣＴＬを生成する。また、積分器４６は、全波整流器４２によって変換された電圧値の積分結果に基づいて、ＧＣＡ２０による発振ループ内の発振制御を行うための制御信号ＶＣＴＬを生成する。例えば、積分器４６は、全波整流器４２によって変換された電圧値を積分して直流成分のレベルを求め、該レベルと所与の基準信号レベルとを比較し、その比較結果に基づいて制御信号ＶＣＴＬを生成する。例えばＧＣＡ２０の出力段（最終段）の回路（出力回路）の高電位側電源電圧は、制御信号ＶＣＴＬに基づいて制御されるようになっている。

より具体的には、全波整流器４２、発振検出器４４及び積分器４６には、スリープ制御信号ＳＬＥＥＰが供給される。そして、スリープ制御信号ＳＬＥＥＰによりスリープモードが指定されているとき、全波整流器４２、発振検出器４４及び積分器４６の動作が停止するようになっている。スリープ制御信号ＳＬＥＥＰにより通常モードが指定されているとき、全波整流器４２、発振検出器４４及び積分器４６が動作するようになっている。

本実施形態では、スリープモード設定レジスタ８０により通常モードに設定されている状態では、発振起動時には第１及び第２のスイッチ素子ＳＷ１、ＳＷ２を制御することで振動子１２の起動が行われ、発振定常状態においては第１のスイッチ素子ＳＷ１をオン状態、第２のスイッチ素子ＳＷ２をオフ状態にして、振動子１２とＧＣＡ２０とを含む発振ループにおいて発振振幅制御が行われる。更に、本実施形態では、スリープモード設定レジスタ８０によりスリープモードに設定されている状態では、振動子１２とコンパレータ５０とを含む発振ループ内で発振が継続される。このとき、ＡＧＣ回路４０は、発振状態の監視と、ＧＣＡ２０の発振振幅制御とを行う。

図２（Ａ）、図２（Ｂ）に、スリープ制御信号ＳＬＥＥＰ、スイッチ制御信号ＳＷＣＴＬ、ＳＷＣＴＬ＃のタイミング波形図を示す。

図２（Ａ）は、通常モードで動作時のタイミング波形図を示し、図２（Ｂ）は、スリープモードで動作時のタイミング波形図を示す。

図２（Ａ）において、スリープ制御信号ＳＬＥＥＰがＬレベルのとき、発振駆動回路１０は、通常モードで動作する。このとき、電源投入直後等の発振起動過程においては、ＡＧＣ回路４０の発振検出器４４では振動子１２からの電流信号を変換した電圧値が所与の基準電圧値より低いことが検出されている。このような状態の発振検出器４４からの検出結果信号ＯＤＥＴを受けたインパルス発生制御回路４８は、所定期間だけ１又は複数のパルスを有するスイッチ制御信号ＳＷＣＴＬを生成する。これにより、上記の所定期間では、第１及び第２のスイッチ素子ＳＷ１、ＳＷ２の各スイッチ素子が交互にオン状態となる。この際、振動子１２に、擬似的なインパルス信号によりエネルギーを注入し、且つ発振ループ内のゲインを１より大きくすることができる。この結果、発振起動過程では、発振ループ内のゲインが１より大きく、且つ発振ループ内の位相が３６０×ｎ（ｎは整数）となるように振動子１２に駆動振動を励振する。

ここで、インパルス発生制御回路４８がスイッチ制御信号ＳＷＣＴＬをパルス状に変化させる所定期間の開始タイミングは、発振駆動回路１０のパワーオンリセットの開始タイミングとすることができる。

その後、定常発振状態に近づくと、発振検出器４４では振動子１２からの電流信号を変換した電圧値が所与の基準電圧値より高いことが検出される。このような状態の発振検出器４４からの検出結果信号ＯＤＥＴを受けたインパルス発生制御回路４８は、第１のスイッチ素子ＳＷ１がオン状態、第２のスイッチ素子ＳＷ２がオフ状態となるようにスイッチ制御信号ＳＷＣＴＬを生成する。即ち、インパルス発生制御回路４８がスイッチ制御信号ＳＷＣＴＬをパルス状に変化させる所定期間の終了タイミングは、発振ループ内の信号が所定の閾値レベルを超えたことが検出されたタイミングとすることができる。

これにより、発振起動過程から発振定常状態に移り、ＡＧＣ回路４０からの制御信号ＶＣＴＬに基づき、ＧＣＡ２０により発振ループ内の発振振幅が制御され、発振ループ内のゲインが１となるように制御される。この発振定常状態では、振動子１２及びＧＣＡ２０を含む発振ループにおいて、発振ループ内のゲインが１であり、且つ発振ループ内の位相が３６０×ｎとなるように振動子１２に駆動振動を励振する。

このように、発振検出器４４において、振動子１２に流れる電流を変換した直流電圧が所与の閾値電圧に達したことを条件に上記の切り替え制御を行う。こうすることで、一般的に発振ループの発振制御を行うために用いられる振動子１２からの信号検出結果を流用してスイッチ素子の切り替え制御を行うことができるので、回路規模をそれほど増大させることなく、高速な発振起動を実現させることができるようになる。

図２（Ｂ）において、スリープ制御信号ＳＬＥＥＰがＨレベルのとき、発振駆動回路１０は、スリープモードで動作する。このとき、電源投入直後等の発振起動過程か発振定常状態かにかかわらず、発振検出器４４は、Ｌレベルのスイッチ制御信号ＳＷＣＴＬを生成する。これにより、第１のスイッチ素子ＳＷ１がオフ状態、第２のスイッチ素子ＳＷ２がオン状態に設定される。即ち、図２（Ａ）に示す通常モード時の発振起動過程の同じ状態に設定される。このとき、コンパレータ５０の動作特性として、コンパレータ５０の入力信号のレベルが所与の閾値を超えると、非常に大きなゲインで該入力信号を増幅し、発振ループ内のゲインを１より大きくすることができる。この結果、直ぐに発振定常状態に移行させることができる。こうすることで、スリープモードでは、ＡＧＣ回路４０の動作を停止させて、低消費電力化を図ることができる。また、スリープモードでは、通常モードの発振起動過程で用いる発振ループ内で発振状態が継続されるため、スリープモードから通常モードに移行したときに、高速な発振起動を実現させることができる。従って、いわゆるスリープモードで動作可能な場合に、回路規模を増大させることなく発振起動時間を短縮できる駆動装置を提供できる。

なお、スリープモードから通常モードに移行するときも、インパルス発生制御回路４８からのスイッチ制御信号ＳＷＣＴＬを用いて、確実且つより一層高速な発振起動を行うようにしてもよい。

図３に、スリープ制御信号ＳＬＥＥＰ、スイッチ制御信号ＳＷＣＴＬ、ＳＷＣＴＬ＃の他のタイミング波形図を示す。

この場合、インパルス発生制御回路４８がスイッチ制御信号ＳＷＣＴＬをパルス状に変化させる所定期間の開始タイミングは、スリープモードから通常モードへの切り替えタイミングとなり、該切り替えタイミングを基準に開始される所定期間だけ、パルス状のスイッチ制御信号ＳＷＣＴＬが生成される。こうすることで、スリープモードからの復帰時においても、確実に発振起動時間を短縮できるようになる。このとき、スイッチ制御信号ＳＷＣＴＬを用いるため、振動子１２の共振周波数に変調されており、発振ループの定常発振条件から大きく離れることがない。そのため、振動子の発振の妨げになることなく、発振ループ内にエネルギーを注入できる。従って、効率的に発振起動を行うことができる。

１．３ 電流制限機能
ところで、本実施形態のように発振ループ内の発振振幅を制御する場合、振動子１２に流れる電流が変動することになる。振動子１２に流れる電流が過剰になると（該電流が所与の閾値を超える等）、振動子１２が破壊される場合もある。特に、本実施形態のようにスリープモードにおいてＡＧＣ回路４０の動作をディセーブル状態に設定した場合には、発振ループ内の発振信号の振幅が制御されず、振動子１２に流れる電流が過剰になってしまう可能性がある。

そこで、本実施形態において、コンパレータ５０が電流制限機能を備える。この電流制限機能とは、例えば振動子１２に流れる電流が所与の値以上にならないように制御するリミッタ機能ということができる。

ここで、比較例として、例えばＡＧＣ回路を動作させずに、発振ループ内に保護抵抗を挿入する等の方法が考えられる。しかしながら、この方法では、まず発振定常状態において発振ループ内のゲインが低下してしまい、消費電力を増大させてしまうという問題がある。更に、保護抵抗の抵抗値の精度が低く、発振余裕度を大きくすることができなくなるという問題がある。

これに対して、上述の電流制限機能を設けることで、スリープモードでの動作時においても、発振ループ内の発振信号の振幅が所与の振幅内に収まるようになるので、ＡＧＣ回路４０の動作をイネーブル状態に設定することなく低消費電力化を図ると共に振動子１２に過剰な電流が流れ込む事態を回避できるようになる。

また、発振駆動回路１０は、発振ループ内の発振信号に基づいてＧＣＡ２０のゲインを制御するＡＧＣ回路４０を含む場合に、スリープモードに設定された状態では、コンパレータ５０の動作をディセーブル状態に設定することなく（イネーブル状態に設定した状態で）、ＧＣＡ２０及びＡＧＣ回路４０の動作をディセーブル状態に設定することができる。このとき、ＡＧＣ回路４０の動作をイネーブル状態に設定されないため、低消費電力化を図ると共に振動子１２に過剰な電流が流れ込む事態を回避できる。

更に、本実施形態では、通常モードの発振定常状態において、コンパレータ５０の出力が、同期検波用のクロックとして出力される。こうすることで、振動子１２に励振される駆動振動及び測定すべき物理量に基づいて振動子１２から出力される検出信号を同期検波した出力信号を用いて物理量を測定するのに際して、回路規模を増大させることなく、同期検波処理と発振起動の高速化とを実現させることができる。

なお、コンパレータ５０のゲインをできる限り大きくすることが好ましい。こうすることで、発振起動過程において形成される発振ループ内のループゲインを大きくでき、発振起動時間を短縮できるようになる。また、発振定常状態において出力される同期検波用クロックのクロック精度を向上できるようになる。

また、ＧＣＡ２０を構成するオペアンプの極性（反転、非反転）と、コンパレータ５０を構成するオペアンプの極性とを同一にすることが好ましい。こうすることで、第１及び第２のスイッチ素子ＳＷ１、ＳＷ２により発振ループを切り替えたとしても、極性を反転させる回路を付加する必要が無くなり、回路規模の増大を抑えることができる。

１．４ 具体的な構成例
図４に、図１の発振駆動回路１０の構成例の回路図を示す。
図４において、図１と同一部分には同一符号を付し、適宜説明を省略する。

電流電圧変換器３０は、オペアンプＯＰ１、帰還キャパシタＣ１及び帰還抵抗Ｒ１を含む。オペアンプＯＰ１の非反転入力端子（＋）には、所与の基準電圧ＶＲ０が供給され、反転入力端子（−）には第１の接続端子ＴＭ１が電気的に接続される。

全波整流器４２は、オペアンプＯＰ２、ＯＰ３、抵抗Ｒ２、Ｒ３を含む。オペアンプＯＰ２、抵抗Ｒ２、Ｒ３は、反転回路として機能する。またオペアンプＯＰ３は、電流電圧変換器３０の出力電圧と基準電圧ＶＲ０とを比較するコンパレータとして機能する。全波整流器４２は、オペアンプＯＰ２の出力側に設けられるスイッチ素子と、全波整流器４２の入力と出力とをバイパスするスイッチ素子とを含む。両スイッチ素子は、オペアンプＯＰ３の出力信号に基づいて排他的にオンオフ制御される。スリープ制御信号ＳＬＥＥＰがＨレベルのとき、オペアンプＯＰ２、ＯＰ３の各オペアンプの動作電流を停止又は制限することにより、各オペアンプの動作が停止される。一方、スリープ制御信号ＳＬＥＥＰがＬレベルのとき、オペアンプＯＰ２、ＯＰ３の各オペアンプの動作電流を発生させることにより、各オペアンプを動作させる。

発振検出器４４は、ローパスフィルタ（Low Pass Filter：以下、ＬＰＦ）と、オペアンプＯＰ４を含む。ＬＰＦは、抵抗Ｒ４、キャパシタＣ２を含む。抵抗Ｒ４は、ＬＰＦの入力と出力との間に直列に挿入される。キャパシタＣ２の一端は、ＬＰＦの出力ノードに電気的に接続される。キャパシタＣ２の他端には、基準電圧ＶＲ１が供給される。このＬＰＦのカットオフ周波数は１／（２π×Ｃ２×Ｒ４）である。オペアンプＯＰ４の反転入力端子に、ＬＰＦの出力ノードが接続される。オペアンプＯＰ４の出力と非反転入力端子との間に、抵抗Ｒ５が帰還抵抗として挿入される。オペアンプＯＰ４の非反転入力端子には、抵抗Ｒ６を介して基準電圧ＶＲ１が供給される。オペアンプＯＰ４の出力信号が、検出結果信号ＯＤＥＴとして出力される。スリープ制御信号ＳＬＥＥＰがＨレベルのとき、オペアンプＯＰ４の動作電流を停止又は制限することにより、オペアンプＯＰ４の動作が停止される。スリープ制御信号ＳＬＥＥＰがＬレベルのとき、オペアンプＯＰ４の動作電流を発生させることにより、オペアンプＯＰ４を動作させる。

積分器４６は、オペアンプＯＰ５、抵抗Ｒ７、Ｒ８、キャパシタＣ３を含む。キャパシタＣ３は、オペアンプＯＰ５の帰還キャパシタとして接続される。抵抗Ｒ８は、オペアンプＯＰ５の帰還抵抗として挿入される。抵抗Ｒ７は、オペアンプＯＰ５の反転入力端子と全波整流器４２の出力ノードとの間に挿入される。積分器４６では、抵抗Ｒ７、Ｒ８により入力電圧オフセットや入力電流オフセットの影響を低減し、ゲイン調整が行われる。オペアンプＯＰ５の非反転入力端子には、基準電圧ＶＲ２が供給されている。積分器４６のキャパシタＣ３、抵抗Ｒ８によりＬＰＦの機能を備え、カットオフ周波数は１／（２π×Ｃ３×Ｒ８）である。オペアンプＯＰ５の出力信号が、制御信号ＶＣＴＬとしてＧＣＡ２０に供給される。スリープ制御信号ＳＬＥＥＰがＨレベルのとき、オペアンプＯＰ５の動作電流を停止又は制限することにより、オペアンプＯＰ５の動作が停止される。スリープ制御信号ＳＬＥＥＰがＬレベルのとき、オペアンプＯＰ５の動作電流を発生させることにより、オペアンプＯＰ５を動作させる。

ここで、発振起動過程において振動子１２に流れる電流をＩｄ、発振定常状態において振動子１２に流れる電流をＩｄ´とする。電流電圧変換器３０によって平滑化されることを考慮すると、基準電圧ＶＲ２は、次式のように表すことができる。

ＶＲ２＝（Ｉｄ×Ｒ１×２／π）＋ＶＲ０ ・・・（１）

ここで、Ｒ１は、電流電圧変換器３０の帰還抵抗の抵抗値を意味する。同様に、基準電圧ＶＲ１は、次式のように表すことができる。

ＶＲ１＝（Ｉｄ´×Ｒ１×２／π）＋ＶＲ０ ・・・（２）

Ｉｄ´＜Ｉｄであるため、ＶＲ２＞ＶＲ１である。また、基準電圧ＶＲ０との関係で、以下の関係を有することが好ましい。

ＶＲ０＜ＶＲ１＜ＶＲ２ ・・・（３）

また、スリープ制御信号ＳＬＥＥＰがＨレベルのとき、ＧＣＡ２０の動作電流を停止又は制限することにより、ＧＣＡ２０の動作が停止される。スリープ制御信号ＳＬＥＥＰがＬレベルのとき、ＧＣＡ２０の動作電流を発生させることにより、ＧＣＡ２０を動作させる。

図５（Ａ）、図５（Ｂ）に、図４のＧＣＡ２０の構成例の回路図を示す。

図５（Ａ）は、ＧＣＡ２０を、Ｐ型差動増幅器を用いて構成した場合の構成例を示し、図５（Ｂ）は、ＧＣＡ２０を、Ｎ型差動増幅器を用いて構成した場合の構成例を示す。図５（Ａ）、図５（Ｂ）において、スリープ制御信号ＳＬＥＥＰ＃は、スリープ制御信号ＳＬＥＥＰの反転信号である。

図５（Ａ）では、電流源で発生した電流Ｉ０が、２つのカレントミラー回路によってＰ型差動増幅器の動作電流Ｉ０´として供給されている。Ｐ型差動増幅器のＰ型差動トランジスタ対の一方のゲートには、入力信号ＩＮとして電流電圧変換器３０の出力ノードの電圧が供給される。Ｐ型差動増幅器のＰ型差動トランジスタ対の他方のゲートには、基準電圧ＶＲ０が供給される。Ｐ型差動増幅器の出力電圧は、出力バッファに供給される。出力バッファの出力信号は、第１のスイッチ素子ＳＷ１の一端に供給される。

ここで、上記の２つのカレントミラー回路及びＰ型差動増幅器は、高電位側電源電圧が電圧ＶＤＤであり、低電位側電源電圧が電圧ＡＧＮＤである。一方、出力バッファは、Ｐ型出力トランジスタ及びＮ型出力トランジスタにより構成されるインバータ回路である。この出力バッファのＮ型トランジスタのソースには電圧ＡＧＮＤが供給され、Ｐ型トランジスタのソースに、ＡＧＣ回路４０からの制御信号ＶＣＴＬが供給される。従って、制御信号ＶＣＴＬを変化させることで、出力バッファの出力電圧を変化させることができる。

また図５（Ｂ）では、電流源で発生した電流Ｉ１が、２つのカレントミラー回路によってＮ型差動増幅器の動作電流Ｉ１´として供給されている。Ｎ型差動増幅器のＮ型差動トランジスタ対の一方のゲートには、入力信号ＩＮとして電流電圧変換器３０の出力ノードの電圧が供給される。Ｎ型差動増幅器のＮ型差動トランジスタ対の他方のゲートには、基準電圧ＶＲ０が供給される。Ｎ型差動増幅器の出力電圧は、出力バッファに供給される。出力バッファの出力信号は、第１のスイッチ素子ＳＷ１の一端に供給される。

ここで、上記の２つのカレントミラー回路及びＮ型差動増幅器は、高電位側電源電圧が電圧ＶＤＤであり、低電位側電源電圧が電圧ＡＧＮＤである。一方、出力バッファは、Ｐ型出力トランジスタ及びＮ型出力トランジスタにより構成されるインバータ回路である。この出力バッファのＮ型トランジスタのソースには電圧ＡＧＮＤが供給され、Ｐ型トランジスタのソースに、ＡＧＣ回路４０からの制御信号ＶＣＴＬが供給される。従って、制御信号ＶＣＴＬを変化させることで、出力バッファの出力電圧を変化させることができる。

図５（Ａ）、図５（Ｂ）において出力バッファのＰ型出力トランジスタの基板電位として制御信号ＶＣＴＬを与えることで基板バイアス効果を防止することができる。

また、図５（Ａ）、図５（Ｂ）には、電流源と直列に電流制御用トランジスタが設けられている。図５（Ａ）では、電流源トランジスタがＰ型トランジスタにより構成され、該トランジスタのゲートにスリープ制御信号ＳＬＥＥＰが供給される。また、図５（Ｂ）では、電流源トランジスタがＮ型トランジスタにより構成され、該トランジスタのゲートにスリープ制御信号ＳＬＥＥＰ＃が供給される。図５（Ａ）、図５（Ｂ）の構成では、スリープ制御信号ＳＬＥＥＰがＨレベルになったとき、電流制御トランジスタのソース・ドレイン間が電気的に遮断され、電流源の電流がカレントミラー回路に供給されない。従って、スリープ制御信号ＳＬＥＥＰに基づいて、ＧＣＡ２０の動作をディセーブル状態に設定する（停止させる）ことができる。

次に、コンパレータ５０の電流制限機能を実現する構成について説明する。コンパレータ５０には、高電位側電源として電源電圧ＶＤＤが供給され、低電位側電源としてアナログ電源電圧ＡＧＮＤが供給される。このとき、コンパレータ５０の電流制限機能は、高電位側電源及び低電位側電源の少なくとも１つへの電流経路の電流を制限する機能である。

図６に、図４のコンパレータ５０の構成例の回路図を示す。

図６では、電流源で発生した電流Ｉ２が、２つのカレントミラー回路によってＰ型差動増幅器の動作電流として供給されると共に、Ｐ型の出力駆動トランジスタのドレイン電流Ｉ２´として供給される。Ｐ型差動増幅器のＰ型差動トランジスタ対の一方のゲートには、入力信号ＩＮとして電流電圧変換器３０の出力ノードの電圧が供給される。Ｐ型差動増幅器のＰ型差動トランジスタ対の他方のゲートには、基準電圧ＶＲ０が供給される。Ｐ型差動増幅器の出力電圧は、Ｎ型の出力駆動トランジスタのゲート電圧として供給される。

Ｐ型の出力駆動トランジスタとＮ型の出力駆動トランジスタとが、電源電圧ＶＤＤとアナログ電源電圧ＡＧＮＤとの間に直列に接続され、その接続ノード（Ｐ型の出力駆動トランジスタのドレイン）の電圧が出力電圧として第２のスイッチ素子ＳＷ２の一端に供給される。

このような構成により、図６のコンパレータ５０では、電流Ｉ２´により出力電圧ＯＵＴの高電位側の電流駆動能力が制限される。例えば図５（Ａ）、図５（Ｂ）に示す出力バッファを構成するＰ型出力トランジスタ及びＮ型出力トランジスタのゲートに同じ信号が供給される構成と比較すると、図６では高電位側の電流駆動能力が制限されることがわかる。

なお、コンパレータ５０の構成は、図６に示す構成に限定されるものではない。

図７に、図４のコンパレータ５０の他の構成例の回路図を示す。

図７では、電流源で発生した電流Ｉ３が、２つのカレントミラー回路によってＮ型差動増幅器の動作電流として供給されると共に、Ｎ型の出力駆動トランジスタのドレイン電流Ｉ３´として供給される。Ｎ型差動増幅器のＮ型差動トランジスタ対の一方のゲートには、入力信号ＩＮとして電流電圧変換器３０の出力ノードの電圧が供給される。Ｎ型差動増幅器のＮ型差動トランジスタ対の他方のゲートには、基準電圧ＶＲ０が供給される。Ｎ型差動増幅器の出力電圧は、Ｐ型の出力駆動トランジスタのゲート電圧として供給される。

Ｐ型の出力駆動トランジスタとＮ型の出力駆動トランジスタとが、電源電圧ＶＤＤとアナログ電源電圧ＡＧＮＤとの間に直列に接続され、その接続ノード（Ｎ型の出力駆動トランジスタのドレイン）の電圧が出力電圧として第２のスイッチ素子ＳＷ２の一端に供給される。

このような構成により、図７のコンパレータ５０では、電流Ｉ３´により出力電圧ＯＵＴの高電位側の電流駆動能力が制限される。例えば図５（Ａ）、図５（Ｂ）に示す出力バッファを構成するＰ型出力トランジスタ及びＮ型出力トランジスタのゲートに同じ信号が供給される構成と比較すると、図７では高電位側の電流駆動能力が制限されることがわかる。

図６及び図７では、高電位側電源及び低電位側電源のいずれか一方への電流経路の電流を制限していたが、高電位側電源及び低電位側電源の両方への電流経路の電流を制限するようにしてもよい。

図８に、図４のコンパレータ５０の更に別の構成例の回路図を示す。

図８において、コンパレータ５０は、オペアンプＯＰ１０と、アナログ制御ロジック部１２０と、出力回路部１２２とを含むことができる。オペアンプＯＰ１０は、コンパレータとして機能し、電流電圧変換器３０の出力信号を入力信号とし、基準電圧ＶＲ０とを比較した比較結果信号ＣＲＥＳを出力する。アナログ制御ロジック部１２０は、オペアンプＯＰ１０によって生成された比較結果信号ＣＲＥＳに基づいて、出力回路部１２２を制御する制御信号Ｓ、ＸＳ、ＸＨ、Ｈを生成する。出力回路部１２２は、アナログ制御ロジック部１２０からの制御信号Ｓ、ＸＳ、ＸＨ、Ｈに基づいて、高電位側電源からの電流又は低電位側電源への電流を制限しながら、出力信号を生成する。

図９（Ａ）に、図８のアナログ制御ロジック部１２０の構成例の回路図を示す。図９（Ｂ）に、図９（Ａ）のアナログ制御ロジック部１２０の動作例のタイミング図を示す。

アナログ制御ロジック部１２０は、比較結果信号ＣＲＥＳに基づいて、互いの変化タイミングが同一とならないように制御信号Ｓ、Ｈを生成する。制御信号ＸＳは、制御信号Ｓの反転信号である。制御信号ＸＨは、制御信号Ｈの反転信号である。図９（Ａ）では、比較結果信号ＣＲＥＳとその反転信号が、それぞれ２入力１出力ＮＯＲ回路の一方の入力信号となる。第１のＮＯＲ回路の他方の入力信号は、第２のＮＯＲ回路の出力信号を遅延させた信号であり、第２のＮＯＲ回路の他方の入力信号は、第１のＮＯＲ回路の出力信号を遅延させた信号である。このように構成することで、制御信号Ｓの立ち下がりに起因して制御信号Ｈが立ち上がるようにすると共に、制御信号Ｈの立ち下がりに起因して制御信号Ｓが立ち上がるようにしている。

この結果、制御信号Ｓ、Ｈは、それぞれＨレベルとなる期間が非重複となるように生成される。同様に制御信号ＸＳ、ＸＨは、それぞれＬレベルとなる期間が非重複となるように生成される。

図１０に、図８の出力回路部１２２の構成例を示す。

出力回路部１２２は、第１及び第２のトランスファゲートと、一端に電源電圧ＶＤＤが供給され他端に第１のトランスファゲートが接続される第１の電流源と、一端に第２のトランスファゲートが接続され他端にアナログ電源電圧ＡＧＮＤが供給される第２の電流源とを含む。第１の電流源は、電流Ｉ４を発生する。第２の電流源は、電流Ｉ５を発生する。第１及び第２のトランスファゲートは直列に接続され、その接続ノードの電圧がコンパレータ５０の出力電圧ＯＵＴとして出力される。

第１の電流源に接続されるトランスファゲートを構成するＰ型トランジスタのゲートに制御信号ＸＳ、Ｎ型トランジスタのゲートに制御信号Ｓが供給される。第２の電流源に接続されるトランスファゲートを構成するＰ型トランジスタのゲートに制御信号ＸＨ、Ｎ型トランジスタのゲートに制御信号Ｈが供給される。

このような構成により、第１及び第２のトランスファゲートが同時にオンとならないように制御される。そして、第１のトランスファゲートがオンのときには第２のトランスファゲートがオフとなり、出力電圧ＯＵＴは、第１の電流源の電流Ｉ４で電流制限された状態で変化する。同様に、第２のトランスファゲートがオンのときには第１のトランスファゲートがオフとなり、出力電圧ＯＵＴは、第２の電流源の電流Ｉ５で電流制限された状態で変化する。

図１１に、図１又は図４のインパルス発生制御回路４８の構成例のブロック図を示す。

インパルス発生制御回路４８は、パワーオンリセット回路４００、パルス発生回路４１０、スイッチ制御回路４２０を含む。

パワーオンリセット回路４００は、図１２に示すようなパワーオンリセット信号ＰＯＲを生成する。即ち、パワーオンリセット回路４００は、電源投入直後から電源電圧の高電位側が電圧ＶＤＤに達するまでの過程において、該電源電圧が所与の閾値レベルに達したときにアクティブとなるようにパワーオンリセット信号ＰＯＲを生成する。このようなパワーオンリセット回路４００の構成としては、公知の回路を採用できる。

パルス発生回路４１０は、所定の期間内に、パワーオンリセット回路４００からのパワーオンリセット信号ＰＯＲに基づいて１又は複数のパルスを有するパルス信号ＰＬＳＡを生成する。このとき、パルス発生回路４１０は、上記の期間だけＨレベルとなるディレイ信号ＤＬＹを出力できる。

図１３（Ａ）〜図１３（Ｄ）に、図１１のパルス発生回路４１０の説明図を示す。図１３（Ａ）は、図１１のパルス発生回路４１０の構成例のブロック図である。図１３（Ｂ）は、図１３（Ａ）のディレイユニットの構成例の回路図とタイミング図である。図１３（Ｃ）は、図１３（Ｂ）のディレイユニットのタイミングの一例である。図１３（Ｄ）は、図１３（Ａ）のパルス発生回路４１０の動作例のタイミング図である。

図１３（Ａ）に示すように、パルス発生回路４１０は、複数のディレイユニットを有する。各ディレイユニットは、入力信号に基づいて１つのパルスを発生させる。初段のディレイユニットには、パワーオンリセット信号ＰＯＲが入力される。最終段のディレイユニットの出力が、ディレイ信号ＤＬＹとして出力される。各ディレイユニットにおいて生成されたパルス同士は論理和演算されて、パルス信号ＰＬＳＡとして出力される。

図１３（Ｂ）、図１３（Ｃ）に示すように、ディレイユニットは、入力信号ＩＮをインバータ列で遅延させて、次段のディレイユニットの入力となる出力信号ＯＵＴを生成する。各ディレイユニットが出力するパルス信号ＰＬＳは、インバータ列のうち初段のインバータ回路の入力と出力とにより生成され、例えば入力信号ＩＮの立ち下がりエッジ検出パルスとして出力される。このような各ディレイユニットのパルス信号ＰＬＳ同士を論理和演算することで、パルス信号ＰＬＳＡが生成される。出力信号ＯＵＴは、入力信号ＩＮの立ち下がりエッジを基準に、インバータ列による遅延時間だけ遅れて立ち下がる。

図１３（Ｂ）、図１３（Ｃ）に示すようなディレイユニットの論理和演算をすることで、図１３（Ｄ）に示すようにパワーオンリセット信号ＰＯＲの立ち下がりエッジを基準に開始される所定期間内に、ディレイユニット数のパルスを有するパルス信号ＰＬＳＡが生成される。

図１１に戻って説明を続ける。図１１のスイッチ制御回路４２０には、スリープ制御信号ＳＬＥＥＰ、発振検出器４４からの検出結果信号ＯＤＥＴ、パワーオンリセット回路４００からのパワーオンリセット信号ＰＯＲ、パルス発生回路４１０からのディレイ信号ＤＬＹ及びパルス信号ＰＬＳＡが入力される。スイッチ制御回路４２０は、検出結果信号ＯＤＥＴ、パワーオンリセット信号ＰＯＲ、ディレイ信号ＤＬＹ及びパルス信号ＰＬＳＡに基づいて、所定期間内に１又は複数のパルスを有するスイッチ制御信号ＳＷＣＴＬを生成する。また、スイッチ制御回路４２０は、スリープ制御信号ＳＬＥＥＰに基づいて、スイッチ制御信号ＳＷＣＴＬの論理レベルを固定できるようになっている。

図１４（Ａ）に、図１１のスイッチ制御回路４２０の構成例の回路図を示す。図１４（Ｂ）に、図１４（Ａ）のスイッチ制御回路４２０の動作例のタイミング図を示す。

スイッチ制御回路４２０は、ＲＳフリップフロップ４２２と、該ＲＳフリップフロップ４２２の出力信号に基づいて選択制御されるセレクタ４２４と、マスク制御回路４２６とを含む。ＲＳフリップフロップ４２２のセット入力としてパワーオンリセット信号ＰＯＲが入力され、ＲＳフリップフロップ４２２のリセット入力としてディレイ信号ＤＬＹが入力される。セレクタ４２４には、発振検出器４４からの検出結果信号ＯＤＥＴとパルス発生回路４１０からのパルス信号ＰＬＳＡとが入力され、ＲＳフリップフロップ４２２の出力信号により検出結果信号ＯＤＥＴ又はパルス信号ＰＬＳＡが選択出力される。マスク制御回路４２６は、セレクタ４２４の出力信号をスリープ制御信号ＳＬＥＥＰでマスク制御したスイッチ制御信号ＳＷＣＴＬを出力する。スリープ制御信号ＳＬＥＥＰがＨレベルのとき、Ｈレベルのスイッチ制御信号ＳＷＣＴＬが出力される。スリープ制御信号ＳＬＥＥＰがＬレベルのとき、セレクタ４２４の出力信号がスイッチ制御信号ＳＷＣＴＬとして出力される。

従って、パワーオンリセット信号ＰＯＲが立ち下がると、ＲＳフリップフロップ４２２の出力信号がセットされて、セレクタ４２４はパルス信号ＰＬＳＡを選択出力する。スリープ制御信号ＳＬＥＥＰがＬレベルとすると、スイッチ制御信号ＳＷＣＴＬとしてパルス信号ＰＬＳＡが出力される。やがて、ディレイ信号ＤＬＹが立ち下がると、ＲＳフリップフロップ４２２の出力信号がリセットされて、セレクタ４２４は検出結果信号ＯＤＥＴを選択出力する。このときも、スリープ制御信号ＳＬＥＥＰがＬレベルとすると、スイッチ制御信号ＳＷＣＴＬとして検出結果信号ＯＤＥＴが出力される。

以上のような構成により、インパルス発生制御回路４８は、パワーオンリセット信号ＰＯＲの立ち下がりエッジ（変化タイミング）を基準に、発振ループ内の信号が所定の閾値レベルを超えたことを示す検出結果信号ＯＤＥＴの立ち下がりエッジ（変化タイミング）までの期間に、１又は複数のパルスを有するスイッチ制御信号ＳＷＣＴＬ（所与の周波数の信号）を出力することができる。

なお、発振駆動回路１０は、図４に示す構成に限定されるものではない。

例えば、図１又は図４では、発振起動過程において、変調回路９０がＧＣＡ２０の出力とコンパレータ５０の出力とを切り替えていたが、変調回路がＧＣＡ２０の出力と所与の電圧とを切り替えて出力するようにしてもよい。こうすることでも、発振起動時には変調回路からの変調信号として振動子１２にエネルギーを注入でき、振動子１２の発振起動時間を短縮できる。しかも、変調回路からの変調信号が、振動子１２の共振周波数に変調されているため、発振ループの定常発振条件から大きく離れることがない。そのため、振動子の発振の妨げとならずに発振ループ内にエネルギーを注入でき、効率的に発振起動を行うことができるようになる。

また、本実施形態のように開始タイミングを明確にすることで、ユーザの使い勝手を向上させることが可能となる。更に、例えば開始タイミングを基準に所与の基準クロックをカウントすることで所定期間の長さを定めることができる。すなわち、変調終了タイミングを簡単に決定することができる。よって、例えば発振振幅を検出する発振検出器４４を省略でき、回路規模を縮小させることもできるようになる。

なお、図１１〜図１４（Ａ）、図１４（Ｂ）では、ディレイユニット数のパルスを固定的に発生させるものとして説明したが、本発明はこれに限定されるものではない。パワーオンリセット信号ＰＯＲの変化タイミングを基準に、発振回路の出力のクロック数をカウントし、所定のカウント値になるまでの期間に、発振回路の出力をスイッチ制御信号ＳＷＣＴＬとして出力させるようにしてもよい。この場合、インパルス発生制御回路４８がパルス状のスイッチ制御信号ＳＷＣＴＬを出力する所定期間の終了タイミングが、該所定期間の開始タイミングを基準に所定のカウント数をカウントしたことが検出されたタイミングとなる。

図１５に、本実施形態の変形例における発振駆動回路の回路図を示す。

図１５において、図１と同一部分には同一符号を付し、適宜説明を省略する。図１５の発振駆動回路が図１の発振駆動回路１０と異なる点は、図１の変調回路９０に代えて変調回路１５０が設けられている点である。

変調回路１５０は、第３のスイッチ素子ＳＷ３を含む。第３のスイッチ素子ＳＷ３は、ＧＣＡ２０の出力信号又は所与の電圧（図１５では電圧ＡＧＮＤ）のいずれかを第２の接続端子ＴＭ２を介して振動子１２に供給する。第３のスイッチ素子ＳＷ３は、スイッチ制御信号ＳＷＣＴＬがＨレベルのとき例えばＧＣＡ２０の出力信号を振動子１２に出力し、スイッチ制御信号ＳＷＣＴＬがＬレベルのとき例えば電圧ＡＧＮＤを振動子１２に出力する。

このような構成により、発振起動過程においては、ＧＣＡ２０の出力と電圧ＡＧＮＤとが交互に振動子１２に与えられる。

１．５ 発振起動時および安定発振時の発振条件
図１に示される発振駆動回路（駆動装置）１０は、発振ループによって物理量トランスデューサ１２を駆動する。本実施形態の発振駆動回路１０では、高速な起動を可能とするため、発振起動時においてループゲインを１より大きく設定する。すなわち、発振起動時における発振条件は、ループゲイン＞１、かつ、ループ内の位相＝３６０度・ｎ（ｎは整数）を満足することである。安定発振時の発振条件は、ループゲイン＝１、かつ、ループ内の位相＝３６０度・ｎ（ｎは整数）を満足することである。

１．６ 発振駆動回路の電源電圧について
図１の発振駆動回路１０は、ＶＤＤ（高電位電源電圧）とＡＧＮＤ（低電位電源電圧）との間で動作する。ＡＧＮＤは例えば接地電位である。但し、接地電位の代わりに他の基準電位を用いることもあり得る。具体的には、振動子１２の種類に応じて、使用できる電源電位が異なる。

振動子１２が容量結合型のトランスデジューサ（内部等価回路において、信号経路に直流阻止コンデンサが介在する構成）である場合には、直流がカットされていることから、発振ループの直流レベル（バイアス点）は回路動作に関係なく、発振ループの駆動信号の電圧振幅を調整できればよいことになる。よって、例えば、低電位電源として、基本的には任意の電位を使用することができる。

振動子１２が可変抵抗型トランスデューサである場合、発振ループのバイアス電圧を所望レベルに設定する必要があることから、このために所望レベルの基準電圧を使用するのが一般的である。

また、電源方式としては、片電源方式（正電源のみを用いる方式）と、両電源方式（正および負の双方の電源を用いる方式）とがある。後者の方式は、特に精度を重視する場合に使用される。

本発明では、上述の電源の形態のいずれも採用が可能である。図１（以降の図でも同じ）では、振動子１２は、図２３（Ａ），図２３（Ｂ）に示す等価回路から明らかなように、容量結合型トランスデューサである。また、上述の説明では、片電源方式を採用し、発振駆動回路２００は、ＶＤＤ（例えば５Ｖ）とＧＮＤ（接地電位）間で動作するものとして説明している。

１．７ 矩形波駆動と正弦波駆動ならびに容量結合型の振動子について
図１の本実施形態の駆動装置では、矩形波駆動および正弦波駆動のいずれも採用することができる。

図２３（Ａ），図２３（Ｂ）は、矩形波駆動と正弦波駆動、ならびに容量結合型の振動子について説明するための回路図である。図２３（Ａ）は、矩形波駆動を実行する駆動装置の要部を示す。図示されるように、振動子１２は、矩形波の駆動信号（ＰＬ）によって駆動される。発振ループの利得制御は、駆動信号（ＰＬ）のハイレベル電圧またはローレベル電圧を調整することによって、簡単に行うことができる。

矩形波による駆動方式は駆動信号（ＰＬ）のばらつきが少ないという利点がある。また、駆動信号の電圧振幅の制御が容易であるため、回路構成を簡素化でき、回路規模を縮小できるという利点がある。

図２３（Ｂ）は、正弦波駆動を実行する駆動装置の要部を示す。図示されるように、振動子１２は、正弦波の駆動信号（ＰＱ）によって駆動される。ゲインコントロールアンプ（ＧＣＡ）２０は、可変抵抗Ｒ１００の抵抗値を可変に制御することによって、発振ループのゲインを調整する。

また、図２３（Ａ），図２３（Ｂ）では、振動子１２として、容量結合型の振動子を用いている。但し、これに限定されるものではなく、可変抵抗型等の、種々の振動子を用いることができる。

容量結合型の振動子（容量性の振動子）は、内部等価回路において、信号経路に直流阻止コンデンサ（図２３のＣ１，Ｃ２）が介在するタイプの振動子である。容量結合型の振動子（容量性の振動子）の例としては、圧電素子があげられる。

容量結合型の振動子を用いると、発振ループの直流電位として任意の電位を使用できる。よって、回路構成上の自由度が向上するという利点がある。

（振動子の種類）

上述のとおり、本実施形態では、振動子１２として、容量結合型の振動子を用いている（但し、これに限定されるものではなく、可変抵抗型等の、種々の振動子を用いることができる）。

容量結合型の振動子（容量性の振動子）は、図２３（Ａ），図２３（Ｂ）に記載されるとおり、内部等価回路において、信号経路に直流阻止コンデンサが介在するタイプの振動子である。容量結合型の振動子（容量性の振動子）の例としては、圧電素子があげられる。

容量結合型の振動子を用いると、発振ループの直流電位として任意の電位を使用できる。よって、直流電位を気にすることなく回路を構成することができ、回路構成上の自由度が向上するという利点がある。

（第２の実施形態）
２． 振動型ジャイロセンサの構成と動作

図１６に、本実施形態又はその変形例における発振駆動回路が適用された振動型ジャイロセンサの構成例のブロック図を示す。

図１６において、図１と同一部分には同一符号を付し、適宜説明を省略する。

振動型ジャイロセンサ（広義には物理量測定装置）１００は、発振回路２００と検出回路（広義には検出装置）３００とを含む。発振回路２００は、振動子１２と発振駆動回路１０とを含む。発振駆動回路１０は、振動子１２の駆動振動部１２ａを励振するためのものである。

通常モードにおける発振起動時には、発振駆動回路１０に対してコンパレータ５０の出力を雑音として入力する。この雑音は、振動子１２の駆動振動部１２ａを通過して周波数選択を受け、次いで駆動振動部１２ａを通過した信号の一部を取り出し、全波整流器４２に入力し、振幅に変換する。この振幅の信号を発振検出器４４に入力し、発振検出器４４からの検出結果信号ＯＤＥＴを受けたインパルス発生制御回路４８が、スイッチ制御信号ＳＷＣＴＬを生成する。発振起動時には、振動子１２ａを通過して周波数選択を受けた信号の振幅が小さく、インパルス発生制御回路４８は、図２（Ａ）に示すようなスイッチ制御信号ＳＷＣＴＬを出力する。

通常モードにおける発振起動直後には、振動子１２ａを通過して周波数選択を受けた信号の振幅が大きくなり、インパルス発生制御回路４８が生成するスイッチ制御信号ＳＷＣＴＬがＨレベルとなる。これにより、振動子１２ａを通過して周波数選択を受けた信号は、ＧＣＡ２０により振幅制御されるように発振ループが切り替えられる。その後、駆動振動部１２ａにおいて雑音の大部分がカットされて全波整流器４２からの出力が比較的小さい場合には、ＧＣＡ２０における利得を大きくし、発振ループを一周する間のループゲインが１になるようにする。時間が経過すると、全波整流器４２からの出力が大きくなるので、ＧＣＡ２０における利得を小さくし、ループゲインが１になるようにする。

なお、スリープモードでは、通常モードにおける発振起動過程と同様に制御される。

駆動信号の発振状態が安定化すると、振動子１２の駆動検出部１２ｂ、１２ｃからの信号の検出を開始する。即ち、振動子の駆動検出部１２ｂ、１２ｃからの検出信号（交流）を交流増幅回路３１０の交流増幅器３１２Ａ、３１２Ｂを用いて増幅し、各増幅器３１２Ａ、３１２Ｂからの出力を加算器３１４によって加算する。

加算器３１４の出力は移相器３２０に通し、移相信号を得る。移相信号の位相は、発振駆動回路１０のコンパレータ５０の出力である同期検波用クロックの位相に対して、所定角度、例えば９０度ずれている。この移相信号と発振駆動回路１０からの同期検波用クロックとを同期検波器３３０に入力し、振動子１２からの出力信号を検波する。この結果、検波後の出力信号においては、不要な漏れ信号は消去されており、あるいは少なくとも低減されているはずである。このように検出回路３００において同期検波用クロックと検出信号との位相調整を行うことで、微少信号の検出処理中の位相変化に応じて位相調整を行うことができるので、その結果として、高精度な位相調整と回路規模増大の防止とを両立させることができる。

この検波後の出力信号をローパスフィルタ３４０に入力し、平滑化し、次いで０点調整器３５０に入力する。この０点調整器３５０の出力を、測定すべき物理量（例えば角速度）に対応した出力信号として外部に取り出す。

図１６の振動型ジャイロセンサ１００は、電子機器として例えばビデオカメラやデジタルカメラや、カーナビゲーションシステム、航空機やロボット等に搭載されることが好ましい。

なお本発明は、本実施形態における振動子１２に限定されるものではない。振動子１２を構成する材質としては、エリンバー等の恒弾性合金、強誘電性単結晶（圧電性単結晶）を例示できる。こうした単結晶としては、水晶、ニオブ酸リチウム、タンタル酸リチウム、ニオブ酸リチウム−タンタル酸リチウム固溶体、ホウ酸リチウム、ランガサイトを例示できる。また、振動子１２は、パッケージ内に気密封止されることが好ましい。パッケージ内の雰囲気は、乾燥窒素又は真空とするのが、好ましい。

また本発明において測定されるべき物理量は、本実施形態のような角速度に限定されるものではない。振動子に駆動振動を励振し、駆動振動中の振動子に対する物理量の影響によって振動子の振動状態に変化が生じたときに、この振動状態の変化から検出回路を通して検出可能な物理量を対象とする。こうした物理量としては、振動子に印加される角速度の他に、加速度、角加速度等が特に好ましい。また、検出装置としては慣性センサ等が好ましい。

本実施形態における発振駆動回路の構成例の回路ブロック図。 図２（Ａ）、図２（Ｂ）は、図１のスリープ制御信号、スイッチ制御信号の一例のタイミング図。 スリープ制御信号、スイッチ制御信号の他のタイミング波形図。 図１の発振駆動回路の回路例を示す図。 図５（Ａ）、図５（Ｂ）は、ＧＣＡの構成例の回路図。 図４のコンパレータの構成例の回路図。 図４のコンパレータの他の構成例の回路図。 図４のコンパレータの更に別の構成例の回路図。 図９（Ａ）は図８のアナログ制御ロジック部の構成例の回路図。図９（Ｂ）は図９（Ａ）のアナログ制御ロジック部の動作例のタイミング図。 図８の出力回路部の構成例を示す図。 図１又は図４のインパルス発生制御回路の構成例のブロック図。 図１１のパワーオンリセット回路の説明図。 図１３（Ａ）〜図１３（Ｄ）は、図１１のパルス発生回路の説明図。 図１４（Ａ），図１４（Ｂ）は、図１１のスイッチ制御回路の説明図。 本実施形態の変形例の発振駆動回路の構成例を示す図。 本実施形態における振動型ジャイロセンサの構成例のブロック図。 図１７（Ａ），図１７（Ｂ）は、図１の変調回路による変調の具体例およびその効果の一例を説明するための図。 図１８（Ａ）〜図１８（Ｃ）は、発振ループ内への擬似インパルスの混入（注入）動作を説明するための図。 図１９（Ａ），図１９（Ｂ）は、図１８に示される、変調回路の構成要素としてのスイッチの機能について説明するための図。 変調回路による変調動作を、より具体的に説明するための図。 変調回路が有する機能を、上位概念化して説明するための図。 発振起動開始時点から発振起動過程を経て発振定常状態に至るまでの、発振ループ内の状態の概要を示す図。 図２３（Ａ），図２３（Ｂ）は、矩形波駆動と正弦波駆動、ならびに容量結合型の振動子について説明するための回路図。

符号の説明

１０ 発振駆動回路、 １２ 振動子、 １２ａ 駆動振動部、
１２ｂ、１２ｃ 駆動検出部、 １４ 励振手段、 ２０ ＧＣＡ、
３０ 電流電圧変換器、 ４０ ＡＧＣ回路、 ４２ 全波整流器、
４４ 発振検出器、 ４６ 積分器、 ４８ インパルス発生制御回路、
５０ コンパレータ、 ８０ スリープモード設定レジスタ、 ９０、１５０ 変調回路、１００ 振動型ジャイロセンサ、 １２０ アナログ制御ロジック部、
１２２ 出力回路部、 ２００ 発振回路、 ３００ 検出回路、
３１０ 交流増幅回路、 ３１２Ａ、３１２Ｂ 交流増幅器、 ３１４ 加算器、
３２０ 移相器、 ３３０ 同期検波器、 ３４０ ＬＰＦ、 ３５０ ０点調整器、
４００ パワーオンリセット回路、 ４１０ パルス発生回路、
４２０ スイッチ制御回路、 ＤＬＹ ディレイ信号、 ＯＤＥＴ 検出結果信号、
ＰＬＳＡ、ＰＬＳ パルス信号、 ＰＯＲ パワーオンリセット信号、
ＳＷ１〜ＳＷ３ 第１〜第３のスイッチ素子、 ＳＬＥＥＰ スリープ制御信号、
ＳＷＣＴＬ、ＳＷＣＴＬ＃ スイッチ制御信号、 ＶＣＴＬ 制御信号

Claims (19)

1. 振動子に励振される駆動振動及び測定すべき物理量に基づいて前記振動子から出力される検出信号を同期検波した出力信号を用いて物理量を測定するのに際して、前記振動子と発振ループを形成し、該振動子に駆動振動を励振するための駆動装置であって、
   前記発振ループ内の発振振幅を制御して前記振動子に駆動振動を励振するゲインコントロールアンプと、
   所与の周波数の信号を生成する信号生成回路と、
   前記信号生成回路によって生成された信号を、前記振動子の共振周波数に変調する変調回路とを含み、
   前記変調回路が、
   前記発振ループ内の信号に基づいて前記同期検波の参照信号を生成するコンパレータを含み、
   前記変調回路によって変調された信号に基づいて、前記ゲインコントロールアンプの出力と前記コンパレータの出力とを切り替えながら前記振動子に駆動振動を励振した後に、前記振動子と前記ゲインコントロールアンプとにより形成される発振ループ内の発振振幅を制御して前記振動子に駆動振動を励振することを特徴とする駆動装置。
2. 請求項１において、
   通常動作を行うための第１の動作モードに設定された状態では、前記変調回路によって変調された信号を用いて前記振動子に駆動振動を励振した後に、前記振動子と前記ゲインコントロールアンプとにより形成される発振ループ内の発振振幅を制御して前記振動子に駆動振動を励振し、
   スリープ動作を行うための第２の動作モードに設定された状態では、前記振動子と前記コンパレータとにより形成される発振ループ内で前記振動子に駆動振動を励振することを特徴とする駆動装置。
3. 請求項２において、
   前記発振ループ内の発振信号に基づいて前記ゲインコントロールアンプのゲインを制御するゲイン制御回路を含み、
   前記第２の動作モードに設定された状態では、前記コンパレータの動作をディセーブル状態に設定することなく、前記ゲインコントロールアンプ及び前記ゲイン制御回路の動作をディセーブル状態に設定することを特徴とする駆動装置。
4. 請求項１乃至３のいずれかにおいて、
   前記信号生成回路が、
   前記第２の動作モードから前記第１の動作モードへの切り替えタイミングを基準に開始される所定期間だけ、前記所与の周波数の信号を生成することを特徴とする駆動装置。
5. 請求項１において、
   前記変調回路によって変調された信号に基づいて前記ゲインコントロールアンプの出力と所与の電圧とを切り替えながら前記振動子に駆動振動を励振した後に、前記振動子と前記ゲインコントロールアンプとにより形成される発振ループ内の発振振幅を制御して前記振動子に駆動振動を励振することを特徴とする駆動装置。
6. 請求項１又は５において、
   前記信号生成回路が、
   前記所与の周波数の信号を所定期間だけ生成することを特徴とする駆動装置。
7. 請求項６において、
   前記所定期間の開始タイミングが、
   前記駆動装置のパワーオンリセットの開始タイミングであることを特徴とする駆動装置。
8. 請求項６又は７において、
   前記所定期間の終了タイミングが、
   前記発振ループ内の信号が所定の閾値レベルを超えたことが検出されたタイミング、又は前記所定期間の開始タイミングを基準に所定のカウント数をカウントしたことが検出されたタイミングであることを特徴とする駆動装置。
9. 請求項１乃至８のいずれかにおいて、
   前記変調回路が、
   前記発振ループ内において前記ゲインコントロールアンプの出力側に設けられ、前記振動子の一端と電気的に接続されることを特徴とする駆動装置。
10. 請求項１乃至９のいずれかにおいて、
    前記信号生成回路が、
    パワーオンリセット信号を生成するパワーオンリセット回路と、
    所定の期間内に前記パワーオンリセット信号に基づいて１又は複数のパルスを発生させるパルス発生回路とを含み、
    前記パルス発生回路が、
    各ディレイユニットが、入力信号に基づいてパルスを発生させる複数のディレイユニットを有し、各ディレイユニットが発生したパルスの論理和演算結果を出力し、
    前記パワーオンリセット信号の変化タイミングを基準に、前記発振ループ内の信号が所定の閾値レベルを超えたことを示す検出結果信号の変化タイミングまでの期間に、前記所与の周波数の信号を出力することを特徴とする駆動装置。
11. 振動子に励振される駆動振動及び測定すべき物理量に基づいて前記振動子から出力される検出信号に対応した物理量を測定するための物理量測定装置であって、
    振動子と、
    前記振動子に駆動振動を励振する請求項１乃至１０のいずれか記載の駆動装置と、
    前記検出信号に基づいて前記物理量に対応した出力信号を検出する検出装置とを含み、
    前記検出装置が、
    前記発振ループ内の信号に基づいて前記同期検波の参照信号を生成する前記コンパレータの出力に基づき、前記検出信号を同期検波する同期検波器を含むことを特徴とする物理量測定装置。
12. 請求項１１において、
    前記検出装置が、
    前記コンパレータの出力と前記検出信号との位相を調整するための移相器を含むことを特徴とする物理量測定装置。
13. 請求項１１又は１２記載の物理量測定装置を含むことを特徴とする電子機器。
14. 請求項１乃至１０のいずれかにおいて、
    前記振動子は容量結合型の振動子であり、
    前記ゲインコントロールアンプは、矩形波の駆動信号を前記振動子に与えることによって前記駆動振動を励振することを特徴とする駆動装置。
15. 請求項１において、
    前記信号生成回路は、前記振動子の共振周波数よりも高い周波数である第１の周波数の前記信号を生成し、
    前記変調回路は、前記第１の周波数の信号に基づいて前記発振ループ内に混入された、前記第１の周波数をもち、かつ搬送波として機能する混入信号を、変調信号として機能し、前記振動子の共振周波数と同一の周波数である第２の周波数をもつ、前記ゲインコントロールアンプの出力信号によって、ＡＭ変調することを特徴とする駆動装置。
16. 請求項１５において、
    前記混入信号には、前記第２の周波数成分の信号が含まれており、
    前記振動子による周波数選択の結果として、前記混入信号に含まれる前記第２の周波数成分の信号が選択され、
    選択された前記第２の周波数成分の信号に基づいて前記ゲインコントロールアンプから前記出力信号が出力され、
    前記変調回路は、前記混入信号を、前記ゲインコントロールアンプの出力信号を変調信号として用いてＡＭ変調し、
    前記変調回路から出力されるＡＭ変調された信号は前記振動子に供給され、
    これによって、前記発振ループ内において、前記第２の周波数の発振が成長することを特徴とする駆動装置。
17. 請求項１において、
    前記変調回路は発振ループに設けられた少なくとも一つのスイッチを含み、
    前記信号生成回路は、前記振動子の共振周波数よりも高い周波数をもつスイッチ制御信号を生成し、前記スイッチ制御信号によって、前記少なくとも一つのスイッチがオン／オフされることを特徴とする駆動装置。
18. 請求項１７において、
    前記スイッチ制御信号による前記少なくとも一つのスイッチのオン／オフによって、インパルスに近い状態の、ホワイトノイズを含む矩形波信号が前記発振ループに混入され、
    前記振動子による周波数選択の結果として、前記矩形波信号に含まれる前記ホワイトノイズのうちの、前記振動子の共振周波数に一致する周波数成分の信号が選択され、前記選択された前記周波数成分の信号が発振の種となって、前記発振ループ内に、前記振動子の共振周波数の発振が成長することを特徴とする駆動装置。
19. 請求項１８において、
    前記振動子によって選択された、前記振動子の共振周波数に一致する周波数成分の信号に基づいて前記ゲインコントロールアンプから出力信号が出力され、
    前記変調回路は、前記発振ループに混入された、前記インパルスに近い状態の、ホワイトノイズを含む矩形波信号を、前記ゲインコントロールアンプの出力信号を変調信号として用いてＡＭ変調し、
    前記変調回路から出力されるＡＭ変調された信号は前記振動子に供給されることを特徴とする駆動装置。

Images