JP5196505B2 - 薄膜トランジスタ - Google Patents

薄膜トランジスタ Download PDF

Info

Publication number
JP5196505B2
JP5196505B2 JP2010253936A JP2010253936A JP5196505B2 JP 5196505 B2 JP5196505 B2 JP 5196505B2 JP 2010253936 A JP2010253936 A JP 2010253936A JP 2010253936 A JP2010253936 A JP 2010253936A JP 5196505 B2 JP5196505 B2 JP 5196505B2
Authority
JP
Japan
Prior art keywords
transition metal
silicon
film
stable structure
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010253936A
Other languages
English (en)
Other versions
JP2011071534A (ja
Inventor
紀行 内田
敏彦 金山
剛英 宮崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
National Institute of Advanced Industrial Science and Technology AIST
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Institute of Advanced Industrial Science and Technology AIST filed Critical National Institute of Advanced Industrial Science and Technology AIST
Priority to JP2010253936A priority Critical patent/JP5196505B2/ja
Publication of JP2011071534A publication Critical patent/JP2011071534A/ja
Application granted granted Critical
Publication of JP5196505B2 publication Critical patent/JP5196505B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Physical Vapour Deposition (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Thin Film Transistor (AREA)

Description

本発明は、金属硅素化合物薄膜をチャネル領域とした薄膜トランジスタに関するものである。
アモルファスSiを用いてトランジスタを形成することは、液晶パネル駆動用のTFTなどに広く利用されている。しかし、アモルファスSiは、材料の特性を維持するために、水素によるダングリングボンドの終端が必要不可欠であり、ホットエレクトロンや光照射による脱水素などが、材料の劣化を招くことが知られている(Staebler-Wronski効果、非特許文献1参照)。特に、閾値電圧の変動、キャリア移動度の低下は、トランジスタの特性を著しく低下させる。
多結晶Siは、アモルファスSiよりも移動度が高く、特性の優れたトランジスタを形成できる特長がある。しかし、高温のCVD、あるいはアモルファスSiの熱処理、又はレーザ照射による結晶化により作製されるので、作製プロセスのコストが高い。また、極薄膜化が困難で、結晶粒の存在により、特性がばらつくので、微細なトランジスタを作製できない。
一般に、有機半導体は、移動度が低いことが欠点である。低分子ペンタセンなどの有機物材料は、アモルファスSiよりも高い移動度を持つことが知られており、電界発光、電界効果トランジスタ、太陽電池などの有機デバイスの材料として有望視されている(非特許文献2参照)。しかし、耐熱性、耐酸化性が、Si材料に比べると低く、安定動作性に難がある。特に、融点が300℃程度であり、高温になるデバイスに使用することができない。非Si系材料なので、SiのLSIプロセスにマッチングが悪い。
酸化物半導体によるN型トランジスタについては、100cm2/Vsを超える高い移動度を実現できることが報告されている。N型並みの移動度を持つP型半導体の形成には課題がある。またCdなどの毒性のある金属や、Inなどの希少金属を用いるために、環境面や製造コストの面で問題がある。膜の組成や酸素の結合状態、熱処理条件によりキャリア輸送特性が変化する(非特許文献3参照)。有機半導体と同様に、非Si系材料なので、SiのLSIプロセスにマッチングが悪い。
本発明者らは、先にMSi(M:遷移金属、n=7−16)に係る金属硅素化合物薄膜を提案している(特許文献1)。金属硅素化合物薄膜の概要は次のとおりである。
金属的なシリサイドMSi2中では、遷移金属を内包したSiクラスターは存在しない。例えばWSi2の結晶構造(C11b型)では、Wの周りには10個のSiが配位しているが、10個のSi原子の周りにも、他のWが配置している。つまり、10個のSi原子は複数のWで共有している状態になっている。Wにとっての最近接原子はSiであっても、第2近接原子はWになっている。
それに対して、先の発明に係る金属硅素化合物薄膜(MSi膜)は、遷移金属内包シリコンクラスター同士がSi-Si結合することで、遷移金属Mにとっての第2近接原子もSiとなることを特徴とする。この構造を持つことで、以下の性能を有する半導体薄膜を形成することができる。
すなわち、遷移金属内包シリコンクラスターが最高占有分子軌道(HOMO)と最低非占有分子軌道(LUMO)のギャップEHLの開いた半導体であることに基づき、これを、凝集させることで、有限のバンドギャップを有する半導体膜を作ることができる。
特に、遷移金属MがMo又はWで、Si原子数n=10、12を堆積させたとき、半導体膜のバンドギャップはトランジスタの室温動作に必要な値0.8eVを超える。
内包する遷移金属Mの価電子数が奇数の時には、遷移金属内包シリコンクラスターの総価電子数が奇数(奇数電子系)になるので、厳密にはEHLが0eVとなる。しかし、遷移金属内包シリコンクラスターを凝集することで、クラスター間に結合が形成され、構造の緩和を伴う電荷のやり取りをすることで、偶数電子系の遷移金属内包シリコンクラスターを凝集した場合のように、半導体膜になる。つまり、EHLの代わりに、半占有軌道(SUMO)とLUMOのギャップESLが開いた遷移金属内包シリコンクラスターを凝集させることで、半導体膜を形成することができる。
先の出願(特許文献1)に係る、遷移金属とシリコンの化合物であり、遷移金属原子の周りを、7個以上16個以下のシリコン原子が取り囲む遷移金属内包シリコンクラスターを単位構造とし、遷移金属原子の第1及び第2近接原子にシリコンが配置されている金属珪素化合物膜(MSi(n=7-16)膜)の特徴は以下のとおりである。
1.水素脱離による劣化の抑制
MSi膜は、SiのダングリングボンドをMで終端しているため、アモルファスSiとは異なり水素によるダングリングボンドの終端を必要としないので、脱水素による性能の劣化はない。
2.電界効果による電気伝導制御と高いキャリア移動度
MSiクラスターを堆積した薄膜は、MSi(n=7-16)を単位構造とすることでSiのダングリングボンド欠陥を終端し、電界効果による電気伝導の制御が可能である。MoSi10膜では、p型の電界効果移動度3.0×10-3cm2/Vsecが観測された
。また、MSin膜は、マクロスコピックに見ればアモルファスであるが、MSi(n=7-16)を単位構造とすることで、局所的に構造が揃い、アモルファスSiよりもキャリア移動度が高くなる特徴がある(特許文献1、非特許文献4参照)。また、Mの種類を変更することで、キャリアタイプや密度を制御することが可能である(特許文献1、非特許文献4参照)。Mを内包したSiクラスターを単位構造とした膜は、アモルファスSiに代替し薄膜トランジスタのチャネル領域を形成できる。
特願2009−37261号(特開2010−93221号)
田中一宣,丸山瑛一,島田壽一,岡本博明著応用物理学会編:アモルファスシリコン,オーム社,1993,p201-206,p242 丸本一弘:物理学会誌2007年11月号p851 鵜飼育弘著:薄膜トランジスタ技術のすべて,工業調査会,2007,p93-100 J.Kanicki: Amorphous and Microcrystalline Semiconductor Devices: optoelectronic devices(Artech House,1991)pp.121-122
本発明は、金属硅素化合物薄膜を、チャネル領域とした薄膜トランジスタを提供することを課題とする。
上記課題を解決するために本発明は、次のような手段を提供する。
(1)遷移金属原子Mの周りをz個のシリコン原子Siが取り囲む遷移金属内包シリコンクラスター(MSiz)を単位構造とし、シリコンと遷移金属との組成比(=シリコン/遷移金属)をnとしたとき、シリコンと遷移金属との組成比(=シリコン/遷移金属)nが7以上16以下である遷移金属とシリコンの化合物であって、n/Zが0.778以上1.81以下である遷移金属珪素化合物薄膜をチャネル領域としたことを特徴とする薄膜トランジスタ。
ただしZは、遷移金属原子Mの周りを取り囲むシリコン原子の数zの平均値である。
(2)上記遷移金属原子は、チタン、バナジウム、クロム、マンガン、鉄、コバルト、ニッケル、銅、ジルコニウム、ニオブ、モリブデン、ルテニウム、ロジウム、ハフニウム、タンタル、タングステン、レニウム、オスミウム、イリジウムのいずれかであることを特徴とする(1)に記載の薄膜トランジスタ。
(3)遷移金属原子Mの周りをz個のシリコン原子Siが取り囲む遷移金属内包シリコンクラスター(MSiz)を単位構造とし、シリコンと遷移金属との組成比(=シリコン/遷移金属)をnとしたとき、Mがジルコニウムの場合n=12から14であるか、又は、zが11から12であること、Mがモリブデンの場合n=7から13であるか、又は、zが8から10であることを特徴とする(1)に記載の薄膜トランジスタ。
本発明によれば、水素脱離による劣化が抑制され、しかもアモルファスSi薄膜トランジスタと同等以上の電界効果移動度を有する薄膜トランジスタが得られる。
(a)MSi膜をチャネルに用いたトップゲート型TFT、(b)MSi膜をチャネルに用いたボトムゲート型TFT WSi14Hx膜からの熱脱離スペクトル (a)Si14H2、(b)WSi14H2の安定構造と水素の結合エネルギーE(H2) MSi膜をチャネルに用いたボトムゲート型TFT MoSi10膜をチャネルに用いたボトムゲートTFTのId-Vd特性のVg依存性 M=Mo,n=10の場合の安定構造の例 図6において、Moに配位したSiの配列の例 動径分布関数(RDF)の計算方法を説明する概念図 Mの周囲のSiの動径分布関数(RDF)の動径(r)依存性を説明する概念図 M=Ti,n=12の場合の安定構造における、Tiの周囲のSiの動径分布関数 M=V,n=12の場合の安定構造における、Vの周囲のSiの動径分布関数 M=Cr,n=12の場合の安定構造における、Crの周囲のSiの動径分布関数 M=Mn,n=12の場合の安定構造における、Mnの周囲のSiの動径分布関数 M=Fe,n=12の場合の安定構造における、Feの周囲のSiの動径分布関数 M=Co,n=12の場合の安定構造における、Coの周囲のSiの動径分布関数 M=Ni,n=12の場合の安定構造における、Niの周囲のSiの動径分布関数 M=Ni,n=10の場合の安定構造における、Niの周囲のSiの動径分布関数 M=Cu,n=12の場合の安定構造における、Cuの周囲のSiの動径分布関数 M=Zr,n=12の場合の安定構造における、Zrの周囲のSiの動径分布関数 M=Zr,n=14の場合の安定構造における、Zrの周囲のSiの動径分布関数 M=Nb,n=12の場合の安定構造における、Nbの周囲のSiの動径分布関数 M=Mo,n=13の場合の安定構造における、Moの周囲のSiの動径分布関数 M=Ru,n=12の場合の安定構造における、Ruの周囲のSiの動径分布関数 M=Rh,n=12の場合の安定構造における、Rhの周囲のSiの動径分布関数 M=Ta,n=12の場合の安定構造における、Taの周囲のSiの動径分布関数 M=W,n=12の場合の安定構造における、Wの周囲のSiの動径分布関数 M=Re,n=12の場合の安定構造における、Reの周囲のSiの動径分布関数 M=Ir,n=12の場合の安定構造における、Irの周囲のSiの動径分布関数 M=Mo,n=11.5の場合の安定構造における、Moの周囲のSiの動径分布関数 M=Mo,n=10の場合の安定構造における、Moの周囲のSiの動径分布関数 M=Mo,n=9の場合の安定構造における、Moの周囲のSiの動径分布関数 M=Mo,n=8の場合の安定構造における、Moの周囲のSiの動径分布関数 M=Mo,n=7の場合の安定構造における、Moの周囲のSiの動径分布関数 実線はM=Ti,n=12の場合の安定構造における電子状態密度、点線は当該安定構造からTiを除いたSiのみの系に対する電子状態密度 実線はM=V,n=12の場合の安定構造における電子状態密度、点線は当該安定構造からVを除いたSiのみの系に対する電子状態密度 実線はM=Cr,n=12の場合の安定構造における電子状態密度、点線は当該安定構造からCrを除いたSiのみの系に対する電子状態密度 実線はM=Mn,n=12の場合の安定構造における電子状態密度、点線は当該安定構造からMnを除いたSiのみの系に対する電子状態密度 実線はM=Fe,n=12の場合の安定構造における電子状態密度、点線は当該安定構造からFeを除いたSiのみの系に対する電子状態密度 実線はM=Co,n=12の場合の安定構造における電子状態密度、点線は当該安定構造からCoを除いたSiのみの系に対する電子状態密度 実線はM=Ni,n=12の場合の安定構造における電子状態密度、点線は当該安定構造からNiを除いたSiのみの系に対する電子状態密度 実線はM=Ni,n=10の場合の安定構造における電子状態密度、点線は当該安定構造からNiを除いたSiのみの系に対する電子状態密度 実線はM=Cu,n=12の場合の安定構造における電子状態密度、点線は当該安定構造からCuを除いたSiのみの系に対する電子状態密度 実線はM=Zr,n=14の場合の安定構造における電子状態密度、点線は当該安定構造からZrを除いたSiのみの系に対する電子状態密度 実線はM=Nb,n=12の場合の安定構造における電子状態密度、点線は当該安定構造からNbを除いたSiのみの系に対する電子状態密度 実線はM=Mo,n=10の場合の安定構造における電子状態密度、点線は当該安定構造からMoを除いたSiのみの系に対する電子状態密度 実線はM=Ta,n=12の場合の安定構造における電子状態密度、点線は当該安定構造からTaを除いたSiのみの系に対する電子状態密度 実線はM=W,n=10の場合の安定構造における電子状態密度、点線は当該安定構造からTiを除いたSiのみの系に対する電子状態密度 計算シミュレーションによるMoSi10膜と水素化アモスファスSiの振動状態密度比較結果 薄膜トランジスタのチャネルとして合成したMoSi10膜と水素化アモルファスSi膜のラマンスペクトル
図1に、金属硅素化合物であるMSi膜(M:遷移金属、n=7〜16)をチャネル領域とした薄膜トランジスタ(TFT)を示す。
図1(a)はトップゲート型TFT、(b)はボトムゲート型TFTである。図1において、1はゲート電極、2はソース電極、3はMSi膜チャネル、4はゲート絶縁膜、5はドレイン電極、6はTFT基板である。
以下各TFTの作製方法について説明する。
トップゲート型TFTの作製に当たって、レーザーアブレーションをチャネル形成に使用したトップゲート型TFTの作製方法について詳細に説明する。
(1)ガラス基板上にMSinHx膜を堆積。Mターゲット、又はMSi2ターゲットなどの遷移金属珪素化合物ターゲットをSiH4雰囲気でパルスレーザーアブレーションすることでMSinHx膜を合成・堆積する。この時基板温度は室温。
(2)MSinHx膜を190℃以上に加熱してHを脱離しMSi膜を形成。つまり、MSinHx膜を合成できるMを使用すれば、MSi膜チャネルを形成できる。MSi膜は、金属(M)蒸気とモノシランガス(SiH4)を原料に水素化遷移金属クラスターMSinHxを合成し、それらを固体基板上に堆積して作製するので、水素が残留している。そこで、MSi膜を、水素を含まないTFTのチャネル材料として使用するには、熱処理による水素脱離プロセスを確立する必要がある。
図2に、石英基板に堆積したWSi14膜の熱脱離スペクトルを示す。横軸はサンプル表面の温度、縦軸は真空チェンバー内の圧力を示す。サンプル表面の温度が140℃付近に脱離のピークが観察され、190℃で脱離は終了した。つまり、WSi14Hx膜からの水素放出は、190℃以下で生じている。これは、水素化アモルファスSiからの水素脱離温度(320℃)よりも低く、WSi14膜では、水素の結合エネルギーが、a-Si:Hと比較して小さいことを示している。実際、WSi14に結合した水素が、同じSiケージ構造を持つSi14に結合した水素よりも、53%程度低い結合エネルギーを持つことが、第一原理計算により判明している。(図3参照)
(3)Al、Mo、MSi2シリサイド等のソース、ドレイン電極を形成。
(4)CVDやスパッタを使用してゲート絶縁膜(SiO2、SiNx等)を堆積。
(5)真空蒸着もしくは、スパッタを使用してAl、Moなどのゲート電極を形成。
トップゲート型TFTの作製に当たって、スパッタをチャネル形成に使用したトップゲート型TFTの作製方法について説明する。
(1)ガラス基板上にM:Si=1:nのターゲットを用いてスパッタ膜を堆積(Ar:30sccm、3.0x10-3Pa、DCパワー30W)しチャネルを形成する。この時基板温度は室温。
(2)スパッタ膜を500℃以上に加熱して、チャネル膜質を向上する。
(3)Al、Mo、MSi2シリサイド等のソース、ドレイン電極を形成。
(4)CVDやスパッタを使用してゲート絶縁膜(SiO2、SiNx等)を堆積。
(5)真空蒸着もしくは、スパッタを使用してAl、Moなどのゲート電極を形成。
次にボトムゲート型TFTの作製に当たって、レーザーアブレーションをチャネル形成に使用したボトムゲート型TFTの作製方法について説明する。
(1)真空蒸着もしくは、スパッタを使用してガラス基板上へAl、Moなどのゲート電極を形成。
(2)CVDやスパッタを使用してゲート絶縁膜(SiO2、SiNx等)を堆積。
(3)MSinHx膜堆積。Mターゲット、又はMSi2ターゲットなどの遷移金属珪素化合物ターゲットをSiH4雰囲気でパルスレーザーアブレーションすることでMSinHxクラスターを合成し堆積する。この時基板温度は室温。
(4)MSinHx膜を190℃以上に加熱してHを脱離しMSi膜を形成。つまり、MSinHx膜を合成できるMを使用すれば、MSi膜チャネルを形成できる。
(5)Al、Mo 、MSi2シリサイド等のソース、ドレイン電極を形成。
ボトムゲート型TFTの作製に当たって、スパッタをチャネル形成に使用したボトムゲート型TFTの作製方法について説明する。
(1)真空蒸着もしくは、スパッタを使用してガラス基板上へAl、Moなどのゲート電極を形成。
(2)CVDやスパッタを使用してゲート絶縁膜(SiO2、SiNx等)を堆積。
(3)M:Si=1:nのターゲットを用いてスパッタ膜を堆積(Ar:30sccm、3.0x10-3Pa、DCパワー30W)しチャネルを形成する。この時基板温度は室温。
(4)スパッタ膜を500℃以上に加熱して、チャネル膜質を向上する。
(5)Al、Mo、MSi2シリサイド等のソース、ドレイン電極を形成。
本発明に係る薄膜トランジスタの電界効果測定を行う。
図4に示したように、MoSi10膜を用いてTFTを作製した。ここでは、Si熱酸化基板をゲート電極14、ゲート絶縁膜13としたボトムゲート型のTFTを作製した。
Si基板はn型の0.01Ωcmの基板を用い、SiO2酸化膜からなるゲート絶縁膜13の厚さは200nmとした。
MoSi10膜を15nmの膜厚で堆積し、その上にソース・ドレイン電極11としてAl電極を真空蒸着で形成した。ソース・ドレイン電極の幅は300μm、チャネル幅は100μmである。また、ゲート電極14として作用するSi基板にコンタクト用のAl電極を、同じく真空蒸着で形成した。
図5に、ドレイン電流(Id)のドレイン電圧(Vd)特性のゲート電圧(Vg)依存性を示す。p-チャネル・エンハンスメント型の電界効果特性が得られ、閾値電圧Vthは-3V、直線領域のドレイン電流値から電界効果移動度を見積もると、3×10-3cm2/Vsecであった。
遷移金属とシリコンの化合物であり、遷移金属原子の周りを、7個以上16個以下のシリコン原子が取り囲む遷移金属内包シリコンクラスターを単位構造とし、遷移金属原子の第1及び第2近接原子にシリコンが配置されている金属珪素化合物薄膜をチャネル領域とした薄膜トランジスタを例示して本発明を説明したが、本発明はこれに限らず、遷移金属とシリコンの化合物であり、シリコンと遷移金属との組成比(シリコン/遷移金属)が7以上16以下である金属珪素化合物薄膜をチャネル領域とした薄膜トランジスタにも適用できる。
次に、1個の遷移金属原子Mをシリコン原子Siが内包するクラスターが単位構造である遷移金属珪素化合物を用いたチャネルの例を、第一原理計算によって提供する。
計算は2段階に分けて行う。第1段階では、シリコンと遷移金属Mとの組成比(=シリコン/遷移金属)をnとする遷移金属珪素化合物材料が、M1個当たりz個(平均Z個)のSiを配位したクラスターMSizを単位構造とすることを示す。第2段階では、第1段階で示した構造的特徴を持つ遷移金属珪素化合物材料においてMがSiのダングリングボンドを終端する効果を有することを示す。
まず、第1段階の説明を行う。MとSiの座標を、乱数を用いて発生させる。第一原理計算によって全エネルギーと各原子が感じる力を計算して全エネルギーが下がるように原子座標を更新する。全ての原子が感じる力が1オングストローム当たり0.01エレクトロンボルト以下になるまで原子座標の更新を繰り返す。
モリブデン(M=Mo)とSiの原子数比が1:10(n=10)の系の安定構造の例を図6に示す。図6において、SiとMoをそれぞれ白球と黒球で表す。
図7は、図6の中からMoの周りを取り囲むSiが8個、9個、及び10個の構造例を抜き出したものである。
Mの周りをSiが取り囲む構造を特定するため、動径分布関数を計算する。動径分布関数の計算方法を図8に示す。1個のM(黒丸)を中心にして半径rの球(点線)と半径r+Δrの球(一点鎖線)の間の厚さΔrの球殻内にあるSi(斜線の円)の個数を4πrで割ったものをf(r)とする。遷移金属原子の各々について、0オングストロームから10オングストロームのrに対するf(r)を計算する。f(r)を遷移金属原子1個当たりの平均値として求めたものが動径分布関数である。
上記の方法で得られた動径分布関数の例を図9に示す。「RDF」は動径分布関数を、「r」はMの位置からの距離(オングストローム)を表す。Mの周りを取り囲むSiの存在は斜線で示した第1ピークによって同定される。第1ピークは第2ピークとギャップ(図7)によって分離している。ギャップ位置を第1ピーク位置とr=4オングストロームの間での、動径分布関数の最小値を与えるrとして定義する。第1ピークに属するSiの数が、M1個の周りを取り囲むSiの数zの平均数Zである。Zを算出するには、動径分布関数に4πrを掛け、rについて原点からギャップ位置まで積分する。
nが7以上14以下の場合について、M=Ti、V、Cr、Mn、Fe、Co、Ni、Cu、Zr、Nb、Mo、Ru、Rh、Ta、W、Re、Irに対する動径分布関数を図10〜図33に示す。図10〜図33において、動径分布関数(縦軸)の値は、最大値を1と規格化した。動径(横軸)はオングストローム単位である。
図10〜図33に示した全てのMSinについて、Mをz個のSiが内包したMSizクラスターを単位構造とする特徴があることがわかる。zの平均ZはMとnに応じて6.6(NiSi10、図17)から11.9(ZrSi14、図20)まで変化する。zとnの値は一致しなくてもよい。例えば、ジルコニウムの場合n=12から14の時、zは11から12になり、モリブデンの場合n=7から13と変化しても、zは8から10の範囲に留まる。
計算の第2段階として、MがSiに取り囲まれたことによってSiのダングリングボンドが終端される例を提供する。M=Ti、V、Cr、Mn、Fe、Co、Ni、Cu、Zr、Nb、Mo、Ta、Wに対する電子状態密度をエネルギーの関数として図34から図47までに図示した。
図34から図47において、実線はM、nを選定した場合の安定構造における、電子状態密度であり、点線は当該安定構造からMを除いたSiのみの系に対する電子状態密度である。そして図34から図47では、フェルミ準位まで積分した状態数が後者のそれに一致するように、前者を規格化した。縦軸の単位は1エレクトロンボルト当たりの状態数であり、横軸のゼロがフェルミ準位を表す。
エネルギーのゼロ点はフェルミ準位と呼ばれる電子準位である。全系は基底状態においてフェルミ準位より低いエネルギーの電子状態を持ち、フェルミ準位よりも高いエネルギーをもつ電子状態を取らない。
ここで、ダングリングボンドが終端されたことがフェルミ準位及びその近傍の電子状態密度が少なくなることで判定できることを述べる。そのために、電子準位と化学結合との関係を概説する。フェルミ準位以下のエネルギーをもつ電子状態は原子同士の結合を強めるが、フェルミ準位以上のエネルギーを持つ電子状態は結合を弱める。このため、前者を結合状態、後者を反結合状態と呼ぶことがある。
言い換えれば、フェルミ準位は結合状態と反結合状態を分け隔てるエネルギー値である。ダングリングボンドに起因する電子状態は結合状態と反結合状態のいずれにも属さない非結合の状態であり、そのエネルギーはフェルミ準位に一致する。フェルミ準位以下(以上)のエネルギーであっても、フェルミ準位に近いエネルギーを持つ電子状態は結合的(反結合的)性質が弱まり、非結合的な性質を帯びる。非結合状態は不安定であり、系に電子(正孔)が追加されると非結合状態を解消するため追加された電子(正孔)は当該非結合の軌道に容易に捕獲される。したがって、トランジスタのチャネル内にダングリングボンドがあると、ダングリングボンド起因の非結合状態を解消するため、チャネルに導入されたキャリアはダングリングボンドに捕獲されて電気伝導に寄与しない。
上記を踏まえて図34から図47までの各図に示した金属珪素化合物材料を用いたチャネルの電子状態密度(実線の曲線)を見ると、フェルミ準位に於いて電子状態密度が極小となっていることが分かる。Mを除去してSiのみを残した系に対する電子状態密度を図34から図47までの各図に点線として重ねて表示した。実線と点線で示した電子状態密度の比較から、金属珪素化合物を用いたチャネルに於いてはSiのダングリングボンドがMによって終端されることが分かる。図45は、図5に記載の薄膜トランジスタのチャネル材料MoSi10膜の電子状態密度である。MoによりSiのダングリングボンドが終端されることで、トランジスタが動作する。よって、図34から図47までの各図に示した電子状態密度であれば、トランジスタ動作する。
図48に、図6に示したMoSi10膜の構造に対して、振動状態密度を計算した結果を、水素化アモスファスSiの振動状態密度と比較して示す。水素化アモルファスSiの光学フォノンピーク周波数480cm-1よりも低波数側の200-400cm-1の領域で、MoSi10膜の振動状態密度が高くなることが分かる。
図49に、図5に記載の薄膜トランジスタのチャネルとして合成したMoSi10膜と、水素化アモルファスSi膜のラマンスペクトルを示す。計算結果の予想通り、水素化アモルファスSiの光学フォノンピーク480cm-1よりも低波数側で、MoSi10膜の振動状態密度が高くなることが観測された。薄膜トランジスタのチャネルを構成しているMoSi10膜の構造と計算シミュレーションで示した膜の構造は、一致するものであると考えられる。
1 ゲート電極
2 ソース電極
3 MSi膜チャネル
4 ゲート絶縁膜
5 ドレイン電極
6 TFT基板
11 ソース・ドレイン電極
12 MSi膜チャネル
13 ゲート絶縁膜
14 ゲート電極(n型Si基板)

Claims (3)

  1. 遷移金属原子Mの周りをz個のシリコン原子Siが取り囲む遷移金属内包シリコンクラスター(MSiz)を単位構造とし、シリコンと遷移金属との組成比(=シリコン/遷移金属)をnとしたとき、シリコンと遷移金属との組成比(=シリコン/遷移金属)nが7以上16以下である遷移金属とシリコンの化合物であって、n/Zが0.778以上1.81以下である遷移金属珪素化合物薄膜をチャネル領域としたことを特徴とする薄膜トランジスタ。
    ただしZは、遷移金属原子Mの周りを取り囲むシリコン原子の数zの平均値である。
  2. 上記遷移金属原子は、チタン、バナジウム、クロム、マンガン、鉄、コバルト、ニッケル、銅、ジルコニウム、ニオブ、モリブデン、ルテニウム、ロジウム、ハフニウム、タンタル、タングステン、レニウム、オスミウム、イリジウムのいずれかであることを特徴とする請求項1に記載の薄膜トランジスタ。
  3. 遷移金属原子Mの周りをz個のシリコン原子Siが取り囲む遷移金属内包シリコンクラスター(MSiz)を単位構造とし、シリコンと遷移金属との組成比(=シリコン/遷移金属)をnとしたとき、Mがジルコニウムの場合n=12から14であるか、又は、zが11から12であること、Mがモリブデンの場合n=7から13であるか、又は、zが8から10であることを特徴とする請求項1に記載の薄膜トランジスタ。

JP2010253936A 2009-08-21 2010-11-12 薄膜トランジスタ Expired - Fee Related JP5196505B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010253936A JP5196505B2 (ja) 2009-08-21 2010-11-12 薄膜トランジスタ

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009191603 2009-08-21
JP2009191603 2009-08-21
JP2010253936A JP5196505B2 (ja) 2009-08-21 2010-11-12 薄膜トランジスタ

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2010182188A Division JP4660743B1 (ja) 2009-08-21 2010-08-17 薄膜トランジスタ

Publications (2)

Publication Number Publication Date
JP2011071534A JP2011071534A (ja) 2011-04-07
JP5196505B2 true JP5196505B2 (ja) 2013-05-15

Family

ID=44016426

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010253936A Expired - Fee Related JP5196505B2 (ja) 2009-08-21 2010-11-12 薄膜トランジスタ

Country Status (1)

Country Link
JP (1) JP5196505B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101940570B1 (ko) * 2011-05-13 2019-01-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 El 표시 장치 및 그 전자 기기

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6027122A (ja) * 1983-07-22 1985-02-12 Semiconductor Energy Lab Co Ltd 光プラズマ気相反応法
JP2004099349A (ja) * 2002-09-06 2004-04-02 National Institute Of Advanced Industrial & Technology シリコンクラスター及びその製造方法
JP4365568B2 (ja) * 2002-09-06 2009-11-18 独立行政法人産業技術総合研究所 ドーピング方法およびそれを用いた半導体素子
JP2007081087A (ja) * 2005-09-14 2007-03-29 Ishikawajima Harima Heavy Ind Co Ltd 微細ワイヤの製造方法及び微細ワイヤ
JP2009545187A (ja) * 2007-09-14 2009-12-17 チュンブク ナショナル ユニヴァーシティ インダストリー−アカデミック コーポレイション ファウンデーション 常温動作単電子素子及びその製作方法
CN101946326A (zh) * 2008-02-16 2011-01-12 忠北国立大学产学合作基金会 在室温下运行的单电子晶体管及其制造方法

Also Published As

Publication number Publication date
JP2011071534A (ja) 2011-04-07

Similar Documents

Publication Publication Date Title
Shim et al. TFT channel materials for display applications: From amorphous silicon to transition metal dichalcogenides
JP5116225B2 (ja) 酸化物半導体デバイスの製造方法
Jeong et al. Thickness scaling of atomic-layer-deposited HfO2 films and their application to wafer-scale graphene tunnelling transistors
Lee et al. Verification of charge transfer in metal-insulator-oxide semiconductor diodes via defect engineering of insulator
US11869768B2 (en) Method of forming transition metal dichalcogenide thin film
JP5464570B2 (ja) 金属珪素化合物薄膜及びその製造方法
JP4660743B1 (ja) 薄膜トランジスタ
KR102182163B1 (ko) 그래핀 및 금속 칼코게나이드의 이종 접합 박막의 제조 방법, 그 박막 및 이를 이용한 쇼트키 장벽 다이오드 및 그 제조 방법
JP5196505B2 (ja) 薄膜トランジスタ
US11887849B2 (en) Method of forming transition metal dichalcogenidethin film and method of manufacturing electronic device including the same
KR100996644B1 (ko) ZnO TFT의 제조방법
CN115210850A (zh) 碲氧化物和包括作为沟道层的碲氧化物的薄膜晶体管
CN103579113B (zh) 具有双功函数金属栅的互补场效应晶体管及其制造方法
JP5920967B2 (ja) Igzo膜の形成方法及び薄膜トランジスタの製造方法
JP2016211038A (ja) 遷移金属シリサイド膜、その製造方法及び製造装置並びに半導体装置
TW202206637A (zh) 具有過渡金屬二硫族化物之超薄膜
JP6896305B2 (ja) 半導体装置及びその製造方法
JP6044907B2 (ja) 半導体コンタクト構造及びその形成方法
JP2012238637A (ja) スパッタリング方法およびスパッタリング装置
KR20150128322A (ko) 박막 트랜지스터 제조 방법
TW201933611A (zh) 顯示裝置之薄膜電晶體及其形成方法
US20230104966A1 (en) Method for atomically manipulating an artificial two-dimensional material and apparatus therefor
JP4031021B2 (ja) 薄膜トランジスタの作製方法
KR100714039B1 (ko) 반도체 소자의 제조 방법
Yuan et al. In‐plane ferroelectrics enabling reduced hysteresis in monolayer MoS2 transistors

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130115

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130129

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130131

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160215

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5196505

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees