JP5196505B2 - 薄膜トランジスタ - Google Patents
薄膜トランジスタ Download PDFInfo
- Publication number
- JP5196505B2 JP5196505B2 JP2010253936A JP2010253936A JP5196505B2 JP 5196505 B2 JP5196505 B2 JP 5196505B2 JP 2010253936 A JP2010253936 A JP 2010253936A JP 2010253936 A JP2010253936 A JP 2010253936A JP 5196505 B2 JP5196505 B2 JP 5196505B2
- Authority
- JP
- Japan
- Prior art keywords
- transition metal
- silicon
- film
- stable structure
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Physical Vapour Deposition (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Thin Film Transistor (AREA)
Description
金属的なシリサイドMSi2中では、遷移金属を内包したSiクラスターは存在しない。例えばWSi2の結晶構造(C11b型)では、Wの周りには10個のSiが配位しているが、10個のSi原子の周りにも、他のWが配置している。つまり、10個のSi原子は複数のWで共有している状態になっている。Wにとっての最近接原子はSiであっても、第2近接原子はWになっている。
それに対して、先の発明に係る金属硅素化合物薄膜(MSin膜)は、遷移金属内包シリコンクラスター同士がSi-Si結合することで、遷移金属Mにとっての第2近接原子もSiとなることを特徴とする。この構造を持つことで、以下の性能を有する半導体薄膜を形成することができる。
特に、遷移金属MがMo又はWで、Si原子数n=10、12を堆積させたとき、半導体膜のバンドギャップはトランジスタの室温動作に必要な値0.8eVを超える。
内包する遷移金属Mの価電子数が奇数の時には、遷移金属内包シリコンクラスターの総価電子数が奇数(奇数電子系)になるので、厳密にはEHLが0eVとなる。しかし、遷移金属内包シリコンクラスターを凝集することで、クラスター間に結合が形成され、構造の緩和を伴う電荷のやり取りをすることで、偶数電子系の遷移金属内包シリコンクラスターを凝集した場合のように、半導体膜になる。つまり、EHLの代わりに、半占有軌道(SUMO)とLUMOのギャップESLが開いた遷移金属内包シリコンクラスターを凝集させることで、半導体膜を形成することができる。
1.水素脱離による劣化の抑制
MSin膜は、SiのダングリングボンドをMで終端しているため、アモルファスSiとは異なり水素によるダングリングボンドの終端を必要としないので、脱水素による性能の劣化はない。
2.電界効果による電気伝導制御と高いキャリア移動度
MSinクラスターを堆積した薄膜は、MSin(n=7-16)を単位構造とすることでSiのダングリングボンド欠陥を終端し、電界効果による電気伝導の制御が可能である。MoSi10膜では、p型の電界効果移動度3.0×10-3cm2/Vsecが観測された
。また、MSin膜は、マクロスコピックに見ればアモルファスであるが、MSin(n=7-16)を単位構造とすることで、局所的に構造が揃い、アモルファスSiよりもキャリア移動度が高くなる特徴がある(特許文献1、非特許文献4参照)。また、Mの種類を変更することで、キャリアタイプや密度を制御することが可能である(特許文献1、非特許文献4参照)。Mを内包したSiクラスターを単位構造とした膜は、アモルファスSiに代替し薄膜トランジスタのチャネル領域を形成できる。
(1)遷移金属原子Mの周りをz個のシリコン原子Siが取り囲む遷移金属内包シリコンクラスター(MSiz)を単位構造とし、シリコンと遷移金属との組成比(=シリコン/遷移金属)をnとしたとき、シリコンと遷移金属との組成比(=シリコン/遷移金属)nが7以上16以下である遷移金属とシリコンの化合物であって、n/Zが0.778以上1.81以下である遷移金属珪素化合物薄膜をチャネル領域としたことを特徴とする薄膜トランジスタ。
ただしZは、遷移金属原子Mの周りを取り囲むシリコン原子の数zの平均値である。
(2)上記遷移金属原子は、チタン、バナジウム、クロム、マンガン、鉄、コバルト、ニッケル、銅、ジルコニウム、ニオブ、モリブデン、ルテニウム、ロジウム、ハフニウム、タンタル、タングステン、レニウム、オスミウム、イリジウムのいずれかであることを特徴とする(1)に記載の薄膜トランジスタ。
(3)遷移金属原子Mの周りをz個のシリコン原子Siが取り囲む遷移金属内包シリコンクラスター(MSiz)を単位構造とし、シリコンと遷移金属との組成比(=シリコン/遷移金属)をnとしたとき、Mがジルコニウムの場合n=12から14であるか、又は、zが11から12であること、Mがモリブデンの場合n=7から13であるか、又は、zが8から10であることを特徴とする(1)に記載の薄膜トランジスタ。
図1(a)はトップゲート型TFT、(b)はボトムゲート型TFTである。図1において、1はゲート電極、2はソース電極、3はMSin膜チャネル、4はゲート絶縁膜、5はドレイン電極、6はTFT基板である。
以下各TFTの作製方法について説明する。
(1)ガラス基板上にMSinHx膜を堆積。Mターゲット、又はMSi2ターゲットなどの遷移金属珪素化合物ターゲットをSiH4雰囲気でパルスレーザーアブレーションすることでMSinHx膜を合成・堆積する。この時基板温度は室温。
(2)MSinHx膜を190℃以上に加熱してHを脱離しMSin膜を形成。つまり、MSinHx膜を合成できるMを使用すれば、MSin膜チャネルを形成できる。MSin膜は、金属(M)蒸気とモノシランガス(SiH4)を原料に水素化遷移金属クラスターMSinHxを合成し、それらを固体基板上に堆積して作製するので、水素が残留している。そこで、MSin膜を、水素を含まないTFTのチャネル材料として使用するには、熱処理による水素脱離プロセスを確立する必要がある。
(3)Al、Mo、MSi2シリサイド等のソース、ドレイン電極を形成。
(4)CVDやスパッタを使用してゲート絶縁膜(SiO2、SiNx等)を堆積。
(5)真空蒸着もしくは、スパッタを使用してAl、Moなどのゲート電極を形成。
(1)ガラス基板上にM:Si=1:nのターゲットを用いてスパッタ膜を堆積(Ar:30sccm、3.0x10-3Pa、DCパワー30W)しチャネルを形成する。この時基板温度は室温。
(2)スパッタ膜を500℃以上に加熱して、チャネル膜質を向上する。
(3)Al、Mo、MSi2シリサイド等のソース、ドレイン電極を形成。
(4)CVDやスパッタを使用してゲート絶縁膜(SiO2、SiNx等)を堆積。
(5)真空蒸着もしくは、スパッタを使用してAl、Moなどのゲート電極を形成。
(1)真空蒸着もしくは、スパッタを使用してガラス基板上へAl、Moなどのゲート電極を形成。
(2)CVDやスパッタを使用してゲート絶縁膜(SiO2、SiNx等)を堆積。
(3)MSinHx膜堆積。Mターゲット、又はMSi2ターゲットなどの遷移金属珪素化合物ターゲットをSiH4雰囲気でパルスレーザーアブレーションすることでMSinHxクラスターを合成し堆積する。この時基板温度は室温。
(4)MSinHx膜を190℃以上に加熱してHを脱離しMSin膜を形成。つまり、MSinHx膜を合成できるMを使用すれば、MSin膜チャネルを形成できる。
(5)Al、Mo 、MSi2シリサイド等のソース、ドレイン電極を形成。
(1)真空蒸着もしくは、スパッタを使用してガラス基板上へAl、Moなどのゲート電極を形成。
(2)CVDやスパッタを使用してゲート絶縁膜(SiO2、SiNx等)を堆積。
(3)M:Si=1:nのターゲットを用いてスパッタ膜を堆積(Ar:30sccm、3.0x10-3Pa、DCパワー30W)しチャネルを形成する。この時基板温度は室温。
(4)スパッタ膜を500℃以上に加熱して、チャネル膜質を向上する。
(5)Al、Mo、MSi2シリサイド等のソース、ドレイン電極を形成。
図4に示したように、MoSi10膜を用いてTFTを作製した。ここでは、Si熱酸化基板をゲート電極14、ゲート絶縁膜13としたボトムゲート型のTFTを作製した。
Si基板はn型の0.01Ωcmの基板を用い、SiO2酸化膜からなるゲート絶縁膜13の厚さは200nmとした。
MoSi10膜を15nmの膜厚で堆積し、その上にソース・ドレイン電極11としてAl電極を真空蒸着で形成した。ソース・ドレイン電極の幅は300μm、チャネル幅は100μmである。また、ゲート電極14として作用するSi基板にコンタクト用のAl電極を、同じく真空蒸着で形成した。
図5に、ドレイン電流(Id)のドレイン電圧(Vd)特性のゲート電圧(Vg)依存性を示す。p-チャネル・エンハンスメント型の電界効果特性が得られ、閾値電圧Vthは-3V、直線領域のドレイン電流値から電界効果移動度を見積もると、3×10-3cm2/Vsecであった。
計算は2段階に分けて行う。第1段階では、シリコンと遷移金属Mとの組成比(=シリコン/遷移金属)をnとする遷移金属珪素化合物材料が、M1個当たりz個(平均Z個)のSiを配位したクラスターMSizを単位構造とすることを示す。第2段階では、第1段階で示した構造的特徴を持つ遷移金属珪素化合物材料においてMがSiのダングリングボンドを終端する効果を有することを示す。
モリブデン(M=Mo)とSiの原子数比が1:10(n=10)の系の安定構造の例を図6に示す。図6において、SiとMoをそれぞれ白球と黒球で表す。
図7は、図6の中からMoの周りを取り囲むSiが8個、9個、及び10個の構造例を抜き出したものである。
図10〜図33に示した全てのMSinについて、Mをz個のSiが内包したMSizクラスターを単位構造とする特徴があることがわかる。zの平均ZはMとnに応じて6.6(NiSi10、図17)から11.9(ZrSi14、図20)まで変化する。zとnの値は一致しなくてもよい。例えば、ジルコニウムの場合n=12から14の時、zは11から12になり、モリブデンの場合n=7から13と変化しても、zは8から10の範囲に留まる。
図34から図47において、実線はM、nを選定した場合の安定構造における、電子状態密度であり、点線は当該安定構造からMを除いたSiのみの系に対する電子状態密度である。そして図34から図47では、フェルミ準位まで積分した状態数が後者のそれに一致するように、前者を規格化した。縦軸の単位は1エレクトロンボルト当たりの状態数であり、横軸のゼロがフェルミ準位を表す。
エネルギーのゼロ点はフェルミ準位と呼ばれる電子準位である。全系は基底状態においてフェルミ準位より低いエネルギーの電子状態を持ち、フェルミ準位よりも高いエネルギーをもつ電子状態を取らない。
2 ソース電極
3 MSin膜チャネル
4 ゲート絶縁膜
5 ドレイン電極
6 TFT基板
11 ソース・ドレイン電極
12 MSin膜チャネル
13 ゲート絶縁膜
14 ゲート電極(n型Si基板)
Claims (3)
- 遷移金属原子Mの周りをz個のシリコン原子Siが取り囲む遷移金属内包シリコンクラスター(MSiz)を単位構造とし、シリコンと遷移金属との組成比(=シリコン/遷移金属)をnとしたとき、シリコンと遷移金属との組成比(=シリコン/遷移金属)nが7以上16以下である遷移金属とシリコンの化合物であって、n/Zが0.778以上1.81以下である遷移金属珪素化合物薄膜をチャネル領域としたことを特徴とする薄膜トランジスタ。
ただしZは、遷移金属原子Mの周りを取り囲むシリコン原子の数zの平均値である。 - 上記遷移金属原子は、チタン、バナジウム、クロム、マンガン、鉄、コバルト、ニッケル、銅、ジルコニウム、ニオブ、モリブデン、ルテニウム、ロジウム、ハフニウム、タンタル、タングステン、レニウム、オスミウム、イリジウムのいずれかであることを特徴とする請求項1に記載の薄膜トランジスタ。
- 遷移金属原子Mの周りをz個のシリコン原子Siが取り囲む遷移金属内包シリコンクラスター(MSiz)を単位構造とし、シリコンと遷移金属との組成比(=シリコン/遷移金属)をnとしたとき、Mがジルコニウムの場合n=12から14であるか、又は、zが11から12であること、Mがモリブデンの場合n=7から13であるか、又は、zが8から10であることを特徴とする請求項1に記載の薄膜トランジスタ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010253936A JP5196505B2 (ja) | 2009-08-21 | 2010-11-12 | 薄膜トランジスタ |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009191603 | 2009-08-21 | ||
JP2009191603 | 2009-08-21 | ||
JP2010253936A JP5196505B2 (ja) | 2009-08-21 | 2010-11-12 | 薄膜トランジスタ |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010182188A Division JP4660743B1 (ja) | 2009-08-21 | 2010-08-17 | 薄膜トランジスタ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011071534A JP2011071534A (ja) | 2011-04-07 |
JP5196505B2 true JP5196505B2 (ja) | 2013-05-15 |
Family
ID=44016426
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010253936A Expired - Fee Related JP5196505B2 (ja) | 2009-08-21 | 2010-11-12 | 薄膜トランジスタ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5196505B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101940570B1 (ko) * | 2011-05-13 | 2019-01-21 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | El 표시 장치 및 그 전자 기기 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6027122A (ja) * | 1983-07-22 | 1985-02-12 | Semiconductor Energy Lab Co Ltd | 光プラズマ気相反応法 |
JP2004099349A (ja) * | 2002-09-06 | 2004-04-02 | National Institute Of Advanced Industrial & Technology | シリコンクラスター及びその製造方法 |
JP4365568B2 (ja) * | 2002-09-06 | 2009-11-18 | 独立行政法人産業技術総合研究所 | ドーピング方法およびそれを用いた半導体素子 |
JP2007081087A (ja) * | 2005-09-14 | 2007-03-29 | Ishikawajima Harima Heavy Ind Co Ltd | 微細ワイヤの製造方法及び微細ワイヤ |
JP2009545187A (ja) * | 2007-09-14 | 2009-12-17 | チュンブク ナショナル ユニヴァーシティ インダストリー−アカデミック コーポレイション ファウンデーション | 常温動作単電子素子及びその製作方法 |
CN101946326A (zh) * | 2008-02-16 | 2011-01-12 | 忠北国立大学产学合作基金会 | 在室温下运行的单电子晶体管及其制造方法 |
-
2010
- 2010-11-12 JP JP2010253936A patent/JP5196505B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2011071534A (ja) | 2011-04-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Shim et al. | TFT channel materials for display applications: From amorphous silicon to transition metal dichalcogenides | |
JP5116225B2 (ja) | 酸化物半導体デバイスの製造方法 | |
Jeong et al. | Thickness scaling of atomic-layer-deposited HfO2 films and their application to wafer-scale graphene tunnelling transistors | |
Lee et al. | Verification of charge transfer in metal-insulator-oxide semiconductor diodes via defect engineering of insulator | |
US11869768B2 (en) | Method of forming transition metal dichalcogenide thin film | |
JP5464570B2 (ja) | 金属珪素化合物薄膜及びその製造方法 | |
JP4660743B1 (ja) | 薄膜トランジスタ | |
KR102182163B1 (ko) | 그래핀 및 금속 칼코게나이드의 이종 접합 박막의 제조 방법, 그 박막 및 이를 이용한 쇼트키 장벽 다이오드 및 그 제조 방법 | |
JP5196505B2 (ja) | 薄膜トランジスタ | |
US11887849B2 (en) | Method of forming transition metal dichalcogenidethin film and method of manufacturing electronic device including the same | |
KR100996644B1 (ko) | ZnO TFT의 제조방법 | |
CN115210850A (zh) | 碲氧化物和包括作为沟道层的碲氧化物的薄膜晶体管 | |
CN103579113B (zh) | 具有双功函数金属栅的互补场效应晶体管及其制造方法 | |
JP5920967B2 (ja) | Igzo膜の形成方法及び薄膜トランジスタの製造方法 | |
JP2016211038A (ja) | 遷移金属シリサイド膜、その製造方法及び製造装置並びに半導体装置 | |
TW202206637A (zh) | 具有過渡金屬二硫族化物之超薄膜 | |
JP6896305B2 (ja) | 半導体装置及びその製造方法 | |
JP6044907B2 (ja) | 半導体コンタクト構造及びその形成方法 | |
JP2012238637A (ja) | スパッタリング方法およびスパッタリング装置 | |
KR20150128322A (ko) | 박막 트랜지스터 제조 방법 | |
TW201933611A (zh) | 顯示裝置之薄膜電晶體及其形成方法 | |
US20230104966A1 (en) | Method for atomically manipulating an artificial two-dimensional material and apparatus therefor | |
JP4031021B2 (ja) | 薄膜トランジスタの作製方法 | |
KR100714039B1 (ko) | 반도체 소자의 제조 방법 | |
Yuan et al. | In‐plane ferroelectrics enabling reduced hysteresis in monolayer MoS2 transistors |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130115 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130129 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130131 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160215 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5196505 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |