JP5195196B2

JP5195196B2 - スパッタリング装置及び半導体装置の製造方法

Info

Publication number: JP5195196B2
Application number: JP2008235013A
Authority: JP
Inventors: 秀和柳澤; 剛椎野
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2008-09-12
Filing date: 2008-09-12
Publication date: 2013-05-08
Anticipated expiration: 2028-09-12
Also published as: JP2010065305A

Description

本発明は、スパッタリング装置及び半導体装置の製造方法に係わり、特にマルチチャンバーにおけるステージ温度の急激な低下を抑制することによって品質異常を抑制することのできるスパッタリング装置及び半導体装置の製造方法である。

半導体装置において最も広く用いられている配線材料はＡｌ系材料である。このＡｌ膜の下地層としてＴｉＮ膜を積層し、さらにＡｌ膜上にキャップ膜としてＴｉ膜及びＴｉＮ膜の２層を積層する方法が一般的に知られている。このように異種金属の多層構造からなる配線層を形成する際は、それぞれの金属膜を形成するための複数のチャンバーからなるマルチチャンバーを保有するスパッタリング装置を用い、大気開放することなく同一装置内において配線層を形成している。（例えば特許文献１参照）。

図８は、従来のマルチチャンバーを有するスパッタリング装置におけるＴｉ膜及びＴｉＮ膜を成膜するための第３チャンバー内の処理手順の一例を示すフローチャートである。なお、スパッタリング装置によって半導体ウェハ上に配線層が成膜される。

マルチチャンバーを有するスパッタリング装置（図示せず）は、配線層の最下層のＴｉＮ膜を成膜する為の第１チャンバー、中間層のＡｌ膜を成膜する為の第２チャンバー及びキャップ膜であるＴｉ膜及びＴｉＮ膜を成膜する為の第３チャンバーを保有している。そのスパッタリング装置に複数枚の半導体ウェハを有するロットＡをロード側にセッティングする。次いで、ロットＢ及びロットＣの順でスパッタリング装置のロード側にセッティングし、配線層の形成を開始する。その後、ロットＡから半導体ウェハが一枚ずつスパッタリング装置内に搬送される。

まず、ロットＡの一枚目の半導体ウェハが第１チャンバーに搬送され、その半導体ウェハ上にＴｉＮ膜が成膜される。次いで、ロットＡの一枚目の半導体ウェハは第１チャンバーから第２チャンバーに搬送され、前記ＴｉＮ膜上にＡｌ膜が成膜される。その際、第２チャンバーのステージ温度は３００℃以上に加熱されている。次いで、ロットＡの一枚目の半導体ウェハは第２チャンバーから第３チャンバーに搬送され、前記Ａｌ膜上にＴｉ膜及びＴｉＮ膜が順に成膜される（Ｓ２）。その際、第３チャンバーのステージ温度は無加熱状態である。その後、ロットＡの一枚目の半導体ウェハは第３チャンバーからアンロード側に搬送されて戻ってくる。この際に、ロットＡの二枚目の半導体ウェハ、三枚目の半導体ウェハと続けてスパッタリング装置内に搬送されており、一枚目の半導体ウェハの成膜が終わると二枚目が入れ替わってそれぞれのチャンバー内に搬送されて成膜処理が施される。このように、ロットＡの全数が順に一枚ずつスパッタリング装置内に搬送されて成膜処理が施された後にアンロード側に搬送されて戻ってくる。

次いで、ロットＡに続いて、ロットＢにおいても前記マルチチャンバーを有するスパッタリング装置によって同様の方法で成膜処理が施される（Ｓ３）。次いで、ロットＢに続いて、ロットＣにおいても同様の方法で成膜処理が施される（Ｓ４）。このように、ロットＡ、ロットＢ及びロットＣは間隔を開けずに連続処理されている。

そして、ロットＣを処理した後は処理待ち状態となる（Ｓ５）。この処理待ちとは、次のロットがスパッタリング装置に用意されていない場合である。この処理待ち状態によって、第３チャンバーにおいて連続処理が途絶える。その後、第３チャンバーにおいてステージが無加熱状態でターゲットクリーニングが行われる。ターゲットクリーニングはチャンバー内に搭載されている治具がステージ上に移動し、このステージを治具によって覆った状態でスパッタ処理が行われる（Ｓ６）。

その後、ロットＤがロードされ、配線層の形成が行われる（Ｓ８）。次いで、ロットＤの配線層の形成が終了した後、ロットＥがロードされ、配線層の形成が行われる（Ｓ９）。

特開平８−１７２０５９号公報（段落００３４〜００３８）

図７は、図８に示すロットＣ処理（Ｓ４）及びロットＤ処理（Ｓ８）それぞれにおける一枚目の半導体ウェハに、第２チャンバー内でＡｌ膜を成膜している際及び第３チャンバー内でキャップ膜であるＴｉ膜及びＴｉＮ膜を成膜している際それぞれのウェハ温度の変化を示すグラフである。

前述したように、Ａｌ膜を成膜するための第２チャンバーのステージ温度は３００℃以上に加熱されているが、Ｔｉ膜及びＴｉＮ膜を成膜するための第３チャンバーのステージ温度は無加熱状態である。その為、それぞれのチャンバーに半導体ウェハが連続的に搬送されることにより、第３チャンバーの無加熱状態のステージの温度が高くなっていく。しかし、連続処理が途絶えた際に、第３チャンバーのステージ温度が徐々に低下していき、また、第３チャンバーにおいてステージが無加熱状態でターゲットクリーニングが行われることでもステージ温度が低下していく。これにより、図７に示すように、ロットＣにおいては、連続的に成膜処理が行われたことで第３チャンバーのステージ温度が上昇した状態でキャップ膜を成膜することになるため、このキャップ膜を成膜中のウェハの温度低下は緩やかなものとなる。これに対し、ロットＤにおいては、連続処理が途絶え、その後のターゲットクリーニング後に成膜処理が行われたことで第３チャンバーのステージ温度が低下した状態でキャップ膜を成膜することになるため、図７に示すように、このキャップ膜成膜中のウェハの温度はロットＣの場合に比べて急激に低下している。

このように、連続処理が途絶えたあとの次ロットにおいてステージ温度が低下していることにより半導体ウェハ及びＡｌ膜の温度も低下してしまう。このように急激に半導体ウェハ及びＡｌ膜の温度が低下した状態でＴｉ膜及びＴｉＮ膜の成膜処理を行うと製品の品質異常が発生してしまう。この際の品質異常とは、Ａｌ膜とＴｉ膜との間で異常反応が起こり、Ｔｉ膜及びＴｉＮ膜の表面におけるラフネスの増大や配線抵抗の増大による歩留まりの低下などである。

また、キャップ膜としては、Ｔｉ膜及びＴｉＮ膜の積層構造の他に、Ｔｉ膜のみ、ＴｉＮ膜のみ、Ｔａ膜及びＴａＮ膜の積層構造、Ｔａ膜のみ、ＴａＮ膜のみ等が考えられる。これらのキャップ膜の成膜処理においても上述したスパッタリング装置と同様のスパッタリング装置によって成膜処理を行うことが可能である為、上述したＴｉ膜及びＴｉＮ膜と同様の問題が発生することが考えられる。

本発明に係る幾つかの態様は、マルチチャンバーにおけるステージ温度の急激な低下を抑制することによって品質異常を抑制することのできるスパッタリング装置及び半導体装置の製造方法である。

上記課題を解決するため、本発明に係るスパッタリング装置は、基板上に第１の膜をスパッタリング成膜する第１チャンバーと、
前記第１チャンバーによって前記第１の膜を成膜した後に、前記基板を加熱した状態で前記第１の膜上に金属膜をスパッタリング成膜する第２チャンバーと、
前記第２チャンバーによって前記金属膜を成膜した後に、前記基板を加熱しない状態で前記金属膜上に第２の膜をスパッタリング成膜する第３のチャンバーと、
前記第１乃至第３のチャンバーを互いに接続する基板搬送室と、
前記基板搬送室に接続されダミー基板を収容するダミー収容室と、
装置の動作を制御する制御部と、
を具備し、
前記制御部は、複数の基板が前記第１乃至第３チャンバーにおいて連続的に成膜処理された後に、処理待ち状態が所定時間経過した後、前記ダミー収容室内のダミー基板を前記基板搬送室を介して前記第２チャンバー内に搬送し、前記第２チャンバー内で前記ダミー基板を加熱し、その状態で前記ダミー基板上に金属膜をスパッタリング成膜し、その後、前記第２チャンバー内の前記ダミー基板を前記基板搬送室を介して前記第３チャンバー内に搬送し、前記第３チャンバー内で前記ダミー基板を加熱しない状態で前記金属膜上に第２の膜をスパッタリング成膜し、その後、前記第３チャンバーにおいて、前記第２チャンバーによって金属膜が成膜された基板を加熱しない状態で前記金属膜上に第２の膜をスパッタリング成膜するように制御することを特徴とする。

上記スパッタリング装置によれば、処理待ち状態が所定時間経過した後、前記ダミー収容室内のダミー基板を前記基板搬送室を介して前記第２チャンバー内に搬送し、前記第２チャンバー内で前記ダミー基板を加熱し、その状態で前記ダミー基板上に金属膜をスパッタリング成膜し、その後、前記第２チャンバー内の前記ダミー基板を前記基板搬送室を介して前記第３チャンバー内に搬送している。これにより、第３チャンバーにダミー基板の熱を転写させ、第３チャンバーの温度を高くすることができる。それにより、第３のチャンバーのステージ温度が低下した状態で基板に第2の膜をスパッタリング成膜することを無くしている。従って、連続処理が途絶えた処理待ちの状態の後でも、連続処理を行っている状態に近づけて処理することができる。その結果、金属膜と第２の膜との間で異常反応が起こることを抑制し、第２の膜の表面のラフネスの増大による歩留まりの低下などの品質異常を防ぐことができる。

本発明に係るスパッタリング装置は、基板上に第１の膜をスパッタリング成膜する第１チャンバーと、
前記第１チャンバーによって前記第１の膜を成膜した後に、前記基板を加熱した状態で前記第１の膜上に金属膜をスパッタリング成膜する第２チャンバーと、
前記第２チャンバーによって前記金属膜を成膜した後に、前記基板を加熱しない状態で前記金属膜上に第２の膜をスパッタリング成膜する第３のチャンバーと、
前記第１乃至第３のチャンバーを互いに接続する基板搬送室と、
前記基板搬送室に接続された、ダミー基板を収容するダミー収容室と、
前記基板搬送室に接続された、前記ダミー基板を加熱するための加熱室と、
装置の動作を制御する制御部と、
を具備し、
前記制御部は、複数の基板が前記第１乃至第３チャンバーにおいて連続的に成膜処理された後に、処理待ち状態が所定時間経過した後、前記ダミー収容室内のダミー基板を前記基板搬送室を介して前記加熱室内に搬送し、前記加熱室内で前記ダミー基板を加熱し、その後、前記加熱室内の前記ダミー基板を前記基板搬送室を介して前記第３チャンバー内に搬送し、前記第３チャンバー内で前記ダミー基板を加熱しない状態で第２の膜をスパッタリング成膜し、その後、前記第３チャンバーにおいて、前記第２チャンバーによって金属膜が成膜された基板を加熱しない状態で前記金属膜上に第２の膜をスパッタリング成膜するように制御することを特徴とする。

また、本発明に係るスパッタリング装置において、前記所定時間は、１分間以上であることを特徴とする。

また、本発明に係るスパッタリング装置において、前記基板は、半導体ウェハであり、前記第１の膜は、ＴｉＮ膜又はＴａＮ膜であり、前記金属膜はＡｌ膜又はＡｌ合金膜であり、前記第２の膜は、ＴｉＮ膜、ＴａＮ膜、Ｔｉ膜とＴｉＮ膜の積層膜、Ｔａ膜とＴａＮ膜の積層膜のいずれかであることを特徴とする。

本発明に係る半導体装置の製造方法は、基板上に第１の膜をスパッタリング成膜する第１チャンバーと、
前記第１チャンバーによって前記第１の膜を成膜した後に、前記基板を加熱した状態で前記第１の膜上に金属膜をスパッタリング成膜する第２チャンバーと、
前記第２チャンバーによって前記金属膜を成膜した後に、前記基板を加熱しない状態で前記金属膜上に第２の膜をスパッタリング成膜する第３のチャンバーと、
前記第１乃至第３のチャンバーを互いに接続する基板搬送室と、
前記基板搬送室に接続されダミー基板を収容するダミー収容室と、
装置の動作を制御する制御部と、
を具備するスパッタリング装置によって基板上に第１の膜、金属膜及び第２の膜を順に積層する工程を有する半導体装置の製造方法であって、
前記工程は、複数の基板が前記第１乃至第３チャンバーにおいて連続的に成膜処理された後に、処理待ち状態が所定時間経過した後、前記ダミー収容室内のダミー基板を前記基板搬送室を介して前記第２チャンバー内に搬送し、前記第２チャンバー内で前記ダミー基板を加熱し、その状態で前記ダミー基板上に金属膜をスパッタリング成膜し、その後、前記第２チャンバー内の前記ダミー基板を前記基板搬送室を介して前記第３チャンバー内に搬送し、前記第３チャンバー内で前記ダミー基板を加熱しない状態で前記金属膜上に第２の膜をスパッタリング成膜し、その後、前記第３チャンバーにおいて、前記第２チャンバーによって金属膜が成膜された基板を加熱しない状態で前記金属膜上に第２の膜をスパッタリング成膜する工程を有することを特徴とする。

本発明に係る半導体装置の製造方法は、基板上に第１の膜をスパッタリング成膜する第１チャンバーと、
前記第１チャンバーによって前記第１の膜を成膜した後に、前記基板を加熱した状態で前記第１の膜上に金属膜をスパッタリング成膜する第２チャンバーと、
前記第２チャンバーによって前記金属膜を成膜した後に、前記基板を加熱しない状態で前記金属膜上に第２の膜をスパッタリング成膜する第３のチャンバーと、
前記第１乃至第３のチャンバーを互いに接続する基板搬送室と、
前記基板搬送室に接続された、ダミー基板を収容するダミー収容室と、
前記基板搬送室に接続された、前記ダミー基板を加熱するための加熱室と、
装置の動作を制御する制御部と、
を具備するスパッタリング装置によって基板上に第１の膜、金属膜及び第２の膜を順に積層する工程を有する半導体装置の製造方法であって、
前記工程は、複数の基板が前記第１乃至第３チャンバーにおいて連続的に成膜処理された後に、処理待ち状態が所定時間経過した後、前記ダミー収容室内のダミー基板を前記基板搬送室を介して前記加熱室内に搬送し、前記加熱室内で前記ダミー基板を加熱し、その後、前記加熱室内の前記ダミー基板を前記基板搬送室を介して前記第３チャンバー内に搬送し、前記第３チャンバー内で前記ダミー基板を加熱しない状態で第２の膜をスパッタリング成膜し、その後、前記第３チャンバーにおいて、前記第２チャンバーによって金属膜が成膜された基板を加熱しない状態で前記金属膜上に第２の膜をスパッタリング成膜する工程を有することを特徴とする。

以下、図を参照して本発明の第１の実施形態について説明する。
図３は本発明の第１の実施形態によるスパッタリング装置を説明する為の模式図である。

スパッタリング装置は、図３に示すように、ＴｉＮ膜をスパッタリングによって成膜する為の第１チャンバー１０及び１５、Ａｌ膜（又はＡｌ合金膜）をスパッタリングによって成膜する為の第２チャンバー１１及び１２、Ｔｉ膜及びＴｉＮ膜をスパッタリングによって成膜する為の第３チャンバー１３及び１４といった３種類のチャンバーが組み合わされたマルチチャンバーを有している。３種類のチャンバーはそれぞれ２チャンバーずつ保有しており、２枚の半導体ウェハそれぞれに積層構造を有する配線層の成膜を並列に処理することが可能である。

また、３種類のチャンバーはそれぞれウェハ搬送室２１に共通して接続されており、配線層を成膜する対象の半導体ウェハは待機室１７、１８及び１９からロードされ連結部２０に搬送される。次いで、半導体ウェハは連結部２０を介して一旦ウェハ搬送室２１に搬送され、成膜する膜種によってそれぞれのチャンバー内に搬送される。また、半導体ウェハのチャンバー間の移動の際においては、ウェハ搬送室２１を介して、次のチャンバー内へ搬送される。その後、配線層の成膜処理が終了した半導体ウェハは、ウェハ搬送室２１及び連結部２０を介してアンロードされ待機室１７、１８及び１９に収納される。また、スパッタリング装置はダミーウェハを収容するダミー待機室１６を保有しており、ダミー待機室１６には複数枚のダミーウェハがまとめてセッティングされており、各チャンバーのクリーニング時等の必要に応じて用いられる。また、各チャンバー及びウェハ搬送室２１は図示せぬ真空ポンプによって常時真空状態が保たれている。さらに、スパッタリング装置は制御部３２によって後述するような機械的動作及びスパッタリングによる成膜処理の制御を行っている。

図１は図３に示すスパッタリング装置においてＴｉ膜及びＴｉＮ膜を成膜する為の第３チャンバー１３の構造を示す模式図であり、図２は図１に示す第３チャンバー１３の上面図である。

図１及び図２に示すように、第３チャンバー１３の上部にはターゲット３０が取り付けられており、第３チャンバー１３の下部は半導体ウェハ３１を載せるためのステージ２４及びステージ２４を固定するためのステージ軸２３を有している。また、第３チャンバー１３の横には治具室２７が装備されており、図１及び図２に示すように、治具２５を連結アーム２６によってステージ２４に搬送及び固定し、成膜処理を施すことにより、ターゲット３０のクリーニングを行っている。また、治具室２７には治具台２９及び治具台２９を固定するための軸２８を有しており、クリーニング時以外は治具２５を治具室２７に格納している。

図４は、図３に示すマルチチャンバーを有するスパッタリング装置におけるＴｉ膜及びＴｉＮ膜を成膜するための第３チャンバー内の処理手順の一例を示すフローチャートである。図５（ａ）〜（ｃ）は、図３に示すスパッタリング装置によって積層構造を有する配線層が半導体ウェハに形成される方法を説明する為の断面図である。以下に、本実施形態によるスパッタリング装置、スパッタリング方法及び半導体装置の製造方法について説明する。

まず、図３に示すスパッタリング装置に複数枚の半導体ウェハをまとめてキャリアに収納し、ロットＡとして待機室１７にセッティングする。また、ロットＡと同様にしてロットＢ及びロットＣもそれぞれ待機室１８及び１９にセッティングする。その後、ロットＡ、ロットＢ及びロットＣを連続的に処理させるように制御部３２によって装置を始動させる。各ロットに収納されている半導体ウェハは、図５（ａ）に示すシリコン基板１に拡散層２が形成され、この拡散層２上に層間絶縁膜３が形成された状態である。

次に、待機室１７に格納されているロットＡの一枚目の半導体ウェハがロードされ、連結部２０及びウェハ搬送室２１を介して第１チャンバー１０に搬送される。次いで、一枚目の半導体ウェハに続いて待機室１７に格納されている二枚目の半導体ウェハもロードされ、連結部２０及びウェハ搬送室２１を介して第１チャンバー１５に搬送され、一枚目及び二枚目の半導体ウェハに並列にＴｉＮ膜のスパッタリングによる成膜が開始される。これにより、図５（ｂ）に示すように、一枚目及び二枚目それぞれの半導体ウェハの層間絶縁膜３上には第１のＴｉＮ膜４が成膜される。この際、ＴｉＮ膜を成膜するための第１チャンバー１０及び１５のステージ温度は無加熱状態である。また、一枚目及び二枚目の半導体ウェハがロードされた後、ロットＡの三枚目、四枚目の順に連続的にロードされ、ロットＡの一枚目、二枚目の成膜中は待機している。

次いで、ロットＡの一枚目の半導体ウェハは、第１チャンバー１０でのスパッタリングによる成膜処理が終わり、ウェハ搬送室２１を介して第２チャンバー１１へ搬送される。また、ロットＡの二枚目の半導体ウェハは、第１チャンバー１５のスパッタリングによる成膜処理が終わり、ウェハ搬送室２１を介して第２チャンバー１２へ搬送される。その後、ロットＡの一枚目の半導体ウェハと交代してロットＡの三枚目の半導体ウェハが第１チャンバー１０へ搬送されてスパッタリングによる成膜処理が開始される。また、ロットＡの四枚目はロットＡの三枚目と同様にして、ロットＡの二枚目の半導体ウェハと交代してロットＡの四枚目の半導体ウェハが第１チャンバー１５へ搬送されて第１のＴｉＮ膜４のスパッタリングによる成膜処理が開始される。

次いで、第２チャンバー１１、１２それぞれにおいてロットＡの一枚目及び二枚目それぞれの半導体ウェハのＴｉＮ膜４上には、図５（ｂ）に示すようにＡｌ膜５がスパッタリングによって成膜される。この際、Ａｌ膜を成膜するための第２チャンバー１１及び１２のステージ温度は３００℃以上に加熱されている。その後、ロットＡの一枚目の半導体ウェハは第２チャンバー１１から第３チャンバー１３に搬送され、ロットＡの一枚目の半導体ウェハと交代してロットＡの三枚目の半導体ウェハが第１チャンバー１０から第２チャンバー１１へ搬送されてスパッタリングによるＡｌ膜の成膜処理が開始される。また、ロットＡの二枚目の半導体ウェハは第２チャンバー１２から第３チャンバー１４に搬送され、ロットＡの二枚目の半導体ウェハと交代してロットＡの四枚目の半導体ウェハが第１チャンバー１５から第２チャンバー１２へ搬送されてＡｌ膜５の成膜処理が開始される。

次いで、第３チャンバー１３、１４それぞれにおいてロットＡの一枚目及び二枚目それぞれの半導体ウェハのＡｌ膜５上には、図５（ｃ）に示すように、第２のＴｉＮ膜６及びＴｉ膜７が連続的に成膜される（Ｓ２）。この際、第３チャンバー１３及び１４のステージは無加熱状態である。また、第３チャンバー１３、１４における処理時間は、第２チャンバー１１、１２における処理時間より長くなるように設定されている。それにより、第２チャンバー１１，１２での処理が第３チャンバーでの処理より先に終了する。

その後、ロットＡの一枚目、二枚目の半導体ウェハは順にアンロードされて待機室１７に戻ってくる。そして、ロットＡの一枚目の半導体ウェハと交代してロットＡの三枚目の半導体ウェハが第２チャンバー１１から第３チャンバー１３へ搬送されてスパッタリングによる第２のＴｉＮ膜６及びＴｉ膜７の成膜処理が開始される。また、ロットＡの二枚目の半導体ウェハと交代してロットＡの四枚目の半導体ウェハが第２チャンバー１２から第３チャンバー１４へ搬送されて第２のＴｉＮ膜６及びＴｉ膜７の成膜処理が開始される。この際、第３チャンバー１３及び１４のステージは無加熱状態であるが、第２チャンバー１１及び１２での成膜処理によって高温の状態となっていたロットＡの一枚目及び二枚目の半導体ウェハが第３チャンバー１３及び１４のステージ２４上に載置されて成膜処理されたことにより、第３チャンバー１３及び１４のステージ２４に半導体ウェハの熱が転写され、前記ステージ２４の温度が高くなっている（図１及び図２参照）。つまり、第３チャンバー１３及び１４において連続的に成膜処理されることにより、無加熱状態のステージ２４の温度が高くなっている状態で成膜処理が進められる。これは、図７に示すロットＣのような状態である。

上記の配線層の形成は、待機室１７、１８及び１９にセッティングしたロットが全数終了するまで間隔を開けずに連続的に行われる。つまり、ロットＡの最後尾の半導体ウェハが、第１チャンバー１０又は１５でのＴｉＮ膜のスパッタリングによる成膜が終了した後、待機室１８にセッティングされたロットＢがロードされ、配線層の形成が行われる（Ｓ３）。次いで、ロットＢの配線層の形成が終了した後、待機室１９にセッティングされたロットＣがロードされ、配線層の形成が行われる（Ｓ４）。

そして、ロットＣを処理した後は処理待ち状態となる（Ｓ５）。この処理待ちとは、次のロットがスパッタリング装置に用意されていない場合である。この処理待ち状態によって、第３チャンバーにおいて連続処理が途絶え、スパッタリング装置の第３チャンバー１３及び１４では処理待ちとして認識される（Ｓ５）。第３チャンバーにおいて処理待ちとして認識されるまでの時間は、ロットＣの最後の半導体ウェハの第３チャンバーでの処理が終了した時から起算して所定時間、例えば１分間である。つまり、第３チャンバーでの処理待ち状態が所定時間以上、例えば１分以上経過すると、スパッタリング装置の制御部３２において処理待ちと認識される。

その後、図１に示す治具室２７より治具２５が第３チャンバー１３及び１４のチャンバー内に投入され、ステージ２４及び治具２５が無加熱状態でターゲットクリーニングが開始される（Ｓ６）。その為、半導体ウェハの熱が転写され温度が高くなったステージ２４は、連続処理が途絶えること、治具の投入及びターゲットクリーニングによって冷却される。その結果、ステージ２４の温度は急激に低下していく。なお、治具室２７も無加熱状態である。

しばらくして、配線層を成膜する対象のロットＤ及びロットＥが用意され、それぞれ待機室１７及び１８にセッティングする。その後、ダミー処理、ロットＤ及びロットＥを連続的に処理させるように装置を制御部によって始動させる。以下にダミー処理、ロットＤ及びロットＥそれぞれの処理について詳細に説明する。

ダミー待機室１６に格納されている一枚目のダミー基板が第１チャンバー１０に搬送された後、ダミー待機室１６に格納されている二枚目のダミー基板が第１チャンバー１５に搬送され、連続的にＴｉＮ膜のスパッタリングによる成膜が開始される。この際に、一枚目及び二枚目のダミー基板がロードされた後、ロットＤの一枚目、二枚目の順に連続的にロードされる。なお、本実施形態では、一枚目及び二枚目のダミー基板に第１チャンバー１０，１５での成膜処理を施しているが、第１チャンバーでの成膜処理を省略し、第２チャンバーでの成膜処理から行っても良い。

次いで、一枚目のダミー基板は、第１チャンバー１０でのスパッタリングによる成膜処理が終わり、ウェハ搬送室２１を介して第２チャンバー１１へ搬送される。また、二枚目のダミー基板は、第１チャンバー１５でのスパッタリングによる成膜処理が終わり、ウェハ搬送室２１を介して第２チャンバー１２へ搬送される。その後、一枚目のダミー基板と交代してロットＤの一枚目の半導体ウェハが第１チャンバー１０へ搬送されてスパッタリングによる成膜処理が開始される。また、ロットＤの二枚目はロットＡの一枚目と同様にして、二枚目のダミー基板と交代してロットＤの二枚目の半導体ウェハが第１チャンバー１５へ搬送されて第１のＴｉＮ膜４のスパッタリングによる成膜処理が開始される。

次いで、第２チャンバー１１、１２それぞれにおいて一枚目及び二枚目それぞれのダミー基板には、Ａｌ膜がスパッタリングによって成膜される。この際、第２チャンバー１１及び１２のステージ温度は３００℃以上に加熱されている。その後、一枚目のダミー基板は第２チャンバー１１から第３チャンバー１３に搬送され、一枚目のダミー基板と交代してロットＤの一枚目の半導体ウェハが第１チャンバー１０から第２チャンバー１１へ搬送されてスパッタリングによるＡｌ膜の成膜処理が開始される。また、二枚目のダミー基板は第２チャンバー１２から第３チャンバー１４に搬送され、二枚目のダミー基板と交代してロットＤの二枚目の半導体ウェハが第１チャンバー１５から第２チャンバー１２へ搬送されてＡｌ膜の成膜処理が開始される。

次いで、第３チャンバー１３、１４それぞれにおいて一枚目及び二枚目それぞれのダミー基板のＡｌ膜上には、第２のＴｉＮ膜及びＴｉ膜が連続的に成膜される（Ｓ７）。この際、第３チャンバー１３及び１４のステージは無加熱状態であるが、第２チャンバー１１及び１２での成膜処理によって高温の状態となっていた一枚目及び二枚目のダミー基板が第３チャンバー１３及び１４のステージ２４上に載置されて成膜処理されたことにより、第３チャンバー１３及び１４のステージ２４にダミー基板の熱が転写され、前記ステージ２４の温度が高くなる（図１及び図２参照）。その後、一枚目、二枚目のダミー基板は順にアンロードされてダミー待機室１６に戻ってくる。その後、一枚目のダミー基板と交代してロットＤの一枚目の半導体ウェハが第２チャンバー１１から第３チャンバー１３へ搬送されてスパッタリングによる第２のＴｉＮ膜及びＴｉ膜の成膜処理が開始される。また、二枚目のダミー基板と交代してロットＤの二枚目の半導体ウェハが第２チャンバー１２から第３チャンバー１４へ搬送されて第２のＴｉＮ膜及びＴｉ膜の成膜処理が開始される（Ｓ８）。

次いで、ロットＤの一枚目、二枚目の順に連続的にアンロードされて待機室１７に戻ってくる。上記の配線層の形成はセッティングしたロットが全数終了するまで間隔を開けずに連続的に行われる。つまり、ロットＤの配線層の形成が終了した後、待機室１８にセッティングされたロットＥがロードされ、配線層の形成が行われる（Ｓ９）。

以上、本発明の第１の実施形態によれば、連続処理が途絶えたスパッタリング装置においてロットの成膜処理を開始する前にダミー処理（Ｓ７）を施すことにより、第３チャンバー１３及び１４のステージ２４にダミー基板の熱を転写させ、前記ステージ２４の温度を高くすることができる。それにより、第３のチャンバーのステージ温度が低下した状態でロットＤの半導体ウェハを処理することを無くしている。従って、連続処理が途絶えた処理待ち（Ｓ５）の状態の後でも、連続処理を行っている状態に近づけてロットＤを処理することができる。その結果、Ａｌ膜とＴｉ膜との間で異常反応が起こることを抑制し、金属膜表面（Ｔｉ膜及びＴｉＮ膜の表面）のラフネスの増大や配線抵抗の増大による歩留まりの低下などの品質異常を防ぐことができる。

また、第３チャンバー１３、１４における処理時間を、第２チャンバー１１、１２における成膜処理より長くなるように設定することにより、第３チャンバーでの待機時間がないようにしている。これにより、第３のチャンバーのステージ温度の低下を防ぐことができる。

次に、本発明の第２の実施形態について図６を参照しつつ説明し、第１の実施形態と異なる部分について説明する。図６は本発明の第２の実施形態に係るスパッタリング装置を説明する為の模式図である。

図６に示すスパッタリング装置は、ダミー基板の加熱室２２を有している。
第１の実施形態において図４に示すダミー処理（Ｓ７）を施す工程を下記のように変更する。

ダミー待機室１６に格納されている一枚目のダミー基板はスパッタリング装置内へロードされ、ダミー基板の加熱室２２へ搬送される。次いで、加熱室２２において一枚目のダミー基板を一定時間加熱する。その後、加熱された一枚目のダミー基板は第３チャンバー１３に搬送され、Ｔｉ膜及びＴｉＮ膜が成膜される。次いで、ダミー基板の加熱室２２において二枚目のダミー基板を一定時間加熱する。その後、二枚目のダミー基板が第３チャンバー１４に搬送され、Ｔｉ膜及びＴｉＮ膜が成膜される。

以上、本発明の第２の実施形態においても第１の実施形態と同様の効果を得ることができる。つまり、ダミー基板の加熱室２２を設置し、加熱室２２で加熱されたダミー基板を第３チャンバーでダミー処理を行うことにより、第３チャンバー内のステージ温度をコントロールしている。

尚、本発明は上述した実施形態に限定されるものではなく、本発明の主旨を逸脱しない範囲内で種々変更して実施することが可能である。例えば、上記第１及び第２の実施形態におけるダミー処理に代えて、治具２５を加熱し、この加熱した治具２５によってダミー処理を行うことも可能である。

第１の実施形態に係るスパッタリング装置における第３チャンバーの構造を示す模式図図１に示す第３チャンバーの上面図第１の実施形態に係るスパッタリング装置の模式図図１に示す第３チャンバー内の処理手順のフローチャート（ａ）〜（ｃ）は積層構造を有する配線層の形成方法を説明する為の断面図第２の実施形態に係るスパッタリング装置の模式図ウェハの温度グラフ従来の第３チャンバー内の処理手順のフローチャート

符号の説明

１・・・シリコン基板、２・・・拡散層、３・・・層間絶縁膜、４・・・第１のＴｉＮ膜、５・・・Ａｌ膜、６・・・第２のＴｉＮ膜、７・・・Ｔｉ膜、１０，１５・・・第１チャンバー、１１，１２・・・第２チャンバー、１３，１４・・・第３チャンバー、１６・・・ダミー待機室、１７，１８，１９・・・待機室、２０・・・連結部、２１・・・ウェハ搬送室、２２・・・ダミー基板の加熱室、２３・・・ステージ軸、２４・・・ステージ、２５・・・治具、２６・・・アーム、２７・・・治具室、２８・・・軸、２９・・・治具台、３０・・・ターゲット、３１・・・半導体ウェハ、３２・・・制御部

Claims

基板上に第１の膜をスパッタリング成膜する第１チャンバーと、
前記第１チャンバーによって前記第１の膜を成膜した後に、前記基板を加熱した状態で
前記第１の膜上に金属膜をスパッタリング成膜する第２チャンバーと、
前記第２チャンバーによって前記金属膜を成膜した後に、前記基板を加熱しない状態で
前記金属膜上に第２の膜をスパッタリング成膜する第３のチャンバーと、
前記第１乃至第３のチャンバーを互いに接続する基板搬送室と、
前記基板搬送室に接続されダミー基板を収容するダミー収容室と、
装置の動作を制御する制御部と、
を具備し、
前記制御部は、複数の前記基板が前記第１乃至第３チャンバーにおいて連続的に成膜処理された後に、処理待ち状態が所定時間経過した後、前記ダミー収容室内の前記ダミー基板を前記基板搬送室を介して前記第２チャンバー内に搬送し、前記第２チャンバー内で前記ダミー基板を加熱し、その状態で前記ダミー基板上に前記金属膜をスパッタリング成膜し、その後、前記第２チャンバー内の前記ダミー基板を前記基板搬送室を介して前記第３チャンバー内に搬送し、前記第３チャンバー内で前記ダミー基板を加熱しない状態で前記金属膜上に前記第２の膜をスパッタリング成膜し、その後、前記第３チャンバーにおいて、前記第２チャンバーによって前記金属膜が成膜された前記基板を加熱しない状態で前記金属膜上に前記第２の膜をスパッタリング成膜するように制御することを特徴とするスパッタリング装置。
基板上に第１の膜をスパッタリング成膜する第１チャンバーと、
前記第１チャンバーによって前記第１の膜を成膜した後に、前記基板を加熱した状態で
前記第１の膜上に金属膜をスパッタリング成膜する第２チャンバーと、
前記第２チャンバーによって前記金属膜を成膜した後に、前記基板を加熱しない状態で
前記金属膜上に第２の膜をスパッタリング成膜する第３のチャンバーと、
前記第１乃至第３のチャンバーを互いに接続する基板搬送室と、
前記基板搬送室に接続された、ダミー基板を収容するダミー収容室と、
前記基板搬送室に接続された、前記ダミー基板を加熱するための加熱室と、
装置の動作を制御する制御部と、
を具備し、
前記制御部は、複数の前記基板が前記第１乃至第３チャンバーにおいて連続的に成膜処理された後に、処理待ち状態が所定時間経過した後、前記ダミー収容室内の前記ダミー基板を前記基板搬送室を介して前記加熱室内に搬送し、前記加熱室内で前記ダミー基板を加熱し、その後、前記加熱室内の前記ダミー基板を前記基板搬送室を介して前記第３チャンバー内に搬送し、前記第３チャンバー内で前記ダミー基板を加熱しない状態で前記第２の膜をスパッタリング成膜し、その後、前記第３チャンバーにおいて、前記第２チャンバーによって前記金属膜が成膜された前記基板を加熱しない状態で前記金属膜上に前記第２の膜をスパッタリング成膜するように制御することを特徴とするスパッタリング装置。
請求項１又は２において、前記所定時間は、１分間以上であることを特徴とするスパッ
タリング装置。
請求項１乃至３のいずれか一項において、前記基板は、半導体ウェハであり、前記第１
の膜は、ＴｉＮ膜又はＴａＮ膜であり、前記金属膜はＡｌ膜又はＡｌ合金膜であり、前記
第２の膜は、ＴｉＮ膜、ＴａＮ膜、Ｔｉ膜とＴｉＮ膜の積層膜、Ｔａ膜とＴａＮ膜の積層
膜のいずれかであることを特徴とするスパッタリング装置。
基板上に第１の膜をスパッタリング成膜する第１チャンバーと、
前記第１チャンバーによって前記第１の膜を成膜した後に、前記基板を加熱した状態で
前記第１の膜上に金属膜をスパッタリング成膜する第２チャンバーと、
前記第２チャンバーによって前記金属膜を成膜した後に、前記基板を加熱しない状態で
前記金属膜上に第２の膜をスパッタリング成膜する第３のチャンバーと、
前記第１乃至第３のチャンバーを互いに接続する基板搬送室と、
前記基板搬送室に接続されダミー基板を収容するダミー収容室と、
装置の動作を制御する制御部と、
を具備するスパッタリング装置によって前記基板上に前記第１の膜、前記金属膜及び前記第２の膜を順に積層する工程を有する半導体装置の製造方法であって、
前記工程は、複数の前記基板が前記第１乃至第３チャンバーにおいて連続的に成膜処理された後に、処理待ち状態が所定時間経過した後、前記ダミー収容室内の前記ダミー基板を前記基板搬送室を介して前記第２チャンバー内に搬送し、前記第２チャンバー内で前記ダミー基板を加熱し、その状態で前記ダミー基板上に前記金属膜をスパッタリング成膜し、その後、前記第２チャンバー内の前記ダミー基板を前記基板搬送室を介して前記第３チャンバー内に搬送し、前記第３チャンバー内で前記ダミー基板を加熱しない状態で前記金属膜上に前記第２の膜をスパッタリング成膜し、その後、前記第３チャンバーにおいて、前記第２チャンバーによって金属膜が成膜された前記基板を加熱しない状態で前記金属膜上に第２の膜をスパッタリング成膜する工程を有することを特徴とする半導体装置の製造方法。
基板上に第１の膜をスパッタリング成膜する第１チャンバーと、
前記第１チャンバーによって前記第１の膜を成膜した後に、前記基板を加熱した状態で
前記第１の膜上に金属膜をスパッタリング成膜する第２チャンバーと、
前記第２チャンバーによって前記金属膜を成膜した後に、前記基板を加熱しない状態で
前記金属膜上に第２の膜をスパッタリング成膜する第３のチャンバーと、
前記第１乃至第３のチャンバーを互いに接続する基板搬送室と、
前記基板搬送室に接続された、ダミー基板を収容するダミー収容室と、
前記基板搬送室に接続された、前記ダミー基板を加熱するための加熱室と、
装置の動作を制御する制御部と、
を具備するスパッタリング装置によって前記基板上に前記第１の膜、前記金属膜及び前記第２の膜を順に積層する工程を有する半導体装置の製造方法であって、
前記工程は、複数の前記基板が前記第１乃至第３チャンバーにおいて連続的に成膜処理された後に、処理待ち状態が所定時間経過した後、前記ダミー収容室内の前記ダミー基板を前記基板搬送室を介して前記加熱室内に搬送し、前記加熱室内で前記ダミー基板を加熱し、その後、前記加熱室内の前記ダミー基板を前記基板搬送室を介して前記第３チャンバー内に搬送し、前記第３チャンバー内で前記ダミー基板を加熱しない状態で前記第２の膜をスパッタリング成膜し、その後、前記第３チャンバーにおいて、前記第２チャンバーによって前記金属膜が成膜された前記基板を加熱しない状態で前記金属膜上に第２の膜をスパッタリング成膜する工程を有することを特徴とする半導体装置の製造方法。