JP5183482B2 - 音響波により動作する構成素子 - Google Patents

Description

音響波により動作する構成素子は例えば刊行物US 6,791,437 B2から公知である。

本発明が解決すべき課題は、相互に分離された２つの信号分岐間のクロストークが少ない構成素子を提供することである。

第１の有利な実施形態によれば、基板を有し、この基板の裏面が縁部領域と、この縁部領域全体を包囲する中央領域とに分割されている、音響波により動作する構成素子が提供される。縁部領域内には外側に位置する端子が配置されており、中央領域内には内側に位置する端子の装置が配置されている。内側に位置する端子の装置は少なくとも１つの第１の内側に位置する端子を有し、この第１の内側に位置する端子は信号端子として設けられており、送信フィルタおよび受信フィルタを有するデュプレクサ回路を包含し、上記の裏面に複数の第１の信号端子および複数の第２の信号端子を有し、少なくとも２つの前記第２の信号端子の中心は見かけ上の中心線上にあり、この中心線は上記の２つの第１の信号端子の中央に延びており、上記の第１の信号端子はバランスが取られたゲートに対応付けられており、一方の第２の信号端子はアンテナ端子として設けられており、他方の第２の信号端子には送信出力側が対応付けられており、バランスが取られたゲートに対応付けられた上記の第１の信号端子は、外側には位置する端子であり、上記のアンテナ端子は、内側に位置する端子である。

構成素子の端子はピンまたははんだ面（はんだパッド）とも称される。内側に位置する端子とは、横方向に相互に延びる２つの優先方向において、フットプリントと称される端子のパターンの２つの別の端子間に配置されている端子を表す。優先方向は例えば基板の裏面に対して平行に規定されている。外側に位置する端子とは、基板の裏面の縁部領域内（ないし中央領域の外側）に配置されている端子を表す。

１つのヴァリエーションにおいて、内側に位置する端子の装置は少なくとも１つの第２の内側に位置する端子を有し、この第２の内側に位置する端子はアース端子として設けられている。（第１ないし第２の）内側に位置する端子は、横方向に相互に延びる２つの方向においてそれぞれ２つの別の端子の間、例えば２つの外側に位置する端子間に位置するように位置決めされている。

基板は例えば金属化面を備えた多層基板であり、これらの金属化面の間には誘電層が配置されている。基板は例えばＬＴＣＣ基板である。基板上には有利にはチップが実装されており、このチップは音響的な表面波および／または体積波により動作する構成素子構造を有する。

１つのヴァリエーションにおいて構成素子内にはデュプレクサ回路が実現されており、このデュプレクサ回路は送信フィルタおよび受信フィルタを有する。これらのフィルタは例えば音響的な共振器を有し、この共振器はチップ内またはチップ上に実現されている。フィルタは基板内に集積されている電気的な接続部を介して、構成素子の内側に位置する端子および外側に位置する端子と接続されている。デュプレクサ回路はアンテナ側の適合回路網、例えば受信経路内に配置されている伝送線路を有することができる。この適合回路網は有利には基板内に集積されており、そのＬＣ素子または線路区間は例えば金属化面内に配置されている導体路ないし導体面によって実現されている。

第２の有利な実施形態によれば、基板を有し、この基板の裏面に第１の信号端子および第２の信号端子が配置されている、音響波により動作する構成素子が提供される。少なくとも２つの第２の信号端子の中心は実質的に、２つの第１の信号端子間の真ん中に延びる想定上の中心線上にある。

第１の信号端子は有利にはバランスが取られた端子対に対応付けられており、この端子対は例えば対称的な信号供給部を備えた受信経路に接続されている。第２の端子は有利にはそれぞれシングルエンドの端子対に対応付けられている。

１つのヴァリエーションにおいては、構成素子がアンテナ端子と送信入力側と受信出力側とを備えたデュプレクサを有する。受信出力側は有利にはバランスが取られた端子対に対応付けられている。一方の第２の信号端子はアンテナ端子として設けられており、他方の第２の信号端子は送信入力側に対応付けられている。

送信入力側の信号端子と受信出力側の信号端子との間のアンテナ端子の装置が有利とみなされる。

アンテナ端子と送信入力側の信号端子との間に第１のアース端子を配置することができる。アンテナ端子と受信出力側の信号端子との間に第２のアース端子を配置することができる。これらのアース端子はそれぞれ有利には、第１の信号端子および第２の信号端子よりも大きい面積を有する。別の内側に位置するアース端子または別の外側に位置するアース端子を設けることもでき、これらのアース端子も有利には信号端子よりも大きい面積を有する。さらなる信号端子を設けることもできる。

１つのヴァリエーションにおいて複数の端子には２つの相互に接し、異なる面積を有する端子が含まれ、比較的小さい面積を有する端子が信号端子として設けられており、比較的大きい面積を有する端子がアース端子として設けられている。複数の端子には例えば少なくとも２つの相互に接し、異なる幅を有する端子が含まれ、比較的狭い幅を有する端子が信号端子として設けられており、比較的広い幅を有する端子がアース端子として設けられている。

第２の有利な実施形態によれば、基板を有し、この基板の裏面が優先方向において並んで配置されている少なくとも３つの端子を有する、音響波により動作する構成素子が提供され、これらの端子のうち少なくとも２つが優先方向に関して相互に異なる幅を有する。有利なヴァリエーションにおいて異なる幅の比率は１〜２であるが、原理的には２より大きくてもよい。

アース端子には、基板内に集積されている回路素子（殊にデュプレクサの適合回路網）を遮蔽するために設けられており、基板内に配置されているアース面を接続することができる。アース端子には、チップ内に集積されている構成素子構造を遮蔽するために設けられており、例えばチップの裏面に配置されているアース面も接続することができる。

構成素子の全ての有利な実施形態においては、比較的小さい面積ないし比較的狭い幅を有する端子を信号端子として設けることができ、比較的大きい面積ないし比較的広い幅を有する端子をアース端子として設けることができる。有利には、信号端子として設けられている端子の平均的な面積は、アース端子として設けられている端子の平均的な面積よりも小さく選定されている。

全ての有利な実施形態において、構成素子の裏面に配置されている端子は表面実装に適している。

構成素子の全ての有利な実施形態において、支持体基板の裏面は１つの方向において並んで配置されている複数の端子の装置を有することができ、この装置において相互に接する端子の間隔は相互に異なる。殊に、少なくとも１つの優先方向に関して、信号端子と隣接する端子（アース端子または少なくとも１つの別の信号端子）との間の間隔は、優先方向に関して並んで配置されている２つのアース端子間の間隔よりも大きく選定されている。

優先方向において並んで配置されている複数の端子の装置は必要に応じて、優先方向を横断する方向に相互にずらして配置されている複数の端子を有することができ、それらの端子の中心は１つの線上には位置していない。しかしながらこの装置の複数の端子が１つの行を形成することも考えられ、その中心または縁部（例えば、基板の裏面の中心に関して、内側または外側に向かう縁部）が１つの線上にある。

以下では本発明の構成素子を、概略的で縮尺通りでない図面に基づき説明する。ここで：
図１は、構成素子の裏面ならびに縁部領域と中央領域の分割部が示された正面図を示す。
図２は、内側に位置する複数の端子を有するピンマトリクスを備えた例示的なフットプリントを示す。
図３は、支持体基板上に実装されており、その裏面には内部に位置する複数の端子が設けられている音響的なチップを備えた構成素子の断面図を示す。
図４は、デュプレクサを備えた、図２，３による構成素子において実現されている回路を示す。

図１には、例えば図３に示されている支持体基板ＴＳの裏面の縁部領域ＲＢと中央領域ＭＢとの分割部が破線により示されている。縁部領域ＲＢは支持体基板の外縁と対向する領域であり、フレームの形状を有している。縁部領域ＲＢは、内側に位置する端子ＩＡ１，ＩＡ２を有していない領域である。これに対して中央領域ＭＢは、外側に位置する端子ＡＡを有していない領域である。端子ＡＡ，ＩＡ１，ＩＡ２はＳＭＤ端子である。

図２には、音響波により動作する構成素子のフットプリント（端子装置）が示されており、この構成素子においてはデュプレクサ回路が実現されている。フットプリントは基板ＴＳの一番下の金属化面内に実現されている。

縁部領域ＲＢ内には外側に位置する端子ＡＡが配置されており、中央領域ＭＢ内には第１の内側に位置する端子ＩＡ１および複数の第２の内側に位置する端子ＩＡ２が配置されている。中央領域の幅と縁部領域の幅の比率は原則として任意である。縁部領域の幅は実質的に外側に位置する端子ＡＡの長さないしこれらの端子のうち最も長い端子の長さによって決定されている。端子ＩＡ１，ＩＡ２と図示していない外部導体路板のコンタクト面との間の接続箇所は例えばはんだ箇所またはバンプでよい。

端子ＩＡ１は信号端子であり、端子ＩＡ２はアース端子である。端子ＩＡ１はこの例においてアンテナ端子ＡＮＴである。全ての端子は、複数の行および５つの列を有するピンマトリクスの形のフットプリントを形成する。

水平方向において相互に接している複数の端子は１つの行を形成し、垂直方向において相互に接している複数の端子は１つの列を形成する。例えば、相互に接している複数の端子ＧＮＤ，ＧＮＤ１，ＧＮＤ６およびＧＮＤ２が１つの行を形成し、また複数の端子ＴＸ，ＧＮＤ１，ＡＮＴおよびＧＮＤ２が別の行を形成する。端子ＧＮＤ１，ＧＮＤ２およびＲＸ１は水平方向において相互に接しており、したがって原則として１つの行を形成する。例えばフットプリントを９０°回転させて列と行を入れ替えることができる。

第１のアース端子ＧＮＤ１はアンテナ端子ＡＮＴを、信号端子ＴＸを有するアース非対称な送信入力側から遮蔽するために使用される。第２のアース端子ＧＮＤ２はアンテナ端子ＡＮＴを、信号端子ＲＸ１，ＲＸ２を有するアース対称な受信出力側から遮蔽するために使用される。

さらに別のアース端子、つまり端子ＧＮＤ３，ＧＮＤ４，ＧＮＤ５が設けられている。信号端子ＲＸ１，ＲＸ２，ＴＸおよびＡＮＴ以外に、有利には残りの全ての端子がアースと接続されている。信号端子ＲＸ１，ＲＸ２，ＴＸおよびＡＮＴの面積はアース端子の面積よりも小さい。例えば、垂直方向において測定される信号端子ＴＸの幅Ｌ１は、この信号端子の隣に位置するアース端子ＧＮＤ，ＧＮＤ３のこの方向において測定される幅Ｌ２よりも狭く選定されている。

信号端子ＴＸと隣接する端子ＧＮＤ，ＧＮＤ１，ＧＮＤ３との間隔は有利には、２つのアース端子間の間隔、例えば端子ＧＮＤとＧＮＤ１との間隔またはＧＮＤ４とＧＮＤ５との間隔よりも大きく選定されている。このことは信号端子ＡＮＴ，ＲＸ１およびＲＸ２に関しても当てはまる。

２つの熱い端子間の電磁的な遮蔽のために設けられているアース端子ＧＮＤ１，ＧＮＤ２の面積は、基板ＴＳ内に埋め込まれているアース面をアースと接続するために使用される別のアース端子の面積よりも大きく選定されている。

図２と関連させて説明するフットプリントの複数の端子の寸法および位置、殊に信号端子およびアース端子の相対的な寸法および位置は構成素子の第３の有利な実施形態による措置を表す。

構成素子の第２の有利な実施形態による、図２に示されているフットプリントは第１の信号端子１１，１２および第２の信号端子２１，２２を有する。第２の信号端子２１，２２の中心は想定上の中心線ＭＬ上にあり、この中心線ＭＬは２つの第１の信号端子１１，１２間の真ん中に延びる。

第１の端子は有利には同じ大きさであり、第２の端子２１，２２の中心を通る線ＭＬに関して鏡面対称的に配置されている。これにより２つの第１の端子１１，１２から端子２１ならびに端子２２までの間隔が同一であることが保証されている。

第１の端子１１，１２は図２によるヴァリエーションにおいては、アース対称の受信出力側の信号端子ＲＸ１，ＲＸ２である。第２の端子２１はアース非対称な送信入力側の信号端子ＴＸである。別の第２の端子２２はアンテナ端子ＡＮＴであり、アース非対称な電気的な端子対の信号端子でもある。

図３は例示的な構成素子の断面図を示す。構成素子は基板ＴＳおよびこの基板ＴＳ上に配置されているチップＣＨを包含する。このチップＣＨは音響波により動作する構成素子構造を包含する。

基板ＴＳは複数の誘電層、例えばＬＴＣＣ層を包含する。基板の誘電層は金属化面の間に配置されている。金属化面はスルーコンタクトにより相互に導電的に接続されている。金属化面はインダクタンス、キャパシタンス、伝送線路のような回路素子を包含し、これには図４に示した伝送線路ＴＬも含まれる。

支持体基板ＴＳの一番下の金属化面は図２において既に説明した構成素子の外部端子ＡＡ，ＩＡ１，ＩＡ２を形成している。一番上の金属化面にはコンタクト面が形成されており、バンプを用いるチップＣＨのフリップチップ装置の場合にはこのコンタクト面をチップＣＨの端子面に接続することができる。支持体基板ＴＳのコンタクト面とチップＣＨの端子面との間の電気的な接続部は択一的に、チップの裏面が支持体基板と対向している場合にはボンディングワイヤを用いて実現される。

図４は、アンテナ端子ＡＮＴに接続されているアンテナ経路（送受信経路）、送信入力側ＴＸに接続されている送信経路および受信出力側ＲＸ１，ＲＸ２に接続されている受信経路を包含する信号経路を備えたフロントエンド回路を示す。

デュプレクサＤＵは送信経路内に配置されている送信フィルタＦ１，受信経路ＲＸ内に配置されている受信フィルタＦ２および受信経路内に配置されている伝送線路ＴＬを包含することができる適合回路網を有する。

伝送線路ＴＬは有利には信号経路に対応付けられている送信周波数の１／４の波長を有する。伝送線路ＴＬの代わりにＬＣ素子からシミュレートされたλ／４線路を使用することもできる。これらのＬＣ素子は有利には基板ＴＳに集積されている。択一的に適合回路網、例えば並列コイルおよび直列キャパシタンスを有することもできる。

デュプレクサＤＵに対応付けられているフィルタＦ１，Ｆ２はそれぞれＢＡＷ共振器および／または少なくとも１つのＳＡＷ変換器を包含する。共振器ないし変換器を例えば梯子型の装置において相互に結線することができる。

受信フィルタＦ２においては図４に示されているヴァリエーションにおいてバランが集積されている。しかしながらまた、シングルエンドの出力側を有する受信フィルタＦ２にバランを後置接続することも可能であり、このバランは有利には基板ＴＳ内に集積されている。

フットプリントを設計するための前述の種々の措置を任意に相互に組み合わせることができる。

構成素子の裏面ならびに縁部領域と中央領域の分割部が示された正面図を示す。 内側に位置する複数の端子を有するピンマトリクスを備えた例示的なフットプリントを示す。 支持体基板上に実装されており、その裏面には内部に位置する複数の端子が設けられている音響的なチップを備えた構成素子の断面図を示す。 デュプレクサを備えた、図２，３による構成素子において実現されている回路を示す。

符号の説明

ＡＡ 外側に位置する端子、 ＡＮＴ アンテナ端子、 ＣＨ チップ、 ＤＵ デュプレクサ、 ＧＮＤ，ＧＮＤ１〜ＧＮＤ６ アース端子、 ＩＡ１ 第１の内側に位置する端子（信号端子）、 ＩＡ２ 第２の内側に位置する端子（アース端子）、 Ｌ１ 端子ＴＸの幅、 Ｌ２ 端子ＧＮＤの幅、 ＭＢ 中央領域、 ＲＢ 縁部領域、 ＲＸ１，ＲＸ２ バランスが取られた受信出力側の端子、 ＴＳ 基板、 ＴＸ シングルエンドの送信入力側の端子

Claims (17)

1. 音響波により動作する構成素子において、
   該構成素子は、
   基板（ＴＳ）を有し、
   該基板（ＴＳ）の裏面は中央領域（ＭＢ）と該中央領域全体を包囲する縁部領域（ＲＢ）とに分割されており、
   前記縁部領域（ＲＢ）内には外側に位置する端子（ＡＡ）が配置されており、
   前記中央領域（ＭＢ）内には内側に位置する複数の端子（ＩＡ１，ＩＡ２）の装置が配置されており、
   該装置は少なくとも１つの第１の内側に位置する端子（ＩＡ１）を包含し、該第１の内側に位置する端子（ＩＡ１）は信号端子として設けられており、
   送信フィルタ（Ｆ１）および受信フィルタ（Ｆ２）を有するデュプレクサ回路を包含し
   前記裏面に複数の第１の信号端子（１１，１２）および複数の第２の信号端子（２１，２２）を有し、
   少なくとも２つの前記第２の信号端子（２１，２２）の中心は見かけ上の中心線（ＭＬ）上にあり、該中心線（ＭＬ）は前記２つの第１の信号端子（１１，１２）の中央に延びており、
   前記第１の信号端子（１１，１２）は、バランスが取られた受信出力側（ＲＸ１，ＲＸ２）の端子対に対応付けられており、
   一方の第２の信号端子（２２）にはアンテナ端子（ＡＮＴ）が対応付けられており、
   他方の第２の信号端子（２１）には送信出力側（ＴＸ）が対応付けられており、
   前記第１の信号端子は、前記外側に位置する端子であり、
   アンテナ端子（ＡＮＴ）に対応付けられた前記一方の第２の信号端子（２２）は、前記内側に位置する端子であり、
   前記送信入力側（Ｔｘ）に対応付けられた前記他方の第２の信号端子（２１）は、外側に位置する端子であり、
   前記アンテナ端子（ＡＮＴ）に対応付けられた前記一方の第２の信号端子（２２）と、前記送信入力側（Ｔｘ）に対応付けられた前記他方の第２の信号端子（２１）との間に第１のアース端子（ＧＮＤ１）が配置されており、
   前記アンテナ端子（ＡＮＴ）に対応付けられている前記一方の第２の信号端子（２２）と、第１の信号端子（ＲＸ１，ＲＸ２）との間に第２のアース端子（ＧＮＤ２）が配置されている、
   ことを特徴とする、構成素子。
2. 前記内側に位置する複数の端子（ＩＡ１，ＩＡ２）の前記装置は少なくとも１つの第２の内側に位置する端子（ＩＡ２）を有し、
   該第２の内側に位置する端子（ＩＡ２）はアース端子として設けられている、請求項１記載の構成素子。
3. 前記基板の裏面に配置されている全ての端子はピンマトリクスを形成し、
   内側に位置する端子（ＩＡ１，ＩＡ２）は横方向に相互に延びる２つの方向においてそれぞれ、前記ピンマトリクスの２つの別の端子の間に位置する、請求項１または２記載の構成素子。
4. 前記基板（ＴＳ）上にはチップ（ＣＨ）が実装されており、
   該チップ（ＣＨ）は音響的な表面波により動作する構成素子構造を有する、請求項１から３までのいずれか１項記載の構成素子。
5. 前記基板（ＴＳ）上にはチップ（ＣＨ）が実装されており、
   該チップ（ＣＨ）は音響的な体積波により動作する構成素子構造を有する、請求項１から４までのいずれか１項記載の構成素子。
6. 前記送信フィルタ（Ｆ１）および前記受信フィルタ（Ｆ２）は前記チップ（ＣＨ）内または前記チップ（ＣＨ）上に実現されており、
   前記送信フィルタ（Ｆ１）および前記受信フィルタ（Ｆ２）は前記基板（ＴＳ）内に集積されている電気的な接続部を介して構成素子の前記複数の端子（ＡＡ，ＩＡ１，ＩＡ２）と電気的に接続されている、請求項４または５記載の構成素子。
7. 前記アンテナ端子（ＡＮＴ）は前記送信入力側（ＴＸ）の信号端子と前記受信出力側の信号端子（ＲＸ１，ＲＸ２）との間に配置されている、請求項１記載の構成素子。
8. 前記第１のアース端子（ＧＮＤ１）および前記第２のアース端子（ＧＮＤ２）は前記第１の信号端子（１１，１２）および前記第２の信号端子（２１，２２）よりも大きい面積を有する、請求項１記載の構成素子。
9. 前記複数の端子には相互に接し、異なる幅（Ｌ１，Ｌ２）を有する少なくとも２つの端子（ＴＸ，ＧＮＤ）が含まれ、
   狭い幅（Ｌ１）を有する端子（ＴＸ）は信号端子として設けられており、
   広い幅（Ｌ２）を有する端子（ＧＮＤ）はアース端子として設けられている、請求項１から８までのいずれか１項記載の構成素子。
10. 前記複数の端子には相互に接し、異なる面積を有する少なくとも２つの端子（ＴＸ，ＧＮＤ）が含まれ、
    小さい面積を有する端子（ＴＸ）は信号端子として設けられており、
    大きい面積を有する端子（ＧＮＤ）はアース端子として設けられている、請求項１から８までのいずれか１項記載の構成素子。
11. 前記基板（ＴＳ）の裏面は優先方向において並んで配置されている少なくとも３つの端子（ＧＮＤ，ＴＸ，ＧＮＤ３）を有し、
    前記端子（ＧＮＤ，ＴＸ，ＧＮＤ３）のうちの少なくとも２つの端子は異なる幅を有する、請求項１から１０までのいずれか１項構成素子。
12. 前記異なる幅（Ｌ１，Ｌ２）の比率は１〜２である、請求項１１記載の構成素子。
13. 狭い幅を有する端子は信号端子として設けられており、
    広い幅を有する端子はアース端子として設けられている、請求項１１または１２記載の構成素子。
14. 前記裏面に配置されている端子（ＡＡ，ＩＡ１，ＩＡ２）は表面実装に適している、請求項１から１３までのいずれか１項記載の構成素子。
15. １つの方向において並んで配置されている端子（ＧＮＤ４，ＲＸ１，ＲＸ２）の装置を包含し、
    該装置において相互に接する端子（ＧＮＤ４，ＲＸ１；ＲＸ１，ＲＸ２）の間隔は一定でない、請求項１から１４までのいずれか１項記載の構成素子。
16. 信号端子（ＲＸ１）と該信号端子（ＲＸ１）に隣接する端子（ＧＮＤ４，ＧＮＤ２）との間隔は、２つの隣接するアース端子（ＧＮＤ４，ＧＮＤ５）間の間隔よりも大きい、請求項１から１５までのいずれか１項記載の構成素子。
17. 信号端子として設けられている端子（ＲＸ１，ＲＸ２，ＴＸ，ＡＮＴ）の平均的な面積はアース端子として設けられている端子（ＧＮＤ，ＧＮＤ１，ＧＮＤ２，ＧＮＤ３，ＧＮＤ４）の平均的な面積よりも大きい、請求項１から１６までのいずれか１項記載の構成素子。

Images