TWI451818B - 電路基板 - Google Patents

電路基板 Download PDF

Info

Publication number
TWI451818B
TWI451818B TW101140612A TW101140612A TWI451818B TW I451818 B TWI451818 B TW I451818B TW 101140612 A TW101140612 A TW 101140612A TW 101140612 A TW101140612 A TW 101140612A TW I451818 B TWI451818 B TW I451818B
Authority
TW
Taiwan
Prior art keywords
wafer
filter
substrate
laminated substrate
projection area
Prior art date
Application number
TW101140612A
Other languages
English (en)
Other versions
TW201328448A (zh
Inventor
Sachiko Tanaka
Naoyuki Tasaka
Gohki Nishimura
Original Assignee
Taiyo Yuden Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Kk filed Critical Taiyo Yuden Kk
Publication of TW201328448A publication Critical patent/TW201328448A/zh
Application granted granted Critical
Publication of TWI451818B publication Critical patent/TWI451818B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/09—Filters comprising mutual inductance
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/0538—Constructional combinations of supports or holders with electromechanical or other electronic elements
    • H03H9/0566—Constructional combinations of supports or holders with electromechanical or other electronic elements for duplexers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/70—Multiple-port networks for connecting several sources or loads, working on different frequencies or frequency bands, to a common load or source
    • H03H9/703—Networks using bulk acoustic wave devices
    • H03H9/706—Duplexers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/70—Multiple-port networks for connecting several sources or loads, working on different frequencies or frequency bands, to a common load or source
    • H03H9/72—Networks using surface acoustic waves
    • H03H9/725—Duplexers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/0538—Constructional combinations of supports or holders with electromechanical or other electronic elements
    • H03H9/0547—Constructional combinations of supports or holders with electromechanical or other electronic elements consisting of a vertical arrangement
    • H03H9/0561—Constructional combinations of supports or holders with electromechanical or other electronic elements consisting of a vertical arrangement consisting of a multilayered structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
  • Transceivers (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Description

電路基板
本發明係關於電路基板。
作為高頻特性優異之濾波器，有彈性表面波(Surface Acoustic Wave：SAW)濾波器、壓電薄膜諧振器(Film Bulk Acoustic Resonator：FBAR)濾波器等之彈性波濾波器。隨著行動電話等之移動通訊終端之普及，而要求包含彈性波濾波器之元件之小型化。為實現小型化，而利用將彈性波濾波器與例如功率放大器、IC(Integrated Circuit：積體電路)等之電子元件組入同一基板之電路基板。專利文獻1係揭示於基板上表面設置SAW濾波晶片，且藉由基板之內部配線形成濾波器之發明。專利文獻2記載於基板上表面設置電晶體及SAM濾波器之發明。
[先行技術文獻] [專利文獻]
[專利文獻1]日本專利特開2001-189605號公報
[專利文獻2]日本專利特開2011-176061號公報
然而，在先前之技術中，連接彈性波濾波器與電子元件之配線較長。其結果使阻抗匹配變得困難，且會增大雜訊之影響。結果使彈性波濾波器之高頻特性惡化。進而，亦難以充分令電路基板小型化。本發明係鑒於上述課題，其 目的在於提供一種可取得良好高頻特性，且可實現小型化之電路基板。
本發明係一種電路基板，其包含：積層基板，其係由導體層與絕緣層積層而形成；濾波晶片，其係形成彈性波濾波器，且內置於上述積層基板；及晶片元件，其係以至少一部分與將上述濾波晶片投影至上述積層基板之厚度方向而形成之投影區域重疊之方式設置於上述積層基板之表面，且與上述濾波晶片連接。
在上述構成中，可為上述晶片元件之全體位於上述投影區域內側之構成。
在上述構成中，可為複數之上述濾波晶片元件之全體位於上述投影區域內側之構成。
在上述構成中，可為上述濾波晶片與上述晶片元件不經由其他晶片元件而直接連接之構成。
在上述構成中，可為複數之上述濾波晶片包含形成發送濾波器之發送濾波晶片、及形成接收濾波器之接收濾波晶片之構成。
在上述構成中，可為上述發送濾波晶片係連接於發送節點與共通節點之間，且上述接收濾波晶片係連接於接收節點與上述共通節點之間，複數之上述晶片元件包含：第一晶片元件，其係連接於上述共通節點與天線之間；第二晶片元件，其係連接於上述發送節點與電子元件之間；及第三晶片元件，其係連接於上述接收節點與上述電子元件之 間；且上述第一晶片元件係與將上述發送濾波晶片投影至上述積層基板之厚度方向所形成之第1投影區域重疊，或與將上述接收濾波晶片投影至上述積層基板之厚度方向所形成之第2投影區域重疊；上述第2晶片元件係與上述第1投影區域重疊，上述第3晶片元件係與上述第2投影區域重疊之構成。
上述構成中，可為在連接上述濾波晶片與上述晶片元件之配線中，延伸於上述積層基板之面方向之第一配線比延伸於上述積層基板之厚度方向之第二配線更短之構成。
在上述構成中，可為上述積層基板含有包含金屬之蕊芯，且上述濾波晶片係內置於形成於上述蕊芯之開口部內之構成。
根據本發明，可提供一種能取得良好之高頻特性，且可實現小型化之電路基板。
首先，對包含彈性波濾波器之模組加以說明。圖1(a)係例示包含彈性波濾波器之模組之模式圖。
如圖1(a)所示，分波器10包含：例如SAW濾波器的發送濾波器10Tx及接收濾波器10Rx。發送濾波器10Tx連接於天線節點Ant1(共通節點)與發送節點Tx1之間。接收濾波器10Rx連接於天線節點Ant1與接收節點Rx1之間。另，發送濾波器10Tx及接收濾波器10Rx連接於未圖示之接地端子。在匹配電路12與開關20之間設置有天線節點Ant2，在 匹配電路14與RFIC(Radio Frequency Integrated Circuit，射頻積體電路)24(電子元件)之間設置有接收節點Rx2，且在PA18與RFIC24之間設置有發送節點Tx2。
由BBIC(Base Band Integrated Circuit，基頻積體電路)26將基頻之發送訊號輸入至RFIC24。RFIC24將發送訊號由基頻升頻(upconvert)至高頻。發送訊號在功率放大器(PowerAmp：PA)18中放大，且通過匹配電路16輸入至發送濾波器10Tx。發送濾波器10Tx使發送訊號中具有發送濾波器10Tx之通過帶域內之頻率之訊號通過，並抑制具有通過帶域外之頻率之訊號。雖然圖1(a)中省略了圖示，但開關20連接包含分波器10、匹配電路12、14、及16、PA18、RFIC24、及BBIC26之複數之系統。例如，依據通訊帶域(頻帶)，開關20從複數之系統中選擇其一，且與天線22連接。發送訊號係通過匹配電路12及開關20輸入至天線22，且由天線22發送。天線22接收之接收訊號通過開關20及匹配電路12，輸入至接收濾波器10Rx。接收濾波器10Rx使接收訊號中具有接收濾波器10Rx之通過帶域內之頻率之訊號通過，並抑制具有通過帶域外之頻率之訊號。接收訊號通過匹配電路14被輸入至RFIC24，且藉由RFIC24中所含之低雜訊放大器予以放大。RFIC24將接收訊號降頻至基頻。BBIC26對基頻之接收訊號進行處理。
匹配電路12、14及16係例如由電感器及電容器等之晶片元件而形成，且具有對分波器10、PA18、開關20、天線22、RFIC24及BBIC26間之阻抗進行匹配之功能。為了取 得適當之阻抗匹配，較好將匹配電路12、14、及16設置於分波器10之附近，以縮短連接匹配電路12、14、及16與分波器10之配線。
發送濾波器10Tx及接收濾波器10Rx例如採用階梯型濾波器。圖1(b)係例示階梯型濾波器之電路圖。串聯諧振子S1~S3係串聯連接於輸入端子In與輸出端子Out之間。並聯諧振子P1連接於串聯諧振子S1~S2間，且並聯諧振子P2連接於串聯諧振子S2~S3間。並聯諧振子P1及P2連接於接地端子。發送濾波器10Tx之輸入端子In與圖1(a)之發送節點Tx1連接，而輸出端子Out與天線節點Ant1連接。接收濾波器10Rx之輸入端子In與天線節點Ant1連接，而輸出端子Out與接收節點Rx1連接。作為發送濾波器10Tx及接收濾波器10Rx，除階梯型濾波器以外，亦可使用例如多重模式濾波器等。
繼而，作為比較例，針對將模組中由方框A所包圍之構成組入至一個電路基板之例進行說明。圖2(a)係例示比較例之電路基板100R之俯視圖。圖2(b)係沿圖2(a)之B-B之剖視圖。圖2(a)中省略了阻焊劑129及導體層140之圖示。圖2(b)中僅對複數之通孔配線152中之一部分附註編號。
如圖2(a)及圖2(b)所示，絕緣層130、132、134、136、及138與導體層140、142、144、146、148、及150積層。各導體層間藉由貫通絕緣層130、132、134、136、及138之通孔配線152予以連接。導體層150係作為用以連接積層基板128、與如天線14、RFIC24及BBIC26之外部元件之墊 套支架發揮功能。如圖2(b)所示之導體層150之天線端子150b係對應於圖1(a)之天線節點Ant2，接收端子150c係對應於接收節點Rx2。對應於圖1(a)之發送節點Tx2之發送端子之圖示係省略。
發送濾波晶片110a係例如形成有圖1(a)之發送濾波器10Tx之SAW濾波晶片，接收濾波晶片110b係例如形成有接收濾波器10Rx之SAW濾波晶片。圖1(a)之匹配電路12包含晶片元件112a，匹配電路14包含晶片元件114a及114b，匹配電路16包含晶片元件116a。主動元件118a包含PA18。
發送濾波晶片110a及接收濾波晶片110b係覆晶安裝於積層基板128之上表面所設之導體層140上。晶片元件112a、114a、114b、及116a係藉由焊料115而安裝於導體層140。發送濾波晶片110a之接地端子GND1與接收濾波晶片110b之接地端子GND2共通地連接於接地端子150a。發送濾波晶片110a之輸出端子Out1及接收濾波晶片110b之輸入端子In2係通過導體層140所含之配線，與晶片元件112a連接。晶片元件112a係經由導體層150所含之天線端子150b，而連接於天線22(參照圖1(a))。發送濾波晶片110a之輸入端子In1係通過導體層140所含之配線，與晶片元件116a(參照圖2(a))連接。晶片元件116a與主動元件118a(參照圖2(a))連接，且主動元件118a與RFIC24(參照圖1)連接。接收濾波晶片110b之輸出端子Out2係通過導體層140所含之配線，與晶片元件114a及114b連接。晶片元件114a及114b係經由接收端子150c，與RFIC24(參照圖1(a))連接。
由於濾波晶片(發送濾波晶片110a及接收濾波晶片110b)、晶片元件112a、114a、114b及116a、及主動元件118a係設置於積層基板128之上表面，故積層基板128大型化。又，如導體層140所含之配線般，延伸於積層基板128之面方向之配線變長，具有例如150 μm以上之長度。因此，在濾波晶片與晶片元件112a及114a之間，變得難以獲取阻抗匹配。此外，流動於配線之高頻訊號係變得容易受電性雜訊之影響。其結果會致使電路基板100R之高頻特性劣化。又，會制約濾波晶片、晶片元件112a、114a、114b及116a、及主動元件118a之配置與配線之路徑。因此，亦會使配線變得更長，使高頻特性發生更大劣化。又，在將濾波晶片與各晶片元件共同內置於積層基板128內之情形，亦因藉由面方向之配線進行連接，而致使配線變長。又，由於改變一次內置之濾波晶片及各晶片元件之位置、及電路常數(電阻值、電容、阻抗)較為困難，故變得難以一邊調整位置、一邊正確地進行阻抗匹配。接著，對實施例1進行說明。
[實施例1]
實施例1係將濾波晶片內置於積層基板，且將晶片元件安裝於積層基板之上表面(表面)之例。圖3(a)係例示實施例1之電路基板100之俯視圖。圖3(b)係沿圖3(a)之B-B之剖視圖。
如圖3(a)及圖3(b)所示，發送濾波晶片10a及接收濾波晶片10b係例如在包含鉭酸鋰(LiTaO3 )或鈮酸鋰(LiNbO3 )等之 壓電體之壓電基板上形成IDT(Interdigital Transducer，交指型換能器)之SAW濾波晶片，且內置於積層基板28內。使彈性波激振之IDT雖未圖示，但係設置於各濾波晶片之上表面。
晶片元件12a、14a、14b、及16a係藉由焊料15而安裝於積層基板28之上表面。晶片元件12a(第一晶片元件)整體與發送濾波晶片10a投影至積層基板28之厚度方向(圖3(b)之上下方向)所形成之投影區域10c(第一投影區域，參照圖中之虛線)重疊。晶片元件14a(第三晶片元件)整體與接收濾波晶片10b投影至積層基板28之厚度方向所形成之投影區域10d(第二投影區域，參照圖中之虛線)重疊。因此與比較例相比，可縮小積層基板28之面積。因此，可實現電路基板100之小型化。
如圖3(b)所示，發送濾波晶片10a之輸出端子Out1、及接收濾波晶片10b之輸入端子In2係經由通孔配線52、導體層40及42，與晶片元件12a連接。晶片元件12a與導體層50所含之天線端子(未圖示)連接。天線端子對應於圖1(a)之天線節點Ant2，並與開關20及天線22連接。發送濾波晶片10a之輸入端子(未圖示)與晶片元件16a(第2晶片元件，參照圖3(a))連接。晶片元件16a係經由主動元件18a(參照圖3(a))，與導體層50所含之發送端子(未圖示)連接。導體層50之發送端子對應於圖1(a)之發送節點Tx2，與RFIC24連接。發送濾波晶片10a之接地端子GND1經由導體層42、44、46及48，與導體層50所含之接地端子50a連接。
接收濾波晶片10b之輸出端子Out2經由通孔配線52、及導體層40與晶片元件14a連接。晶片元件14a經由晶片元件14b及通孔配線52，與導體層50所含之接收端子50c連接。接收端子50c對應於圖1(a)之接收節點Rx2，與RFIC24連接。
因與發送濾波晶片10a連接之晶片元件12a係與投影區域10c重疊，故連接發送濾波晶片10a與晶片元件12a之配線未包含於面方向延伸之配線，而由通孔配線52構成。連接接收濾波晶片10b與晶片元件14a之配線亦由通孔配線52構成。絕緣層30及32各者之厚度例如為30 μm左右，連接接收濾波晶片10b與晶片元件14a之通孔配線52之長度L1係例如為60 μm左右。如此，在實施例1中，與比較例相比，連接濾波晶片與晶片元件12a及14a之配線變短。其結果可使限抗匹配變得容易，且可降低雜訊之影響。進而亦可降低配線之寄生電容、及寄生電感等之寄生成分。從而，改善電路基板100之高頻特性。為有效地改善高頻特性，發送濾波晶片10a與晶片元件12a、及接收濾波晶片10b與晶片元件14a較好係例如各自不經由其他之晶片元件而直接連接。
因晶片元件12a、14a、14b及16a係安裝於積層基板28之上表面，故可一邊調整該等之位置及電路常數，一邊正確且容易地進行阻抗匹配。又因濾波晶片被內置，故主動元件18a、晶片元件12a、14a、14b及16a之配置、以及配線路徑之自由度提高。其結果，可實現電路基板100之小型 化，且可使於面方向延伸之配線更短。
圖3(c)係例示晶片元件12a之立體圖。晶片元件12a之寬W例如為0.4 mm、0.6 mm、或1 mm，長L2例如為0.2 mm、0.3 mm、或0.5 mm，高H例如為0.3 mm。晶片元件12a、14a、14b及16a彼此可具有相同尺寸，亦可具有不同尺寸。各晶片元件之尺寸及晶片元件數可根據積層基板28上表面之佈局予以變更。濾波晶片厚度為例如250 μm，但可改變。積層基板28所含之絕緣層數及導體層數可改變。電路基板100除了由圖1(a)之方框A所包圍之電路要件以外，亦可包含開關20、天線22、BBIC26、及RFIC24中至少一者，亦可全部包含。
絕緣層30、32、34、36及38包含例如玻璃環氧樹脂等之樹脂或陶瓷等。藉由使各絕緣層包含樹脂，可使濾波晶片之內置變得容易。濾波晶片之各端子、導體層42、44、46、48及50包含例如銅(Cu)、鋁(Al)等之金屬、或含該等金屬之合金。焊料15係包含錫銀(Sn-Ag)。如圖3(b)所示之阻焊劑29係抑制焊料15附著於積層基板28及導體層40之非所需部位。
[實施例2]
實施例2係將複數之晶片元件設置於一個投影區域內之例。圖4(a)係例示實施例2之電路基板200之俯視圖。圖4(b)係沿圖4(a)之B-B之剖視圖。
如圖4(a)及圖4(b)所示，晶片元件12a及16a之全體係位於投影區域10c之內側，晶片元件14a及14b之全體係位於 投影區域10d之內側。因此，可使電路基板200變得更小。再者與實施例1同樣，因配線變短，故可改善高頻特性。因晶片元件12a與發送濾波晶片10a直接連接，故亦可位於投影區域10c之內側。
[實施例3]
實施例3係將晶片元件之一部分設置於投影區域內之例。圖5(a)係例示實施例3之電路基板300之俯視圖。圖5(b)係沿圖5(a)之B-B之剖視圖。
如圖5(a)及圖5(b)所示，晶片元件14a之一部分係位於投影區域10d之內側，而另一部分係位於投影區域10d之外側。根據實施例3，可縮小電路基板300，並改善高頻特性。另，只要晶片元件12a、14a、14b及16a之任一者之至少一部分位於投影區域10c或10d之內側即可。
圖5(c)係例示實施例3之變形例之電路基板300a之剖視圖。如圖5(c)所示，接收濾波晶片10b與晶片元件14a係藉由導體層40所含之配線40a(第一配線、參照圖5(c)之格子斜線)、與通孔配線52a(第2配線)予以連接。配線40a之長度L3例如為30 μm。通孔配線52a之長度L1例如為60 μm。通孔配線52a即使未設置於與晶片元件14a重疊之位置，但因於面方向延伸之配線40a亦比通孔配線52a更短，故可改善高頻特性。雖然配線40a之長度可根據積層基板28之上表面之佈局而改變，但較好比通孔配線52a更短。
[實施例4]
實施例4係使用蕊芯之例。圖6係例示實施例4之電路基 板400之剖視圖。
如圖6所示，積層基板28包含：蕊芯54、及位於絕緣層36與絕緣層38之間之絕緣層37。蕊芯54例如具有250 μm左右之厚度，且包含Cu等金屬。蕊芯54具有接地電位，且與晶片元件14b及導體層50所含之接地端子50d連接。形成於蕊芯54之開口部54a中內置有發送濾波晶片10a及接收濾波晶片10b。於開口部54b中，貫通有使導體層42與導體層48之間連接之通孔配線52。藉由蕊芯54，可使較蕊芯54更上側之導體層40及42、與下側之導體層48及50之間之訊號干涉受到抑制。其結果可進而改善高頻特性。由於蕊芯54包含金屬，且較其他導體層更厚，故可提升電路基板400之強度及散熱性。
在實施例1~4中，濾波晶片之IDT、及端子可設置於濾波晶片之上表面，亦可設置於下表面。濾波晶片除SAW濾波晶片以外，亦可為例如彈性邊界波濾波晶片、FBAR濾波晶片等其他彈性波濾波晶片。將發送濾波器與接收濾波器設於一個晶片內之分波器晶片亦可內置於積層基板28中。此時，以與分波器晶片投影至積層基板28之厚度方向之投影區域重疊之方式設置晶片元件。又，實施例1~4亦可不使用分波器，而係應用將濾波器單體內置於積層基板28之例。
以上，雖然對本發明之實施例加以詳細記述，但本發明係並非限定於該特定之實施例，在記述於申請專利範圍之本發明之要旨之範圍內，亦可進行各種變形、變更。
10‧‧‧分波器
10a‧‧‧發送濾波晶片
10b‧‧‧接收濾波晶片
10c‧‧‧投影區域
10d‧‧‧投影區域
10Tx‧‧‧發送濾波器
10Rx‧‧‧接收濾波器
12‧‧‧匹配電路
12a‧‧‧晶片元件
14‧‧‧匹配電路
14a‧‧‧晶片元件
14b‧‧‧晶片元件
15‧‧‧焊料
16‧‧‧匹配電路
16a‧‧‧晶片元件
18‧‧‧PA
18a‧‧‧主動元件
20‧‧‧開關
22‧‧‧天線
24‧‧‧RFIC
26‧‧‧BBIC
28‧‧‧積層基板
29‧‧‧阻焊劑
30‧‧‧絕緣層
32‧‧‧絕緣層
34‧‧‧絕緣層
36‧‧‧絕緣層
37‧‧‧絕緣層
38‧‧‧絕緣層
40‧‧‧導體層
40a‧‧‧配線
42‧‧‧導體層
44‧‧‧導體層
46‧‧‧導體層
48‧‧‧導體層
50‧‧‧導體層
50a‧‧‧接地端子
50c‧‧‧接收端子
50d‧‧‧接地端子
52‧‧‧通孔配線
52a‧‧‧通孔配線
54‧‧‧蕊芯
54a‧‧‧開口部
54b‧‧‧開口部
100‧‧‧電路基板
100R‧‧‧電路基板
110a‧‧‧發送濾波晶片
110b‧‧‧接收濾波晶片
112a‧‧‧晶片元件
114a‧‧‧晶片元件
114b‧‧‧晶片元件
115‧‧‧焊料
116a‧‧‧晶片元件
118a‧‧‧主動元件
128‧‧‧積層基板
129‧‧‧阻焊劑
130‧‧‧絕緣層
132‧‧‧絕緣層
134‧‧‧絕緣層
136‧‧‧絕緣層
138‧‧‧絕緣層
140‧‧‧導體層
142‧‧‧導體層
144‧‧‧導體層
146‧‧‧導體層
148‧‧‧導體層
150‧‧‧導體層
150a‧‧‧接地端子
150b‧‧‧天線端子
150c‧‧‧接收端子
152‧‧‧通孔配線
200‧‧‧電路基板
300‧‧‧電路基板
400‧‧‧電路基板
Ant1‧‧‧天線節點
Ant2‧‧‧天線節點
GND1‧‧‧接地端子
GND2‧‧‧接地端子
In‧‧‧輸入端子
In1‧‧‧輸入端子
In2‧‧‧輸入端子
Out‧‧‧輸出端子
Out1‧‧‧輸出端子
Out2‧‧‧輸出端子
P1‧‧‧並聯諧振子
P2‧‧‧並聯諧振子
Rx1‧‧‧接收節點
Rx2‧‧‧接收節點
S1‧‧‧串聯諧振子
S2‧‧‧串聯諧振子
S3‧‧‧串聯諧振子
Tx1‧‧‧發送節點
Tx2‧‧‧發送節點
圖1(a)係例示包含彈性波濾波器之模組之模式圖。圖1(b)係例示階梯型濾波器之電路圖。
圖2(a)係例示比較例之電路基板之俯視圖。圖2(b)係沿圖2(a)之B-B之剖視圖。
圖3(a)係例示實施例1之電路基板之俯視圖。圖3(b)係沿圖3(a)之B-B之剖視圖。圖3(c)係例示晶片元件之立體圖。
圖4(a)係例示實施例2之電路基板之俯視圖。圖4(b)係沿圖4(a)之B-B之剖視圖。
圖5(a)係例示實施例3之電路基板之俯視圖。圖5(b)係沿圖5(a)之B-B之剖視圖。圖5(c)係例示實施例3之變形例之電路基板之剖視圖。
圖6係例示實施例4之電路基板之剖視圖。
10a‧‧‧發送濾波晶片
10b‧‧‧接收濾波晶片
10c‧‧‧投影區域
10d‧‧‧投影區域
12a‧‧‧晶片元件
14a‧‧‧晶片元件
14b‧‧‧晶片元件
15‧‧‧焊料
16a‧‧‧晶片元件
18a‧‧‧主動元件
28‧‧‧積層基板
29‧‧‧阻焊劑
30‧‧‧絕緣層
32‧‧‧絕緣層
34‧‧‧絕緣層
36‧‧‧絕緣層
38‧‧‧絕緣層
40‧‧‧導體層
42‧‧‧導體層
44‧‧‧導體層
46‧‧‧導體層
48‧‧‧導體層
50‧‧‧導體層
50a‧‧‧接地端子
50c‧‧‧接收端子
52‧‧‧通孔配線
100‧‧‧電路基板
GND1‧‧‧接地端子
In2‧‧‧輸入端子
Out1‧‧‧輸出端子
Out2‧‧‧輸出端子

Claims (7)

  1. 一種電路基板，其特徵在於包含：積層基板，其係由導體層與絕緣層積層而形成；濾波晶片，其形成彈性波濾波器，且內置於上述積層基板；及晶片元件，其係以至少一部分與將上述濾波晶片投影至上述積層基板之厚度方向而形成之投影區域重疊之方式設置於上述積層基板之表面，且與上述濾波晶片連接；其中上述晶片元件之全體位於上述投影區域之內側。
  2. 一種電路基板，其特徵在於包含：積層基板，其係由導體層與絕緣層積層而形成；濾波晶片，其形成彈性波濾波器，且內置於上述積層基板；及晶片元件，其係以至少一部分與將上述濾波晶片投影至上述積層基板之厚度方向而形成之投影區域重疊之方式設置於上述積層基板之表面，且與上述濾波晶片連接；其中連接上述濾波晶片與上述晶片元件之配線中，於上述積層基板之面方向延伸之第一配線比於上述積層基板之厚度方向延伸之第二配線短。
  3. 如請求項1或2之電路基板，其中複數之上述晶片元件之全體位於上述投影區域之內側。
  4. 如請求項1或2之電路基板，其中上述濾波晶片與上述晶 片元件不經由其他晶片元件而直接連接。
  5. 如請求項1或2之電路基板，其中複數之上述濾波晶片包含形成發送濾波器之發送濾波晶片、及形成接收濾波器之接收濾波晶片。
  6. 如請求項5之電路基板，其中上述發送濾波晶片連接於發送節點與共通節點之間，且上述接收濾波晶片連接於接收節點與上述共通節點之間；複數之上述晶片元件包含：第一晶片元件，其連接於上述共通節點與天線之間；第二晶片元件，其連接於上述發送節點與電子元件之間；及第三晶片元件，其連接於上述接收節點與上述電子元件之間；且上述第一晶片元件與將上述發送濾波晶片投影至上述積層基板之厚度方向而形成之第1投影區域重疊，或與將上述接收濾波晶片投影至上述積層基板之厚度方向而形成之第2投影區域重疊；上述第2晶片元件與上述第1投影區域重疊；上述第3晶片元件與上述第2投影區域重疊。
  7. 如請求項1或2之電路基板，其中上述積層基板含有包含金屬之蕊芯，且上述濾波晶片內置於形成於上述蕊芯之開口部內。
TW101140612A 2011-12-22 2012-11-01 電路基板 TWI451818B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011282012A JP5241909B2 (ja) 2011-12-22 2011-12-22 回路基板

Publications (2)

Publication Number Publication Date
TW201328448A TW201328448A (zh) 2013-07-01
TWI451818B true TWI451818B (zh) 2014-09-01

Family

ID=47143615

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101140612A TWI451818B (zh) 2011-12-22 2012-11-01 電路基板

Country Status (6)

Country Link
US (2) US20130162367A1 (zh)
EP (1) EP2608407B1 (zh)
JP (1) JP5241909B2 (zh)
KR (1) KR101389149B1 (zh)
CN (1) CN103179779B (zh)
TW (1) TWI451818B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9634641B2 (en) 2013-11-06 2017-04-25 Taiyo Yuden Co., Ltd. Electronic module having an interconnection substrate with a buried electronic device therein
US9263425B2 (en) * 2013-12-11 2016-02-16 Infineon Technologies Austria Ag Semiconductor device including multiple semiconductor chips and a laminate
JP6368091B2 (ja) * 2014-01-07 2018-08-01 太陽誘電株式会社 モジュール
WO2016088681A1 (ja) * 2014-12-04 2016-06-09 株式会社村田製作所 電子部品及びその製造方法
US9660609B2 (en) * 2015-07-07 2017-05-23 Skyworks Solutions, Inc. Devices and methods related to stacked duplexers
US10312193B2 (en) 2016-08-12 2019-06-04 Qualcomm Incorporated Package comprising switches and filters
JP6849086B2 (ja) 2017-09-14 2021-03-24 株式会社村田製作所 アンテナモジュールおよび通信装置
DE102018106028A1 (de) * 2018-03-15 2019-09-19 RF360 Europe GmbH Multiplexer und einen Multiplexer umfassendes Frontend-Modul
EP3907760A1 (en) * 2020-05-08 2021-11-10 Infineon Technologies Austria AG Semiconductor module
JP7511028B2 (ja) * 2020-05-25 2024-07-04 ケーエムダブリュ・インコーポレーテッド アンテナ装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007273585A (ja) * 2006-03-30 2007-10-18 Sony Corp マイクロデバイスモジュール及びその製造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001189605A (ja) 1999-10-21 2001-07-10 Matsushita Electric Ind Co Ltd セラミック積層ｒｆデバイス
JP3598060B2 (ja) * 1999-12-20 2004-12-08 松下電器産業株式会社 回路部品内蔵モジュール及びその製造方法並びに無線装置
JP4685979B2 (ja) 2000-02-21 2011-05-18 日本特殊陶業株式会社 配線基板
JP3604033B2 (ja) * 2000-09-08 2004-12-22 日立エーアイシー株式会社 電子部品内蔵型多層配線板
JP3554310B2 (ja) * 2001-03-28 2004-08-18 京セラ株式会社 電子回路モジュール
JP2002344146A (ja) * 2001-05-15 2002-11-29 Tdk Corp 高周波モジュールとその製造方法
JP4020644B2 (ja) * 2002-01-09 2007-12-12 アルプス電気株式会社 Ｓａｗフィルタモジュール
US6873529B2 (en) * 2002-02-26 2005-03-29 Kyocera Corporation High frequency module
JP4000081B2 (ja) * 2003-03-12 2007-10-31 京セラ株式会社 ダイプレクサ内蔵配線基板
TW200520201A (en) * 2003-10-08 2005-06-16 Kyocera Corp High-frequency module and communication apparatus
ATE494633T1 (de) * 2004-04-16 2011-01-15 Nxp Bv Integrierte schaltung, verfahren zur herstellung der integrierten schaltung und mobiltelefon mit der integrierten schaltung
DE102006016345A1 (de) * 2006-04-05 2007-10-18 Infineon Technologies Ag Halbleitermodul mit diskreten Bauelementen und Verfahren zur Herstellung desselben
EP2381576B8 (en) 2008-12-26 2019-01-02 Taiyo Yuden Co., Ltd. Demultiplexer and electronic device
JP5149881B2 (ja) * 2009-09-30 2013-02-20 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2011176061A (ja) 2010-02-23 2011-09-08 Panasonic Corp 半導体装置
JP5241910B2 (ja) 2011-12-22 2013-07-17 太陽誘電株式会社 回路基板

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007273585A (ja) * 2006-03-30 2007-10-18 Sony Corp マイクロデバイスモジュール及びその製造方法

Also Published As

Publication number Publication date
US20140204549A1 (en) 2014-07-24
EP2608407A3 (en) 2014-05-14
US8917520B2 (en) 2014-12-23
CN103179779A (zh) 2013-06-26
KR101389149B1 (ko) 2014-04-24
EP2608407A2 (en) 2013-06-26
JP2013132014A (ja) 2013-07-04
JP5241909B2 (ja) 2013-07-17
KR20130079213A (ko) 2013-07-10
CN103179779B (zh) 2016-03-02
TW201328448A (zh) 2013-07-01
EP2608407B1 (en) 2018-09-19
US20130162367A1 (en) 2013-06-27

Similar Documents

Publication Publication Date Title
TWI451818B (zh) 電路基板
TWI450659B (zh) 電路基板
US10873352B2 (en) Radio-frequency module and communication apparatus
KR20190040041A (ko) 스위치 ic, 프론트 엔드 모듈 및 통신 장치
WO2021002296A1 (ja) 高周波モジュール及び通信装置
US9667221B2 (en) Acoustic wave device
WO2018110577A1 (ja) 高周波モジュール及び通信装置
JP5888786B2 (ja) 回路基板
CN111386656B (zh) 多工器
JP6112654B2 (ja) モジュール
JP5660223B2 (ja) 分波装置
US9577302B2 (en) RF filter circuit, RF filter with improved attenuation and duplexer with improved isolation
JP6105358B2 (ja) 回路基板
CN110476355B (zh) 多工器、高频前端电路以及通信装置
US11368177B2 (en) Radio frequency module and communication device
CN115039345B (zh) 高频模块以及通信装置
JP2022071310A (ja) モジュール
JP2022051614A (ja) モジュール