CN103179779B - 电路基板 - Google Patents

电路基板 Download PDF

Info

Publication number
CN103179779B
CN103179779B CN201210535433.8A CN201210535433A CN103179779B CN 103179779 B CN103179779 B CN 103179779B CN 201210535433 A CN201210535433 A CN 201210535433A CN 103179779 B CN103179779 B CN 103179779B
Authority
CN
China
Prior art keywords
chip
chip part
filter
view field
laminated substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210535433.8A
Other languages
English (en)
Other versions
CN103179779A (zh
Inventor
田中祥子
田坂直之
西村豪纪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Publication of CN103179779A publication Critical patent/CN103179779A/zh
Application granted granted Critical
Publication of CN103179779B publication Critical patent/CN103179779B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/09—Filters comprising mutual inductance
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/0538—Constructional combinations of supports or holders with electromechanical or other electronic elements
    • H03H9/0566—Constructional combinations of supports or holders with electromechanical or other electronic elements for duplexers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/70—Multiple-port networks for connecting several sources or loads, working on different frequencies or frequency bands, to a common load or source
    • H03H9/703—Networks using bulk acoustic wave devices
    • H03H9/706—Duplexers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/70—Multiple-port networks for connecting several sources or loads, working on different frequencies or frequency bands, to a common load or source
    • H03H9/72—Networks using surface acoustic waves
    • H03H9/725—Duplexers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/0538—Constructional combinations of supports or holders with electromechanical or other electronic elements
    • H03H9/0547—Constructional combinations of supports or holders with electromechanical or other electronic elements consisting of a vertical arrangement
    • H03H9/0561—Constructional combinations of supports or holders with electromechanical or other electronic elements consisting of a vertical arrangement consisting of a multilayered structure

Abstract

本发明涉及电路基板，该电路基板包括：层压基板，导电层和绝缘层层压在该层压基板中；滤波器芯片，该滤波器芯片具有弹性波滤波器，并且设置在所述层压基板的内部；以及芯片部件，该芯片部件设置在所述层压基板的表面上，并且连接至所述滤波器芯片，所述芯片部件的至少一部分与如下投影区域重叠，所述投影区域为所述滤波器芯片沿所述层压基板的厚度方向投影的区域。

Description

电路基板
技术领域
本发明的一方面涉及电路基板。
背景技术
诸如SAW（表面弹性波）滤波器或FBAR（薄膜体弹性波谐振器）滤波器的弹性波滤波器被公知是在高频特性方面优良的滤波器。随着诸如移动电话的移动通讯终端的普及，包括弹性波滤波器的部件的小型化是必要的。为了小型化部件，而使用这样的电路基板，在该电路基板中，弹性波滤波器和诸如IC（集成电路）的电子部件设置在同一基板上。日本专利申请公报No.2001-189605公开了SAW滤波器芯片设置在基板的上表面上并且滤波器借助基板中的内部互连线来构造。日本专利申请公报No.2011-176061公开了晶体管和SAW滤波器设置在基板的上表面上。
发明内容
根据本发明的一方面，提供一种电路基板，该电路基板包括：层压基板，导电层和绝缘层层压在该层压基板中；滤波器芯片，该滤波器芯片具有弹性波滤波器，并且设置在所述层压基板的内部；以及芯片部件，该芯片部件设置在所述层压基板的表面上，并且连接至所述滤波器芯片，所述芯片部件的至少一部分与如下投影区域重叠，所述投影区域为所述滤波器芯片沿所述层压基板的厚度方向投影的区域。
附图说明
图1A示出包括弹性波滤波器的模块的示意图；
图1B示出梯型滤波器的电路图；
图2A示出根据比较例的电路基板的俯视图；
图2B示出沿着图2A的线B-B剖取的剖视图；
图3A示出根据第一实施方式的电路基板的俯视图；
图3B示出沿着图3A的线B-B剖取的剖视图；
图3C示出芯片部件的立体图；
图4A根据第二实施方式的电路基板的俯视图；
图4B示出沿着图4A的线B-B剖取的剖视图；
图5A示出根据第三实施方式的电路基板的俯视图；
图5B示出沿着图5A的线B-B剖取的剖视图；
图5C示出根据第三实施方式的变形例的电路基板的剖视图；以及
图6示出根据第四实施方式的电路基板的剖视图。
具体实施方式
在常规技术的情况下，将弹性波滤波器和电子部件连接的互连线是长的。这导致阻抗匹配困难并且噪声影响增大。结果，存在其中弹性波滤波器的高频特性恶化的情况。并且难以充分小型化电路基板。
首先，将对于包括弹性波滤波器的模块进行说明。图1A示出包括弹性波滤波器的模块的示意图。
如图1A所示，双工器10包括发射滤波器10Tx和接收滤波器10Rx，该发射滤波器和接收滤波器是SAW滤波器等。发射滤波器10Tx连接在天线节点Ant1（公共节点）和发射节点Tx1之间。接收滤波器10Rx连接在天线节点Ant1和接收节点Rx1之间。发射滤波器10Tx和接收滤波器10Rx与接地端子（未示出）连接。天线节点Ant2连接在匹配电路12和开关20之间。接收节点Rx2连接在匹配电路14和RFIC（射频集成电路）24（电子部件）之间。发射节点Tx2连接在PA18和RFIC24之间。
BBIC（基带集成电路）26将基带的发射信号输入到RFIC24中。RFIC24将基带的发射信号上变频成高频发射信号。发射信号由PA（功率放大器）18放大，经过匹配电路16，并且输入到发射滤波器10Tx中。发射滤波器10Tx允许包括在发射信号中的具有在发射滤波器10Tx的通频带之中的频率的信号通过，并且抑制包括在发射信号中的具有在发射滤波器10Tx的通频带之外的频率的信号。开关20与具有双工器10、匹配电路12、14和16、PA18、RFIC24以及BBIC26的其它系统（图1A中未示出）连接。例如，开关20根据通频带来选择其中一个系统，并且将该其中一个系统与天线22连接。发射信号经由匹配电路12和开关20输入到天线22中，并且从天线22发射。由天线22接收的接收信号经由开关20和匹配电路12输入到接收滤波器10Rx中。接收滤波器10Rx允许包括在接收信号中的具有在接收滤波器10Rx的通频带之中的频率的信号通过，并且抑制包括在接收信号中的具有在接收滤波器10Rx的通频带之外的频率的信号。接收信号经由匹配电路14输入到RFIC24中，并且由包括在RFIC24中的低噪声放大器放大。RFIC24将接收信号下变频成基带的接收信号。BBIC26处理基带的接收信号。
匹配电路12、14和16包括诸如电感、电容器等的芯片部件，并且具有实现在双工器10、PA18、开关20、天线22、RFIC24和BBIC26之间的阻抗匹配的功能。为了实现充分的阻抗匹配，优选的是，匹配电路12、14和16布置在双工器10附近，并且连接在匹配电路12、14和16以及双工器10之间的互连线是短的。
梯型滤波器等用作发射滤波器10Tx和接收滤波器10Rx。图1B示出梯型滤波器的电路图。串联揩振器S1至S3以串联的方式连接在输入端子“In”和输出端子“Out”之间。并联揩振器P1连接在串联揩振器S1和S2之间。并联揩振器P2连接在串联揩振器S2和S3之间。并联揩振器P1和P2与接地端子连接。发射滤波器10Tx的输入端子“In”与图1A的发射节点Tx1连接。发射滤波器10Tx的输出端子“Out”与天线节点Ant1连接。接收滤波器10Rx的输入端子“In”与天线节点Ant1连接。接收滤波器10Rx的输出端子“Out”与接收节点Rx1连接。除梯型滤波器之外的多模式滤波器等可以用作发射滤波器10Tx和接收滤波器10Rx。
作为比较例，将对其中由模块中的方框A包围的结构设置在单个电路基板上的示例进行说明。图2A示出根据该比较例的电路基板100R的俯视图。图2B示出沿着图2A的线B-B剖取的剖视图。在图2A中，未示出阻焊剂129和导电层140。在图2B中，多条过孔互连线152中的仅一部分附加有附图标记。
如图2A和图2B所示，绝缘层130、132、134、136和138、导电层140以及导电层142、144、146、148和150被层压。相邻导电层中的每层均由穿过绝缘层130、132、134、136和138的过孔互连线152连接。导电层150充当用于连接层压基板128和诸如天线22、RFIC24或BBIC26的外部部件的脚焊盘（footpad）。图2B的导电层150的天线端子150b与图1A的天线节点Ant2对应。接收端子150c充当图1A的接收节点Rx2。与图1A的发射节点Tx2对应的发射端子未示出。
发射滤波器芯片110a是包括图1A的发射滤波器10Tx的SAW滤波器芯片等。接收滤波器芯片110b是包括接收滤波器10Rx的SAW滤波器芯片等。图1A的匹配电路12包括芯片部件112a。匹配电路14包括芯片部件114a和114b。匹配电路16包括芯片部件116a。有源部件118a包括PA18。
发射滤波器芯片110a和接收滤波器芯片110b是安装在设置于层压基板128的上表面上的导电层140上的倒装芯片。芯片部件112a、114a、114b和116a借助焊料115安装在导电层140上。发射滤波器芯片110a的接地端子GND1和接收滤波器芯片110b的接地端子GND2共同地与接地端子150a连接。发射滤波器芯片110a的输出端子Out1和接收滤波器芯片110b的输入端子In2经由包括在导电层140中的互连线而与芯片部件112a连接。芯片部件112a经由包括在导电层150中的天线端子150b与天线22（图1A）连接。发射滤波器芯片110a的输入端子In1经由包括在导电层140中的互连线与芯片部件116a（图2A）连接。芯片部件116a与有源部件118a（图2A）连接。有源部件118a与RFIC24（图1）连接。接收滤波器芯片110b的输出端子Out2经由包括在导电层140中的互连线而与芯片部件114a和114b连接。芯片114a和114b经由接收端子150c与RFIC24（图1A）连接。
滤波器芯片（发射滤波器芯片110a和接收滤波器芯片110b）、芯片部件112a、114a、114b和116a以及有源部件118a设置在层压基板128的上表面上。因此，层压基板128变得更大。沿着层压基板128的表面方向延伸的互连线以及包括在导电层140中的互连线都变得更长，并且具有例如150μm或更大的长度。因此，难以实现滤波器芯片与芯片部件112a和114a之间的阻抗匹配。并且经过互连线的高频信号趋于受到电气噪声的影响。因此，电路基板100R的高频特性可能变差。滤波器芯片、芯片部件112a、114a、114b和116a以及有源部件118a的位置与互连线的通路可能被限制。因此，互连线变得更长，并且高频特性可能很大程度地变差。当滤波器芯片和芯片部件两者被设置在层压基板128的内部时，互连线因互连线沿表面方向的连接而变得更长。并且难以改变已设置在层压基板128的内部的滤波器芯片和芯片部件的位置以及电路常数（电阻值、电容和电感）。因此，在位置被调节时难以实现充分的阻抗匹配。接下来将对第一实施方式进行说明。
[第一实施方式]
第一实施方式是这样的实施方式，其中，滤波器芯片设置在层压基板的内部，并且芯片部件安装在层压基板的上表面（表面）上。图3A示出根据第一实施方式的电路基板100的俯视图。图3B示出沿着图3A的线B-B剖取的剖视图。
如图3A和图3B所示，发射滤波器芯片10a和接收滤波器芯片10b是SAW滤波器芯片，其中，IDT（叉指式换能器）形成在由诸如钽酸锂（LiTaO3）或者铌酸锂（LiNbO3）的压电材料制成的压电基板上，并且发射滤波器芯片10a和接收滤波器芯片10b设置在层压基板28的内部。激发声波的IDT未被示出，但设置在每个滤波器芯片的上表面上。
芯片部件12a、14a、14b和16a借助焊料15安装在层压基板28的上表面上。芯片部件12a（第一芯片部件）的整体与投影区域10c（第一投影区域，参照虚线）重叠，该投影区域10c是发射滤波器芯片10a沿层压基板28的厚度方向（图3B的上下方向）投影的区域。芯片部件14a（第三芯片部件）的整体与投影区域10d（第二投影区域，参照虚线）重叠，该投影区域10d是接收滤波器芯片10b沿层压基板28的厚度方向投影的区域。因此，层压基板28的面积与比较例的相比更小。因此可以小型化电路基板100。
如图3B所示，发射滤波器芯片10a的输出端子Out1和接收滤波器芯片10b的输入端子In2经由过孔互连线52和导电层40、42而与芯片部件12a连接。芯片部件12a与包括在导电层50中的天线端子（未示出）连接。天线端子与图1A的天线节点Ant2对应，并且与开关20和天线22连接。发射滤波器芯片10a的输入端子（未示出）与芯片部件16a（第二芯片部件，参照图3A）连接。芯片部件16a经由有源部件18a（图3A）与包括在导电层50中的发射端子（未示出）连接。导电层50的发射端子与图1A的发射节点Tx2对应，并且与RFIC24连接。发射滤波器芯片10a的接地端子GND1经由导电层42以及导电层42以及导电层44、46和48而与包括在导电层50中的接地端子50a连接。
接收滤波器芯片10b的输出端子Out2经由过孔互连线52和导电层40而与芯片部件14a连接。芯片部件14a经由芯片部件14b和过孔互连线52而与包括在导电层50中的接收端子50c连接。接收端子50c与图1A的接收节点Rx2对应并且与RFIC24连接。
与发射滤波器芯片10a连接的芯片部件12a与投影区域10c重叠。因此，将发射滤波器芯片10a和芯片部件12a连接的互连线不包括沿表面方向延伸的互连线并且借助过孔互连线52构造成。将接收滤波器芯片10b和芯片部件14a连接的互连线也借助过孔互连线52构造成。绝缘层30和32的厚度例如为30μm等。将接收滤波器芯片10b和芯片部件14a连接的过孔互连线52的长度L1例如为60μm等。在第一实施方式中将滤波器芯片和芯片部件12a和14a连接的互连线与比较例的相比更短。因此，阻抗匹配变得更容易，并且能够降低噪声的影响。此外，互连线的诸如寄生电容和寄生电感的寄生成分减少。因此，改善电路基板100的高频特性。为了有效地改善高频特性，优选的是，发射滤波器芯片10a不通过另一芯片部件而是直接连接到芯片部件12a，并且接收滤波器芯片10b不通过另一芯片部件而是直接连接到芯片部件14a。
芯片部件12a、14a、14b和16a安装在层压基板28的上表面上。因此可以精确且容易地实现阻抗匹配，同时调节芯片部件12a、14a、14b和16a的位置和电路常数。滤波器芯片设置在层压基板28的内部。因此，有源部件18a、芯片部件12a、14a、14b和16a的位置和互连线的通路的自由度变得更大。因此，能够使电路基板100小型化，并且能够缩短沿着表面方向延伸的互连线。
图3C示出芯片部件12a的立体图，该芯片部件12a的宽度例如为0.4mm、0.6mm或1mm。芯片部件12a的长度L2例如为0.2mm、0.3mm或0.5mm。芯片部件12a的高度例如为0.3mm。芯片部件12a、14a、14b和16a可以具有相同尺寸或者可以具有彼此不同的尺寸。芯片部件的尺寸和芯片部件的数量可以根据层压基板28的上表面上的布局而改变。滤波器芯片的厚度例如为250μm。然而，该厚度可以改变。包括在层压基板28中的绝缘层的数量和导电层的数量可以改变。除了由图1A的方框A包围的电路元件之外，电路基板100可以具有开关20、天线22、BBIC26和RFIC24中的至少一个或全部。
绝缘层30和32以及绝缘层34、36和38由诸如玻璃环氧树脂的树脂或陶瓷制成。当绝缘层由树脂制成时，滤波器芯片的接纳变得更容易。滤波器芯片的每个端子以及导电层42、44、46、48和50由诸如铜（Cu）或铝（Al）的金属或者包括该金属的合金制成。焊料15包括锡-银（Sn-Ag）等。图3B的阻焊剂29防止焊料15粘附到层压基板28和导电层40的不期望位置。
[第二实施方式]
第二实施方式是其中多个芯片部件设置在单个投影区域中的实施方式。图4A示出根据第二实施方式的电路基板200的俯视图。图4B示出沿着图4A的线B-B剖取的剖视图。
如图4A和图4B所示，芯片部件12a和16a的整体位于投影区域10c的内部。芯片部件14a和14b的整体位于投影区域10d的内部。因此，可以更加小型化电路基板200。与第一实施方式一样，互连线能够缩短。因此，能够改善高频特性。芯片部件12a直接与发射滤波器芯片10a连接。因此，芯片部件12a可以位于投影区域10c的内部。
[第三实施方式]
第三实施方式是其中芯片部件的一部分设置在投影区域的内部的实施方式。图5A示出根据第三实施方式的电路基板300的俯视图。图5B示出沿着图5A的线B-B剖取的剖视图。
如图5A和图5B所示，芯片部件14a的一部分位于投影区域10d的内部，并且芯片部件14a的另一部分位于投影区域10d的外部。根据第三实施方式，电路基板300能够被小型化，并且能够改善高频特性。芯片部件12a、14a、14b和16a的其中一个的至少一部分仅必须位于投影区域10c或投影区域10d的内部。
图5C示出根据第三实施方式的变形例的电路基板300a的剖视图。如图5C所示，接收滤波器芯片10b经由包括在导电层40中的互连线40a（第一互连线，参照图5C的网孔线）和过孔互连线52a（第二互连线）而与芯片部件14a连接。互连线40a的长度L3例如为30μm。过孔互连线52a的长度L1例如为60μm。即使过孔互连线52a未被设置成与芯片部件14a重叠，也能够改善高频特性，这是因为沿表面方向延伸的互连线40a比过孔互连线52a更短。互连线40a的长度能够根据层压基板28的上表面上的布局而改变。然而，优选的是，互连线40a比过孔互连线52a短。
[第四实施方式]
第四实施方式是使用了芯的实施方式。图6示出了根据第四实施方式的电路基板400的剖视图。
如图6所示，层压基板28包括芯54和绝缘层37，绝缘层37设置在绝缘层36和绝缘层38之间。芯54的厚度为250μm等，并且由诸如铜的金属制成。芯54具有接地电势，并且与芯片部件14b和包括在导电层50中的接地端子50d连接。发射滤波器芯片10a和接收滤波器芯片10b设置在芯54的开口54a的内部。将导电层42和导电层48连接的过孔互连线52延伸到开口54b。芯54抑制位于芯54的上侧的导电层40和42与位于芯54的下侧的导电层48和50之间的信号干扰。这使得改善高频特性。芯54由金属制成，并且比其它导电层厚。因此，能够提高电路基板400的强度和散热性能。
在第一实施方式至第四实施方式中，IDT和滤波器芯片的端子可以设置在滤波器芯片的上表面上，或者可以设置在滤波器芯片的下表面上。滤波器芯片可以是除SAW滤波器芯片之外的其它弹性波滤波器芯片，例如为边界弹性波滤波器芯片或FBAR滤波器芯片。其中发射滤波器芯片和接收滤波器芯片设置在单个芯片上的双工器芯片可以设置在层压基板28的内部。在该情况下，芯片部件设置成使得双工器芯片与层压基板28沿该层压基板28的厚度方向投影的投影区域重叠。第一实施方式至第四实施方式可以应用于这样的示例，在该示例中，除了双工器之外的滤波器设置在层压基板28的内部。
本发明不局限于具体描述的实施方式，而是在不脱离所附权利要求的范围的情况下能够形成其它实施方式和变形。

Claims (6)

1.一种电路基板，该电路基板包括：
层压基板，导电层和绝缘层层压在该层压基板中；
天线端子，该天线端子形成在所述层压基板处；
发射滤波器芯片和接收滤波器芯片，所述发射滤波器芯片和所述接收滤波器芯片均具有弹性波滤波器并且被设置在所述层压基板的内部，所述发射滤波器芯片具有发射滤波器并且被连接在发射节点和公共节点之间，所述接收滤波器芯片具有接收滤波器并且被连接在接收节点和所述公共节点之间，所述发射滤波器和所述接收滤波器构成双工器；以及
第一芯片部件，该第一芯片部件设置在所述层压基板的表面上并且连接至所述公共节点和所述天线端子，所述第一芯片部件的至少一部分与如下投影区域重叠，所述投影区域为所述发射滤波器芯片和所述接收滤波器芯片中的一者沿所述层压基板的厚度方向投影的区域，所述第一芯片部件用于所述双工器与连接至所述天线端子的天线之间的阻抗匹配，
其中，将所述发射滤波器芯片和所述接收滤波器芯片中的所述一者与所述第一芯片部件电连接的互连线包括沿所述层压基板的表面方向延伸的第一互连线以及沿所述层压基板的所述厚度方向延伸的第二互连线；并且
所述第一互连线比所述第二互连线短。
2.如权利要求1所述电路基板，其中，所述第一芯片部件的整体位于所述投影区域的内部。
3.如权利要求1或2所述的电路基板，其中，该电路基板还包括第二芯片部件，该第二芯片部件连接至所述发射滤波器芯片和所述接收滤波器芯片中的所述一者，并且所述第二芯片部件的整体位于所述投影区域的内部。
4.如权利要求1或2所述的电路基板，其中，所述发射滤波器芯片和所述接收滤波器芯片中的所述一者不经由其它芯片部件而直接连接到所述第一芯片部件。
5.如权利要求1或2所述的电路基板，该电路基板还包括连接至所述发射节点的第二芯片部件和连接至所述接收节点的第三芯片部件，其中：
所述第一芯片部件与第一投影区域和第二投影区域之中的一个投影区域重叠，所述第一投影区域是所述发射滤波器芯片沿所述层压基板的所述厚度方向投影的区域，所述第二投影区域是所述接收滤波器芯片沿所述层压基板的所述厚度方向投影的区域；
所述第二芯片部件与所述第一投影区域重叠；并且
所述第三芯片部件与所述第二投影区域重叠。
6.如权利要求1或2所述的电路基板，其中：
所述层压基板包括由金属制成的芯；并且
所述发射滤波器芯片和所述接收滤波器芯片设置在形成于所述芯中的开口的内部。
CN201210535433.8A 2011-12-22 2012-12-12 电路基板 Active CN103179779B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011-282012 2011-12-22
JP2011282012A JP5241909B2 (ja) 2011-12-22 2011-12-22 回路基板

Publications (2)

Publication Number Publication Date
CN103179779A CN103179779A (zh) 2013-06-26
CN103179779B true CN103179779B (zh) 2016-03-02

Family

ID=47143615

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210535433.8A Active CN103179779B (zh) 2011-12-22 2012-12-12 电路基板

Country Status (6)

Country Link
US (2) US20130162367A1 (zh)
EP (1) EP2608407B1 (zh)
JP (1) JP5241909B2 (zh)
KR (1) KR101389149B1 (zh)
CN (1) CN103179779B (zh)
TW (1) TWI451818B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9634641B2 (en) 2013-11-06 2017-04-25 Taiyo Yuden Co., Ltd. Electronic module having an interconnection substrate with a buried electronic device therein
US9263425B2 (en) * 2013-12-11 2016-02-16 Infineon Technologies Austria Ag Semiconductor device including multiple semiconductor chips and a laminate
JP6368091B2 (ja) * 2014-01-07 2018-08-01 太陽誘電株式会社 モジュール
WO2016088681A1 (ja) * 2014-12-04 2016-06-09 株式会社村田製作所 電子部品及びその製造方法
US9660609B2 (en) * 2015-07-07 2017-05-23 Skyworks Solutions, Inc. Devices and methods related to stacked duplexers
US10312193B2 (en) 2016-08-12 2019-06-04 Qualcomm Incorporated Package comprising switches and filters
CN111164832B (zh) * 2017-09-14 2023-11-21 株式会社村田制作所 天线模块和通信装置
DE102018106028A1 (de) * 2018-03-15 2019-09-19 RF360 Europe GmbH Multiplexer und einen Multiplexer umfassendes Frontend-Modul
EP3907760A1 (en) * 2020-05-08 2021-11-10 Infineon Technologies Austria AG Semiconductor module
WO2021241977A1 (ko) * 2020-05-25 2021-12-02 주식회사 케이엠더블유 안테나 장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1431776A (zh) * 2002-01-09 2003-07-23 阿尔卑斯电气株式会社 表面声波滤波器模块
CN1441613A (zh) * 2002-02-26 2003-09-10 京瓷株式会社 高频组件

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001189605A (ja) 1999-10-21 2001-07-10 Matsushita Electric Ind Co Ltd セラミック積層ｒｆデバイス
JP3598060B2 (ja) * 1999-12-20 2004-12-08 松下電器産業株式会社 回路部品内蔵モジュール及びその製造方法並びに無線装置
JP4685979B2 (ja) 2000-02-21 2011-05-18 日本特殊陶業株式会社 配線基板
JP3604033B2 (ja) * 2000-09-08 2004-12-22 日立エーアイシー株式会社 電子部品内蔵型多層配線板
JP3554310B2 (ja) * 2001-03-28 2004-08-18 京セラ株式会社 電子回路モジュール
JP2002344146A (ja) * 2001-05-15 2002-11-29 Tdk Corp 高周波モジュールとその製造方法
JP4000081B2 (ja) * 2003-03-12 2007-10-31 京セラ株式会社 ダイプレクサ内蔵配線基板
TW200520201A (en) * 2003-10-08 2005-06-16 Kyocera Corp High-frequency module and communication apparatus
ATE494633T1 (de) * 2004-04-16 2011-01-15 Nxp Bv Integrierte schaltung, verfahren zur herstellung der integrierten schaltung und mobiltelefon mit der integrierten schaltung
JP2007273585A (ja) * 2006-03-30 2007-10-18 Sony Corp マイクロデバイスモジュール及びその製造方法
DE102006016345A1 (de) * 2006-04-05 2007-10-18 Infineon Technologies Ag Halbleitermodul mit diskreten Bauelementen und Verfahren zur Herstellung desselben
CN102265515B (zh) 2008-12-26 2014-07-09 太阳诱电株式会社 双工器以及电子装置
JP5149881B2 (ja) * 2009-09-30 2013-02-20 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2011176061A (ja) 2010-02-23 2011-09-08 Panasonic Corp 半導体装置
JP5241910B2 (ja) 2011-12-22 2013-07-17 太陽誘電株式会社 回路基板

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1431776A (zh) * 2002-01-09 2003-07-23 阿尔卑斯电气株式会社 表面声波滤波器模块
CN1441613A (zh) * 2002-02-26 2003-09-10 京瓷株式会社 高频组件

Also Published As

Publication number Publication date
US8917520B2 (en) 2014-12-23
CN103179779A (zh) 2013-06-26
JP2013132014A (ja) 2013-07-04
EP2608407B1 (en) 2018-09-19
US20140204549A1 (en) 2014-07-24
EP2608407A2 (en) 2013-06-26
TWI451818B (zh) 2014-09-01
KR101389149B1 (ko) 2014-04-24
TW201328448A (zh) 2013-07-01
US20130162367A1 (en) 2013-06-27
EP2608407A3 (en) 2014-05-14
KR20130079213A (ko) 2013-07-10
JP5241909B2 (ja) 2013-07-17

Similar Documents

Publication Publication Date Title
CN103179779B (zh) 电路基板
CN103178804B (zh) 电路基板
US10873352B2 (en) Radio-frequency module and communication apparatus
US10892738B2 (en) Acoustic wave filter device and multiplexer
KR20220002521A (ko) 고주파 모듈 및 통신 장치
JPWO2011061904A1 (ja) 弾性波フィルタ装置とこれを用いたアンテナ共用器
WO2018110577A1 (ja) 高周波モジュール及び通信装置
KR20140037269A (ko) 탄성파 장치
CN113940008B (zh) 高频模块以及通信装置
JP2012205215A (ja) 弾性表面波装置およびその製造方法
KR20220116249A (ko) 필터 장치, 멀티플렉서, 고주파 프론트엔드 회로 및 통신 장치
JP5888786B2 (ja) 回路基板
US9571062B2 (en) Module
JPWO2013054596A1 (ja) 分波装置
CN110476355B (zh) 多工器、高频前端电路以及通信装置
JP6105358B2 (ja) 回路基板
CN115039345B (zh) 高频模块以及通信装置
CN213585768U (zh) 高频模块和通信装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant