KR101389149B1 - 회로 기판 - Google Patents

회로 기판 Download PDF

Info

Publication number
KR101389149B1
KR101389149B1 KR1020120151060A KR20120151060A KR101389149B1 KR 101389149 B1 KR101389149 B1 KR 101389149B1 KR 1020120151060 A KR1020120151060 A KR 1020120151060A KR 20120151060 A KR20120151060 A KR 20120151060A KR 101389149 B1 KR101389149 B1 KR 101389149B1
Authority
KR
South Korea
Prior art keywords
chip
filter
laminated substrate
filter chip
chip component
Prior art date
Application number
KR1020120151060A
Other languages
English (en)
Other versions
KR20130079213A (ko
Inventor
사찌꼬 다나까
나오유끼 다사까
고끼 니시무라
Original Assignee
다이요 유덴 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 다이요 유덴 가부시키가이샤 filed Critical 다이요 유덴 가부시키가이샤
Publication of KR20130079213A publication Critical patent/KR20130079213A/ko
Application granted granted Critical
Publication of KR101389149B1 publication Critical patent/KR101389149B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/09—Filters comprising mutual inductance
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/0538—Constructional combinations of supports or holders with electromechanical or other electronic elements
    • H03H9/0566—Constructional combinations of supports or holders with electromechanical or other electronic elements for duplexers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/70—Multiple-port networks for connecting several sources or loads, working on different frequencies or frequency bands, to a common load or source
    • H03H9/703—Networks using bulk acoustic wave devices
    • H03H9/706—Duplexers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/70—Multiple-port networks for connecting several sources or loads, working on different frequencies or frequency bands, to a common load or source
    • H03H9/72—Networks using surface acoustic waves
    • H03H9/725—Duplexers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/0538—Constructional combinations of supports or holders with electromechanical or other electronic elements
    • H03H9/0547—Constructional combinations of supports or holders with electromechanical or other electronic elements consisting of a vertical arrangement
    • H03H9/0561—Constructional combinations of supports or holders with electromechanical or other electronic elements consisting of a vertical arrangement consisting of a multilayered structure

Abstract

본 발명은 양호한 고주파 특성을 얻을 수 있고, 또한 소형화가 가능한 회로 기판을 제공하는 것이다. 본 발명은, 도체층(40, 42, 44, 46, 48 및 50)과 절연층(30, 32, 34, 36 및 38)이 적층되어 형성된 적층 기판(28)과, 적층 기판(28)에 내장된 송신 필터 칩(10a) 및 수신 필터 칩(10b)과, 송신 필터 칩(10a) 및 수신 필터 칩(10b)을 적층 기판(28)의 두께 방향으로 투영해서 형성되는 투영 영역(10c 및 10d)과 적어도 일부가 겹치도록 적층 기판(28)의 상면에 설치되고, 또한 송신 필터 칩(10a) 및 수신 필터 칩(10b)과 접속된 칩 부품(12a 및 14a)을 구비하는 회로 기판이다.

Description

회로 기판{CIRCUIT BOARD}
본 발명은 회로 기판에 관한 것이다.
고주파 특성이 우수한 필터로서, 탄성 표면파(Surface Acoustic Wave:SAW) 필터, 압전 박막 공진기(Film Bulk Acoustic Resonator:FBAR) 필터 등의 탄성파 필터가 있다. 휴대 전화 등의 이동체 통신 단말기의 보급에 수반하여, 탄성파 필터를 포함한 부품의 소형화가 요구되고 있다. 소형화를 위하여, 탄성파 필터와, 예를 들어 파워 증폭기, IC(Integrated Circuit: 집적 회로) 등의 전자 부품을 동일한 기판에 내장한 회로 기판이 이용된다. 특허문헌 1에는 기판의 상면에 SAW 필터 칩을 설치하고, 기판의 내부 배선에 의해 필터를 형성하는 발명이 개시되어 있다. 특허문헌 2에는 기판의 상면에 트랜지스터 및 SAW 필터를 설치한 발명이 기재되어 있다.
일본 특허 공개 제2001-189605호 공보 일본 특허 공개 제2011-176061호 공보
그러나, 종래 기술에서는, 탄성파 필터와 전자 부품을 접속하는 배선이 길어진다. 이 결과, 임피던스 정합이 곤란해지고, 또한 노이즈의 영향이 증대한다. 이 결과, 탄성파 필터의 고주파 특성이 악화되는 경우가 있었다. 또한, 회로 기판을 충분히 소형화하는 것도 어려웠다. 본 발명은 상기 과제를 감안하여, 양호한 고주파 특성을 얻을 수 있고, 또한 소형화가 가능한 회로 기판을 제공하는 것을 목적으로 한다.
본 발명은, 도체층과 절연층이 적층되어서 형성된 적층 기판과, 탄성파 필터가 형성되고, 상기 적층 기판에 내장된 필터 칩과, 상기 필터 칩을 상기 적층 기판의 두께 방향으로 투영해서 형성되는 투영 영역과 적어도 일부가 겹치도록 상기 적층 기판의 표면에 설치되고, 또한 상기 필터 칩과 접속된 칩 부품을 구비하는 회로 기판이다.
상기 구성에 있어서, 상기 칩 부품 전체가 상기 투영 영역의 내측에 위치하는 구성으로 할 수 있다.
상기 구성에 있어서, 복수의 상기 칩 부품 전체가 상기 투영 영역의 내측에 위치하는 구성으로 할 수 있다.
상기 구성에 있어서, 상기 필터 칩과 상기 칩 부품과는, 별도의 칩 부품을 통하지 않고 직접 접속되어 있는 구성으로 할 수 있다.
상기 구성에 있어서, 복수의 상기 필터 칩은 송신 필터가 형성된 송신 필터 칩 및 수신 필터가 형성된 수신 필터 칩을 포함하는 구성으로 할 수 있다.
상기 구성에 있어서, 상기 송신 필터 칩은 송신 노드와 공통 노드와의 사이에 접속되고, 상기 수신 필터 칩은 수신 노드와 상기 공통 노드와의 사이에 접속되며, 복수의 상기 칩 부품은, 상기 공통 노드와, 안테나와의 사이에 접속되는 제1 칩 부품, 상기 송신 노드와 전자 부품과의 사이에 접속되는 제2 칩 부품, 상기 수신 노드와 상기 전자 부품과의 사이에 접속되는 제3 칩 부품을 포함하고, 상기 제1 칩 부품은, 상기 송신 필터 칩을 상기 적층 기판의 두께 방향으로 투영해서 형성되는 제1 투영 영역, 또는 상기 수신 필터 칩을 상기 적층 기판의 두께 방향으로 투영해서 형성되는 제2 투영 영역과 겹치고, 상기 제2 칩 부품은 상기 제1 투영 영역과 겹치며, 상기 제3 칩 부품은 상기 제2 투영 영역과 겹치는 구성으로 할 수 있다.
상기 구성에 있어서, 상기 필터 칩과 상기 칩 부품을 접속하는 배선 중, 상기 적층 기판의 면 방향으로 연장되는 제1 배선은, 상기 적층 기판의 두께 방향으로 연장되는 제2 배선보다 짧은 구성으로 할 수 있다.
상기 구성에 있어서, 상기 적층 기판은 금속으로 이루어지는 코어를 포함하고, 상기 필터 칩은 상기 코어에 형성된 개구부에 내장되어 있는 구성으로 할 수 있다.
본 발명에 의하면 양호한 고주파 특성을 얻을 수 있고, 또한 소형화가 가능한 회로 기판을 제공할 수 있다.
도 1(a)는 탄성파 필터를 포함하는 모듈을 예시하는 모식도이다.
도 1(b)는 래더형 필터를 예시하는 회로도이다.
도 2(a)는 비교예에 관한 회로 기판을 예시하는 상면도이다.
도 2(b)는 도 2(a)의 B-B에 따른 단면도이다.
도 3(a)는 실시예 1에 관한 회로 기판을 예시하는 상면도이다.
도 3(b)는 도 3(a)의 B-B에 따른 단면도이다.
도 3(c)는 칩 부품을 예시하는 사시도이다.
도 4(a)는 실시예 2에 관한 회로 기판을 예시하는 상면도이다.
도 4(b)는 도 4(a)의 B-B에 따른 단면도이다.
도 5(a)는 실시예 3에 관한 회로 기판을 예시하는 상면도이다.
도 5(b)는 도 5(a)의 B-B에 따른 단면도이다.
도 5(c)는 실시예 3의 변형예에 관한 회로 기판을 예시하는 단면도이다.
도 6은 실시예 4에 관한 회로 기판을 예시하는 단면도이다.
우선, 탄성파 필터를 포함하는 모듈에 대해서 설명한다. 도 1(a)는 탄성파 필터를 포함하는 모듈을 예시하는 모식도이다.
도 1(a)에 도시한 바와 같이, 분파기(10)는, 예를 들어 SAW 필터인 송신 필터(10Tx) 및 수신 필터(10Rx)를 포함한다. 송신 필터(10Tx)는, 안테나 노드(Ant1)(공통 노드)와 송신 노드(Tx1)와의 사이에 접속되어 있다. 수신 필터(10Rx)는 안테나 노드(Ant1)와 수신 노드(Rx1)와의 사이에 접속되어 있다. 또한, 송신 필터(10Tx) 및 수신 필터(10Rx)는 도시하지 않은 접지 단자에 접속되어 있다. 매칭 회로(12)와 스위치(20)와의 사이에 안테나 노드(Ant2), 매칭 회로(14)와 RFIC(Radio Frequency Integrated Circuit)(24)(전자 부품)와의 사이에 수신 노드(Rx2) 및 PA(18)와 RFIC(24)와의 사이에 송신 노드(Tx2)가 설치되어 있다.
BBIC(Base Band Integrated Circuit)(26)로부터 RFIC(24)에 베이스 밴드의 송신 신호가 입력된다. RFIC(24)는 송신 신호를 베이스 밴드로부터 고주파수로 업 컨버트한다. 송신 신호는 파워 증폭기(Power Amp:PA)(18)에서 증폭되고, 매칭 회로(16)를 통해서 송신 필터(10Tx)에 입력된다. 송신 필터(10Tx)는, 송신 신호 중 송신 필터(10Tx)의 통과 대역 내의 주파수를 갖는 신호를 통과시켜, 통과 대역 외의 주파수를 갖는 신호를 억압한다. 도 1(a)에서는 도시를 생략하고 있지만, 스위치(20)에는, 분파기(10), 매칭 회로(12, 14 및 16), PA(18), RFIC(24) 및 BBIC(26)을 포함하는 복수의 시스템이 접속되어 있다. 예를 들어, 통신 대역(밴드)에 따라, 스위치(20)는 복수의 시스템으로부터 1개를 선택하여 안테나(22)와 접속한다. 송신 신호는 매칭 회로(12) 및 스위치(20)를 통해서 안테나(22)에 입력되고, 안테나(22)로부터 송신된다. 안테나(22)가 수신한 수신 신호는 스위치(20) 및 매칭 회로(12)를 통해서 수신 필터(10Rx)에 입력된다. 수신 필터(10Rx)는, 수신 신호 중 수신 필터(10Rx)의 통과 대역 내의 주파수를 갖는 신호를 통과시키고, 통과 대역 외의 주파수를 갖는 신호를 억압한다. 수신 신호는 매칭 회로(14)를 통해서 RFIC(24)에 입력되고, RFIC(24)에 포함되는 로우 노이즈 증폭기에 의해 증폭된다. RFIC(24)는 수신 신호를 베이스 밴드로 다운 컨버트한다. BBIC(26)은 베이스 밴드의 수신 신호를 처리한다.
매칭 회로(12, 14 및 16)는, 예를 들어 인덕터 및 캐패시터 등의 칩 부품에 의해 형성되고, 분파기(10), PA(18), 스위치(20), 안테나(22), RFIC(24) 및 BBIC(26) 사이의 임피던스를 정합하는 기능을 갖는다. 적절한 임피던스 정합을 얻기 위해서는, 매칭 회로(12, 14 및 16)를, 분파기(10) 가까이 설치하고, 매칭 회로(12, 14 및 16)와 분파기(10)를 접속하는 배선을 짧게 하는 것이 바람직하다.
송신 필터(10Tx) 및 수신 필터(10Rx)에는, 예를 들어 래더형 필터가 채용된다. 도 1(b)는 래더형 필터를 예시하는 회로도이다. 입력 단자(In)와 출력 단자(Out)와의 사이에 직렬 공진자(Sl 내지 S3)가 직렬 접속되어 있다. 직렬 공진자(S1 내지 S2) 사이에 병렬 공진자(P1)가 접속되고, 직렬 공진자(S2 내지 S3) 사이에 병렬 공진자(P2)가 접속되어 있다. 병렬 공진자(P1 및 P2)는 접지 단자에 접속되어 있다. 송신 필터(10Tx)의 입력 단자(In)는 도 1(a)의 송신 노드(Tx1)와 접속되고, 출력 단자(Out)는 안테나 노드(Ant1)와 접속되어 있다. 수신 필터(10Rx)의 입력 단자(In)는 안테나 노드(Ant1)와 접속되고, 출력 단자(Out)는 수신 노드(Rx1)와 접속되어 있다. 송신 필터(10Tx) 및 수신 필터(10Rx)로서, 래더형 필터 이외에, 예를 들어 다중 모드 필터 등을 사용해도 좋다.
다음에 비교예로서, 모듈 중 사각 A로 둘러싼 구성을 1개의 회로 기판에 내장하는 예에 대해서 설명한다. 도 2(a)는 비교예에 관한 회로 기판(100R)을 예시하는 상면도이다. 도 2(b)는 도 2(a)의 B-B에 따른 단면도이다. 도 2(a)에서는 솔더 레지스트(129) 및 도체층(140)의 도시는 생략했다. 도 2(b)에서는 복수의 비아 배선(152) 중 일부에만 부호를 붙였다.
도 2(a) 및 도 2(b)에 도시한 바와 같이, 절연층(130, 132, 134, 136 및 138), 및 도체층(140, 142, 144, 146 148 및 150)이 적층되어 있다. 각 도체층 간은, 절연층(130, 132, 134, 136 및 138)을 관통하는 비아 배선(152)에 의해 접속되어 있다. 도체층(150)은, 적층 기판(128)과, 안테나(22), RFIC(24) 및 BBIC(26)과 같은 외부의 부품을 접속하기 위한 풋 패드로서 기능한다. 도 2(b)에 나타낸 도체층(150)의 안테나 단자(150b)는 도 1(a)의 안테나 노드(Ant2)에 대응하고, 수신 단자(150c)는 수신 노드(Rx2)에 대응한다. 도 1(a)의 송신 노드(Tx2)에 대응하는 송신 단자의 도시는 생략했다.
송신 필터 칩(110a)은, 예를 들어 도 1(a)의 송신 필터(10Tx)가 형성된 SAW 필터 칩이며, 수신 필터 칩(110b)은, 예를 들어 수신 필터(10Rx)가 형성된 SAW 필터 칩이다. 도 1(a)의 매칭 회로(12)는 칩 부품(112a)을 포함하고, 매칭 회로(14)는 칩 부품(114a 및 114b)을 포함하며, 매칭 회로(16)는 칩 부품(116a)을 포함한다. 능동 부품(118a)은 PA(18)을 포함한다.
송신 필터 칩(110a) 및 수신 필터 칩(110b)은 적층 기판(128)의 상면에 설치된 도체층(140)에 플립 칩 실장되어 있다. 칩 부품(112a, 114a, 114b 및 116a)은 땜납(115)에 의해 도체층(140)에 실장되어 있다. 송신 필터 칩(110a)의 접지 단자(GND1)와 수신 필터 칩(110b)의 접지 단자(GND2)는, 접지 단자(150a)에 공통으로 접속되어 있다. 송신 필터 칩(110a)의 출력 단자(Out1) 및 수신 필터 칩(110b)의 입력 단자(In2)는, 도체층(140)에 포함되는 배선을 통해서, 칩 부품(112a)과 접속되어 있다. 칩 부품(112a)은 도체층(150)에 포함되는 안테나 단자(150b)를 개재해서 안테나(22)(도 1(a) 참조)에 접속된다. 송신 필터 칩(110a)의 입력 단자(In1)는, 도체층(140)에 포함되는 배선을 통해서 칩 부품(116a)(도 2(a) 참조)과 접속되어 있다. 칩 부품(116a)은 능동 부품(118a)(도 2(a) 참조)과 접속되고, 능동 부품(118a)은 RFIC(24)(도 1 참조)와 접속된다. 수신 필터 칩(110b)의 출력 단자(Out2)는 도체층(140)에 포함되는 배선을 통해서 칩 부품(114a 및 114b)과 접속되어 있다. 칩 부품(114a 및 114b)은 수신 단자(150c)를 개재해서 RFIC(24)(도 1(a) 참조)와 접속된다.
필터 칩(송신 필터 칩(110a) 및 수신 필터 칩(110b)), 칩 부품(112a, 114a, 114b 및 116a), 및 능동 부품(118a)이 적층 기판(128)의 상면에 설치되어 있기 때문에, 적층 기판(128)이 대형화한다. 또한, 도체층(140)에 포함되는 배선과 같이, 적층 기판(128)의 면 방향으로 연장되는 배선은 길어지고, 예를 들어 150㎛ 이상의 길이를 갖는다. 이로 인해, 필터 칩과 칩 부품(112a 및 114a)과의 사이에 있어서 임피던스 정합을 취하기 어려워진다. 또한, 배선을 흐르는 고주파 신호는 전기적인 노이즈의 영향을 받기 쉬워진다. 이 결과, 회로 기판(100R)의 고주파 특성이 열화된다. 또한, 필터 칩, 칩 부품(112a, 114a, 114b 및 116a), 및 능동 부품(118a)의 배치, 및 배선의 경로가 제약된다. 이로 인해, 배선이 더욱 길어지고, 고주파 특성이 크게 열화되는 경우도 있다. 또한, 필터 칩과 각 칩 부품을, 모두 적층 기판(128) 내에 내장한 경우도, 면 방향의 배선에 의해 접속을 행하기 때문에, 배선이 길어져 버린다. 또한, 한번 내장된 필터 칩 및 각 칩 부품의 위치 및 회로 상수(저항값, 용량, 인덕턴스)를 변경하는 것은 곤란하기 때문에, 위치를 조정하면서, 임피던스를 정확하게 정합시키는 것은 어려워진다. 다음에 실시예 1에 대해서 설명한다.
실시예 1은, 필터 칩이 적층 기판에 내장되고, 칩 부품은 적층 기판의 상면(표면)에 실장된 예이다. 도 3(a)는 실시예 1에 관한 회로 기판(100)을 예시하는 상면도이다. 도 3(b)는 도 3(a)의 B-B에 따른 단면도이다.
도 3(a) 및 도 3(b)에 도시한 바와 같이, 송신 필터 칩(10a) 및 수신 필터 칩(10b)은, 예를 들어 탄탈산리튬(LiTaO3) 또는 니오븀산 리튬(LiNbO3) 등의 압전체로 이루어지는 압전 기판 상에 IDT(Interdigital Transducer)이 형성된 SAW 필터 칩이며, 적층 기판(28)에 내장되어 있다. 탄성파를 여진하는 IDT는 도시하지 않았지만, 각 필터 칩의 상면에 설치되어 있다.
칩 부품(12a, 14a, 14b 및 16a)은, 땜납(15)에 의해 적층 기판(28)의 상면에 실장되어 있다. 칩 부품(12a)(제1 칩 부품)의 전체는, 송신 필터 칩(10a)을 적층 기판(28)의 두께 방향(도 3(b)의 상하 방향)으로 투영해서 형성되는 투영 영역(10c)(제1 투영 영역, 도면 중의 파선 참조)과 겹친다. 칩 부품(14a)(제3 칩 부품)의 전체는, 수신 필터 칩(10b)을 적층 기판(28)의 두께 방향으로 투영해서 형성되는 투영 영역(10d)(제2 투영 영역, 도면 중의 파선 참조)과 겹친다. 이로 인해, 비교예에 비해, 적층 기판(28)의 면적을 작게 할 수 있다. 따라서, 회로 기판(100)의 소형화가 가능하다.
도 3(b)에 도시한 바와 같이, 송신 필터 칩(10a)의 출력 단자(Out1) 및 수신 필터 칩(10b)의 입력 단자(In2)는, 비아 배선(52), 도체층(40 및 42)을 개재해서 칩 부품(l2a)과 접속되어 있다. 칩 부품(12a)은 도체층(50)에 포함되는 안테나 단자(도시하지 않음)와 접속되어 있다. 안테나 단자는, 도 1(a)의 안테나 노드(Ant2)에 대응하고, 스위치(20) 및 안테나(22)와 접속된다. 송신 필터 칩(10a)의 입력 단자(도시하지 않음)는, 칩 부품(16a)(제2 칩 부품, 도 3(a) 참조)과 접속되어 있다. 칩 부품(16a)은, 능동 부품(18a)(도 3(a) 참조)을 개재하여 도체층(50)에 포함되는 송신 단자(도시하지 않음)와 접속되어 있다. 도체층(50)의 송신 단자는, 도 1(a)의 송신 노드(Tx2)에 대응하고, RFIC(24)와 접속된다. 송신 필터 칩(10a)의 접지 단자(GND1)는, 도체층(42, 44, 46 및 48)을 개재하여 도체층(50)에 포함되는 접지 단자(50a)와 접속되어 있다.
수신 필터 칩(10b)의 출력 단자(Out2)는, 비아 배선(52) 및 도체층(40)을 개재해서 칩 부품(14a)과 접속되어 있다. 칩 부품(14a)은, 칩 부품(14b) 및 비아 배선(52)을 개재하여 도체층(50)에 포함되는 수신 단자(50c)와 접속되어 있다. 수신 단자(50c)는 도 1(a)의 수신 노드(Rx2)에 대응하고, RFIC(24)와 접속된다.
송신 필터 칩(10a)과 접속되어 있는 칩 부품(12a)이 투영 영역(10c)과 겹치기 때문에, 송신 필터 칩(10a)과 칩 부품(12a)을 접속하는 배선은 면 방향으로 연장되는 배선을 포함하지 않고, 비아 배선(52)에 의해 구성된다. 수신 필터 칩(10b)과 칩 부품(14a)을 접속하는 배선도 비아 배선(52)에 의해 구성된다. 절연층(30 및 32) 각각의 두께는, 예를 들어 30㎛ 정도이고, 수신 필터 칩(10b)과 칩 부품(14a)을 접속하는 비아 배선(52)의 길이(L1)는, 예를 들어 60㎛ 정도이다. 이와 같이, 실시예 1에 있어서는 비교예에 비해, 필터 칩과 칩 부품(12a 및 14a)을 접속하는 배선이 짧아진다. 이 결과, 임피던스 정합이 용이해지고, 또한 노이즈의 영향을 저감시킬 수 있다. 또한, 배선의 기생 용량 및 기생 인덕턴스 등의 기생 성분도 저감된다. 따라서, 회로 기판(100)의 고주파 특성이 개선된다. 고주파 특성을 효과적으로 개선하기 위해서, 송신 필터 칩(10a)과 칩 부품(12a) 및 수신 필터 칩(10b)과 칩 부품(14a)은, 각각 다른 칩 부품을 통하지 않고 직접 접속되어 있는 것이 바람직하다.
칩 부품(12a, 14a, 14b 및 16a)이 적층 기판(28)의 상면에 실장되어 있기 때문에, 이들 위치 및 회로 상수를 조정하면서, 정확하고 또한 용이하게 임피던스를 정합시킬 수 있다. 필터 칩이 내장되어 있기 때문에, 능동 부품(18a), 칩 부품(12a, 14a, 14b 및 16a)의 배치, 및 배선 경로의 자유도가 높아진다. 이 결과, 회로 기판(100)을 소형화하고, 또한 면 방향으로 신장되는 배선을 더욱 짧게 할 수 있다.
도 3(c)는 칩 부품(12a)을 예시하는 사시도이다. 칩 부품(12a)의 폭(W)은, 예를 들어 0.4mm, 0.6mm 또는 1mm, 길이(L2)는, 예를 들어 0.2mm, 0.3mm 또는 0.5mm, 높이(H)는, 예를 들어 0.3mm이다. 칩 부품(12a, 14a, 14b 및 16a)은, 서로 동일한 크기를 가져도 되고, 다른 크기를 가져도 된다. 각 칩 부품의 크기 및 칩 부품의 수는, 적층 기판(28) 상면의 레이아웃에 따라 변경 가능하다. 필터 칩의 두께는, 예를 들어 250㎛이지만, 변경 가능하다. 적층 기판(28)에 포함되는 절연층의 수 및 도체층의 수는 변경 가능하다. 회로 기판(100)은, 도 1(a)의 사각 A로 둘러싼 회로 요소 이외에, 스위치(20), 안테나(22), BBIC(26) 및 RFIC(24) 중 적어도 1개를 포함해도 되고, 모두를 포함해도 된다.
절연층(30, 32, 34, 36 및 38)은, 예를 들어 유리 에폭시 수지 등의 수지 또는 세라믹스 등으로 이루어진다. 각 절연층이 수지로 이루어짐으로써, 필터 칩의 내장이 용이해진다. 필터 칩의 각 단자, 도체층(42, 44, 46, 48 및 50)은, 예를 들어 구리(Cu), 알루미늄(Al) 등의 금속, 또는 이들 금속을 포함하는 합금으로 이루어진다. 땜납(15)은, 예를 들어 주석 은(Sn-Ag)을 포함한다. 도 3(b)에 도시한 솔더 레지스트(29)는, 땜납(15)이 적층 기판(28) 및 도체층(40)의 불필요한 개소에 부착되는 것을 억제한다.
실시예 2는, 복수의 칩 부품이 하나의 투영 영역 내에 설치되어 있는 예이다. 도 4(a)는 실시예 2에 관한 회로 기판(200)을 예시하는 상면도이다. 도 4(b)는 도 4(a)의 B-B에 따른 단면도이다.
도 4(a) 및 도 4(b)에 도시한 바와 같이, 칩 부품(12a 및 16a)의 전체는 투영 영역(10c)의 내측에 위치하고, 칩 부품(14a) 및 14b)의 전체는 투영 영역(10d)의 내측에 위치한다. 이로 인해, 회로 기판(200)을 더욱 작게 할 수 있다. 또한, 실시예 1과 마찬가지로 배선이 짧아지기 때문에, 고주파 특성이 개선된다. 칩 부품(12a)은 송신 필터 칩(10a)과도 직접 접속되어 있기 때문에, 투영 영역(10c)의 내측에 위치해도 된다.
실시예 3은 칩 부품의 일부가 투영 영역 내에 설치되어 있는 예이다. 도 5(a)는 실시예 3에 관한 회로 기판(300)을 예시하는 상면도이다. 도 5(b)는 도 5(a)의 B-B에 따른 단면도이다.
도 5(a) 및 도 5(b)에 도시한 바와 같이, 칩 부품(14a)의 일부는 투영 영역(10d)의 내측에 위치하고, 다른 일부는 투영 영역(10d)의 외측에 위치한다. 실시예 3에 의하면, 회로 기판(300)을 작게 할 수 있고, 또한 고주파 특성이 개선된다. 또한, 칩 부품(12a, 14a, 14b 및 16a) 중 어느 하나의 적어도 일부가, 투영 영역(10c 또는 10d)의 내측에 위치하면 된다.
도 5(c)는 실시예 3의 변형예에 관한 회로 기판(300a)을 예시하는 단면도이다. 도 5(c)에 도시한 바와 같이, 수신 필터 칩(10b)과 칩 부품(14a)은, 도체층(40)에 포함되는 배선(40a)(제1 배선, 도 5(c)의 격자 사선 참조)과 비아 배선(52a)(제2 배선)에 의해 접속되어 있다. 배선(40a)의 길이 L3은, 예를 들면 30㎛이다. 비아 배선(52a)의 길이 L1은 예를 들어 60㎛이다. 비아 배선(52a)이 칩 부품(14a)과 겹치는 위치에 설치되어 있지 않아도, 면 방향으로 연장되는 배선(40a)이 비아 배선(52a)보다 짧기 때문에, 고주파 특성은 개선된다. 배선(40a)의 길이는, 적층 기판(28)의 상면의 레이아웃에 따라 변경 가능하지만, 비아 배선(52a)보다 짧은 것이 바람직하다.
실시예 4는 코어를 사용하는 예이다. 도 6은, 실시예 4에 관한 회로 기판(400)을 예시하는 단면도이다.
도 6에 도시한 바와 같이, 적층 기판(28)은, 코어(54) 및 절연층(36)과 절연층(38)과의 사이에 위치하는 절연층(37)을 포함한다. 코어(54)는, 예를 들어 250㎛ 정도의 두께를 갖고, Cu 등의 금속으로 이루어진다. 코어(54)는, 접지 전위를 갖고, 칩 부품(14b) 및 도체층(50)에 포함되는 접지 단자(50d)와 접속되어 있다. 코어(54)에 형성된 개구부(54a)에는, 송신 필터 칩(10a) 및 수신 필터 칩(10b)이 내장되어 있다. 개구부(54b)에는, 도체층(42)과 도체층(48) 사이를 접속하는 비아 배선(52)이 관통한다. 코어(54)에 의해, 코어(54)보다 상측의 도체층(40 및 42)과, 하측의 도체층(48 및 50)과의 사이에 있어서의 신호의 간섭은 억제된다. 이 결과, 고주파 특성이 더욱 개선된다. 코어(54)는 금속으로 이루어지고, 또한 다른 도체층보다 두껍기 때문에, 회로 기판(400)의 강도 및 방열성이 향상된다.
실시예 1 내지 4에 있어서, 필터 칩의 IDT 및 단자는, 필터 칩의 상면에 설치되어도 되고, 하면에 설치되어도 된다. 필터 칩은 SAW 필터 칩 이외에, 예를 들어 탄성 경계파 필터 칩, FBAR 필터 칩 등, 다른 탄성파 필터 칩이라도 된다. 송신 필터와 수신 필터를 1개의 칩에 설치한 분파기 칩을 적층 기판(28)에 내장해도 된다. 이때 분파기 칩을 적층 기판(28)의 두께 방향으로 투영한 투영 영역과 겹치도록 칩 부품을 설치한다. 또한, 실시예 l 내지 4는 분파기가 아니고, 필터 단체가 적층 기판(28)에 내장되는 예에도 적용 가능하다.
이상, 본 발명의 실시예에 대해서 상세하게 설명했지만, 본 발명은 이러한 특정한 실시예에 한정되는 것이 아니라, 특허 청구 범위에 기재된 본 발명의 요지의 범위 내에 있어서, 다양한 변형·변경이 가능하다.
10: 분파기
10a: 송신 필터 칩
10b: 수신 필터 칩
10c, 10d: 투영 영역
12, 14, 16: 매칭 회로
12a, 14a, 14b, l6a: 칩 부품
18: PA
18a: 능동 부품
28: 적층 기판
30, 32, 34, 36, 37, 38: 절연층
40, 42, 44, 46, 48, 50: 도체층
40a: 배선
52, 52a: 비아 배선
54: 코어
54a, 54b: 개구부
100, 200, 300, 400: 회로 기판
Ant1, Ant2: 안테나 노드
Rx1, Rx2: 수신 노드
Tx1, Tx2: 송신 노드

Claims (8)

  1. 도체층과 절연층이 적층되어 형성된 적층 기판과,
    탄성파 필터가 형성되고, 상기 적층 기판에 내장된 필터 칩과,
    상기 필터 칩을 상기 적층 기판의 두께 방향으로 투영해서 형성되는 투영 영역과 적어도 일부가 겹치도록 상기 적층 기판의 표면에 설치되고, 또한 상기 필터 칩과 접속된 칩 부품을 구비하고, 상기 칩 부품 전체가 상기 투영 영역의 내측에 위치하는 것을 특징으로 하는, 회로 기판.
  2. 도체층과 절연층이 적층되어 형성된 적층 기판과,
    탄성파 필터가 형성되고, 상기 적층 기판에 내장된 필터 칩과,
    상기 필터 칩을 상기 적층 기판의 두께 방향으로 투영해서 형성되는 투영 영역과 적어도 일부가 겹치도록 상기 적층 기판의 표면에 설치되고, 또한 상기 필터 칩과 접속된 칩 부품을 구비하고,
    상기 필터 칩과 상기 칩 부품을 접속하는 배선 중, 상기 적층 기판의 면 방향으로 연장되는 제1 배선은, 상기 적층 기판의 두께 방향으로 연장되는 제2 배선보다 짧은 것을 특징으로 하는, 회로 기판.
  3. 제1항 또는 제2항에 있어서, 복수의 상기 칩 부품의 전체가 상기 투영 영역의 내측에 위치하는 것을 특징으로 하는, 회로 기판.
  4. 제1항 또는 제2항에 있어서, 상기 필터 칩과 상기 칩 부품은, 다른 칩 부품을 통하지 않고 직접 접속되어 있는 것을 특징으로 하는, 회로 기판.
  5. 제1항 또는 제2항에 있어서, 복수의 상기 필터 칩은 송신 필터가 형성된 송신 필터 칩 및 수신 필터가 형성된 수신 필터 칩을 포함하는 것을 특징으로 하는, 회로 기판.
  6. 제5항에 있어서, 상기 송신 필터 칩은 송신 노드와 공통 노드와의 사이에 접속되고, 상기 수신 필터 칩은 수신 노드와 상기 공통 노드와의 사이에 접속되며,
    복수의 상기 칩 부품은, 상기 공통 노드와 안테나와의 사이에 접속되는 제1 칩 부품, 상기 송신 노드와 전자 부품과의 사이에 접속되는 제2 칩 부품, 상기 수신 노드와 상기 전자 부품과의 사이에 접속되는 제3 칩 부품을 포함하고,
    상기 제1 칩 부품은, 상기 송신 필터 칩을 상기 적층 기판의 두께 방향으로 투영하여 형성되는 제1 투영 영역, 또는 상기 수신 필터 칩을 상기 적층 기판의 두께 방향으로 투영해서 형성되는 제2 투영 영역과 겹치고,
    상기 제2 칩 부품은 상기 제1 투영 영역과 겹치고,
    상기 제3 칩 부품은 상기 제2 투영 영역과 겹치는 것을 특징으로 하는, 회로 기판.
  7. 제1항 또는 제2항에 있어서, 상기 적층 기판은 금속으로 이루어지는 코어를 포함하고,
    상기 필터 칩은 상기 코어에 형성된 개구부에 내장되어 있는 것을 특징으로 하는, 회로 기판.
  8. 삭제
KR1020120151060A 2011-12-22 2012-12-21 회로 기판 KR101389149B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011282012A JP5241909B2 (ja) 2011-12-22 2011-12-22 回路基板
JPJP-P-2011-282012 2011-12-22

Publications (2)

Publication Number Publication Date
KR20130079213A KR20130079213A (ko) 2013-07-10
KR101389149B1 true KR101389149B1 (ko) 2014-04-24

Family

ID=47143615

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120151060A KR101389149B1 (ko) 2011-12-22 2012-12-21 회로 기판

Country Status (6)

Country Link
US (2) US20130162367A1 (ko)
EP (1) EP2608407B1 (ko)
JP (1) JP5241909B2 (ko)
KR (1) KR101389149B1 (ko)
CN (1) CN103179779B (ko)
TW (1) TWI451818B (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9634641B2 (en) 2013-11-06 2017-04-25 Taiyo Yuden Co., Ltd. Electronic module having an interconnection substrate with a buried electronic device therein
US9263425B2 (en) * 2013-12-11 2016-02-16 Infineon Technologies Austria Ag Semiconductor device including multiple semiconductor chips and a laminate
JP6368091B2 (ja) * 2014-01-07 2018-08-01 太陽誘電株式会社 モジュール
CN107005228B (zh) * 2014-12-04 2020-07-14 株式会社村田制作所 电子部件及其制造方法
US9660609B2 (en) * 2015-07-07 2017-05-23 Skyworks Solutions, Inc. Devices and methods related to stacked duplexers
US10312193B2 (en) 2016-08-12 2019-06-04 Qualcomm Incorporated Package comprising switches and filters
WO2019054063A1 (ja) 2017-09-14 2019-03-21 株式会社村田製作所 アンテナモジュールおよび通信装置
DE102018106028A1 (de) * 2018-03-15 2019-09-19 RF360 Europe GmbH Multiplexer und einen Multiplexer umfassendes Frontend-Modul
EP3907760A1 (en) * 2020-05-08 2021-11-10 Infineon Technologies Austria AG Semiconductor module
WO2021241977A1 (ko) * 2020-05-25 2021-12-02 주식회사 케이엠더블유 안테나 장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002359327A (ja) * 2001-03-28 2002-12-13 Kyocera Corp 電子回路モジュール
US20110076800A1 (en) * 2009-09-30 2011-03-31 Renesas Electronics Corporation Manufacturing method of semiconductor device

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001189605A (ja) 1999-10-21 2001-07-10 Matsushita Electric Ind Co Ltd セラミック積層ｒｆデバイス
JP3598060B2 (ja) * 1999-12-20 2004-12-08 松下電器産業株式会社 回路部品内蔵モジュール及びその製造方法並びに無線装置
JP4685979B2 (ja) 2000-02-21 2011-05-18 日本特殊陶業株式会社 配線基板
JP3604033B2 (ja) * 2000-09-08 2004-12-22 日立エーアイシー株式会社 電子部品内蔵型多層配線板
JP2002344146A (ja) * 2001-05-15 2002-11-29 Tdk Corp 高周波モジュールとその製造方法
JP4020644B2 (ja) * 2002-01-09 2007-12-12 アルプス電気株式会社 Ｓａｗフィルタモジュール
US6873529B2 (en) * 2002-02-26 2005-03-29 Kyocera Corporation High frequency module
JP4000081B2 (ja) * 2003-03-12 2007-10-31 京セラ株式会社 ダイプレクサ内蔵配線基板
TW200520201A (en) * 2003-10-08 2005-06-16 Kyocera Corp High-frequency module and communication apparatus
WO2005101502A1 (en) * 2004-04-16 2005-10-27 Koninklijke Philips Electronics N.V. An integrated circuit, a method and an assembly for manufacturing the integrated circuit, and a mobile phone having the integrated circuit
JP2007273585A (ja) * 2006-03-30 2007-10-18 Sony Corp マイクロデバイスモジュール及びその製造方法
DE102006016345A1 (de) * 2006-04-05 2007-10-18 Infineon Technologies Ag Halbleitermodul mit diskreten Bauelementen und Verfahren zur Herstellung desselben
CN102265515B (zh) 2008-12-26 2014-07-09 太阳诱电株式会社 双工器以及电子装置
JP2011176061A (ja) 2010-02-23 2011-09-08 Panasonic Corp 半導体装置
JP5241910B2 (ja) 2011-12-22 2013-07-17 太陽誘電株式会社 回路基板

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002359327A (ja) * 2001-03-28 2002-12-13 Kyocera Corp 電子回路モジュール
US20110076800A1 (en) * 2009-09-30 2011-03-31 Renesas Electronics Corporation Manufacturing method of semiconductor device

Also Published As

Publication number Publication date
US20140204549A1 (en) 2014-07-24
EP2608407B1 (en) 2018-09-19
EP2608407A3 (en) 2014-05-14
US20130162367A1 (en) 2013-06-27
CN103179779B (zh) 2016-03-02
JP2013132014A (ja) 2013-07-04
JP5241909B2 (ja) 2013-07-17
TW201328448A (zh) 2013-07-01
EP2608407A2 (en) 2013-06-26
CN103179779A (zh) 2013-06-26
TWI451818B (zh) 2014-09-01
KR20130079213A (ko) 2013-07-10
US8917520B2 (en) 2014-12-23

Similar Documents

Publication Publication Date Title
KR101389149B1 (ko) 회로 기판
JP6725059B2 (ja) 高周波モジュール及び通信装置
KR101460416B1 (ko) 회로 기판
CN110392926B (zh) 高频模块
US10873352B2 (en) Radio-frequency module and communication apparatus
KR20190040041A (ko) 스위치 ic, 프론트 엔드 모듈 및 통신 장치
CN114144976B (zh) 高频模块和通信装置
KR102455842B1 (ko) 회로 모듈 및 통신 장치
US11451251B2 (en) Radio frequency module and communication device
WO2018110577A1 (ja) 高周波モジュール及び通信装置
WO2021002157A1 (ja) 高周波モジュール及び通信装置
WO2021002156A1 (ja) 高周波モジュール及び通信装置
JP5888786B2 (ja) 回路基板
JP6105358B2 (ja) 回路基板
KR102443990B1 (ko) 고주파 모듈 및 통신 장치
CN115039345B (zh) 高频模块以及通信装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170322

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180403

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190328

Year of fee payment: 6