JP5168819B2 - 半導体パッケージおよびその製造方法 - Google Patents

半導体パッケージおよびその製造方法 Download PDF

Info

Publication number
JP5168819B2
JP5168819B2 JP2006154920A JP2006154920A JP5168819B2 JP 5168819 B2 JP5168819 B2 JP 5168819B2 JP 2006154920 A JP2006154920 A JP 2006154920A JP 2006154920 A JP2006154920 A JP 2006154920A JP 5168819 B2 JP5168819 B2 JP 5168819B2
Authority
JP
Japan
Prior art keywords
substrate
hole
rim
semiconductor package
functional element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006154920A
Other languages
English (en)
Other versions
JP2007324465A (ja
Inventor
志恵 広瀬
康弘 福山
誠 岩島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nissan Motor Co Ltd
Original Assignee
Nissan Motor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nissan Motor Co Ltd filed Critical Nissan Motor Co Ltd
Priority to JP2006154920A priority Critical patent/JP5168819B2/ja
Priority to US11/806,381 priority patent/US7745923B2/en
Publication of JP2007324465A publication Critical patent/JP2007324465A/ja
Application granted granted Critical
Publication of JP5168819B2 publication Critical patent/JP5168819B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14618Containers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14683Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Photometry And Measurement Of Optical Pulse Characteristics (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Description

本発明は、素子基板の表面に形成した機能性素子を密閉空間に封止した半導体パッケージおよびその製造方法に関する。
半導体素子基板の表面に形成した半導体素子を密閉空間内に封止した半導体パッケージとして、ウエハレベルパッケージが知られている。このウエハレベルパッケージでは、半導体素子を形成したウエハに基板を接合して半導体素子を密閉空間内に封止する。そして、ウエハを基板に接合する方法として半田を使用したものが従来技術として知られている(たとえば、特許文献1参照)。
特開2005−251898号公報
特許文献1のような従来のウエハレベルパッケージでは、半導体素子を囲むように半田を塗布してウエハを接合する。ところで、ウエハを接合するための半田は金属であるので、半導体素子の電極パッドと接触しないようにするため、半田と電極パッドとの間隔を離しておく必要がある。このため、特許文献1のウエハレベルパッケージでは、パッケージのサイズが大きくなるという問題点がある。
本発明の半導体パッケージは、機能性素子を表面に形成した素子基板と、機能性素子を囲うように素子基板に接合した額縁形状のリム基板と、リム基板の開口部を塞ぐようにリム基板に接合した蓋基板とを備え、素子基板は、機能性素子の外周部に機能性素子の信号を出力する引出電極を備え、リム基板は、リム基板を貫通する第1の貫通孔と、第1の貫通孔に導体材料を充填して形成し、引出電極の信号引出口を封止し、信号引出口と取出電極とを電気的に接続する接続電極とを備え、蓋基板は、蓋基板を貫通する第2の貫通孔と、第2の貫通孔に導体材料を充填して形成し、機能性素子の信号を外部に取り出す取出電極とを備え、第1の貫通孔の素子基板側の断面積は、第1の貫通孔の蓋基板側の断面積より大きいことを特徴とする。
また、本発明の半導体パッケージは、機能性素子を表面に形成した素子基板と、機能性素子を囲うように素子基板に接合した額縁形状のリム基板と、リム基板の開口部を塞ぐようにリム基板に接合した蓋基板とを備え、素子基板は、機能性素子の外周部に機能性素子の信号を出力する引出電極を備え、リム基板は、リム基板を貫通する第1の貫通孔と、素子基板との接合面に引出電極に沿って形成され、第1の貫通孔をリム基板の内面に連通する溝とを有し、第1の貫通孔および溝に導体材料を充填して形成し、引出電極の信号引出口を封止し、信号引出口と取出電極とを電気的に接続する接続電極とを備え、蓋基板は、蓋基板を貫通する第2の貫通孔と、第2の貫通孔に導体材料を充填して形成し、機能性素子の信号を外部に取り出す取出電極とを備えることを特徴とする。
本発明の半導体パッケージの製造方法は、機能性素子と機能性素子の外周部に機能性素子の信号を出力する引出電極とを表面に形成した素子基板と、機能性素子を囲うように素子基板に接合した額縁形状のリム基板と、リム基板の開口部を塞ぐようにリム基板に接合した蓋基板とを備えた半導体パッケージの製造方法において、リム基板を貫通する第1の貫通孔を形成し、第1の貫通孔を形成したリム基板を素子基板に接合し、リム基板を素子基板に接合した後、第1の貫通孔に導体材料を充填して引出電極に接続された接続電極を形成し、第1の貫通孔に導体材料を充填した後、蓋基板を貫通する第2の貫通孔を形成し、第2の貫通孔を形成した蓋基板をリム基板に接合し、第2の貫通孔に導体材料を充填して接続電極に接続された取出電極を形成することを特徴とする。
さらに、本発明の半導体パッケージは、機能性素子と機能性素子の外周部に機能性素子の信号を出力する引出電極とを表面に形成した素子基板と、機能性素子を囲うように素子基板に接合した額縁形状のリム基板と、リム基板の開口部を塞ぐようにリム基板に接合した蓋基板とを備えた半導体パッケージの製造方法において、リム基板に、リム基板を貫通する第1の貫通孔を形成すると共に、リム基板の素子基板に対する接合面に引出電極に沿って、第1の貫通孔をリム基板の内面に連通する溝を形成し、第1の貫通孔および溝に導体材料を充填して引出電極に接続された接続電極を形成し、蓋基板を貫通する第2の貫通孔を形成し、第2の貫通孔に導体材料を充填して接続電極に接続された取出電極を形成することを特徴とする。
本発明によれば、貫通孔を形成したリム基板と、貫通孔に導体材料を充填して形成した電極によって、機能性素子を形成した素子基板と蓋基板との間に空間を形成して機能性素子をその空間に封止した。したがって、機能性素子を封止するための領域とは別に、機能性素子の信号を外部へ取り出すための電極を設けるための領域を素子基板上に設ける必要がないので、半導体パッケージを小型化することができる。
本発明の実施形態の赤外線センサ1について図1を参照して説明する。図1(a)は赤外線センサ1を上から見たときの平面図であり、図1(b)は図1(a)のA−A’線断面図である。
赤外線センサ1は、素子基板2、蓋基板3およびリム基板4を備える。半導体素子基板2は、たとえばSiからなり、表面には赤外線検出素子5を形成する。この赤外線検出素子5は赤外線を検出する素子であり、赤外線検出素子5に設けられた受光部に赤外線が照射されると、受光部の温度が上昇し、その温度上昇を検出することによって赤外線を検出する。赤外線検出素子5の周囲には赤外線検出素子5からの信号を出力する引出電極6が設けられる。引出電極6は、たとえばAlやCuなどの金属からなり、赤外線検出素子5からの信号を取り出すPAD開口部6a以外の領域が絶縁膜7によって被覆される。
蓋基板3は、たとえばZnSやGe、Siなど赤外線を透過する材料からなる。蓋基板3を後述するリム基板4の開口部を覆うようにして、半導体素子基板2と接合したリム基板4に接合すると、赤外線検出素子5と蓋基板3との間に空間8が生じ、この空間8によって赤外線検出素子5は封止される。
蓋基板3には、貫通孔9を形成する。貫通孔9には導体材料を充填し、取出電極10が形成される。取出電極10は、ワイヤやバンプによって赤外線センサ1を搭載する回路基板と接続する。
リム基板4は、ガラス、絶縁性セラミックまたはシリコンなどの加工しやすい絶縁材料からなる、額縁形状の板状基板である。リム基板4は、赤外線検出素子5を囲うように設けられる。リム基板4にも、貫通孔11を形成する。貫通孔11には導体材料を充填し、接続電極12を形成する。接続電極12は、素子基板2のPAD開口部6aと蓋基板3の取出電極10とを接続する。また、接続電極12によって、引出電極6や絶縁層7を封止する。
リム基板4に形成された貫通孔11について、図2および図3を参照して詳細に説明する。図2(a)はリム基板4を上から見たときの平面図であり、図2(b)は図2(a)のB−B’線断面図である。図3は貫通孔11の拡大図である。貫通孔11の断面積は一定ではなく、蓋基板3側の貫通孔11aの断面積に比べて素子基板2側の貫通孔11bの断面積が大きくなっている。これは、貫通孔11に充填される導体材料によって引出電極6を封止するためである。導体材料で封止するのは、引出電極6や絶縁層7によって素子基板2の表面に凹凸が生ずるため、リム基板4と素子基板2との接合によって、引出電極6や絶縁層7を形成した箇所を封止することは困難であるからである。
図2(b)、図3に示すように、リム基板4に形成した溝11cによって、貫通孔11はリム基板4の内面21に連通している。これは、貫通孔11に導体材料を充填するときの貫通孔11の空気を排気するためと、引出電極6のPAD開口部6a近傍のみならず、引出電極6のリム基板4に覆われる領域全体を導体材料によって封止するためである。
貫通孔の空気を排気できるため、貫通孔11を導体材料によって完全に充填できる。また、リム基板4に覆われる領域全体の引出電極6を封止するので、リム基板4と引出電極6との間の隙間における不純物ガスの残留または不純物ガスの発生を防止することができる。
リム基板4に形成した溝11cの深さは一定ではなく、内面21の出口付近の溝11cの深さが浅くなっている(11d)。これは、導体材料を貫通孔11に充填するとき、赤外線検出素子4への導体材料の流れ込みを防止するためである。
次に、赤外線センサ1の製造方法について図4〜図9を参照して説明する。図4に示すように、素子基板2の表面に公知のマイクロマシン技術によって赤外線検出素子5を形成する。そして、埋め込み配線技術によって赤外線検出素子5の周囲に引出電極6を形成する。さらに、表面に絶縁膜7を成膜して、PAD開口部6aを形成する。
次に、図5に示すように、赤外線検出素子5を形成した素子基板2に、貫通孔11を形成したリム基板4を接合する。貫通孔11を、マスクを使用したパターニングやレーザ、サンドブラストなどによって形成する。
素子基板2とリム基板4との接合について、図6を参照して説明する。素子基板2とリム基板4とを接合用真空装置60のチャンバ61内に設置して接合は行われる。接合用真空装置60は、チャンバ61、上部試料ホルダ62、下部試料ホルダ63、およびビーム源64,65を備える。チャンバ61は不図示の真空ポンプにより真空排気されている。上部試料ホルダ62はチャンバ61の上面側に設けられ、リム基板4を保持する。上部試料ホルダ62は上下移動可能であり、リム基板4を素子基板2と接合する位置まで移動できる。下部試料ホルダ63はチャンバ61の下面側に設けられ、素子基板2を保持する。ビーム源64は、上部試料ホルダ62の保持されたリム基板4にArイオンビームを照射し、ビーム源65は、下部試料ホルダ63に保持された素子基板2にArイオンビームを照射する。
リム基板4にArイオンビームを照射すると、リム基板4の接合面がスパッタエッチングされる。このため、リム基板4の表面を覆っていた汚染物や水分などは除去され、リム基板4の接合面は活性な状態になる。一方、素子基板2の接合面についても、Arイオンビームを照射すると、表面を覆っていた汚染物や、酸化膜、水酸基、水分などは除去され、素子基板2の接合面は活性な状態になる。
Arイオンビームの照射後、上部試料ホルダ62を下方に移動し、接合面が活性状態のまま真空中でリム基板4と素子基板2を重ね合わせると、素子基板2とリム基板4とは接合する(表面活性化接合)。
次に、図7に示すように、リム基板4の貫通孔11に溶融した導体材料71、たとえば半田を注入する。そして、貫通孔11に注入した導体材料が固化するまで放置する。
次に、図8に示すように、貫通孔9を形成した蓋基板3をリム基板4に接合する。ここで、貫通孔9を予め、ドリルやレーザ、サンドブラストなどによって蓋基板3に形成する。蓋基板3とリム基板4との接合は、半導体素子基板2とリム基板4との接合と同様に表面活性化接合によって行う。
リム基板4との接合の後、蓋基板3の貫通孔9に溶融した導体材料、たとえば半田を注入する。蓋基板3の貫通孔9に注入する導体材料は、リム基板4の貫通孔11に注入する導体材料の融点より低いものを使用する。貫通孔9に導体材料を注入した後、導体材料が固化するまで放置する。
図2〜図8では、1つの素子基板2、1つの蓋基板3および1つのリム基板4によって1つの赤外線センサ1を形成したが、実際は、図9に示すように、1つの素子基板2、1つの蓋基板3および1つのリム基板4によって複数の赤外線センサ1を一括に形成する。以下、一括形成された複数の赤外線センサの集合体を赤外線センサ集合体90と呼ぶ。赤外線センサ集合体90には、赤外線センサ1を縦横並列に複数形成する。貫通孔9に導体材料を注入して放置した後、図9に示すように、G−G’線、H−H’線、I−I’線およびJ−J’線に沿ってダイシングして赤外線センサ集合体90を個片化し、図1の赤外線センサ1が作製される。
以上の実施形態による赤外線センサ1は次のような作用効果を奏する。
(1)貫通孔11を形成したリム基板4と、貫通孔11に導体材料を充填して形成した接続電極12とによって、赤外線検出素子5を形成した素子基板2と蓋基板3との間に空間8を形成して赤外線検出素子5をその空間8に封止した。したがって、赤外線検出素子5を封止するための領域とは別に、赤外線検出素子5の信号を外部へ取り出すための電極を設けるための領域を素子基板2上に設ける必要がないので、赤外線センサ1を小型化することができる。
(2)蓋基板3の貫通孔9を充填する導体材料の融点はリム基板4の貫通孔11を充填する導体材料の融点より低いものとした。したがって、蓋基板3の貫通孔9に導体材料を注入する際、リム基板4の接続電極12からの導体材料の溶け出しや接続電極12の再溶融を抑制することができる。
(3)PAD開口部6aが形成されている箇所など、素子基板2の凹凸が形成されている箇所を貫通孔11内に含む程、リム基板4の素子基板2側の貫通孔11bの断面積を大きくした。したがって、接続電極12によって素子基板2の凹凸が形成されている箇所を封止することができ、素子基板2とリム基板4との接合によっては封止が困難な箇所も確実に封止することができる。
(4)リム基板4の蓋基板3側の貫通孔11aの断面積を素子基板2側の貫通孔11bの断面積に比べて小さくした。したがって、素子基板2の凹凸が形成されている箇所を接続電極12によって封止することができる程、貫通孔11bの断面積を大きくしても、貫通孔11形成によるリム基板4の強度低下を抑制できる。
(5)リム基板4の蓋基板3側の貫通孔11aの断面積に比べて蓋基板3の貫通孔9の断面積を大きくした。したがって、リム基板4の貫通孔11の位置が多少ずれても、リム基板の接続電極12と蓋基板3の取出電極10との電気的接続を取ることができる。
(6)リム基板4の素子基板2との接合面に貫通孔11とリム基板4の内面21とが連通する溝11cを形成した。このため、引出電極6や絶縁層7のリム基板4に覆われる領域全体の接続導体12による封止が可能となる。これによって、赤外線検出素子5を密閉する空間8を確実に封止することができる。また、貫通孔11に導体材料を注入するとき、貫通孔11内の空気は溝11cを通過して外部に排出されるので、貫通孔11内の導体材料の充填が可能となる。
(7)リム基板4に形成した溝11cの、内面21の開放端近傍(11d)の深さを浅くした。したがって、貫通孔11に導体材料と注入するとき、赤外線検出素子4への導体材料の流れ込みを防止することができる。また、内面21の近傍まで導体材料の充填が可能となり、確実に接続導体12によって封止することができる。さらに、接続導体12によってリム基板4と絶縁層7との間の隙間がなくなるので、空間8内にゲッタを設けたときにゲッタに吸着する不純物ガス量を少なくできる。
(8)リム基板4は板状の基板であるので、押し付けて接合するバンプなどと異なり、素子基板2と蓋基板3との間隔を均一に保てる。
以上の実施形態の赤外線センサ1を次のように変形することができる。
(1)素子基板2に形成された機能性素子は赤外線検出素子4であったが、基板上に形成される機能性素子であれば実施形態に限定されない。たとえば、圧力センサ素子や加速度検出素子、ジャイロ素子、CCD(Charge Coupled Device )でもよい。この場合、蓋基板は赤外線を透過する必要がないので、蓋基板を、赤外線の透過性を有しないものとしてもよい。
(2)図10に示すように、半導体パッケージ100の機能性素子101が形成された空間8に不純物ガスを吸収するゲッタ102を設けてもよい。空間8が真空密閉されているとき、高真空度を維持することができる。
(3)蓋基板3の貫通孔9の導体材料に対する濡れ性を良好にするため、導体材料を注入する前に、貫通孔9の表面をメッキしてもよい。導体材料との濡れ性が良好になると導体材料と貫通孔9との間の密着性が高くなり、導体材料の充填性が上がる。また、同様に、リム基板4の貫通孔11の表面をメッキしてもよい。
(4)引出電極6は、メタル配線のほかに、ポリSi配線および拡散層配線でもよい。
(5)素子基板2とリム基板4との接合および蓋基板3とリム基板4との接合を表面活性化接合によって行ったが、陽極接合などによって行ってもよい。また、機能性素子によっては接合を真空中のみならず大気中で行ってもよい。
(6)図11に示すように、赤外線センサ集合体90Aに形成されている赤外線センサの取出電極10および不図示の接続電極12、PAD開口部6aを隣接する赤外線センサと共有化し、取出電極10および不図示の接続電極12、PAD開口部6aの部分(K−K’線、L−L’線、M−M’線、N−N’線)を切断して分割し、個片化して、図12に示す赤外線センサ1Aを得るようにしてもよい。取出電極10および不図示の接続電極12、PAD開口部6aの部分を切断しても、貫通孔9,11に導体材料が充填されているため、空間8の密閉性は保てる。このようにすることによって、赤外線センサ1Aを実施形態の赤外線センサ1より小型化することができる。
本発明は、その特徴的構成を有していれば、以上説明した実施の形態になんら限定されない。
図1(a)は本発明の実施形態の赤外線センサの平面図であり、図1(b)は図1(a)のA−A’線断面図である。 図2(a)はリム基板の平面図であり、図2(b)は図2(a)のB−B’線断面図である。 リム基板に形成した貫通孔を説明するための図である。 図4(a)は赤外線検出素子を形成した素子基板の平面図であり、図4(b)は図4(a)のC−C’線断面図である。 図5(a)はリム基板を素子基板に接合する工程を説明するための図であり、図5(b)は図5(a)のD−D’線断面図である。 接合用真空装置を説明するための図である。 図7(a)はリム基板の貫通孔に導体材料を注入する工程を説明するための図であり、図7(b)は図7(a)のE−E’線断面図である。 図8(a)はリム基板に蓋基板を接合する工程を説明するための図であり、図7(b)は図7(a)のF−F’線断面図である。 赤外線センサのダイシングの工程を説明するための図である。 ゲッタを設けた半導体パッケージを説明するための図である。 他の実施形態の赤外線センサのダイシングの工程を説明するための図である。 図12(a)は他の実施形態の赤外線センサの平面図であり、図12(b)は図12(a)のP−P’線断面図である。
符号の説明
1,1A 赤外線センサ 2 素子基板
3 蓋基板 4 リム基板
5 赤外線検出素子 6 引出電極
6a PAD開口部 7 絶縁層
9,11 貫通孔 10 取出電極
12 接続電極 90,90A 赤外線センサ集合体
100 半導体パッケージ 101 機能性素子
102 ゲッタ

Claims (8)

  1. 機能性素子を表面に形成した素子基板と、
    前記機能性素子を囲うように前記素子基板に接合した額縁形状のリム基板と、
    前記リム基板の開口部を塞ぐように前記リム基板に接合した蓋基板とを備え、
    前記素子基板は、前記機能性素子の外周部に前記機能性素子の信号を出力する引出電極を備え、
    前記リム基板は、前記リム基板を貫通する第1の貫通孔と、前記第1の貫通孔に導体材料を充填して形成し、前記引出電極の信号引出口を封止し、前記信号引出口と取出電極とを電気的に接続する接続電極とを備え、
    前記蓋基板は、前記蓋基板を貫通する第2の貫通孔と、前記第2の貫通孔に導体材料を充填して形成し、前記機能性素子の信号を外部に取り出す前記取出電極とを備え、
    前記第1の貫通孔の前記素子基板側の断面積は、前記第1の貫通孔の前記蓋基板側の断面積より大きいことを特徴とする半導体パッケージ。
  2. 機能性素子を表面に形成した素子基板と、
    前記機能性素子を囲うように前記素子基板に接合した額縁形状のリム基板と、
    前記リム基板の開口部を塞ぐように前記リム基板に接合した蓋基板とを備え、
    前記素子基板は、前記機能性素子の外周部に前記機能性素子の信号を出力する引出電極を備え、
    前記リム基板は、前記リム基板を貫通する第1の貫通孔と、前記素子基板との接合面に前記引出電極に沿って形成され、前記第1の貫通孔を前記リム基板の内面に連通する溝とを有し、前記第1の貫通孔および前記溝に導体材料を充填して形成し、前記引出電極の信号引出口を封止し、前記信号引出口と取出電極とを電気的に接続する接続電極とを備え、
    前記蓋基板は、前記蓋基板を貫通する第2の貫通孔と、前記第2の貫通孔に導体材料を充填して形成し、前記機能性素子の信号を外部に取り出す前記取出電極とを備えることを特徴とする半導体パッケージ
  3. 請求項2に記載の半導体パッケージにおいて、
    前記溝は、前記リム基板の内面の近傍で深さが浅くなっていることを特徴とする半導体パッケージ。
  4. 請求項1乃至3のいずれか1項に記載の半導体パッケージにおいて、
    前記第2の貫通孔に充填する導体材料の融点は、前記第1の貫通孔に充填する導体材料の融点より低いことを特徴とする半導体パッケージ。
  5. 請求項1乃至4のいずれか1項に記載の半導体パッケージにおいて、
    前記第2の貫通孔の断面積は、前記第1の貫通孔の前記蓋基板側の断面積より大きいことを特徴とする半導体パッケージ。
  6. 請求項1乃至5のいずれか1項に記載の半導体パッケージにおいて、
    前記機能性素子は赤外線検出素子であることを特徴とする半導体パッケージ。
  7. 機能性素子と前記機能性素子の外周部に前記機能性素子の信号を出力する引出電極とを表面に形成した素子基板と、
    前記機能性素子を囲うように前記素子基板に接合した額縁形状のリム基板と、
    前記リム基板の開口部を塞ぐように前記リム基板に接合した蓋基板とを備えた半導体パッケージの製造方法において、
    前記リム基板を貫通する第1の貫通孔を形成し、
    前記第1の貫通孔を形成したリム基板を前記素子基板に接合し、
    前記リム基板を前記素子基板に接合した後、前記第1の貫通孔に導体材料を充填して前記引出電極に接続された接続電極を形成し、
    前記第1の貫通孔に導体材料を充填した後、前記蓋基板を貫通する第2の貫通孔を形成し、
    前記第2の貫通孔を形成した蓋基板を前記リム基板に接合し、
    前記第2の貫通孔に導体材料を充填して前記接続電極に接続された取出電極を形成することを特徴とする半導体パッケージの製造方法。
  8. 機能性素子と前記機能性素子の外周部に前記機能性素子の信号を出力する引出電極とを表面に形成した素子基板と、
    前記機能性素子を囲うように前記素子基板に接合した額縁形状のリム基板と、
    前記リム基板の開口部を塞ぐように前記リム基板に接合した蓋基板とを備えた半導体パッケージの製造方法において、
    前記リム基板に、前記リム基板を貫通する第1の貫通孔を形成すると共に、前記リム基板の前記素子基板に対する接合面に前記引出電極に沿って、前記第1の貫通孔を前記リム基板の内面に連通する溝を形成し、
    前記第1の貫通孔および前記溝に導体材料を充填して前記引出電極に接続された接続電極を形成し、
    前記蓋基板を貫通する第2の貫通孔を形成し、
    前記第2の貫通孔に導体材料を充填して前記接続電極に接続された取出電極を形成することを特徴とする半導体パッケージの製造方法。
JP2006154920A 2006-06-02 2006-06-02 半導体パッケージおよびその製造方法 Active JP5168819B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006154920A JP5168819B2 (ja) 2006-06-02 2006-06-02 半導体パッケージおよびその製造方法
US11/806,381 US7745923B2 (en) 2006-06-02 2007-05-31 Cover substrate attached to a rim substrate with electrically connected through hole

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006154920A JP5168819B2 (ja) 2006-06-02 2006-06-02 半導体パッケージおよびその製造方法

Publications (2)

Publication Number Publication Date
JP2007324465A JP2007324465A (ja) 2007-12-13
JP5168819B2 true JP5168819B2 (ja) 2013-03-27

Family

ID=38789160

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006154920A Active JP5168819B2 (ja) 2006-06-02 2006-06-02 半導体パッケージおよびその製造方法

Country Status (2)

Country Link
US (1) US7745923B2 (ja)
JP (1) JP5168819B2 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100188825A1 (en) * 2009-01-28 2010-07-29 Honeywell International Inc. Apparatus for isolating multiple circuit boards from vibration
JPWO2010106601A1 (ja) * 2009-03-19 2012-09-13 パナソニック株式会社 接続構造体、回路装置及び電子機器
US8471206B1 (en) * 2009-07-14 2013-06-25 Flir Systems, Inc. Infrared detector vacuum test systems and methods
JP5658898B2 (ja) * 2010-03-29 2015-01-28 株式会社日立製作所 ウェハ接合半導体装置の製造方法
JP5014470B2 (ja) * 2010-06-28 2012-08-29 三菱電機株式会社 樹脂封止形電子制御装置、及びその製造方法
JP2014186006A (ja) * 2013-03-25 2014-10-02 Toshiba Corp 赤外線撮像装置および赤外線撮像モジュール
WO2016166811A1 (ja) * 2015-04-14 2016-10-20 オリンパス株式会社 接続構造体および撮像装置
CN110148634A (zh) * 2018-02-02 2019-08-20 华星光通科技股份有限公司 防止湿气进入的光感测器电极堆迭结构
TWI645517B (zh) * 2018-02-02 2018-12-21 華星光通科技股份有限公司 Photosensor electrode stack structure for preventing moisture from entering
TWI839809B (zh) * 2022-08-15 2024-04-21 同欣電子工業股份有限公司 感測器封裝結構

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0316799B1 (en) * 1987-11-13 1994-07-27 Nissan Motor Co., Ltd. Semiconductor device
JP3772702B2 (ja) * 2001-07-23 2006-05-10 松下電器産業株式会社 弾性表面波装置の製造方法
JP4497923B2 (ja) * 2001-12-05 2010-07-07 ザ ジェイ. デビッド グラッドストーン インスティテューツ ロボット顕微鏡検査システム
JP4342174B2 (ja) * 2002-12-27 2009-10-14 新光電気工業株式会社 電子デバイス及びその製造方法
JP2004357019A (ja) * 2003-05-29 2004-12-16 Seiko Epson Corp 圧電発振器
JP4312631B2 (ja) 2004-03-03 2009-08-12 三菱電機株式会社 ウエハレベルパッケージ構造体とその製造方法、及びそのウエハレベルパッケージ構造体から分割された素子
JP4122317B2 (ja) * 2004-06-29 2008-07-23 株式会社日立製作所 遺伝子検査方法
US7864320B2 (en) * 2007-04-19 2011-01-04 Xerox Corporation Method to minimize instrument differences in color management functions

Also Published As

Publication number Publication date
US7745923B2 (en) 2010-06-29
JP2007324465A (ja) 2007-12-13
US20070278649A1 (en) 2007-12-06

Similar Documents

Publication Publication Date Title
JP5168819B2 (ja) 半導体パッケージおよびその製造方法
TWI573253B (zh) 具暴露感測器陣列之感測器封裝體及其製作方法
US20130001710A1 (en) Process for a sealed mems device with a portion exposed to the environment
TWI589879B (zh) 微機械慣量感測器及其製造方法
US8021906B2 (en) Hermetic sealing and electrical contacting of a microelectromechanical structure, and microsystem (MEMS) produced therewith
US20120270354A1 (en) Methods for fabricating sensor device package using a sealing structure
JP2000186931A (ja) 小型電子部品及びその製造方法並びに該小型電子部品に用いるビアホールの成形方法
JP2001189467A (ja) 高真空パッケ−ジングマイクロジャイロスコ−プ及びその製造方法
CN101044088A (zh) 用于装配半导体芯片的方法及相应的半导体芯片装置
US20090020419A1 (en) Physical Sensor And Method Of Process
TWI703083B (zh) 用於封閉式微機電系統裝置之內部阻障及製造微機電系統裝置的方法
KR20180013800A (ko) 패터닝된 층 화합물
CN109752428B (zh) 用mems制造技术构造的电化学气体传感器
JP2003337075A (ja) 絶対圧型圧力センサ
TW201527205A (zh) 具密封構造的混合積體構件
JP4924663B2 (ja) 半導体装置およびその製造方法
JP2012210702A (ja) マイクロ電気機械システムセンサおよびその製造方法
JP6221299B2 (ja) 気密封止体及び気密封止方法
US10468322B2 (en) Semiconductor device capable of suppressing cracks of through-hole protective film and short circuit of adjacent through-electrodes
US9688532B2 (en) Method of manufacturing electronic device
JP2015161600A (ja) 湿度センサ
JP2009031005A (ja) 半導体圧力センサ
JP2010243365A (ja) 赤外線センサ装置の製造方法
JP2007322271A (ja) 慣性力センサ及びその製造方法
JP2013098514A (ja) 半導体装置の製造方法及び半導体装置、電子機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090325

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090828

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111108

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120207

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120406

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120605

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120823

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20120904

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121204

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121217

R150 Certificate of patent or registration of utility model

Ref document number: 5168819

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150