JPWO2010106601A1 - 接続構造体、回路装置及び電子機器 - Google Patents

接続構造体、回路装置及び電子機器 Download PDF

Info

Publication number
JPWO2010106601A1
JPWO2010106601A1 JP2011504623A JP2011504623A JPWO2010106601A1 JP WO2010106601 A1 JPWO2010106601 A1 JP WO2010106601A1 JP 2011504623 A JP2011504623 A JP 2011504623A JP 2011504623 A JP2011504623 A JP 2011504623A JP WO2010106601 A1 JPWO2010106601 A1 JP WO2010106601A1
Authority
JP
Japan
Prior art keywords
terminal
connection
terminal portion
recess
circuit device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2011504623A
Other languages
English (en)
Inventor
理仁 川端
理仁 川端
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Publication of JPWO2010106601A1 publication Critical patent/JPWO2010106601A1/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/368—Assembling printed circuits with other printed circuits parallel to each other
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/163—Connection portion, e.g. seal
    • H01L2924/16315—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09036—Recesses or grooves in insulating substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09709—Staggered pads, lands or terminals; Parallel conductors in different planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10515—Stacked components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2018—Presence of a frame in a printed circuit or printed circuit assembly
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)
  • Combinations Of Printed Boards (AREA)
  • Connections Effected By Soldering, Adhesion, Or Permanent Deformation (AREA)

Abstract

クラック、端子の剥離の発生を効果的に抑制することができる接続構造体を提供する。コネクタ基板２０に接続される第１接続面３１Ａと、回路基板１０に接続される第２接続面３１Ｂと、第１接続面３１Ａと第２接続面３１Ｂとに交差する第１の側面３１Ｃ及び第２の側面３１Ｄとを有する枠体３１と、第１接続面３１Ａに形成された導電性の第１端子部３３Ａと第２接続面３１Ｂに形成された導電性の第２端子部３３Ｂとを含む信号端子３３と、露出した絶縁性の枠体３１を介して信号端子３３と離間した状態で第２の側面３１Ｄに形成された導通体３２Ｄを有するグランド端子３２と、を備え、第１接続面３１Ａおよび第２接続面３１Ｂに凹部Ｇが形成され、第１端子部３２Ａまたは第２端子部３２Ｂが凹部Ｇに沿って形成されている。

Description

本発明は、二つの部材の間を電気的及び機械的に接続する接続構造体、該接続構造体を備えた回路装置及び該回路装置を備えた電子機器に関するものである。
従来、複数の回路基板が基板厚さ方向に沿って積層配置されるとともに、各回路基板間に介装された接続部材を介して、各回路基板が電気的に接続された回路装置が知られている（特許文献１及び２参照）。
例えば、図８に示す特許文献１の回路装置１００は、基材１１０、１２０の厚さ方向に沿って配置された第１回路基板１１１及び第２回路基板１２１と、第１回路基板１１１及び第２回路基板１２１間に介装された接続部材１３０とを備え、接続部材１３０に設けられた端子部１３１により第１回路基板１１１及び第２回路基板１２１が電気的に接続されている。このような構成の回路装置１００において、第１回路基板１１１の第１回路パターン１１２は接続部材１３０の端子部１３１に接続されているとともに、第２回路基板１２１の第２回路パターン１２２は接続部材１３０の端子部１３１に接続されている。
また、図９に示す特許文献２に記載の回路装置２００には、内周部２１０Ａと外周部２１０Ｂとを有する枠状のハウジング２１０と、ハウジング２１０の上下面を接続する複数の接続端子電極２２０，２３０と、ハウジング２１０の少なくとも一方の面の複数の接続端子電極２２０，２３０上に設けられたバンプ２４０と、が設けられている。
国際公開第２００８／０３５４４２号 日本国特開２００８−１５９９８３号公報
ところで、近時、電子機器では高性能化が進み、限られた基板表面をより有効利用して部品の実装密度を高める要求が強まっている。そこで、スタンドオフ付カードコネクタのような、複数の基板を柱状の部材（以下、「接続体」とよぶ）を介して立体的に積層させるようにした、回路装置が提案されている。また、このような回路装置では、第１の部材（回路基板）と第２の部材（コネクタ基板）との間を電気的に接続させる構造、つまり接続体において２種類の端子（以下、「異種端子」とよぶ）を分離させて配線させる接続構造の開発も求められている。
ところで、異種端子どうしを接続体に形成しようとすると、双方の端子どうしが接触するのを避ける、絶縁性の確保が重要な課題となる。そこで、単純な構造で接続構造を実現させようとすると、例えば接続体を絶縁性の樹脂材料などで形成するとともに、異種端子どうしを、互い離間させ絶縁性を確保させた配置状態で、メッキなどにて形成することが考えられる。
互いに離間した状態で異種端子を形成した場合、異種端子の間に接続体の樹脂材料が露出することとなる。このような状態では、露出した接続体の外縁部（端子との境界部分）からどうしてもクラック、端子の剥離などの不具合が発生しやすい。
特に、半導体パッケージや、モジュール基板など、多段に複数の部品を積層し、高背化する構造（いわゆる、三次元実装構造）では、部品の重さと高さの影響から、下部に配置した部品ほど、また下部の接続部ほど、大きな衝撃力を受けることになる。
このような衝撃力に対して、部品や接続部では、その構造に応じた破壊が起こる。例えば、矩形構造では、最も応力が大きくなる角部からクラックが発生し、部品高さ方向に層を形成する構造では、接続部を起点にした、部品内の層間剥離が発生することになる。
ところで、特許文献１の回路装置では、例えば図１０に示すように、接続部材１３０として、梁部材１４０の周囲に断面ロ字形の端子部１３１を設けた構成である。つまり、接続部材１３０の端子部１３１は１種類の端子のみが形成された単純な接続構造である。従って、例えば複数のグランド端子と信号端子のような異種端子について、クラック、端子の剥離の発生が抑制された構造とはなっていない。
一方、特許文献２に記載の回路装置は、反りなどの機械的変形のある複数の回路基板間を薄型で確実に接続するとともに、電磁シールド機能を備えたものである。ところが、特許文献２に記載の回路装置も、特許文献１に記載のものと同様、異種端子について、クラック、端子の剥離の発生が抑制された構造とはなっていない。
本発明は、上記した事情に鑑み、クラック、端子の剥離の発生などの不具合を効果的に抑制できる接続構造体、回路装置及び電子機器を提供することを目的とするものである。
本発明の接続構造体は、第１の部材および第２の部材の間を電気的および機械的に接続する接続構造体であって、前記第１の部材に接続される第１接続面と、前記第２の部材に接続される第２接続面と、前記第１接続面と前記第２接続面とに交差する第１の側面及び第２の側面とを少なくとも有する絶縁性材料からなる矩形状の枠体と、前記第１接続面に形成された導電性の第１端子部と前記第２接続面に形成された導電性の第２端子部とを含む接続端子と、前記第１の側面に形成され、前記第１端子部と前記第２端子部とを電気的に接続する導通体と、前記第１接続面に形成された凹部と、を備え、前記第１端子部は、前記凹部に沿って形成され、前記凹部内に端部を備え前記枠体の絶縁性材料が、前記第１端子部の端部と前記第２の側面との間で露出する。
これにより、第１端子部が凹部に沿って形成され、即ち接続面内に食い込むように形成されるので、第１端子部と枠体の密着強度を高めることができ、クラックの発生、第１端子部の枠体からの剥離などの不具合を抑制できる。
更に、枠体の絶縁性材料が、凹部に設けられた第１端子部の端部と前記第２の側面の間で露出するので、第１端子部が第２の側面に達することがなく、即ち第１端子部の端部が第２の側面に露出することはない。これらにより、密着強度が高まった第１端子部が第２の側面から露出しないことによって、更にクラックの発生、第1端子部の枠体からの剥離などの不具合を抑制できる。
また、本発明の一態様として、上記接続構造体は、第１の部材および第２の部材の間を電気的および機械的に接続する接続構造体であって、前記第１の部材に接続される第１接続面と、前記第２の部材に接続される第２接続面と、前記第１接続面と前記第２接続面とに交差する第１の側面及び第２の側面とを少なくとも有する絶縁性材料からなる矩形状の枠体と、前記第１接続面に形成された導電性の第１端子部と前記第２接続面に形成された導電性の第２端子部とを含む接続端子と、前記第１の側面および第２の側面に形成され、前記第１端子部と前記第２端子部とを環状に電気的に接続する導通体と、前記第１接続面に形成された凹部と、を備え、前記第１端子部は、前記凹部に沿って形成され、かつ、前記凹部と前記第１の側面との間と前記凹部と前記第２の側面との間に平坦部を備える。
また、本発明の一態様として、上記接続構造体は、前記一方の接続端子が前記第１の部材および前記第２の部材を電気的に接続する信号端子であり、前記他方の接続端子がグランドに接続されるグランド端子とした。
上記構成より、信号端子またはグランド端子と枠体の密着強度を高めることができ、クラックの発生、信号端子またはグランド端子の枠体からの剥離などの不具合を抑制できる。
また、本発明の一態様として、上記接続構造体は、前記接続端子は、前記枠体の長手方向に並べられており、前記枠体の外形中心線に対して、線対称に配置されている。
これにより、端子接続を半田で行った場合、半田溶融時の表面張力による、部品のセルフアライメント効果により、端子の接続が部品に対して、線対称の位置で行われるので、部品の実装強度も線対称になり、接続安定性を確保できる。
また、本発明の一態様として、上記接続構造体は、前記枠体の前記第２の側面には、枠体の矩形状に沿って環状の導通体が形成されている。
これにより、矩形状に沿って環状の導通体が、前記枠体に設けたグランド端子と接続されると、シールド機能を有するので、接続構造体の内側と外側で発生する、電磁波等のノイズを遮蔽することができる。
また、本発明の回路装置は、上記の接続構造体と、前記第１端子部と接合されたランド部を備える第１基板と、前記第２端子部と接合されたランド部を備える第２基板と、を備えるものである。
これにより、第１基板と第２基板の接合強度の大きい回路装置を提供できる。
また、本発明の一態様として、上記回路装置であって、前記第１端子部または前記第２端子部と前記ランド部を接続する半田が、前記凹部の内部に完全に充填されたものである。
これにより、半田接続部に加わる衝撃応力が、凹部を通じて、枠体に分散され、クラックの発生を抑制できる。
また、本発明の一態様として、上記回路装置であって、前記第１端子部または前記第２端子部は、前記第１の側面と前記凹部との間に平坦部を備え、前記第１端子部または前記第２端子部と前記ランド部を接続する半田が、前記第１端子部または前記第２端子部と前記ランド部の間に充填されているとともに、前記平坦部から前記凹部の底部に到達する位置までの間の位置において、前記凹部の内部の一部にのみ充填されたものである。
これにより、半田接続部に加わる衝撃応力が、凹部を通じて、枠体に分散され、クラックの発生を抑制でき、端子部の端部は半田付けされないので、接続面での端子部端部の剥離が発生するのを抑制できる。
また、本発明の一態様として、上記回路装置であって、前記第１端子部または前記第２端子部は、前記第１の側面と前記凹部との間に平坦部を備え、前記第１端子部または前記第２端子部と前記ランド部を接続する半田が、前記第１端子部または前記第２端子部と前記ランド部の間に充填されているとともに、前記凹部の内部に充填されていないものである。
これにより、半田接続部に加わる衝撃応力が、凹部には加わらないので、クラックの発生を抑制でき、端子部の端部は半田付けされないので、接続面での端子部端部の剥離が発生するのを抑制できる。
また、本発明の一態様として、上記回路装置であって、前記第１の基板と前記第２基板の少なくともいずれかの表面に電子部品が実装されたものである。
これにより、第１基板と第２基板の接合強度の大きい回路装置を提供できる。
また、本発明の一態様として、上記回路装置であって、前記第１接続面および前記第２接続面の双方に凹部が形成され、前記第１端子部および前記第２端子部の双方が、当該凹部に沿って形成されているものである。
また、本発明の電子機器は、上記のいずれかの接続構造体、または上記のいずれかの回路装置を備えるものである。
これにより、落下等の衝撃で瞬時に大きな応力が加わる携帯端末装置等の電子機器において、第１基板と第２基板の接合強度の大きい回路装置を備えることで、落下等の衝撃に強い電子機器を提供できる。
本発明の接続構造体は、枠体の第１接続面および第２接続面の少なくとも一つに凹部が形成されている一方、接続端子の、当該凹部に対応する第１端子部または第２端子部が当該凹部に沿って形成されていて、枠体の側面に端部を露出することがない。従って、接続端子の第１または２端子部が枠体の凹部に対して食い込み、接続端子と枠体の密着強度を高めることができ、クラックの発生、接続端子の枠体からの剥離など不具合の発生を抑制することができるという利点がある。
本発明の第１の実施形態に係る接続構造体を適用した回路装置を備えた電子機器の一種である携帯電話機の要部を示す概略斜視図 図１におけるＩＩ−ＩＩ線断面図 中継コネクタの平面図 図１に示す回路装置の中継コネクタの断面を示すものであり、（Ａ）は図３におけるＩＶＡ−ＩＶＡ線断面図、（Ｂ）は図３におけるＩＶＢ−ＩＶＢ線断面図 （Ａ）及び（Ｂ）は、第２の実施形態に係る回路装置の中継コネクタの単線領域及び複線領域をそれぞれ示す断面図 （Ａ）及び（Ｂ）は、第３の実施形態に係る回路装置の中継コネクタの単線領域及び複線領域をそれぞれ示す断面図 （Ａ）及び（Ｂ）は、第４の実施形態に係る回路装置の中継コネクタの単線領域及び複線領域をそれぞれ示す断面図 従来の回路装置を示す分解斜視図 従来の別の回路装置を示す平面図 図８の回路装置の接続部材を示す断面図
以下、本発明の実施形態について、添付図面を参照しながら詳細に説明する。
(第１の実施形態)
図１及び図２は、本発明の第１の実施形態に係る接続構造体を適用した回路装置１の要部を示す。本発明の接続構造体、回路装置は、好ましくは携帯電話機のような電子機器に使用され得る。本実施形態の回路装置１は、概略構成として、第１の部材（第１の基板）を構成するコネクタ基板２０と、第２の部材（第２の基板）を構成する回路基板１０と、本発明の接続構造体を構成する（別言すれば、スタンドオフ部を構成する）中継コネクタ部３０と、カードコネクタ部４０と、回路基板１０とコネクタ基板２０の間に設けた実装空間Ｓに実装された電子部品５０と、を備えている。
回路基板１０には、本実施形態の場合、一面（図１では上面。以下、「表面」とよぶ）に中継コネクタ部３０及びコネクタ基板２０を介して、カードコネクタ部４０が支持されている。本実施形態の回路基板１０には、表面に基板電極１０Ａ及び半田Ｈを介して電子部品５０が実装されているとともに、反対面（図１では下面）には図示外の電子部品や、キーシート、または液晶表示装置（ＬＣＤ）などが搭載されている。また、図２に示すように、回路基板１０には、表面には、導体のエッチングおよびメッキによって配線パターンおよび基板電極１０Ａが形成されており、特に中継コネクタ部３０を接続する電極ランドをランド部１０Ｂとする。
コネクタ基板２０は、カードコネクタ部４０に対向する第１の面（以下、「上面」とよぶ）と、回路基板１０の表面に対向する第２の面（以下、「下面」とよぶ）とを有しており、上下両面に配線パターン２６が形成されており、特に中継コネクタ部３０を接続する電極ランドをランド部２１とする。
図３に示すように、中継コネクタ部３０は、その筐体部が枠体３１と梁部３４からなり、導体部（電極）は、メッキで形成され、グランド端子を構成する第１の接続端子３２と、信号端子を構成する第２の接続端子３３と、を有する。なお、ここでグランド端子とは、グランドに電気的に接続された（接地された）端子であり、信号端子とは、コネクタ基板２０と回路基板１０を電気的に接続するとともに、コネクタ基板２０と回路基板１０との間で信号を中継する端子である。
中継コネクタ部３０は、適宜の絶縁性材料（たとえば、ＬＣＰ、ＰＥＥＫ、ＰＥＩ、ＰＥＳ、ＰＳＦ、ＳＰＳ、ＰＡ、ＰＰＯ、ＰＰＥなどの射出成形材料や、セラミックスなどの焼成材料）を用い、図３に示すように、枠体３１は、４つの外辺３２３Ａ〜３２３Ｄで構成されている。また、枠体３１は、図２、図５に示すように、コネクタ基板２０に接続される第１接続面（上面）３１Ａと、回路基板１０に接続される第２接続面（下面）３１Ｂと、第１接続面３１Ａと第２接続面３１Ｂとに交差する第１の側面３１Ｃ及び第２の側面３１Ｄとを有する。

また、枠体３１には、図４(Ａ)に示すように、第１の接続端子３２のみが環状に設置される部分（これを「単線領域α」とよぶ）と、図４(Ｂ)に示すように、第１の接続端子３２及び第２の接続端子３３という異種端子が共に設置されている部分（これを「複線領域β」とよぶ）と、が存在する。
換言すれば、図３においてＩＶＡ−ＩＶＡ線断面図で示す枠体３１の単線領域では、外周面を構成する４面全てにわたって前述の第１の接続端子３２が断面略四角形に設置されている。一方、図３においてＩＶＢ−ＩＶＢ線断面図で示す枠体３１の複線領域では、第２の側面３１Ｄのみに第１の接続端子（グランド端子）３２が設置され、かつ、第１接続面３１Ａと、第２接続面３１Ｂと、第１の側面３１Ｃとを含む外周３面に第２の接続端子（信号端子）３３が断面略コ字型（Ｕ字を９０°回転させた型）に設置されている。なお、後者の複線領域では、第１の接続端子３２及び第２の接続端子３３が互いに離間しており、別言すれば、双方の接続端子３２、３３の間に絶縁性樹脂である枠体３１を露出させることで絶縁性を確保している。
さらに、本発明の枠体３１には、図２及び図４に示すように、第１接続面３１Ａおよび第２接続面３１Ｂの２面に凹部Ｇが形成されている。即ち、枠体３１の単線領域αにおける凹部Ｇには、図４（Ａ）に示す、第１の接続端子３２の第１端子部３２Ａ及び第２端子部３２Ｂが、凹部Ｇに沿って形成されている。また、枠体３１の複線領域βにおける凹部Ｇには、図４（Ｂ）に示す、第２の接続端子３３の第１端子部３３Ａ及び第２端子部３３Ｂが、凹部Ｇに沿って形成されている。
第１の接続端子（以下、「グランド端子」とよぶ）３２は、絶縁性の材料からなる枠体３１の外面上にメッキ（無電解メッキまたは電解メッキ）によって形成されている。本実施形態のグランド端子３２は、上述したように、図４（Ａ）に示す単線領域αでは、コネクタ基板２０に接続される第１接続面３１Ａに設けた第１端子部３２Ａと、回路基板１０に接続される第２接続面３１Ｂに設けた第２端子部３２Ｂと、第１接続面３１Ａと第２接続面３１Ｂとに交差する第１の側面３１Ｃ及び第２の側面３１Ｄに設けた連結部３２Ｃ及び導通体３２Ｄと、が電気的に接続された状態となって形成されており、枠体３１の断面において環が形成されている。
グランド端子３２が環状に形成されている場合には、４面（つまり、第１接続面３１Ａ、第２接続面３１Ｂ、第１の側面３１Ｃ、第２の側面３１Ｄ）にわたって一体となって枠体（の断面）を環状に取り囲むので、グランド端子３２の剥離原因となっていた導体の切欠になる部分がなく、剥離の発生を効果的に抑制できるようになっている。
しかも、本発明では、第１端子部３２Ａ及び第２端子部３２Ｂは、枠体３１の第１接続面３１Ａ及び第２接続面３１Ｂの各一部に形成された凹部Ｇに入り込んだ状態で、第１接続面３１Ａ及び第２接続面３１Ｂに、それぞれ形成されている。このように、第１端子部３２Ａ及び第２端子部３２Ｂは、枠体３１の凹部Ｇに食い込む状態に形成できるので、第１の接続端子３２及び第２端子部３２Ｂと枠体３１との密着強度を高めることができる。その結果、グランド端子３２及び第２端子部３２Ｂが、枠体３１から剥離されようとするのを効果的に抑制することができる。
さらに、本実施形態では、第１端子部３２Ａ及び第２端子部３２Ｂだけではなく、第１端子部３２Ａ（又は第２端子部３２Ｂ）とメッキによって形成されたランド部２１（又はランド部１０Ｂ）とを接続させる半田Ｈについても、凹部Ｇの内部に完全に充填された状態となっている。このように、特に半田を凹部Ｇに完全充填させることで、枠体３１を、コネクタ基板２０、回路基板１０に強固に接続することができる。
また、凹部Ｇの存在により、グランド端子３２と枠体３１の接触面積が拡大されるため、両者の間に作用する応力が枠体３１の内部に分散されやすくなり、クラックの発生、グランド端子３２の剥離が生じにくくなる。
また、グランド端子３２は、信号端子（信号線）３３を同時に配設させることが必要な図５（Ｂ）に示す複線領域βでは、信号端子３３が設置されている三面を除いた枠体３１の一面（第２の側面３１Ｄ）のみに、導通体３２Ｄが形成される。しかしながら、導通体３２Ｄは、図４（Ａ）に示す単線領域α（この単線領域は、図３に示すように、枠体３１の外辺部分の大部分を占有している。）において、枠体３１の４面全てにわたって形成されたグランド端子３２の端子部分などと接続されている。従って、グランド端子３２について更なる強度が確保され、クラック、端子の剥離がより効果的に防止される。
このように、本発明のグランド端子３２は、信号端子（信号線）３３が配設されない単線領域で、枠体３１の全面（四面）にグランド端子３２が設けられている。つまり、図４（Ｂ）のようにグランド端子３２が枠体３１の全面で一体となり、前述したように、枠体３１の四面にわたって一体となって枠体３１（の断面）を環状に取り囲む。その結果、クラック、グランド端子３２の剥離原因となっていた導体の切欠になる部分がなく、クラック、端子の剥離の発生を効果的に抑制できるわけである。
また、グランド端子３２は、枠体３１の長手方向において複数個、特に本実施形態では外辺方向に沿い、大きな割合で枠体３１を占有するように多数個形成されている。そして、枠体３１の第１の側面３１Ｃまたは第２の側面３１Ｄのいずれか一方において、少なくとも二つのグランド端子３２どうしが導通体３２Ｄで導通されるように、電気的及び物理的に接続されている。本実施形態の場合、二つのグランド端子３２どうしは、例えば図３，４（Ｂ）に示すように第２の側面３１Ｄ（外側部分）において、導通体３２Ｄを介してグランド端子が一体であるので、相互にクラック、端子の剥離を抑制し合い、クラック、端子の剥離の発生をより一層抑制できる。
また、図２に示す通り、回路基板１０に設けられた、ランド部１０Ｂは、コネクタ部品の中心線から線対称に対向する位置にも同じ形状のランド部１０Ｂを形成している。このため、半田接続を行う場合、半田溶融時の表面張力によりセルフアライメント効果により、コネクタ部品の中心線から線対称な位置に固着される構成にある。従って、端子に及ぼす応力は、部品内で中心線から見て左右対称に分散され、相互にクラック、端子の剥離を抑制し合い、クラック、端子の剥離発生をより一層抑制できる。
さらに、本実施形態のグランド端子３２は、図３に示すように、枠体３１を構成する四つの外辺３２３Ａ〜３２３Ｄのうち、特にそれぞれ二つの外辺（例えば、縦方向の外辺３２３Ａと横方向の外辺３２３Ｃ）どうしが交差する角部３２１において、平面状の第１の面取り部３２２を設けている。即ち、枠体３１の角部３２１においても、グランド端子３２が一体なって枠体３１を環状に囲むので、枠体３１から剥離する原因となっていた導体の切欠になる部分がなく、剥離を抑制できる。
また、グランド端子３２は、枠体３１の全体について眺めてみると、枠体３１の４つの外辺３２３Ａ〜３２３Ｄ部分の全てにわたって形成されている。即ち、グランド端子３２は、４つの外辺部分の全部が一体となるようにつながって構成されており、相互に補強しながら剥離の発生をさらに抑制し合い、クラック、端子の剥離を一層効果的に抑制できる。
さらに、図３に示すように、枠体３１の二つの縦方向の外辺３２３Ａ、３２３Ｂにおいては、外辺３２３Ａ、３２３Ｂの間をつなぐ梁部３４との連結箇所に、平面状の第２の面取り部３２４が形成されている。第２の面取り部３２４にも、外辺３２３Ａ、３２３Ｂから梁部３４にわたってグランド端子３２が形成されている。即ち、第２の面取り部３２４でも、グランド端子３２が環状に囲むので、剥離する原因となっていた導体の切欠になる部分がなく、第２の面取り部３２４でもクラック、端子の剥離を抑制できる。
一方、第２の接続端子３３（以下、「信号端子」とよぶ）は、グランド端子３２と同じく、絶縁性の材料からなる枠体３１の外面上にメッキによって形成されている。特に、本発明の信号端子３３は、図３に示すように、枠体３１の長手方向（図４では４つの外辺３２３Ａ〜３２３Ｄの方向）において、隣接する二つのグランド端子３２の間に形成されている。
信号端子３３は、図４（Ｂ）に示すように、第１接続面（下面）３１Ａと、第２接続面（上面）３１Ｂと、第１の側面３１Ｃおよび第２の側面３１Ｄと、のいずれかであってグランド端子３２が連結されていない面と、の三面（本実施形態では、第２の側面３１Ｄを除いた三面）に形成されている。従って、信号端子３３はグランド端子３２からは離間している。つまり、グランド端子３２と信号端子３３との間には絶縁性の枠体３１が剥き出し状態に露出することにより、グランド端子３２と信号端子３３との間が絶縁されている。
図２および図３に示す通り、信号端子３３は、コネクタ部品の中心線から線対称に対向する位置にも、同じ形状の信号端子３３を形成している。ここで、信号端子の凹部の端部間の距離（長さ）：Ｌ３は、図２においては、ランド部１０Ｂの端部間の距離（長さ）：Ｌ１の最大長さＬ１maxと一致している。ランド部が、これより大きい場合、信号端子３３とランド部１０Ｂを半田で接続すると、半田がランドに濡れ広がることで、グランド端子３２と短絡する恐れがある。
一方、中継コネクタの短辺方向の外形寸法をＬ２とすると、グランド端子３２と信号端子３３との離間距離（長さ）は、（Ｌ２−Ｌ３）／２であり、この離間距離を接続面内に設けたことで、信号端子部の端部が、枠体の側面に露出しないため、端子の層間剥離が起き難い構造になっている。
信号端子３３は、グランド端子３２と同様、コネクタ基板２０に接続される第１接続面（上面）３１Ａに設けた第１端子部３３Ａと、回路基板１０に接続される第２接続面（下面）３１Ｂに設けた第２端子部３３Ｂと、第１接続面３１Ａと第２接続面３１Ｂとに交差する第１の側面３１Ｃに設けた連結部３３Ｃとを有する。
また、信号端子３３は、前述したグランド端子３２と同様、第１端子部３３Ａ及び第２端子部３３Ｂが、枠体３１の第１接続面３１Ａ及び第２接続面３１Ｂの一部に形成された凹部Ｇに入り込んだ状態で、第１接続面３１Ａ及び第２接続面３１Ｂに形成されている。即ち、信号端子３３も、第１端子部３３Ａ及び第２端子部３３Ｂが、枠体３１の凹部Ｇに食い込んでいる。従って、信号端子３３の第１端子部３３Ａ及び第２端子部３３Ｂが、枠体３１から剥離されるのを効果的に抑制することができる。
さらに、本実施形態の信号端子３３でも、第１端子部３３Ａ及び第２端子部３３Ｂと、コネクタ基板２０、回路基板１０のメッキによって形成されたランド部２１，１０Ｂとを接続させる半田Ｈが、凹部Ｇの内部に完全に充填された状態となっている。従って、グランド端子３２と同様に、特に凹部Ｇに半田を完全充填させることで、枠体３１を、コネクタ基板２０、回路基板１０に強固に接続することができる。
ここで、本発明の凹部Ｇについては、一接続端子について、一つ設けた構成であったが、複数配置されていてもよい。
また、本発明の凹部Ｇについては、第一接続面と、第二接続面の双方に同一サイズ・同一形状で、かつ、同一垂直線上（同一鉛直方向線上）に配置された構成であったが、同一サイズ・同一形状・同一垂直線上になくてもよい。
なお、梁部３４は、適宜の絶縁性材料を用いて対向する二つの枠体３１の間を連結するように設けられている。枠体３１と梁部３４との間は、分岐部３２５を介して連結されており、分岐部３２５には前述の第２の面取り部３２４が形成されている。
電子部品５０は、回路基板１０表面のカードコネクタ部４０とコネクタ基板２０との間の空間領域である、実装空間Ｓを利用して実装されている。なお、電子部品５０としては、例えば半導体パッケージ部品５１やＬＣＲ回路チップ部品５２などの表面実装部品（ＳＭＤ）が用いられており、回路基板１０表面に実装されている。なお、電子部品５０は、回路基板１０とコネクタ基板２０との間に形成された実装空間Ｓであれば、回路基板１０側ではなくコネクタ基板２０側に取り付けてもよい。
従って、本実施形態によれば、枠体３１の同じ領域（複線領域）において、グランド端子３２と信号端子３３とを、クラック、端子の剥離の発生を抑制しながら絶縁させた状態で、別々に形成できるようになる。
さらに、本実施形態では、上述したように、枠体３１に凹部Ｇを形成してその凹部Ｇに入り込むような状態で端子が形成されている。従って、回路基板と、枠体３１との間の強固な接続が実現される。また、本実施形態の接続構造体を適用することで、第１の基板であるコネクタ基板２０と、第２の基板である回路基板１０とについて、接合強度の大きな回路装置が実現できる。
また、本実施形態によれば、コネクタ基板２０の両面及び（又は）回路基板１０の両面に電子部品５０が実装された重量の大きい重い基板を接合した場合でも、接合強度が大きく、クラック、端子の剥離の虞が小さい回路装置が実現できる。
また、本実施形態によれば、落下等の衝撃で瞬時に大きな応力が加わる携帯端末装置等の電子機器において、コネクタ基板２０と回路基板１０の接合強度の大きい回路装置を備えることで、落下等の衝撃に強い電子機器が実現できる。
図には記載していないが、枠体の外周および枠体内部の実装エリアに絶縁性樹脂を供給し補強すれば、さらに接合強度が強く、落下等の衝撃に強い電子機器が実現できることは、自明である。
(第２の実施形態)
次に、本発明の第２の実施形態に係る接続構造体を適用した回路装置を備える電子機器について、図５を参照しながら説明する。なお、本実施形態において、第１の実施形態と同一部分には同一符号を付して重複説明を避ける。
本実施形態の回路装置が第１の実施形態の回路装置と異なるのは、図５に示すように、枠体３１には、第２接続面（下面）３１Ｂのみに凹部Ｇが形成されている点である。
これは、半導体パッケージや、モジュール基板など、多段に複数の部品を積層し、高背化する構造（いわゆる、三次元実装構造）では、部品の重さと高さの影響から、下部に配置した部品ほど、また下部の接続部ほど、大きな衝撃力を受けることを考慮し、ここでは、第２接続面（下面）３１Ｂのみに凹部Ｇを形成している。
このため、同図（Ａ）に示す枠体３１の単線領域αでは、第２接続面（下面）３１Ｂの凹部Ｇに、グランド端子３２の第２端子部３２Ｂが食い込むような状態に形成されている。これにより、第２端子部３２Ｂが、枠体３１から剥離されようとするのを効果的に抑制できる。また、第２端子部３２Ｂと回路基板１０のメッキによって形成されたランド部１０Ｂとを接続させる半田Ｈも、凹部Ｇの内部に完全に充填された状態となっている。これにより、凹部Ｇに半田を完全充填させることで、枠体３１を、回路基板１０に強固に接続することができる。
一方、同図（Ｂ）に示す枠体３１の複線領域βでは、第２接続面（下面）３１Ｂの凹部Ｇに、信号端子３３の第２端子部３３Ｂが食い込む状態に形成されている。従って、第２端子部３３Ｂが、枠体３１から剥離されようとするのを効果的に抑制できる。また、この複線領域βでも、第２端子部３３Ｂと回路基板１０のメッキによって形成されたランド部１０Ｂとを接続させる半田Ｈが、凹部Ｇの内部に完全に充填された状態となっている。従って、凹部Ｇに半田を完全充填させることで、枠体３１を、回路基板１０に強固に接続することができる。
なお、本発明の凹部Ｇについては、本実施形態に示す構成に限るものではなく、回路装置あるいは、電子機器内において、接続部が受ける衝撃応力の大きさを加味して、衝撃応力の大きい側に凹部Ｇを設置すればよい。即ち、本実施形態では凹部Ｇが第２接続面３１Ｂに形成されているが、第１接続面３１Ａに形成されていてもよい。
このように、本実施形態の接続構造体を適用することで、第１の基板としてコネクタ基板２０と、第２の基板として回路基板１０とについて、接合強度の大きい回路装置を実現できる。
図には記載していないが、枠体の外周および枠体内部の実装エリアに絶縁性樹脂を供給し補強すれば、さらに接合強度が強く、落下等の衝撃に強い電子機器が実現できることは、自明である。
(第３の実施形態)
次に、本発明の第３の実施形態に係る接続構造体を適用した回路装置について、図６を参照しながら説明する。なお、本実施形態において、第２の実施形態と同一部分には同一符号を付して重複説明を避ける。
本実施形態の回路装置は、枠体３１において第２接続面（下面）３１Ｂのみに凹部Ｇが形成されて凹部Ｇ全体に第２端子部３２Ｂ又は３３Ｂが形成されている点で、第２の実施形態の回路装置と同じであるが、凹部Ｇの内部の一部にのみに半田Ｈが充填されている点で第２の実施形態の回路装置とは異なる。
即ち、図６（Ａ）に示す枠体３１の単線領域αでは、回路基板１０のランド部１０Ｂとグランド端子３２の第２端子部３２Ｂとの間を接続する半田Ｈが、第１端子部３２Ａの連結部３２Ｃ寄りの左端部Ｅ１から凹部Ｇの底部に到達しない途中位置までの間の領域において形成されている。つまり、半田Ｈは凹部Ｇの内部の一部にのみ充填されている。
一方、同図（Ｂ）に示す枠体３１の複線領域βでも、単線領域αと同様に、回路基板１０のランド部１０Ｂと信号端子３３の第２端子部３３Ｂとの間を接続する半田Ｈが、凹部Ｇの内部の一部にのみ充填されている。
本実施形態によれば、ランド部１０Ｂと信号端子３３の第２端子部３３Ｂとを半田Ｈで接合する際に、枠体３１の露出する部分に臨む第２端子部３３Ｂの他端部Ｅ２に半田Ｈが掛かることがない。従って、（半田Ｈを伴わない）第２端子部３３Ｂのみが枠体３１の凹部Ｇに食い込むことにより向上する第２端子部３３Ｂと枠体３１との密着強度を利用して、第２端子部３３Ｂの端部におけるクラック、端子の剥離の発生を、より効果的に抑制できる。
なお、本発明の凹部Ｇについては、本実施形態に示す構成に限るものではなく、回路装置あるいは、電子機器内において、接続部が受ける衝撃応力の大きさを加味して、衝撃応力の大きい側に凹部Ｇを設置すればよい。即ち、本実施形態では、凹部Ｇが、第２接続面３１Ｂに形成されているが、第１接続面３１Ａに形成されていてもよい。
従って、本実施形態によれば、複線領域βにおいて、枠体３１が露出する、第２端子部３３Ｂの端部に、半田Ｈが掛かることがない。従って、第２端子部３３Ｂで剥離が発生するのを抑止できる。
図には記載していないが、枠体の外周および枠体内部の実装エリアに絶縁性樹脂を供給し補強すれば、さらに接合強度が強く、落下等の衝撃に強い電子機器が実現できることは、自明である。この場合、本実施形態では、凹部Ｇが半田＋樹脂で補強される構造になる。
(第４の実施形態)
次に、本発明の第４の実施形態に係る接続構造体を適用した回路装置について、図７を参照しながら説明する。なお、本実施形態において、第３の実施形態と同一部分には同一符号を付して重複説明を避ける。
本実施形態の回路装置が第３の実施形態の回路装置と異なるのは、第２端子部３２Ｂ、３３Ｂと回路基板１０の第１ランド部１０Ｂとの接続のために設けた半田Ｈが、第２端子部３２Ｂ、３３Ｂの凹部Ｇに充填されていない点である。
グランド端子３２の第２端子部３２Ｂは、図７（Ａ）に示すように、枠体３１の第１の側面３１Ｃに接する一端部Ｅ１から凹部Ｇまでの間が平坦部γを構成している。一方、ランド部１０Ｂは、凹部Ｇを避けた平坦部γに対応する領域にのみ配置されている。つまり、第１〜第３の実施形態におけるランド部１０Ｂに比べて狭幅形状に形成できる。同図（Ｂ）に示す複線領域βでも、信号端子３３の第２端子部３３Ｂとランド部１０Ｂについては、同様の構成となっている。
図２においては、ランド部１０Ｂの端部間距離（長さ）：Ｌ１の最小長さＬ１minと一致している。ランド部が、これより小さい場合、信号端子３３とランド部１０Ｂを半田で接続する接続面積が減少し、接合強度が低下する恐れがある。
また、ランド部１０Ｂは、信号端子３３の第２端子部３３Ｂの平坦部γと対応する狭幅形状に形成されている。このため、ランド部１０Ｂと信号端子３３の第２端子部３３Ｂとを半田Ｈで接合する際に、枠体３１の露出する部分に臨む第２端子部３３Ｂの他端部Ｅ２に半田Ｈが掛かることがない。従って、（半田Ｈを伴わない）第２端子部３３Ｂのみが枠体３１の凹部Ｇに食い込むことにより向上する第２端子部３３Ｂと枠体３１との密着強度を利用して、第２端子部３３Ｂの端部における剥離の発生を、より効果的に抑制できる。
図には記載していないが、枠体の外周および枠体内部の実装エリアに絶縁性樹脂を供給し補強すれば、さらに接合強度が強く、落下等の衝撃に強い電子機器が実現できることは、自明である。この場合、本実施形態では、凹部Ｇが樹脂で補強される構造になる。
本実施形態では、複数の第１の接続端子の全てが、枠体の四つの外辺の外側に位置するように、四つの外辺全ての第２の側面上に導通体が形成されて電気的に接続されている。このように構成すれば、第１の接続端子が全て結合されることにより、強度を上げることができるが、第１の接続端子の全てが、導通体を介して接続される必要はなく、複数個の第１の接続端子が導通体を介して接続されればよい。
また、半田以外の等方性導電樹脂や異方性導電樹脂などを用いて枠体とコネクタ基板、回路基板を接合した場合にも本発明は適用可能である。
なお、本発明は上記の実施形態において示されたものに限定されるものではなく、明細書の記載、並びに周知の技術に基づいて、当業者が変更、応用することも本発明の予定するところであり、保護を求める範囲に含まれる。
本出願は、２００９年３月１９日出願の日本特許出願、特願２００９−０６８０２１に基づくものであり、その内容はここに参照として取り込まれる。
本発明は、互いに離間させた絶縁状態で同じ枠体上に設けた、機能の異なる２種類の接続端子に対して、クラック、端子の剥離が発生するのを有効に抑制できる効果を有し、接続構造体を設けた回路装置、及び回路装置を備える電子機器に有用である。
１ 回路装置
１０ 第１の部材(回路基板)
１０Ａ 基板電極
１０Ｂ ランド部
２０ 第２の部材(コネクタ基板)
２１ ランド部
２６ 配線パターン
３０ 中継コネクタ部（接続構造体）
３１ 枠体
３１Ａ 第１接続面（下面）
３１Ｂ 第２接続面（上面）
３１Ｃ 第１の側面
３１Ｄ 第２の側面
３２ 第１の接続端子（グランド端子）
３２Ａ 第１端子部
３２Ｂ 第２端子部
３２Ｃ 連結部
３２Ｄ 導通体
３２３Ａ〜３２３Ｄ 外辺
３３ 第２の接続端子（信号端子）
３３Ａ 第１端子部
３３Ｂ 第２端子部
３３Ｃ 連結部
３４ 梁部
４０ カードコネクタ部
５０ 電子部品
５１ 半導体パッケージ部品
５２ ＬＣＲ回路チップ部品
Ｃ カード
Ｅ２ 他端部
Ｇ 凹部
Ｈ 半田
Ｓ 実装空間
α 単線領域
β 複線領域
γ 平坦部
本発明は、二つの部材の間を電気的及び機械的に接続する接続構造体、該接続構造体を備えた回路装置及び該回路装置を備えた電子機器に関するものである。
従来、複数の回路基板が基板厚さ方向に沿って積層配置されるとともに、各回路基板間に介装された接続部材を介して、各回路基板が電気的に接続された回路装置が知られている（特許文献１及び２参照）。
例えば、図８に示す特許文献１の回路装置１００は、基材１１０、１２０の厚さ方向に沿って配置された第１回路基板１１１及び第２回路基板１２１と、第１回路基板１１１及び第２回路基板１２１間に介装された接続部材１３０とを備え、接続部材１３０に設けられた端子部１３１により第１回路基板１１１及び第２回路基板１２１が電気的に接続されている。このような構成の回路装置１００において、第１回路基板１１１の第１回路パターン１１２は接続部材１３０の端子部１３１に接続されているとともに、第２回路基板１２１の第２回路パターン１２２は接続部材１３０の端子部１３１に接続されている。
また、図９に示す特許文献２に記載の回路装置２００には、内周部２１０Ａと外周部２１０Ｂとを有する枠状のハウジング２１０と、ハウジング２１０の上下面を接続する複数の接続端子電極２２０，２３０と、ハウジング２１０の少なくとも一方の面の複数の接続端子電極２２０，２３０上に設けられたバンプ２４０と、が設けられている。
国際公開第２００８／０３５４４２号 日本国特開２００８−１５９９８３号公報
ところで、近時、電子機器では高性能化が進み、限られた基板表面をより有効利用して部品の実装密度を高める要求が強まっている。そこで、スタンドオフ付カードコネクタのような、複数の基板を柱状の部材（以下、「接続体」とよぶ）を介して立体的に積層させるようにした、回路装置が提案されている。また、このような回路装置では、第１の部材（回路基板）と第２の部材（コネクタ基板）との間を電気的に接続させる構造、つまり接続体において２種類の端子（以下、「異種端子」とよぶ）を分離させて配線させる接続構造の開発も求められている。
ところで、異種端子どうしを接続体に形成しようとすると、双方の端子どうしが接触するのを避ける、絶縁性の確保が重要な課題となる。そこで、単純な構造で接続構造を実現させようとすると、例えば接続体を絶縁性の樹脂材料などで形成するとともに、異種端子どうしを、互い離間させ絶縁性を確保させた配置状態で、メッキなどにて形成することが考えられる。
互いに離間した状態で異種端子を形成した場合、異種端子の間に接続体の樹脂材料が露出することとなる。このような状態では、露出した接続体の外縁部（端子との境界部分）からどうしてもクラック、端子の剥離などの不具合が発生しやすい。
特に、半導体パッケージや、モジュール基板など、多段に複数の部品を積層し、高背化する構造（いわゆる、三次元実装構造）では、部品の重さと高さの影響から、下部に配置した部品ほど、また下部の接続部ほど、大きな衝撃力を受けることになる。
このような衝撃力に対して、部品や接続部では、その構造に応じた破壊が起こる。例えば、矩形構造では、最も応力が大きくなる角部からクラックが発生し、部品高さ方向に層を形成する構造では、接続部を起点にした、部品内の層間剥離が発生することになる。
ところで、特許文献１の回路装置では、例えば図１０に示すように、接続部材１３０として、梁部材１４０の周囲に断面ロ字形の端子部１３１を設けた構成である。つまり、接続部材１３０の端子部１３１は１種類の端子のみが形成された単純な接続構造である。従って、例えば複数のグランド端子と信号端子のような異種端子について、クラック、端子の剥離の発生が抑制された構造とはなっていない。
一方、特許文献２に記載の回路装置は、反りなどの機械的変形のある複数の回路基板間を薄型で確実に接続するとともに、電磁シールド機能を備えたものである。ところが、特許文献２に記載の回路装置も、特許文献１に記載のものと同様、異種端子について、クラック、端子の剥離の発生が抑制された構造とはなっていない。
本発明は、上記した事情に鑑み、クラック、端子の剥離の発生などの不具合を効果的に抑制できる接続構造体、回路装置及び電子機器を提供することを目的とするものである。
本発明の接続構造体は、第１の部材および第２の部材の間を電気的および機械的に接続する接続構造体であって、前記第１の部材に接続される第１接続面と、前記第２の部材に接続される第２接続面と、前記第１接続面と前記第２接続面とに交差する第１の側面及び第２の側面とを少なくとも有する絶縁性材料からなる矩形状の枠体と、前記第１接続面に形成された導電性の第１端子部と前記第２接続面に形成された導電性の第２端子部とを含む接続端子と、前記第１の側面に形成され、前記第１端子部と前記第２端子部とを電気的に接続する導通体と、前記第１接続面に形成された凹部と、を備え、前記第１端子部は、前記凹部に沿って形成され、前記凹部内に端部を備え前記枠体の絶縁性材料が、前記第１端子部の端部と前記第２の側面との間で露出する。
これにより、第１端子部が凹部に沿って形成され、即ち接続面内に食い込むように形成されるので、第１端子部と枠体の密着強度を高めることができ、クラックの発生、第１端子部の枠体からの剥離などの不具合を抑制できる。
更に、枠体の絶縁性材料が、凹部に設けられた第１端子部の端部と前記第２の側面の間で露出するので、第１端子部が第２の側面に達することがなく、即ち第１端子部の端部が第２の側面に露出することはない。これらにより、密着強度が高まった第１端子部が第２の側面から露出しないことによって、更にクラックの発生、第１端子部の枠体からの剥離などの不具合を抑制できる。
また、本発明の一態様として、上記接続構造体は、第１の部材および第２の部材の間を電気的および機械的に接続する接続構造体であって、前記第１の部材に接続される第１接続面と、前記第２の部材に接続される第２接続面と、前記第１接続面と前記第２接続面とに交差する第１の側面及び第２の側面とを少なくとも有する絶縁性材料からなる矩形状の枠体と、前記第１接続面に形成された導電性の第１端子部と前記第２接続面に形成された導電性の第２端子部とを含む接続端子と、前記第１の側面および第２の側面に形成され、前記第１端子部と前記第２端子部とを環状に電気的に接続する導通体と、前記第１接続面に形成された凹部と、を備え、前記第１端子部は、前記凹部に沿って形成され、かつ、前記凹部と前記第１の側面との間と前記凹部と前記第２の側面との間に平坦部を備える。
また、本発明の一態様として、上記接続構造体は、前記一方の接続端子が前記第１の部材および前記第２の部材を電気的に接続する信号端子であり、前記他方の接続端子がグランドに接続されるグランド端子とした。
上記構成より、信号端子またはグランド端子と枠体の密着強度を高めることができ、クラックの発生、信号端子またはグランド端子の枠体からの剥離などの不具合を抑制できる。
また、本発明の一態様として、上記接続構造体は、前記接続端子は、前記枠体の長手方向に並べられており、前記枠体の外形中心線に対して、線対称に配置されている。
これにより、端子接続を半田で行った場合、半田溶融時の表面張力による、部品のセルフアライメント効果により、端子の接続が部品に対して、線対称の位置で行われるので、部品の実装強度も線対称になり、接続安定性を確保できる。
また、本発明の一態様として、上記接続構造体は、前記枠体の前記第２の側面には、枠体の矩形状に沿って環状の導通体が形成されている。
これにより、矩形状に沿って環状の導通体が、前記枠体に設けたグランド端子と接続されると、シールド機能を有するので、接続構造体の内側と外側で発生する、電磁波等のノイズを遮蔽することができる。
また、本発明の回路装置は、上記の接続構造体と、前記第１端子部と接合されたランド部を備える第１基板と、前記第２端子部と接合されたランド部を備える第２基板と、を備えるものである。
これにより、第１基板と第２基板の接合強度の大きい回路装置を提供できる。
また、本発明の一態様として、上記回路装置であって、前記第１端子部または前記第２端子部と前記ランド部を接続する半田が、前記凹部の内部に完全に充填されたものである。
これにより、半田接続部に加わる衝撃応力が、凹部を通じて、枠体に分散され、クラックの発生を抑制できる。
また、本発明の一態様として、上記回路装置であって、前記第１端子部または前記第２端子部は、前記第１の側面と前記凹部との間に平坦部を備え、前記第１端子部または前記第２端子部と前記ランド部を接続する半田が、前記第１端子部または前記第２端子部と前記ランド部の間に充填されているとともに、前記平坦部から前記凹部の底部に到達する位置までの間の位置において、前記凹部の内部の一部にのみ充填されたものである。
これにより、半田接続部に加わる衝撃応力が、凹部を通じて、枠体に分散され、クラックの発生を抑制でき、端子部の端部は半田付けされないので、接続面での端子部端部の剥離が発生するのを抑制できる。
また、本発明の一態様として、上記回路装置であって、前記第１端子部または前記第２端子部は、前記第１の側面と前記凹部との間に平坦部を備え、前記第１端子部または前記第２端子部と前記ランド部を接続する半田が、前記第１端子部または前記第２端子部と前記ランド部の間に充填されているとともに、前記凹部の内部に充填されていないものである。
これにより、半田接続部に加わる衝撃応力が、凹部には加わらないので、クラックの発生を抑制でき、端子部の端部は半田付けされないので、接続面での端子部端部の剥離が発生するのを抑制できる。
また、本発明の一態様として、上記回路装置であって、前記第１の基板と前記第２基板の少なくともいずれかの表面に電子部品が実装されたものである。
これにより、第１基板と第２基板の接合強度の大きい回路装置を提供できる。
また、本発明の一態様として、上記回路装置であって、前記第１接続面および前記第２接続面の双方に凹部が形成され、前記第１端子部および前記第２端子部の双方が、当該凹部に沿って形成されているものである。
また、本発明の電子機器は、上記のいずれかの接続構造体、または上記のいずれかの回路装置を備えるものである。
これにより、落下等の衝撃で瞬時に大きな応力が加わる携帯端末装置等の電子機器において、第１基板と第２基板の接合強度の大きい回路装置を備えることで、落下等の衝撃に強い電子機器を提供できる。
本発明の接続構造体は、枠体の第１接続面および第２接続面の少なくとも一つに凹部が形成されている一方、接続端子の、当該凹部に対応する第１端子部または第２端子部が当該凹部に沿って形成されていて、枠体の側面に端部を露出することがない。従って、接続端子の第１または２端子部が枠体の凹部に対して食い込み、接続端子と枠体の密着強度を高めることができ、クラックの発生、接続端子の枠体からの剥離など不具合の発生を抑制することができるという利点がある。
本発明の第１の実施形態に係る接続構造体を適用した回路装置を備えた電子機器の一種である携帯電話機の要部を示す概略斜視図 図１におけるＩＩ−ＩＩ線断面図 中継コネクタの平面図 図１に示す回路装置の中継コネクタの断面を示すものであり、（Ａ）は図３におけるＩＶＡ−ＩＶＡ線断面図、（Ｂ）は図３におけるＩＶＢ−ＩＶＢ線断面図 （Ａ）及び（Ｂ）は、第２の実施形態に係る回路装置の中継コネクタの単線領域及び複線領域をそれぞれ示す断面図 （Ａ）及び（Ｂ）は、第３の実施形態に係る回路装置の中継コネクタの単線領域及び複線領域をそれぞれ示す断面図 （Ａ）及び（Ｂ）は、第４の実施形態に係る回路装置の中継コネクタの単線領域及び複線領域をそれぞれ示す断面図 従来の回路装置を示す分解斜視図 従来の別の回路装置を示す平面図 図８の回路装置の接続部材を示す断面図
以下、本発明の実施形態について、添付図面を参照しながら詳細に説明する。
(第１の実施形態)
図１及び図２は、本発明の第１の実施形態に係る接続構造体を適用した回路装置１の要部を示す。本発明の接続構造体、回路装置は、好ましくは携帯電話機のような電子機器に使用され得る。本実施形態の回路装置１は、概略構成として、第１の部材（第１の基板）を構成するコネクタ基板２０と、第２の部材（第２の基板）を構成する回路基板１０と、本発明の接続構造体を構成する（別言すれば、スタンドオフ部を構成する）中継コネクタ部３０と、カードコネクタ部４０と、回路基板１０とコネクタ基板２０の間に設けた実装空間Ｓに実装された電子部品５０と、を備えている。
回路基板１０には、本実施形態の場合、一面（図１では上面。以下、「表面」とよぶ）に中継コネクタ部３０及びコネクタ基板２０を介して、カードコネクタ部４０が支持されている。本実施形態の回路基板１０には、表面に基板電極１０Ａ及び半田Ｈを介して電子部品５０が実装されているとともに、反対面（図１では下面）には図示外の電子部品や、キーシート、または液晶表示装置（ＬＣＤ）などが搭載されている。また、図２に示すように、回路基板１０には、表面には、導体のエッチングおよびメッキによって配線パターンおよび基板電極１０Ａが形成されており、特に中継コネクタ部３０を接続する電極ランドをランド部１０Ｂとする。
コネクタ基板２０は、カードコネクタ部４０に対向する第１の面（以下、「上面」とよぶ）と、回路基板１０の表面に対向する第２の面（以下、「下面」とよぶ）とを有しており、上下両面に配線パターン２６が形成されており、特に中継コネクタ部３０を接続する電極ランドをランド部２１とする。
図３に示すように、中継コネクタ部３０は、その筐体部が枠体３１と梁部３４からなり、導体部（電極）は、メッキで形成され、グランド端子を構成する第１の接続端子３２と、信号端子を構成する第２の接続端子３３と、を有する。なお、ここでグランド端子とは、グランドに電気的に接続された（接地された）端子であり、信号端子とは、コネクタ基板２０と回路基板１０を電気的に接続するとともに、コネクタ基板２０と回路基板１０との間で信号を中継する端子である。
中継コネクタ部３０は、適宜の絶縁性材料（たとえば、ＬＣＰ、ＰＥＥＫ、ＰＥＩ、ＰＥＳ、ＰＳＦ、ＳＰＳ、ＰＡ、ＰＰＯ、ＰＰＥなどの射出成形材料や、セラミックスなどの焼成材料）を用い、図３に示すように、枠体３１は、４つの外辺３２３Ａ〜３２３Ｄで構成されている。また、枠体３１は、図２、図５に示すように、コネクタ基板２０に接続される第１接続面（上面）３１Ａと、回路基板１０に接続される第２接続面（下面）３１Ｂと、第１接続面３１Ａと第２接続面３１Ｂとに交差する第１の側面３１Ｃ及び第２の側面３１Ｄとを有する。
また、枠体３１には、図４(Ａ)に示すように、第１の接続端子３２のみが環状に設置される部分（これを「単線領域α」とよぶ）と、図４(Ｂ)に示すように、第１の接続端子３２及び第２の接続端子３３という異種端子が共に設置されている部分（これを「複線領域β」とよぶ）と、が存在する。
換言すれば、図３においてＩＶＡ−ＩＶＡ線断面図で示す枠体３１の単線領域では、外周面を構成する４面全てにわたって前述の第１の接続端子３２が断面略四角形に設置されている。一方、図３においてＩＶＢ−ＩＶＢ線断面図で示す枠体３１の複線領域では、第２の側面３１Ｄのみに第１の接続端子（グランド端子）３２が設置され、かつ、第１接続面３１Ａと、第２接続面３１Ｂと、第１の側面３１Ｃとを含む外周３面に第２の接続端子（信号端子）３３が断面略コ字型（Ｕ字を９０°回転させた型）に設置されている。なお、後者の複線領域では、第１の接続端子３２及び第２の接続端子３３が互いに離間しており、別言すれば、双方の接続端子３２、３３の間に絶縁性樹脂である枠体３１を露出させることで絶縁性を確保している。
さらに、本発明の枠体３１には、図２及び図４に示すように、第１接続面３１Ａおよび第２接続面３１Ｂの２面に凹部Ｇが形成されている。即ち、枠体３１の単線領域αにおける凹部Ｇには、図４（Ａ）に示す、第１の接続端子３２の第１端子部３２Ａ及び第２端子部３２Ｂが、凹部Ｇに沿って形成されている。また、枠体３１の複線領域βにおける凹部Ｇには、図４（Ｂ）に示す、第２の接続端子３３の第１端子部３３Ａ及び第２端子部３３Ｂが、凹部Ｇに沿って形成されている。
第１の接続端子（以下、「グランド端子」とよぶ）３２は、絶縁性の材料からなる枠体３１の外面上にメッキ（無電解メッキまたは電解メッキ）によって形成されている。本実施形態のグランド端子３２は、上述したように、図４（Ａ）に示す単線領域αでは、コネクタ基板２０に接続される第１接続面３１Ａに設けた第１端子部３２Ａと、回路基板１０に接続される第２接続面３１Ｂに設けた第２端子部３２Ｂと、第１接続面３１Ａと第２接続面３１Ｂとに交差する第１の側面３１Ｃ及び第２の側面３１Ｄに設けた連結部３２Ｃ及び導通体３２Ｄと、が電気的に接続された状態となって形成されており、枠体３１の断面において環が形成されている。
グランド端子３２が環状に形成されている場合には、４面（つまり、第１接続面３１Ａ、第２接続面３１Ｂ、第１の側面３１Ｃ、第２の側面３１Ｄ）にわたって一体となって枠体（の断面）を環状に取り囲むので、グランド端子３２の剥離原因となっていた導体の切欠になる部分がなく、剥離の発生を効果的に抑制できるようになっている。
しかも、本発明では、第１端子部３２Ａ及び第２端子部３２Ｂは、枠体３１の第１接続面３１Ａ及び第２接続面３１Ｂの各一部に形成された凹部Ｇに入り込んだ状態で、第１接続面３１Ａ及び第２接続面３１Ｂに、それぞれ形成されている。このように、第１端子部３２Ａ及び第２端子部３２Ｂは、枠体３１の凹部Ｇに食い込む状態に形成できるので、第１の接続端子３２及び第２端子部３２Ｂと枠体３１との密着強度を高めることができる。その結果、グランド端子３２及び第２端子部３２Ｂが、枠体３１から剥離されようとするのを効果的に抑制することができる。
さらに、本実施形態では、第１端子部３２Ａ及び第２端子部３２Ｂだけではなく、第１端子部３２Ａ（又は第２端子部３２Ｂ）とメッキによって形成されたランド部２１（又はランド部１０Ｂ）とを接続させる半田Ｈについても、凹部Ｇの内部に完全に充填された状態となっている。このように、特に半田を凹部Ｇに完全充填させることで、枠体３１を、コネクタ基板２０、回路基板１０に強固に接続することができる。
また、凹部Ｇの存在により、グランド端子３２と枠体３１の接触面積が拡大されるため、両者の間に作用する応力が枠体３１の内部に分散されやすくなり、クラックの発生、グランド端子３２の剥離が生じにくくなる。
また、グランド端子３２は、信号端子（信号線）３３を同時に配設させることが必要な図５（Ｂ）に示す複線領域βでは、信号端子３３が設置されている三面を除いた枠体３１の一面（第２の側面３１Ｄ）のみに、導通体３２Ｄが形成される。しかしながら、導通体３２Ｄは、図４（Ａ）に示す単線領域α（この単線領域は、図３に示すように、枠体３１の外辺部分の大部分を占有している。）において、枠体３１の４面全てにわたって形成されたグランド端子３２の端子部分などと接続されている。従って、グランド端子３２について更なる強度が確保され、クラック、端子の剥離がより効果的に防止される。
このように、本発明のグランド端子３２は、信号端子（信号線）３３が配設されない単線領域で、枠体３１の全面（四面）にグランド端子３２が設けられている。つまり、図４（Ｂ）のようにグランド端子３２が枠体３１の全面で一体となり、前述したように、枠体３１の四面にわたって一体となって枠体３１（の断面）を環状に取り囲む。その結果、クラック、グランド端子３２の剥離原因となっていた導体の切欠になる部分がなく、クラック、端子の剥離の発生を効果的に抑制できるわけである。
また、グランド端子３２は、枠体３１の長手方向において複数個、特に本実施形態では外辺方向に沿い、大きな割合で枠体３１を占有するように多数個形成されている。そして、枠体３１の第１の側面３１Ｃまたは第２の側面３１Ｄのいずれか一方において、少なくとも二つのグランド端子３２どうしが導通体３２Ｄで導通されるように、電気的及び物理的に接続されている。本実施形態の場合、二つのグランド端子３２どうしは、例えば図３，４（Ｂ）に示すように第２の側面３１Ｄ（外側部分）において、導通体３２Ｄを介してグランド端子が一体であるので、相互にクラック、端子の剥離を抑制し合い、クラック、端子の剥離の発生をより一層抑制できる。
また、図２に示す通り、回路基板１０に設けられた、ランド部１０Ｂは、コネクタ部品の中心線から線対称に対向する位置にも同じ形状のランド部１０Ｂを形成している。このため、半田接続を行う場合、半田溶融時の表面張力によりセルフアライメント効果により、コネクタ部品の中心線から線対称な位置に固着される構成にある。従って、端子に及ぼす応力は、部品内で中心線から見て左右対称に分散され、相互にクラック、端子の剥離を抑制し合い、クラック、端子の剥離発生をより一層抑制できる。
さらに、本実施形態のグランド端子３２は、図３に示すように、枠体３１を構成する四つの外辺３２３Ａ〜３２３Ｄのうち、特にそれぞれ二つの外辺（例えば、縦方向の外辺３２３Ａと横方向の外辺３２３Ｃ）どうしが交差する角部３２１において、平面状の第１の面取り部３２２を設けている。即ち、枠体３１の角部３２１においても、グランド端子３２が一体なって枠体３１を環状に囲むので、枠体３１から剥離する原因となっていた導体の切欠になる部分がなく、剥離を抑制できる。
また、グランド端子３２は、枠体３１の全体について眺めてみると、枠体３１の４つの外辺３２３Ａ〜３２３Ｄ部分の全てにわたって形成されている。即ち、グランド端子３２は、４つの外辺部分の全部が一体となるようにつながって構成されており、相互に補強しながら剥離の発生をさらに抑制し合い、クラック、端子の剥離を一層効果的に抑制できる。
さらに、図３に示すように、枠体３１の二つの縦方向の外辺３２３Ａ、３２３Ｂにおいては、外辺３２３Ａ、３２３Ｂの間をつなぐ梁部３４との連結箇所に、平面状の第２の面取り部３２４が形成されている。第２の面取り部３２４にも、外辺３２３Ａ、３２３Ｂから梁部３４にわたってグランド端子３２が形成されている。即ち、第２の面取り部３２４でも、グランド端子３２が環状に囲むので、剥離する原因となっていた導体の切欠になる部分がなく、第２の面取り部３２４でもクラック、端子の剥離を抑制できる。
一方、第２の接続端子３３（以下、「信号端子」とよぶ）は、グランド端子３２と同じく、絶縁性の材料からなる枠体３１の外面上にメッキによって形成されている。特に、本発明の信号端子３３は、図３に示すように、枠体３１の長手方向（図４では４つの外辺３２３Ａ〜３２３Ｄの方向）において、隣接する二つのグランド端子３２の間に形成されている。
信号端子３３は、図４（Ｂ）に示すように、第１接続面（下面）３１Ａと、第２接続面（上面）３１Ｂと、第１の側面３１Ｃおよび第２の側面３１Ｄと、のいずれかであってグランド端子３２が連結されていない面と、の三面（本実施形態では、第２の側面３１Ｄを除いた三面）に形成されている。従って、信号端子３３はグランド端子３２からは離間している。つまり、グランド端子３２と信号端子３３との間には絶縁性の枠体３１が剥き出し状態に露出することにより、グランド端子３２と信号端子３３との間が絶縁されている。
図２および図３に示す通り、信号端子３３は、コネクタ部品の中心線から線対称に対向する位置にも、同じ形状の信号端子３３を形成している。ここで、信号端子の凹部の端部間の距離（長さ）：Ｌ３は、図２においては、ランド部１０Ｂの端部間の距離（長さ）：Ｌ１の最大長さＬ１maxと一致している。ランド部が、これより大きい場合、信号端子３３とランド部１０Ｂを半田で接続すると、半田がランドに濡れ広がることで、グランド端子３２と短絡する恐れがある。
一方、中継コネクタの短辺方向の外形寸法をＬ２とすると、グランド端子３２と信号端子３３との離間距離（長さ）は、（Ｌ２−Ｌ３）／２であり、この離間距離を接続面内に設けたことで、信号端子部の端部が、枠体の側面に露出しないため、端子の層間剥離が起き難い構造になっている。
信号端子３３は、グランド端子３２と同様、コネクタ基板２０に接続される第１接続面（上面）３１Ａに設けた第１端子部３３Ａと、回路基板１０に接続される第２接続面（下面）３１Ｂに設けた第２端子部３３Ｂと、第１接続面３１Ａと第２接続面３１Ｂとに交差する第１の側面３１Ｃに設けた連結部３３Ｃとを有する。
また、信号端子３３は、前述したグランド端子３２と同様、第１端子部３３Ａ及び第２端子部３３Ｂが、枠体３１の第１接続面３１Ａ及び第２接続面３１Ｂの一部に形成された凹部Ｇに入り込んだ状態で、第１接続面３１Ａ及び第２接続面３１Ｂに形成されている。即ち、信号端子３３も、第１端子部３３Ａ及び第２端子部３３Ｂが、枠体３１の凹部Ｇに食い込んでいる。従って、信号端子３３の第１端子部３３Ａ及び第２端子部３３Ｂが、枠体３１から剥離されるのを効果的に抑制することができる。
さらに、本実施形態の信号端子３３でも、第１端子部３３Ａ及び第２端子部３３Ｂと、コネクタ基板２０、回路基板１０のメッキによって形成されたランド部２１，１０Ｂとを接続させる半田Ｈが、凹部Ｇの内部に完全に充填された状態となっている。従って、グランド端子３２と同様に、特に凹部Ｇに半田を完全充填させることで、枠体３１を、コネクタ基板２０、回路基板１０に強固に接続することができる。
ここで、本発明の凹部Ｇについては、一接続端子について、一つ設けた構成であったが、複数配置されていてもよい。
また、本発明の凹部Ｇについては、第一接続面と、第二接続面の双方に同一サイズ・同一形状で、かつ、同一垂直線上（同一鉛直方向線上）に配置された構成であったが、同一サイズ・同一形状・同一垂直線上になくてもよい。
なお、梁部３４は、適宜の絶縁性材料を用いて対向する二つの枠体３１の間を連結するように設けられている。枠体３１と梁部３４との間は、分岐部３２５を介して連結されており、分岐部３２５には前述の第２の面取り部３２４が形成されている。
電子部品５０は、回路基板１０表面のカードコネクタ部４０とコネクタ基板２０との間の空間領域である、実装空間Ｓを利用して実装されている。なお、電子部品５０としては、例えば半導体パッケージ部品５１やＬＣＲ回路チップ部品５２などの表面実装部品（ＳＭＤ）が用いられており、回路基板１０表面に実装されている。なお、電子部品５０は、回路基板１０とコネクタ基板２０との間に形成された実装空間Ｓであれば、回路基板１０側ではなくコネクタ基板２０側に取り付けてもよい。
従って、本実施形態によれば、枠体３１の同じ領域（複線領域）において、グランド端子３２と信号端子３３とを、クラック、端子の剥離の発生を抑制しながら絶縁させた状態で、別々に形成できるようになる。
さらに、本実施形態では、上述したように、枠体３１に凹部Ｇを形成してその凹部Ｇに入り込むような状態で端子が形成されている。従って、回路基板と、枠体３１との間の強固な接続が実現される。また、本実施形態の接続構造体を適用することで、第１の基板であるコネクタ基板２０と、第２の基板である回路基板１０とについて、接合強度の大きな回路装置が実現できる。
また、本実施形態によれば、コネクタ基板２０の両面及び（又は）回路基板１０の両面に電子部品５０が実装された重量の大きい重い基板を接合した場合でも、接合強度が大きく、クラック、端子の剥離の虞が小さい回路装置が実現できる。
また、本実施形態によれば、落下等の衝撃で瞬時に大きな応力が加わる携帯端末装置等の電子機器において、コネクタ基板２０と回路基板１０の接合強度の大きい回路装置を備えることで、落下等の衝撃に強い電子機器が実現できる。
図には記載していないが、枠体の外周および枠体内部の実装エリアに絶縁性樹脂を供給し補強すれば、さらに接合強度が強く、落下等の衝撃に強い電子機器が実現できることは、自明である。
(第２の実施形態)
次に、本発明の第２の実施形態に係る接続構造体を適用した回路装置を備える電子機器について、図５を参照しながら説明する。なお、本実施形態において、第１の実施形態と同一部分には同一符号を付して重複説明を避ける。
本実施形態の回路装置が第１の実施形態の回路装置と異なるのは、図５に示すように、枠体３１には、第２接続面（下面）３１Ｂのみに凹部Ｇが形成されている点である。
これは、半導体パッケージや、モジュール基板など、多段に複数の部品を積層し、高背化する構造（いわゆる、三次元実装構造）では、部品の重さと高さの影響から、下部に配置した部品ほど、また下部の接続部ほど、大きな衝撃力を受けることを考慮し、ここでは、第２接続面（下面）３１Ｂのみに凹部Ｇを形成している。
このため、同図（Ａ）に示す枠体３１の単線領域αでは、第２接続面（下面）３１Ｂの凹部Ｇに、グランド端子３２の第２端子部３２Ｂが食い込むような状態に形成されている。これにより、第２端子部３２Ｂが、枠体３１から剥離されようとするのを効果的に抑制できる。また、第２端子部３２Ｂと回路基板１０のメッキによって形成されたランド部１０Ｂとを接続させる半田Ｈも、凹部Ｇの内部に完全に充填された状態となっている。これにより、凹部Ｇに半田を完全充填させることで、枠体３１を、回路基板１０に強固に接続することができる。
一方、同図（Ｂ）に示す枠体３１の複線領域βでは、第２接続面（下面）３１Ｂの凹部Ｇに、信号端子３３の第２端子部３３Ｂが食い込む状態に形成されている。従って、第２端子部３３Ｂが、枠体３１から剥離されようとするのを効果的に抑制できる。また、この複線領域βでも、第２端子部３３Ｂと回路基板１０のメッキによって形成されたランド部１０Ｂとを接続させる半田Ｈが、凹部Ｇの内部に完全に充填された状態となっている。従って、凹部Ｇに半田を完全充填させることで、枠体３１を、回路基板１０に強固に接続することができる。
なお、本発明の凹部Ｇについては、本実施形態に示す構成に限るものではなく、回路装置あるいは、電子機器内において、接続部が受ける衝撃応力の大きさを加味して、衝撃応力の大きい側に凹部Ｇを設置すればよい。即ち、本実施形態では凹部Ｇが第２接続面３１Ｂに形成されているが、第１接続面３１Ａに形成されていてもよい。
このように、本実施形態の接続構造体を適用することで、第１の基板としてコネクタ基板２０と、第２の基板として回路基板１０とについて、接合強度の大きい回路装置を実現できる。
図には記載していないが、枠体の外周および枠体内部の実装エリアに絶縁性樹脂を供給し補強すれば、さらに接合強度が強く、落下等の衝撃に強い電子機器が実現できることは、自明である。
(第３の実施形態)
次に、本発明の第３の実施形態に係る接続構造体を適用した回路装置について、図６を参照しながら説明する。なお、本実施形態において、第２の実施形態と同一部分には同一符号を付して重複説明を避ける。
本実施形態の回路装置は、枠体３１において第２接続面（下面）３１Ｂのみに凹部Ｇが形成されて凹部Ｇ全体に第２端子部３２Ｂ又は３３Ｂが形成されている点で、第２の実施形態の回路装置と同じであるが、凹部Ｇの内部の一部にのみに半田Ｈが充填されている点で第２の実施形態の回路装置とは異なる。
即ち、図６（Ａ）に示す枠体３１の単線領域αでは、回路基板１０のランド部１０Ｂとグランド端子３２の第２端子部３２Ｂとの間を接続する半田Ｈが、第１端子部３２Ａの連結部３２Ｃ寄りの左端部Ｅ１から凹部Ｇの底部に到達しない途中位置までの間の領域において形成されている。つまり、半田Ｈは凹部Ｇの内部の一部にのみ充填されている。
一方、同図（Ｂ）に示す枠体３１の複線領域βでも、単線領域αと同様に、回路基板１０のランド部１０Ｂと信号端子３３の第２端子部３３Ｂとの間を接続する半田Ｈが、凹部Ｇの内部の一部にのみ充填されている。
本実施形態によれば、ランド部１０Ｂと信号端子３３の第２端子部３３Ｂとを半田Ｈで接合する際に、枠体３１の露出する部分に臨む第２端子部３３Ｂの他端部Ｅ２に半田Ｈが掛かることがない。従って、（半田Ｈを伴わない）第２端子部３３Ｂのみが枠体３１の凹部Ｇに食い込むことにより向上する第２端子部３３Ｂと枠体３１との密着強度を利用して、第２端子部３３Ｂの端部におけるクラック、端子の剥離の発生を、より効果的に抑制できる。
なお、本発明の凹部Ｇについては、本実施形態に示す構成に限るものではなく、回路装置あるいは、電子機器内において、接続部が受ける衝撃応力の大きさを加味して、衝撃応力の大きい側に凹部Ｇを設置すればよい。即ち、本実施形態では、凹部Ｇが、第２接続面３１Ｂに形成されているが、第１接続面３１Ａに形成されていてもよい。
従って、本実施形態によれば、複線領域βにおいて、枠体３１が露出する、第２端子部３３Ｂの端部に、半田Ｈが掛かることがない。従って、第２端子部３３Ｂで剥離が発生するのを抑止できる。
図には記載していないが、枠体の外周および枠体内部の実装エリアに絶縁性樹脂を供給し補強すれば、さらに接合強度が強く、落下等の衝撃に強い電子機器が実現できることは、自明である。この場合、本実施形態では、凹部Ｇが半田＋樹脂で補強される構造になる。
(第４の実施形態)
次に、本発明の第４の実施形態に係る接続構造体を適用した回路装置について、図７を参照しながら説明する。なお、本実施形態において、第３の実施形態と同一部分には同一符号を付して重複説明を避ける。
本実施形態の回路装置が第３の実施形態の回路装置と異なるのは、第２端子部３２Ｂ、３３Ｂと回路基板１０の第１ランド部１０Ｂとの接続のために設けた半田Ｈが、第２端子部３２Ｂ、３３Ｂの凹部Ｇに充填されていない点である。
グランド端子３２の第２端子部３２Ｂは、図７（Ａ）に示すように、枠体３１の第１の側面３１Ｃに接する一端部Ｅ１から凹部Ｇまでの間が平坦部γを構成している。一方、ランド部１０Ｂは、凹部Ｇを避けた平坦部γに対応する領域にのみ配置されている。つまり、第１〜第３の実施形態におけるランド部１０Ｂに比べて狭幅形状に形成できる。同図（Ｂ）に示す複線領域βでも、信号端子３３の第２端子部３３Ｂとランド部１０Ｂについては、同様の構成となっている。
図２においては、ランド部１０Ｂの端部間距離（長さ）：Ｌ１の最小長さＬ１minと一致している。ランド部が、これより小さい場合、信号端子３３とランド部１０Ｂを半田で接続する接続面積が減少し、接合強度が低下する恐れがある。
また、ランド部１０Ｂは、信号端子３３の第２端子部３３Ｂの平坦部γと対応する狭幅形状に形成されている。このため、ランド部１０Ｂと信号端子３３の第２端子部３３Ｂとを半田Ｈで接合する際に、枠体３１の露出する部分に臨む第２端子部３３Ｂの他端部Ｅ２に半田Ｈが掛かることがない。従って、（半田Ｈを伴わない）第２端子部３３Ｂのみが枠体３１の凹部Ｇに食い込むことにより向上する第２端子部３３Ｂと枠体３１との密着強度を利用して、第２端子部３３Ｂの端部における剥離の発生を、より効果的に抑制できる。
図には記載していないが、枠体の外周および枠体内部の実装エリアに絶縁性樹脂を供給し補強すれば、さらに接合強度が強く、落下等の衝撃に強い電子機器が実現できることは、自明である。この場合、本実施形態では、凹部Ｇが樹脂で補強される構造になる。
本実施形態では、複数の第１の接続端子の全てが、枠体の四つの外辺の外側に位置するように、四つの外辺全ての第２の側面上に導通体が形成されて電気的に接続されている。このように構成すれば、第１の接続端子が全て結合されることにより、強度を上げることができるが、第１の接続端子の全てが、導通体を介して接続される必要はなく、複数個の第１の接続端子が導通体を介して接続されればよい。
また、半田以外の等方性導電樹脂や異方性導電樹脂などを用いて枠体とコネクタ基板、回路基板を接合した場合にも本発明は適用可能である。
なお、本発明は上記の実施形態において示されたものに限定されるものではなく、明細書の記載、並びに周知の技術に基づいて、当業者が変更、応用することも本発明の予定するところであり、保護を求める範囲に含まれる。
本出願は、２００９年３月１９日出願の日本特許出願、特願２００９−０６８０２１に基づくものであり、その内容はここに参照として取り込まれる。
本発明は、互いに離間させた絶縁状態で同じ枠体上に設けた、機能の異なる２種類の接続端子に対して、クラック、端子の剥離が発生するのを有効に抑制できる効果を有し、接続構造体を設けた回路装置、及び回路装置を備える電子機器に有用である。
１ 回路装置
１０ 第１の部材(回路基板)
１０Ａ 基板電極
１０Ｂ ランド部
２０ 第２の部材(コネクタ基板)
２１ ランド部
２６ 配線パターン
３０ 中継コネクタ部（接続構造体）
３１ 枠体
３１Ａ 第１接続面（下面）
３１Ｂ 第２接続面（上面）
３１Ｃ 第１の側面
３１Ｄ 第２の側面
３２ 第１の接続端子（グランド端子）
３２Ａ 第１端子部
３２Ｂ 第２端子部
３２Ｃ 連結部
３２Ｄ 導通体
３２３Ａ〜３２３Ｄ 外辺
３３ 第２の接続端子（信号端子）
３３Ａ 第１端子部
３３Ｂ 第２端子部
３３Ｃ 連結部
３４ 梁部
４０ カードコネクタ部
５０ 電子部品
５１ 半導体パッケージ部品
５２ ＬＣＲ回路チップ部品
Ｃ カード
Ｅ２ 他端部
Ｇ 凹部
Ｈ 半田
Ｓ 実装空間
α 単線領域
β 複線領域
γ 平坦部

Claims (13)

  1. 第１の部材および第２の部材の間を電気的および機械的に接続する接続構造体であって、
    前記第１の部材に接続される第１接続面と、前記第２の部材に接続される第２接続面と、前記第１接続面と前記第２接続面とに交差する第１の側面及び第２の側面とを少なくとも有する絶縁性材料からなる矩形状の枠体と、
    前記第１接続面に形成された導電性の第１端子部と前記第２接続面に形成された導電性の第２端子部とを含む接続端子と、
    前記第１の側面に形成され、前記第１端子部と前記第２端子部とを電気的に接続する導通体と、
    前記第１接続面に形成された凹部と、
    を備え、
    前記第１端子部は、前記凹部に沿って形成され、前記凹部内に端部を備え、
    前記枠体の絶縁性材料が、前記第１端子部の端部と前記第２の側面との間で露出する接続構造体。
  2. 第１の部材および第２の部材の間を電気的および機械的に接続する接続構造体であって、
    前記第１の部材に接続される第１接続面と、前記第２の部材に接続される第２接続面と、前記第１接続面と前記第２接続面とに交差する第１の側面及び第２の側面とを少なくとも有する絶縁性材料からなる矩形状の枠体と、
    前記第１接続面に形成された導電性の第１端子部と前記第２接続面に形成された導電性の第２端子部とを含む接続端子と、
    前記第１の側面および第２の側面に形成され、前記第１端子部と前記第２端子部とを環状に電気的に接続する導通体と、
    前記第１接続面に形成された凹部と、
    を備え、
    前記第１端子部は、前記凹部に沿って形成され、かつ、前記凹部と前記第１の側面との間と前記凹部と前記第２の側面との間に平坦部を備える接続構造体。
  3. 請求項１記載の接続構造体であって、
    前記接続端子は、信号端子である接続構造体。
  4. 請求項２記載の接続構造体であって、
    前記接続端子は、グランド端子である接続構造体。
  5. 請求項１から４のいずれか１項に記載の接続構造体であって、
    前記接続端子は、
    前記枠体の長手方向に並べられており、前記枠体の外形中心線に対して、線対称に配置されている、接続構造体。
  6. 請求項１から５のいずれか１項に記載の接続構造体であって、
    前記枠体の前記第２の側面には、枠体の矩形状に沿って環状の導通体が形成されている、接続構造体。
  7. 請求項１から６のいずれか１項に記載の接続構造体と、
    前記第１端子部と接合されたランド部を備える第１基板と
    前記第２端子部と接合されたランド部を備える第２基板と、を備える回路装置。
  8. 請求項７に記載の回路装置であって、
    前記第１端子部または前記第２端子部と前記ランド部を接続する半田が、前記凹部の内部に完全に充填された、回路装置。
  9. 請求項７に記載の回路装置であって、
    前記第１端子部または前記第２端子部は、前記第１の側面と前記凹部との間に平坦部を備え、
    前記第１端子部または前記第２端子部と前記ランド部を接続する半田が、前記第１端子部または前記第２端子部と前記ランド部の間に充填されているとともに、前記平坦部から前記凹部の底部に到達する位置までの間の位置において、前記凹部の内部の一部にのみ充填された、回路装置。
  10. 請求項７に記載の回路装置であって、
    前記第１端子部または前記第２端子部は、前記第１の側面と前記凹部との間に平坦部を備え、
    前記第１端子部または前記第２端子部と前記ランド部を接続する半田が、前記第１端子部または前記第２端子部と前記ランド部の間に充填されているとともに、前記凹部の内部に充填されていない、回路装置。
  11. 請求項７から請求項１０のいずれか１項に記載の回路装置であって、
    前記第１の基板と前記第２基板の少なくともいずれかの表面に電子部品が実装された回路装置。
  12. 請求項７から１１のいずれか１項に記載の回路装置であって、
    前記第１接続面および前記第２接続面の双方に凹部が形成され、前記第１端子部および前記第２端子部の双方が、当該凹部に沿って形成されている、回路装置。
  13. 請求項１から６のいずれか１項に記載の接続構造体、または
    請求項７から１２のいずれか１項に記載の回路装置を備える電子機器。
JP2011504623A 2009-03-19 2009-12-08 接続構造体、回路装置及び電子機器 Withdrawn JPWO2010106601A1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009068021 2009-03-19
JP2009068021 2009-03-19
PCT/JP2009/006697 WO2010106601A1 (ja) 2009-03-19 2009-12-08 接続構造体、回路装置及び電子機器

Publications (1)

Publication Number Publication Date
JPWO2010106601A1 true JPWO2010106601A1 (ja) 2012-09-13

Family

ID=42739275

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011504623A Withdrawn JPWO2010106601A1 (ja) 2009-03-19 2009-12-08 接続構造体、回路装置及び電子機器

Country Status (4)

Country Link
US (1) US20110317386A1 (ja)
JP (1) JPWO2010106601A1 (ja)
CN (1) CN102356701A (ja)
WO (1) WO2010106601A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014128795A1 (ja) * 2013-02-22 2014-08-28 パナソニック株式会社 電子部品パッケージ
WO2014171225A1 (ja) * 2013-04-16 2014-10-23 株式会社村田製作所 高周波部品およびこれを備える高周波モジュール
WO2016166811A1 (ja) * 2015-04-14 2016-10-20 オリンパス株式会社 接続構造体および撮像装置
US10276402B2 (en) * 2016-03-21 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor package and manufacturing process thereof
KR102400748B1 (ko) 2017-09-12 2022-05-24 삼성전자 주식회사 인터포저를 포함하는 전자 장치
CN117374014B (zh) * 2023-12-07 2024-03-08 潮州三环（集团）股份有限公司 一种封装基座及其制备方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7613010B2 (en) * 2004-02-02 2009-11-03 Panasonic Corporation Stereoscopic electronic circuit device, and relay board and relay frame used therein
JP4393400B2 (ja) * 2005-02-25 2010-01-06 パナソニック株式会社 立体的電子回路装置およびその中継基板
WO2007116657A1 (ja) * 2006-04-10 2007-10-18 Panasonic Corporation 中継基板とその製造方法およびそれを用いた立体回路装置
JP5168819B2 (ja) * 2006-06-02 2013-03-27 日産自動車株式会社 半導体パッケージおよびその製造方法
US7896657B2 (en) * 2006-09-22 2011-03-01 Panasonic Corporation Circuit device, circuit device manufacturing method and connecting member

Also Published As

Publication number Publication date
WO2010106601A1 (ja) 2010-09-23
CN102356701A (zh) 2012-02-15
US20110317386A1 (en) 2011-12-29

Similar Documents

Publication Publication Date Title
KR102266668B1 (ko) 고주파 모듈
JP4725582B2 (ja) 高周波モジュール
US9674941B2 (en) Printed circuit board for mobile platforms
JP5327299B2 (ja) 半導体装置及びマイクロフォン
CN107534023B (zh) 半导体元件封装件、半导体装置以及安装构造体
US8952518B2 (en) Semiconductor device housing package, and semiconductor apparatus and electronic apparatus including the same
JP4527646B2 (ja) 電子装置
WO2010103591A1 (ja) 接続構造体、回路装置、及び電子機器
JPWO2010106601A1 (ja) 接続構造体、回路装置及び電子機器
KR20050001368A (ko) 적층형 반도체 장치
EP2757812A1 (en) Semiconductor device and microphone
JP2004112468A (ja) 電子装置
US11764753B2 (en) Elastic wave device and electronic component
JP6151794B2 (ja) 回路基板、電子部品収納用パッケージおよび電子装置
US10777493B2 (en) Semiconductor device mounting board and semiconductor package
CN110050386B (zh) 天线基板
US9922918B2 (en) Substrate for stacked module, stacked module, and method for manufacturing stacked module
JP2016115736A (ja) 半導体素子パッケージおよび半導体装置
US8324508B2 (en) Composite circuit board
JP2015141959A (ja) 高周波モジュール
JP6673764B2 (ja) 半導体素子実装用基板および半導体装置
JP5023982B2 (ja) モジュールとこれを用いた電子機器
JP2005317594A (ja) 配線基板
JP2009105095A (ja) デバイス及び装置
KR100963249B1 (ko) 스택 구조의 수정발진기

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121105

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20130327