JP5149599B2 - プレート抵抗素子の製造方法 - Google Patents
プレート抵抗素子の製造方法 Download PDFInfo
- Publication number
- JP5149599B2 JP5149599B2 JP2007291840A JP2007291840A JP5149599B2 JP 5149599 B2 JP5149599 B2 JP 5149599B2 JP 2007291840 A JP2007291840 A JP 2007291840A JP 2007291840 A JP2007291840 A JP 2007291840A JP 5149599 B2 JP5149599 B2 JP 5149599B2
- Authority
- JP
- Japan
- Prior art keywords
- plate
- resistance value
- value adjusting
- adjusting groove
- resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Apparatuses And Processes For Manufacturing Resistors (AREA)
Description
帯状に長尺な素子板10Aを用意し、まず図3に示すステージ(1)においてその中央付近に図示しない第1プレス金型(抜き金型)によって1つの送り孔(パイロット孔)50を形成する。この送り孔50は同時に微抵抗値調整用溝部40の1つになる。以下の各ステージ(2)〜(5)ではこの送り孔50に送り用の図示しないパイロットピンを挿入することで、素子板10Aの各プレート抵抗素子10−1を順次位置決めしながら送る。なお素子板10Aの幅H1はこの実施形態では11mm、厚みは0.2mm程度であり、薄くて細くて容易に撓む。
そしてステージ(5)において、図示しない第5プレス金型(切断金型)によって、各プレート抵抗素子10−1を切断して個品化していく。このとき第5プレス金型によって同時に、前記一列に並んだ4つの微抵抗値調整用溝部40の内、先端側の2つの微抵抗値調整用溝部40と先端辺(上辺11となる辺)とを連結して切り欠いた形状となるようにカットする。これによって図4に示すプレート抵抗素子10−1が完成する。即ち本実施形態においては、1つの切断線14によって隣り合うプレート抵抗素子10−1の外周辺(上辺11と下辺13)を形成すると共に、外周辺(上下辺11,13)から互い違いに切り込む形状の複数の溝部(粗抵抗値調整用溝部30)を有する単品のプレート抵抗素子10−1を取り出すことができる。
そして個品化した図4に示すプレート抵抗素子10−1の左右両側の端部近傍の端子接続部15に、図1に示すように、それぞれ端子70の一端近傍部分を当接してスポット溶接にて取り付ける。なお端子70はプレート抵抗素子10−1を個品化する前に取り付け、その後端子70を取り付けたプレート抵抗素子10−1を切断して個品化しても良い。次に図2に示すように、このプレート抵抗素子10−1をセラミック製のケース80内に端子70の先端を外部に突出した状態で収納し、このケース80内に充填材(耐熱性の絶縁材料で構成され、この実施形態では耐熱シリコンセメント(シリカ〔SiO2〕とシリコンワニス〔シリコン樹脂〕を溶剤〔キシレン等〕でペースト状にしたもの、加熱180℃、1時間で硬化する。)を用いている。)を充填固化し、これによって固定抵抗器100−1を完成する。
10A 素子板
11 上辺(外周辺)
13 下辺(外周辺)
14 切断線
15 端子接続部
30 粗抵抗値調整用溝部(溝部)
40 微抵抗値調整用溝部(溝部)
50 送り孔
70 端子
80 ケース
100−1 固定抵抗器
10−2〜10−6 プレート抵抗素子
Claims (1)
- 複数のプレート抵抗素子を帯状に連結してなる素子板に所定間隔毎に送り孔を設け、この素子板に設けた送り孔を用いて順次送り方向に送りながら、送られる素子板中の各プレート抵抗素子の部分に順次抵抗値調整用の帯状に貫通する溝部を形成していく溝部形成工程と、
前記溝部を形成した隣り合うプレート抵抗素子間を切断していくことで単品のプレート抵抗素子を順次取り出す切断工程と、
を具備するプレート抵抗素子の製造方法において、
前記溝部は、前記プレート抵抗素子の中央に形成される微抵抗値調整用溝部と、前記プレート抵抗素子の左右両側に形成される粗抵抗値調整用溝部とを有し、
前記微抵抗値調整用溝部と粗抵抗値調整用溝部は何れもその長手方向が素子板の送り方向に沿う方向を向くように形成されており、
さらに前記素子板のプレート抵抗素子中に形成した左右の粗抵抗値調整用溝部の内の少なくとも一方の粗抵抗値調整用溝部は、前記送り方向に直線状であって送り方向に直交する方向に複数並列に千鳥状に形成することで、隣り合うプレート抵抗素子中の各粗抵抗値調整用溝部の端部を1つの切断線から互い違いにはみ出すように形成しておき、この1つの切断線によって切断することで隣り合うプレート抵抗素子の外周辺を形成することにより、前記切断線からなる一対の外周辺から互い違いに切り込む形状に形成され、
一方前記素子板のプレート抵抗素子中に形成した微抵抗値調整用溝部は、複数の孔又は溝を前記粗抵抗値調整用溝部と並列になるように並べて形成されると共に、何れかの微抵抗値調整用溝部を前記送り孔として兼用し、さらに必要に応じて隣接する微抵抗値調整用溝部間を連結するようにカットすることで抵抗値を微調整することを特徴とするプレート抵抗素子の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007291840A JP5149599B2 (ja) | 2007-11-09 | 2007-11-09 | プレート抵抗素子の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007291840A JP5149599B2 (ja) | 2007-11-09 | 2007-11-09 | プレート抵抗素子の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009117750A JP2009117750A (ja) | 2009-05-28 |
JP5149599B2 true JP5149599B2 (ja) | 2013-02-20 |
Family
ID=40784507
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007291840A Expired - Fee Related JP5149599B2 (ja) | 2007-11-09 | 2007-11-09 | プレート抵抗素子の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5149599B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6695122B2 (ja) | 2015-10-15 | 2020-05-20 | サンコール株式会社 | シャント抵抗器の製造方法 |
JP2020021965A (ja) * | 2019-11-07 | 2020-02-06 | サンコール株式会社 | シャント抵抗器 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09251909A (ja) * | 1996-03-14 | 1997-09-22 | Tama Electric Co Ltd | 低抵抗面実装形抵抗器の製造方法 |
JP3508600B2 (ja) * | 1999-02-12 | 2004-03-22 | 松下電器産業株式会社 | 抵抗器の製造方法 |
US6510605B1 (en) * | 1999-12-21 | 2003-01-28 | Vishay Dale Electronics, Inc. | Method for making formed surface mount resistor |
-
2007
- 2007-11-09 JP JP2007291840A patent/JP5149599B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009117750A (ja) | 2009-05-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6457172B2 (ja) | 抵抗素子の製造方法 | |
US20160240976A1 (en) | Connecting blade, method of producing connecting blade, and electrical connector including connecting blade | |
US20030001261A1 (en) | Thermistor chips | |
WO1998029880A1 (fr) | Resistance pastille pour reseau et procede de fabrication | |
KR20060002939A (ko) | 칩 저항기 및 그 제조 방법 | |
CN108538570A (zh) | 电子部件的制造方法 | |
JP5149599B2 (ja) | プレート抵抗素子の製造方法 | |
JP2008166385A (ja) | 積層インダクタの製造方法 | |
US20060273423A1 (en) | Chip resistor and method for manufacturing same | |
JP6479361B2 (ja) | チップ抵抗器 | |
WO2006132131A1 (ja) | チップ抵抗器およびその製造方法 | |
JP4565556B2 (ja) | 低抵抗のチップ抵抗器とその製造方法 | |
WO2010079692A1 (ja) | 抵抗基板の製造方法 | |
CN103811139A (zh) | 片状热敏电阻 | |
JP2008187018A (ja) | チップ抵抗器の製造方法及びチップ抵抗器 | |
JP4542967B2 (ja) | チップ抵抗器の製造方法 | |
JP2013058783A (ja) | チップ抵抗器 | |
JP4295035B2 (ja) | チップ抵抗器の製造方法 | |
JPH11354326A (ja) | 積層型インダクタ、及びその製造方法 | |
JP2006228980A (ja) | 金属板製のチップ抵抗器とその製造方法 | |
JP4875327B2 (ja) | チップ抵抗器の製造方法 | |
JP2007165358A (ja) | チップ型コンデンサ | |
JP4461872B2 (ja) | 積層セラミック電子部品の製造方法 | |
JPS5941282B2 (ja) | 抵抗素子、抵抗素子集合体およびその製造方法 | |
JP3482521B2 (ja) | セラミックグリーンシートの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100204 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120726 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120731 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120830 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121127 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121130 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151207 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |