JP2013058783A - チップ抵抗器 - Google Patents
チップ抵抗器 Download PDFInfo
- Publication number
- JP2013058783A JP2013058783A JP2012250042A JP2012250042A JP2013058783A JP 2013058783 A JP2013058783 A JP 2013058783A JP 2012250042 A JP2012250042 A JP 2012250042A JP 2012250042 A JP2012250042 A JP 2012250042A JP 2013058783 A JP2013058783 A JP 2013058783A
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- groove
- chip
- insulating substrate
- paste
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Apparatuses And Processes For Manufacturing Resistors (AREA)
- Non-Adjustable Resistors (AREA)
Abstract
【課題】小型で耐サージ特性に優れ、また放熱性に優れ、同じチップ面積でより大きな定格電力を持つチップ抵抗器を提供する。
【解決手段】絶縁基板30に形成した一対の電極36間を絶縁基板30の表面又は裏面に形成した蛇行する抵抗体35で接続したチップ抵抗器であって、絶縁基板30の表面又は裏面に形成された蛇行する溝状凹部に、絶縁基板30の表面又は裏面と略同じ高さまで前記抵抗体35を埋設する。
【選択図】図14
【解決手段】絶縁基板30に形成した一対の電極36間を絶縁基板30の表面又は裏面に形成した蛇行する抵抗体35で接続したチップ抵抗器であって、絶縁基板30の表面又は裏面に形成された蛇行する溝状凹部に、絶縁基板30の表面又は裏面と略同じ高さまで前記抵抗体35を埋設する。
【選択図】図14
Description
本発明はチップ抵抗器に関する。
チップ抵抗器の製造に用いられる抵抗ペースト材料は高価であるにも拘わらず、市場で要求される多様な抵抗値に対応するため、従来は多種多様な抵抗率を持つ抵抗ペーストを用意した上で、スクリーン印刷の印刷条件を変化させることで印刷膜厚を微妙に制御して対応してきた。しかし、印刷条件を変えることで制御可能な抵抗値範囲は非常に狭く、結果としてトリミング前の初抵抗値が目標の抵抗値範囲に入らず廃棄せざるを得なくなるといった問題があった。
また、近年電流検出用として抵抗値が10mΩ前後で、しかも温度による抵抗値変化が小さいチップ抵抗器の要求があるが、従来の技術では抵抗ペーストの印刷・乾燥・焼成の際の滲みやダレにより、低抵抗値でしかも温度による抵抗値変化が小さいチップ抵抗器の実現が困難であった。
さらにまた、近年耐サージ特性に優れ、しかも小型のチップ抵抗器の要求があるが、従来のスクリーン印刷技術では抵抗ペーストの印刷・乾燥・焼成によりパターンの線幅は100〜150μmが限界であった。チップ抵抗器の耐サージ特性は抵抗パターンを長くして単位長さ当たりの電界強度を小さくすることにより向上する性質があるが、小型チップ抵抗器では抵抗パターンを蛇行して長く形成することが困難であった。
また、近年、電子機器の小型化軽量化に伴い多連チップ抵抗器の小型化及び低背化の要求がある一方で、抵抗体の間隔が狭くなることにより、隣接する抵抗体に流れる信号がノイズとなるいわゆるクロストークノイズを低減する要求がある。従来の多連チップ抵抗器は基板の上面のみに複数の抵抗体を形成するため、抵抗体の間隔を大きくすることが困難であった。
本発明は上記の諸課題を解決するものであり、低抵抗値で、温度による抵抗値変化が小さいチップ抵抗器を実現することを目的とする。
更に又、小型で耐サージ特性に優れたチップ抵抗器を実現することを目的とする。
また、小型・低背でクロストークノイズが小さい多連チップ抵抗器を実現することを目的とする。
請求項1に記載の発明は、絶縁基板に形成した一対の電極間を絶縁基板の表面又は裏面に形成した蛇行する抵抗体で接続したチップ抵抗器であって、
絶縁基板の表面又は裏面に形成された蛇行する溝状凹部に、絶縁基板の表面又は裏面と略同じ高さまで前記抵抗体を埋設したことを特徴とする。
絶縁基板の表面又は裏面に形成された蛇行する溝状凹部に、絶縁基板の表面又は裏面と略同じ高さまで前記抵抗体を埋設したことを特徴とする。
請求項2に記載の発明は、絶縁基板に形成した一対の電極間を絶縁基板の表面又は裏面に形成した蛇行する抵抗体で接続したチップ抵抗器であって、
絶縁基板の表面又は裏面に形成された蛇行する溝状凹部に、前記抵抗体を埋設するとともに、埋設した前記抵抗体の表面を研磨して前記抵抗体の表面と基板の表面又は裏面とを略面一にしたことを特徴とする。
絶縁基板の表面又は裏面に形成された蛇行する溝状凹部に、前記抵抗体を埋設するとともに、埋設した前記抵抗体の表面を研磨して前記抵抗体の表面と基板の表面又は裏面とを略面一にしたことを特徴とする。
請求項1に記載の発明によれば、抵抗体を凹部に埋設するので、抵抗ペーストの印刷・乾燥・焼成の際の滲みやダレの発生を防止できる。
また、凹状パターンは基板焼成前にプレス加工で形成するため、深さ方向を含めた形状制御が容易でありトリミングすることなく目標の抵抗値を得ることが出来る。
また、凹状パターンの溝を深くすることにより従来の技術では実現不可能な低抵抗値を持つチップ抵抗器の提供が可能となる。
また、凹状パターンは基板焼成前にプレス加工で形成するため、深さ方向を含めた形状制御が容易でありトリミングすることなく目標の抵抗値を得ることが出来る。
また、凹状パターンの溝を深くすることにより従来の技術では実現不可能な低抵抗値を持つチップ抵抗器の提供が可能となる。
請求項2に記載の発明によれば、凹部に基板の上面より高く埋設した抵抗体を研磨して抵抗体の表面と基板の上面とを面一にするので、凹部に埋設した抵抗体の厚みが凹部の深さに精確に一致する。このため抵抗体の抵抗値が凹部の深さの違いに基づいてより精確に設定できる。
また、埋め込みに用いるスクリーン印刷用のマスクに要求される精度は格段に低いため、効率の良い製造が可能となる。
また、埋め込みに用いるスクリーン印刷用のマスクに要求される精度は格段に低いため、効率の良い製造が可能となる。
とりわけ、請求項1及び請求項2に記載の発明によれば、抵抗体が埋設される凹部を蛇行させたので、例えば線幅が50〜100μmと幅の狭い抵抗パターンを長く形成することが可能となる。このため、小型で耐サージ特性に優れたチップ抵抗器を製造できる。
また、凹状パターンの深さ、行路長を変化させることでトリミング前の初抵抗値を簡単に2倍、3倍と制御することが可能になるため、少ない種類の抵抗ペーストで多くの種類の抵抗値を得ることが可能になり、制御性の高い製造工程が実現出来る。
また、抵抗体と基板の接触面積を従来と比較して格段に大きく取る事ができ、その結果放熱性が向上し、同じチップ面積でより大きな定格電力を持つチップ抵抗器の提供が可能となる。
また、微細パターンの形成により行路長を長く取ることにより従来の技術では実現不可能な高抵抗値を持つチップ抵抗器の提供が可能となる。
また、凹状パターンの深さ、行路長を変化させることでトリミング前の初抵抗値を簡単に2倍、3倍と制御することが可能になるため、少ない種類の抵抗ペーストで多くの種類の抵抗値を得ることが可能になり、制御性の高い製造工程が実現出来る。
また、抵抗体と基板の接触面積を従来と比較して格段に大きく取る事ができ、その結果放熱性が向上し、同じチップ面積でより大きな定格電力を持つチップ抵抗器の提供が可能となる。
また、微細パターンの形成により行路長を長く取ることにより従来の技術では実現不可能な高抵抗値を持つチップ抵抗器の提供が可能となる。
以下に本発明の第1実施例に係るチップ抵抗器の製造方法を添付図面に基づき説明する。図1及び図2に示すように、大判の絶縁基板10に複数本の一次スリット11を等間隔で形成するとともに複数本の二次スリット12を等間隔で形成する。同時に、二次スリット12で区画された短冊状基板の中央部分に基板の一端から他端まで延びる溝状凹部13を形成する。一次スリット11、二次スリット12及び溝状凹部13はグリーンシートにプレス加工で成形し、しかる後に焼成したり、焼成した絶縁基板に回転ディスクあるいはレーザー光で加工する。そして、大判の絶縁基板10に溝状凹部13を加工するに際し、例えば15μmと30μmのように溝状凹部13の深さが異なる複数種類の大判の絶縁基板10を製作する。
次に、図3に示すように、大判の絶縁基板10の裏面に電極ペーストを印刷、焼成して一対の下面電極14を形成する。
なお、図3〜図8には便宜上大判の絶縁基板10を一次スリット11と二次スリット12から分割して形成したチップ片10Aを図示している。
なお、図3〜図8には便宜上大判の絶縁基板10を一次スリット11と二次スリット12から分割して形成したチップ片10Aを図示している。
続いて、図4に示すように、大判の溝状凹部13に抵抗ペーストを印刷、焼成して抵抗体15を形成する。抵抗ペーストを溝状凹部13に印刷するとき、抵抗ペーストを焼成して形成される抵抗体15の表面と絶縁基板10の表面が略面一となるように、抵抗ペーストの印刷厚みを調整する。抵抗ペーストの材料としては例えば、酸化ルテニウム系ペーストを使用する。抵抗ペーストは溝状凹部13に印刷するので、端縁に滲みやダレが発生するのを防止でき、溝状凹部13の寸法によって定まる精確な幅と厚みを備え、焼成したとき所要の容積を得ることができる。このため、例えば溝状凹部の深さが15μmの絶縁基板10を使用した場合の抵抗体15の抵抗値が20Ωとすれば、同じ抵抗ペーストを溝状凹部13の深さが30μmの絶縁基板10に印刷、焼成して抵抗体15を形成したとき、10Ωの抵抗値を得ることができる。
次に図5に示すように、抵抗体15の両端部に電極ペーストを印刷焼成して一対の上面電極16を形成する。
次に、図6に示すように、抵抗体15と両上面電極16の一部を被覆するようにガラスペーストを印刷、焼成して保護膜19を形成する。
保護膜19の形成後、図7に示すように、大判の絶縁基板10を一次スリット11から短冊状に分割し、短冊状の絶縁基板10の両分割面に電極ペーストを印刷、焼成して側面電極20を形成する。側面電極20となる電極ペーストは上面電極16と下面電極14が電気的に接続されるように印刷する。
側面電極20の形成後、短冊状の絶縁基板10を二次スリット12から分割して個々のチップ片10Aを形成し、各チップ片10Aの上面電極16、側面電極20及び下面電極14にニッケルメッキ21及び錫メッキ22を施す。図8に、第1実施例に係る製造方法によって製造したチップ抵抗器10Aの模式的断面図を示す。
本実施例によれば、溝状凹部13の深さを異にする複数種類の絶縁基板10を用意し、溝状凹部13に抵抗体15を絶縁基板10の表面まで埋設するので、絶縁基板10の種類を選択することにより絶縁基板10上の抵抗体15の厚みを絶縁基板10の種類に応じて変化させることができる。このため、一種類の抵抗体ペーストを用いて多種類の抵抗値を有するチップ抵抗器を製造できる。
また、抵抗体15を溝状凹部13に埋設するので、抵抗ペーストの印刷・乾燥・焼成の際の滲みやダレの発生を防止できる。
また、凹状パターンは基板焼成前にプレス加工で形成するため、深さ方向を含めた形状制御が容易でありトリミングすることなく目標の抵抗値を得ることが出来る事が本発明の特徴であるが、必要に応じてカバーコートを形成してトリミングを行う事でより精密な抵抗値を実現する事を妨げない。また、実施例1では溝の本数を1本としたがこれに限らず複数本の溝を形成することにより初抵抗値を変化させることが出来る。また、実施例1では溝の形状を逆台形としたがこれに限らず矩形、半円形、半楕円形、半小判形など任意の形状にすることにより初抵抗値を変化させることが出来る。更に、実施例1では溝の形状を直線状としたが蛇行等により長さを変化させることにより初抵抗値を変化させることが出来る。また、言うまでもなく溝の幅を変えることにより初抵抗値を変化させることが出来る。
また、凹状パターンの溝を深くすることにより従来の技術では実現不可能な低抵抗値を持つチップ抵抗器の提供が可能となる。
また、凹状パターンは基板焼成前にプレス加工で形成するため、深さ方向を含めた形状制御が容易でありトリミングすることなく目標の抵抗値を得ることが出来る事が本発明の特徴であるが、必要に応じてカバーコートを形成してトリミングを行う事でより精密な抵抗値を実現する事を妨げない。また、実施例1では溝の本数を1本としたがこれに限らず複数本の溝を形成することにより初抵抗値を変化させることが出来る。また、実施例1では溝の形状を逆台形としたがこれに限らず矩形、半円形、半楕円形、半小判形など任意の形状にすることにより初抵抗値を変化させることが出来る。更に、実施例1では溝の形状を直線状としたが蛇行等により長さを変化させることにより初抵抗値を変化させることが出来る。また、言うまでもなく溝の幅を変えることにより初抵抗値を変化させることが出来る。
また、凹状パターンの溝を深くすることにより従来の技術では実現不可能な低抵抗値を持つチップ抵抗器の提供が可能となる。
本発明の第2実施例に係るチップ抵抗器の製造方法を図9〜図14に基づき説明する。図9に示すように、大判の絶縁基板30の表面に一次スリッ31トと二次スリット32を形成するとともに、一次スリット31と二次スリット32で区画されたチップ片30Aのそれぞれに溝状凹部33を形成する。この溝状凹部33は略W字形に蛇行する平面形状を有するように形成する。大判の絶縁基板30にこの溝状凹部33を形成する際、第1実施例の製造方法と同様に溝状凹部33の深さを異にする複数種類の大判絶縁基板30を製作する。種類としては溝状凹部33の深さが例えば10μmのものと20μmのものを用意する。
次に、図10に示すように、大判の絶縁基板30の裏面に電極ペーストを印刷、焼成して各チップ片30A毎に一対の下面電極34を形成する。
続いて、図11に示すように、溝状凹部33に抵抗ペーストを印刷、焼成して抵抗体35を形成する。図12に示すように、このとき抵抗体35が絶縁基板30の表面より若干盛り上がって形成されるように、抵抗ペーストの印刷厚みを調整しておく。
抵抗体35の形成後、図13に示す研磨装置60に大判の絶縁基板30をセットする。この研磨装置60は研磨盤61と、研磨盤61に対し上下動する基板ホルダー62から成る。基板ホルダー62に、抵抗体35が研磨盤61に対面するように大判の絶縁基板30を装着し、基板ホルダー62を下動して、絶縁基板30の表面から盛り上がった抵抗体35を研磨盤61に圧接させる。そして、研磨盤61を回転させ、盛り上がった抵抗体35を研磨し、抵抗体35の表面と絶縁基板30の面を略面一に形成する。
次に、図14に示すように、研磨した大判の絶縁基板30に電極ペーストを印刷、焼成し、抵抗体35の両端部に電気的に接続される一対の上面電極36を形成する。続いて、両上面電極間36に露出している抵抗体35にガラスペーストを印刷、焼成してカバーコート層37を形成する。
そして、カバーコート層37の上からレーザートリミングで抵抗体35にトリミング溝38を形成し、抵抗体35の抵抗値を修正する。図15に示すように、トリミング溝38はW字形に蛇行している抵抗体35の中央切欠部35aが一次スリット31と平行方向に延長するように切り欠いて形成する。
レーザートリミングの後は第1実施例に係る製造方法と同様、順に保護膜と側面電極を形成し、ニッケルメッキと錫メッキを施す。
本実施例によれば、溝状凹部33に基板30の上面より高く埋設した抵抗体35を研磨して抵抗体35の表面と基板30の上面とを面一にするので、溝状凹部33に埋設した抵抗体35の厚みが溝状凹部33の深さに精確に一致する。このため抵抗体35の抵抗値が溝状凹部33の深さの違いに基づいてより精確に設定できる。
本実施例によれば、溝状凹部33に基板30の上面より高く埋設した抵抗体35を研磨して抵抗体35の表面と基板30の上面とを面一にするので、溝状凹部33に埋設した抵抗体35の厚みが溝状凹部33の深さに精確に一致する。このため抵抗体35の抵抗値が溝状凹部33の深さの違いに基づいてより精確に設定できる。
また、抵抗体35が埋設される溝状凹部33を蛇行させたので、例えば線幅が50〜100μmと幅の狭い抵抗パターンを長く形成することが可能となる。このため、小型で耐サージ特性に優れたチップ抵抗器を製造できる。
また、凹状パターンの深さ、行路長を変化させることでトリミング前の初抵抗値を簡単に2倍、3倍と制御することが可能になるため、少ない種類の抵抗ペーストで多くの種類の抵抗値を得ることが可能になり、制御性の高い製造工程が実現出来る。
また、抵抗体と基板の接触面積を従来と比較して格段に大きく取る事ができ、その結果放熱性が向上し、同じチップ面積でより大きな定格電力を持つチップ抵抗器の提供が可能となる。
また、微細パターンの形成により行路長を長く取ることにより従来の技術では実現不可能な高抵抗値を持つチップ抵抗器の提供が可能となる。
また、凹状パターンの深さ、行路長を変化させることでトリミング前の初抵抗値を簡単に2倍、3倍と制御することが可能になるため、少ない種類の抵抗ペーストで多くの種類の抵抗値を得ることが可能になり、制御性の高い製造工程が実現出来る。
また、抵抗体と基板の接触面積を従来と比較して格段に大きく取る事ができ、その結果放熱性が向上し、同じチップ面積でより大きな定格電力を持つチップ抵抗器の提供が可能となる。
また、微細パターンの形成により行路長を長く取ることにより従来の技術では実現不可能な高抵抗値を持つチップ抵抗器の提供が可能となる。
本発明の第3実施例に係るチップ抵抗器の製造方法を図16〜図25に基づき説明する。図16、図17及び図18に示すように、大判の絶縁基板40に形成した一次スリット41と二次スリット42で区画されるチップ片40Aの表面と裏面に溝状凹部43の列を形成する。本実施例ではチップ片40Aごとに表面と裏面にそれぞれ2本の溝状凹部43からなる列を形成している。各溝状凹部43は二次スリット42と平行に形成する。そして、表面の溝状凹部43と裏面の溝状凹部43が対向することのないように、すなわち、表面の隣接する溝状凹部43の間の領域に裏面の溝状凹部43を配置し、かつ裏面の隣接する溝状凹部43の間の領域に表面の溝状凹部43を配置する。
次に、図19に示すように電極ペーストを絶縁基板の表裏両面の所定部位に印刷、焼成して下面電極44を形成する。各下面電極44は各溝状凹部43に対向するように、溝状凹部43を設けた面の反対面に設けられる。
続いて、図20に示すように、各溝状凹部43に抵抗ペーストを印刷、焼成して抵抗体45を形成する。次に、図21に示すように、電極ペーストを印刷、焼成して上面電極46を形成し、図22に示すように、ガラスペーストを印刷、焼成してカバーコート層47を形成し、レーザートリミングによりトリミング溝48を形成する。ついで、図23に示すように保護膜49を形成する。続いて、図24に示すように、側面電極50を形成し、ニッケルメッキと錫メッキを施す。図25に、本実施例に係る製造方法で製造したチップ抵抗器の断面図を示す。なお、図中51はニッケルメッキ、52は錫メッキを示す。
本実施例によれば、絶縁基板40の表裏両面に溝状凹部43の列を設け、かつ表面の溝状凹部43と裏面の溝状凹部43が対向しないように配置し、各溝状凹部43に抵抗体45を埋設したので、絶縁基板40に設けられる抵抗体45の本数を少なくすることなく、隣接する抵抗体45間の距離を大きくすることができる。このため、小型・低背でクロストークノイズが小さい多連チップ抵抗器を製造できる。なお、本実施例では絶縁基板の表裏両面にそれぞれ2本の溝状凹部を設けたが、表裏に各1本の溝状凹部を設けるだけでも良い。
尚、実施例1、2、3において保護膜にガラスペーストを使用したが、これに限らず樹脂ペーストを使用しても良い。また、側面電極に焼成銀ペーストを使用したが、これに限らず樹脂銀ペーストや金属薄膜を使用しても良い。
また、実施例2、3において精密な抵抗値を実現するためカバーコート層47を形成した後、レーザートリミングを施したが、いうまでもなく実施例1のようにこれらの工程を省略してもよい。
尚、実施例1、2、3において保護膜にガラスペーストを使用したが、これに限らず樹脂ペーストを使用しても良い。また、側面電極に焼成銀ペーストを使用したが、これに限らず樹脂銀ペーストや金属薄膜を使用しても良い。
また、実施例2、3において精密な抵抗値を実現するためカバーコート層47を形成した後、レーザートリミングを施したが、いうまでもなく実施例1のようにこれらの工程を省略してもよい。
10,30,40…絶縁基板
10A,30A,40A…チップ片
11,31,41…一次スリット
12,32,42…二次スリット
13,33,43…溝状凹部
14,34,44…下面電極
15,35,45…抵抗体
16,36,46…上面電極
37,47…カバーコート層
38,48…トリミング溝
19,49…保護膜
20,50…側面電極
10A,30A,40A…チップ片
11,31,41…一次スリット
12,32,42…二次スリット
13,33,43…溝状凹部
14,34,44…下面電極
15,35,45…抵抗体
16,36,46…上面電極
37,47…カバーコート層
38,48…トリミング溝
19,49…保護膜
20,50…側面電極
Claims (2)
- 絶縁基板に形成した一対の電極間を絶縁基板の表面又は裏面に形成した蛇行する抵抗体で接続したチップ抵抗器であって、
絶縁基板の表面又は裏面に形成された蛇行する溝状凹部に、絶縁基板の表面又は裏面と略同じ高さまで前記抵抗体を埋設したことを特徴とするチップ抵抗器。 - 絶縁基板に形成した一対の電極間を絶縁基板の表面又は裏面に形成した蛇行する抵抗体で接続したチップ抵抗器であって、
絶縁基板の表面又は裏面に形成された蛇行する溝状凹部に、前記抵抗体を埋設するとともに、埋設した前記抵抗体の表面を研磨して前記抵抗体の表面と基板の表面又は裏面とを略面一にしたことを特徴とするチップ抵抗器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012250042A JP2013058783A (ja) | 2012-11-14 | 2012-11-14 | チップ抵抗器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012250042A JP2013058783A (ja) | 2012-11-14 | 2012-11-14 | チップ抵抗器 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007019384A Division JP5179064B2 (ja) | 2007-01-30 | 2007-01-30 | チップ抵抗器の製造方法及びチップ抵抗器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013058783A true JP2013058783A (ja) | 2013-03-28 |
Family
ID=48134318
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012250042A Pending JP2013058783A (ja) | 2012-11-14 | 2012-11-14 | チップ抵抗器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2013058783A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103971867A (zh) * | 2014-05-27 | 2014-08-06 | 昆山福烨电子有限公司 | 一种防过热的厚膜电阻 |
JP2015019023A (ja) * | 2013-06-13 | 2015-01-29 | ローム株式会社 | チップ抵抗器、チップ抵抗器の実装構造 |
US9859041B2 (en) | 2013-06-13 | 2018-01-02 | Rohm Co., Ltd. | Chip resistor and mounting structure thereof |
CN111627630A (zh) * | 2020-07-08 | 2020-09-04 | 西安恒翔电子新材料有限公司 | 一种无外接电极的贴片式压敏电阻及其制备方法 |
WO2021106676A1 (ja) * | 2019-11-25 | 2021-06-03 | パナソニックIpマネジメント株式会社 | チップ抵抗器 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58106903U (ja) * | 1982-01-13 | 1983-07-21 | 三菱電機株式会社 | 抵抗体装置 |
JPH10135014A (ja) * | 1996-10-31 | 1998-05-22 | Taiyo Yuden Co Ltd | チップ部品の製造方法 |
WO1998058390A1 (fr) * | 1997-06-16 | 1998-12-23 | Matsushita Electric Industrial Co., Ltd. | Tableau de connexions de resistance et son procede de fabrication |
JPH118108A (ja) * | 1997-06-17 | 1999-01-12 | Taiyo Yuden Co Ltd | チップ部品の製造方法 |
-
2012
- 2012-11-14 JP JP2012250042A patent/JP2013058783A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58106903U (ja) * | 1982-01-13 | 1983-07-21 | 三菱電機株式会社 | 抵抗体装置 |
JPH10135014A (ja) * | 1996-10-31 | 1998-05-22 | Taiyo Yuden Co Ltd | チップ部品の製造方法 |
WO1998058390A1 (fr) * | 1997-06-16 | 1998-12-23 | Matsushita Electric Industrial Co., Ltd. | Tableau de connexions de resistance et son procede de fabrication |
JPH118108A (ja) * | 1997-06-17 | 1999-01-12 | Taiyo Yuden Co Ltd | チップ部品の製造方法 |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015019023A (ja) * | 2013-06-13 | 2015-01-29 | ローム株式会社 | チップ抵抗器、チップ抵抗器の実装構造 |
US9859041B2 (en) | 2013-06-13 | 2018-01-02 | Rohm Co., Ltd. | Chip resistor and mounting structure thereof |
US10290401B2 (en) | 2013-06-13 | 2019-05-14 | Rohm Co., Ltd. | Chip resistor and mounting structure thereof |
US10586635B2 (en) | 2013-06-13 | 2020-03-10 | Rohm Co., Ltd. | Chip resistor and mounting structure thereof |
US11017922B2 (en) | 2013-06-13 | 2021-05-25 | Rohm Co., Ltd. | Chip resistor and mounting structure thereof |
US11676742B2 (en) | 2013-06-13 | 2023-06-13 | Rohm Co, Ltd. | Chip resistor and mounting structure thereof |
CN103971867A (zh) * | 2014-05-27 | 2014-08-06 | 昆山福烨电子有限公司 | 一种防过热的厚膜电阻 |
WO2021106676A1 (ja) * | 2019-11-25 | 2021-06-03 | パナソニックIpマネジメント株式会社 | チップ抵抗器 |
CN114746961A (zh) * | 2019-11-25 | 2022-07-12 | 松下知识产权经营株式会社 | 片式电阻器 |
CN111627630A (zh) * | 2020-07-08 | 2020-09-04 | 西安恒翔电子新材料有限公司 | 一种无外接电极的贴片式压敏电阻及其制备方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5778690B2 (ja) | チップサーミスタ及びサーミスタ集合基板 | |
EP2680279B1 (en) | Method for manufacturing a SMD resistor | |
KR20120104955A (ko) | 적층 세라믹 전자부품의 제조방법 | |
WO2019220811A1 (ja) | チップ抵抗器およびチップ抵抗器の製造方法 | |
WO2016051939A1 (ja) | 抵抗体のトリミング方法 | |
JP2013539605A (ja) | 抵抗素子及びその製造方法 | |
JP2013058783A (ja) | チップ抵抗器 | |
JP5819366B2 (ja) | アレイ型チップ抵抗器及びその製造方法 | |
JP5179064B2 (ja) | チップ抵抗器の製造方法及びチップ抵抗器 | |
JP2009158721A (ja) | チップ抵抗器の製造方法およびチップ抵抗器 | |
US8854175B2 (en) | Chip resistor device and method for fabricating the same | |
JP6371080B2 (ja) | チップ抵抗器の製造方法 | |
US10763017B2 (en) | Metal plate resistor and method for manufacturing same | |
JP6688025B2 (ja) | チップ抵抗器およびチップ抵抗器の製造方法 | |
JP5820294B2 (ja) | チップ抵抗器用集合基板およびチップ抵抗器の製造方法 | |
JP2017069441A (ja) | チップ抵抗器 | |
JP2010272713A (ja) | 薄膜チップ抵抗器の製造方法 | |
JP2015008189A (ja) | 薄膜チップ抵抗器の製造方法 | |
JP2000269012A (ja) | 抵抗素子付きチップ型電子部品及びその製造方法 | |
JP2007165358A (ja) | チップ型コンデンサ | |
JP3608569B2 (ja) | 抵抗器の製造方法 | |
JP2005108865A (ja) | チップ抵抗器及びチップ抵抗器の製造方法 | |
JP7085378B2 (ja) | チップ抵抗器 | |
JP2013089655A (ja) | チップ抵抗器の製造方法 | |
JP6364606B2 (ja) | チップ抵抗器の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140314 |