JP5137169B2 - レーザパターニングされた金属ゲートを備えるｍｏｓトランジスタを形成するための方法 - Google Patents

レーザパターニングされた金属ゲートを備えるｍｏｓトランジスタを形成するための方法 Download PDF

Info

Publication number
JP5137169B2
JP5137169B2 JP2006064769A JP2006064769A JP5137169B2 JP 5137169 B2 JP5137169 B2 JP 5137169B2 JP 2006064769 A JP2006064769 A JP 2006064769A JP 2006064769 A JP2006064769 A JP 2006064769A JP 5137169 B2 JP5137169 B2 JP 5137169B2
Authority
JP
Japan
Prior art keywords
metal
resist
laser
containing material
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006064769A
Other languages
English (en)
Other versions
JP2006261664A5 (ja
JP2006261664A (ja
Inventor
チョイ クリスウェル
イエルク、ロッケンバーガー
デビン マッケンジー ジェイ
グーデマン クリストファー
Original Assignee
コヴィオ インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by コヴィオ インコーポレイテッド filed Critical コヴィオ インコーポレイテッド
Publication of JP2006261664A publication Critical patent/JP2006261664A/ja
Publication of JP2006261664A5 publication Critical patent/JP2006261664A5/ja
Application granted granted Critical
Publication of JP5137169B2 publication Critical patent/JP5137169B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32131—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by physical means only
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B43—WRITING OR DRAWING IMPLEMENTS; BUREAU ACCESSORIES
    • B43K—IMPLEMENTS FOR WRITING OR DRAWING
    • B43K23/00—Holders or connectors for writing implements; Means for protecting the writing-points
    • B43K23/08—Protecting means, e.g. caps
    • B43K23/12—Protecting means, e.g. caps for pens
    • B43K23/126—Protecting means, e.g. caps for pens with clips
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61H—PHYSICAL THERAPY APPARATUS, e.g. DEVICES FOR LOCATING OR STIMULATING REFLEX POINTS IN THE BODY; ARTIFICIAL RESPIRATION; MASSAGE; BATHING DEVICES FOR SPECIAL THERAPEUTIC OR HYGIENIC PURPOSES OR SPECIFIC PARTS OF THE BODY
    • A61H39/00—Devices for locating or stimulating specific reflex points of the body for physical therapy, e.g. acupuncture
    • A61H39/04—Devices for pressing such points, e.g. Shiatsu or Acupressure
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B43—WRITING OR DRAWING IMPLEMENTS; BUREAU ACCESSORIES
    • B43K—IMPLEMENTS FOR WRITING OR DRAWING
    • B43K25/00—Attaching writing implements to wearing apparel or objects involving constructional changes of the implements
    • B43K25/02—Clips
    • B43K25/022—Clips attached to a pen cap
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B43—WRITING OR DRAWING IMPLEMENTS; BUREAU ACCESSORIES
    • B43K—IMPLEMENTS FOR WRITING OR DRAWING
    • B43K29/00—Combinations of writing implements with other articles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1292—Multistep manufacturing methods using liquid deposition, e.g. printing

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Rehabilitation Therapy (AREA)
  • Ceramic Engineering (AREA)
  • Epidemiology (AREA)
  • Pain & Pain Management (AREA)
  • Physical Education & Sports Medicine (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Animal Behavior & Ethology (AREA)
  • General Health & Medical Sciences (AREA)
  • Public Health (AREA)
  • Veterinary Medicine (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は包括的には、金属酸化膜半導体（ＭＯＳ）トランジスタ及びそれを形成する方法の分野に関する。より具体的には、本発明の実施の形態は、レーザパターニングされた金属ゲートを有するＭＯＳ薄膜トランジスタ構造、並びにそれらを製造及び／又は生産するための方法に関する。
本特許出願は、２００５年３月１８日に出願の米国仮特許出願第６０／６６３，２９６号（代理人整理番号第ＩＤＲ０２１２号）の利益を主張し、２００５年３月１８日に出願の「MOS Transistor with Self-Aligned Source and Drain, and Method for Making the Same」という名称の米国特許出願第１１／０８４，４４８号（代理人整理番号第ＩＤＲ０２１１）に関連する場合があり、それらの特許出願はいずれも、その全体を参照することにより本明細書に援用される。
ポリシリコンに基づくＧＨｚ薄膜トランジスタ（ＴＦＴ）を構築することの実現性、及びそのようなＴＦＴの特性を測定するための技術が当該技術分野において知られている。高解像度リソグラフィを、レーザ再結晶化及び金属誘起横方向再結晶化を含む、移動度を向上させる再結晶化技法と組み合わせて、２．４ＧＨｚ未満で動作することができるｐチャネルトランジスタ及びｎチャネルトランジスタの両方を実現することができる。
なお、本出願に対応する外国の特許出願においては下記の文献が発見または提出されている。
米国特許第６，８７８，１８４号明細書 米国特許第６，７４６，１０２号明細書 米国特許第６，６６４，０２７号明細書 米国特許第６，６４１，９７８号明細書 米国特許第６，５９３，０６４号明細書 米国特許第６，５４１，１８１号明細書 米国特許第６，５１１，８７０号明細書 米国特許第６，５０９，２１７号明細書 米国特許第６，３８７，５９７号明細書 米国特許第６，３４８，２９５号明細書 米国特許第６，３２３，０６９号明細書 米国特許第６，３１６，３５７号明細書 米国特許第６，２９４，４０１号明細書 米国特許第６，２５５，０３３号明細書 米国特許第６，２４５，６０２号明細書 米国特許出願公開第２００５／０１８１５６６号明細書 米国特許出願公開第２００５／０１７６１９１号明細書 米国特許出願公開第２００５／０１７６１８３号明細書 米国特許出願公開第２００５／０１４８１２１号明細書 米国特許出願公開第２００５／０１３４４６３号明細書 米国特許出願公開第２００５／０１３３７９０号明細書 米国特許出願公開第２００４／０２４８４２９号明細書 米国特許出願公開第２００３／０１８０４５１号明細書 米国特許第６，８６４，１３３号明細書 米国特許第６，７６７，７７５号明細書 米国特許第６，５４１，３５４号明細書 米国特許第６，５１８，０８７号明細書 米国特許第６，３７９，７４５号明細書 米国特許第６，２７４，４１２号明細書 米国特許第５，９８９，９４５号明細書 米国特許第５，９８９，９４４号明細書 米国特許第５，９２６，７３５号明細書 米国特許第５，８２１，１３７号明細書 米国特許第５，６７９，１３８号明細書 米国特許第５，６５８，８０８号明細書 米国特許第５，６１２，２３５号明細書 米国特許第５，５６１，０３０号明細書 米国特許第５，１３２，２４８号明細書 米国特許第４，７６９，６８６号明細書 国際公開第０１／０４６９８７号パンフレット 国際公開第００／０５９０４１号パンフレット H.Somberg; Ink Jet Printing for Metallization on Very Thin Solar Cells; IEEE 1980; Pgs 666-7: Global Photovoltaic Specialists, Inc: Canoga Park, California USA. Marinko V. Sarunic, Glenn H. Chapman & Yuqiang TU; A prototype Laser Activated Bimetallic Thermal Resist for Microfabrication; Laser Applications in Microelectronic and Optoelectronic Mfg. VI; Proc. SPIE; Vol. 4274; 2001; Editors: M. Gower, H. Helvajian, K. Sugioka & J. Dubowski; 11 Pgs. Jeffery Parker & Wayne Renken; In Situ Wafer and Photomask Temperature Metrology for CD Control in Deep UV Lithography; SensArray Corp., 3410 Garrett Drive, Santa Clara, CA 95054; 8 Pgs. Creo Positive Thermal Plate; Creo Inc., 3700 Gilmore Way, Burnaby, BC, Canada V5G 4M1, 4 Pgs. Creo Enters Gravure Market with Innovative Exactus System; February 20, 2004; 3 Pgs. SQUAREspot thermal imaging technology; Creo SQUAREspot Thermal Imaging-optimum imaging for CTP; 2005; 2 Pgs. Zhibin XIONG et al.; Ａ Novel Self-Aligned Offset-Gated Polysilicon TFT Using High-Ｋ Dielectric Spacers; IEEE Electron Dev. Letters; Vol. 25, No. 4; April 2004; Pgs. 194-195. L. H. Lee et al.; The Improvement of Reliability in the Poly-Si TFTs Employing Laser Irradiation on Gate Oxide; AM-LCD '03; Pgs. 169 et seq.(TFTp3-3). Hongmei Wang et al.; High Frequency Performance of Large-Grain Polysilicon-on-Insulator MOSFETs; IEEE Transactions on Electron Devices; Vol. 48, No. 7; July 2001; Pgs. 1480-1482.
低コスト又はコスト効率の良い、そのようなＴＦＴを形成するための製造加工技術が依然として必要とされている。本発明は、ＧＨｚ ＴＦＴへのそのような要求を満たすために設計された、レーザパターニングされた金属ゲートの技術を利用した、電子デバイス（詳細には、ＭＯＳトランジスタ構造）及びそれを形成するための工程に関し、それは、電子デバイス内にパターニングされた金属構造を形成するための低コストで、且つ高スループットの工程を提供することができる。
本発明の複数の実施の形態が、レーザパターニングされた金属ゲートを有する、ＭＯＳトランジスタのような電子デバイス、及びそれを形成する方法に関連する。その方法は包括的には、誘電体薄膜上に金属含有材料の層を形成するステップであって、その誘電体薄膜は無機半導体を含む電気的機能性基板上にある、形成するステップと、金属含有材料層から金属ゲートをレーザパターニングするステップと、金属ゲートに概ね隣接する場所にある無機半導体内にソース端子及びドレイン端子を形成するステップとを含む。そのＭＯＳトランジスタは包括的には、（ａ）ゲート制御によって伝導を行うことができる電気的機能性基板（たとえば、ＴＦＴでは、半導体薄膜）と、（ｂ）電気的機能性基板の一部の上にある誘電体薄膜と、（ｃ）誘電体薄膜上にあるレーザパターニングされた金属ゲートと、（４）金属ゲートに概ね隣接する、基板上又は基板内にある（高濃度に）ドープされた無機半導体層を含むソース端子及びドレイン端子とを備える。
本発明は、信頼性があり、市販できる条件を満たしている電気的特性（たとえば、入力キャパシタンス、スイッチング速度、オン／オフ比、実効キャリア移動度、閾値電圧［Ｖｔ］等）を有するＭＯＳ薄膜トランジスタ（ＭＯＳ ＴＦＴ）を形成するための低コストの方法を提供する点で好都合である。レーザによって画定される（そして特にレーザによって描画される）ゲート導体構造を有するトランジスタが、（１）より従来的な半導体処理によって生成されるものに類似の結果を、従来のＭＯＳ半導体処理技術よりもはるかに低コストで、且つはるかに高いスループット（数週間ないし数ヶ月ではなく、概ね数時間ないし数日）で提供し、（２）従来のグラフィックアート印刷技術（たとえばインクジェット）に比べて高い解像度のパターニング能力、及び同程度又はそれ以上のスループットを提供する。また、レーザによって画定されるゲート導体構造及び無機半導体構造を有するトランジスタが、概して、レーザパターニングされたゲート導体構造を有する有機電子デバイスに比べて高い性能（たとえば、改善された電気的特性）を提供する。たとえば、本発明によれば、１０μｍ（ミクロン）未満のゲートライン幅を有する印刷無機電気デバイスを形成できるようになるのに対して、従来のグラフィックアート印刷技術を利用する印刷デバイス内のライン幅は一般的には１０μｍ（ミクロン）よりも広い。本発明は、ゲート金属パターンが任意のデジタルデータソースから連続して生成されるように、デジタル形式で実施することができ、結果として、「マスクを用いることなく」、容易にカスタム化可能で、且つ／又は局所的に位置合わせ可能であり、フレキシブル基板及び／又は大きな歪みを受ける基板（ポリマーシート又は金属箔等）を利用することができる。さらに、本発明は非接触印刷技術を用いて実施することができ（それにより、グラビア印刷、オフセット印刷等の接触印刷方法の使用に起因する欠陥の影響を減らすか、又はなくすことができる）、また本発明によれば、〜２０μｍまでの焦点深度が可能になる。本発明のこれらの利点及び他の利点は、以下の発明を実施するための最良の形態から容易に明らかになるであろう。
ここで、本発明の好ましい実施形態が詳しく参照されることになり、その複数の例が添付の図面に例示される。本発明は好ましい実施形態に関して説明されることになるが、本発明をそれらの実施形態に限定することを意図していないことは理解されよう。むしろ、本発明は、添付の特許請求の範囲によって規定されるような本発明の精神及び範囲内に含まれる可能性がある代替形態、変更形態及び等価形態を網羅することを意図している。さらに、本発明の以下に記載される詳細な説明では、本発明を完全に理解してもらうために、数多くの具体的な詳細が述べられる。しかしながら、本発明がこれらの具体的な詳細を用いることなく実施できることは、当業者には容易に明らかになるであろう。他の事例では、本発明の態様を不必要に曖昧にしないように、既知の方法、手順、構成要素及び回路が詳細には説明されていない。
便宜上、且つ簡単にするために、用語「〜に結合される」、「〜に接続される」及び「〜と繋がっている」（並びにその変形）は、その文脈において他に明確な指示がなければ、直接的又は間接的な結合、接続及び繋がりを意味する。これらの用語は、その文脈において他に明確な指示がなければ、本明細書では概ね入れ替えて用いることができ、１つのそのような用語が用いられる如何なる場合においても、その用語は他の用語を含む。本開示では、用語「堆積する」（及びその文法的な変形）は、全面堆積、コーティング及び印刷を含む、全ての堆積形態を含むことを意図している。さらに、或る特定の材料に関して、「概ね〜から含む」という言い回しは、意図的に添加されるドーパントを除外しないので、それにより、ドーパントが添加される材料（又はそのような材料から形成される素子又は構造）に、或る特定の所望の（及び意図的に全く異なる）物理的及び／又は電気的特性を与えることができる。用語「（環状）シラン」は、概ね（１）シリコン及び／又はゲルマニウム、並びに（２）水素から構成され、且つ１つ又は複数の環状環を含むことができる化合物又は化合物の混合物を指している。用語「複素（環式）シラン」は、概ね（１）シリコン及び／又はゲルマニウム、（２）水素、並びに（３）従来の炭化水素、シラン又はゲルマン置換基によって置換されることができるＢ、Ｐ、Ａｓ又はＳｂのようなドーパント原子から構成され、且つ１つ又は複数の周期的な環を含むことができる化合物又は化合物の混合物を指している。また、或る構造及び特徴部の「主面」は、その構造又は特徴部の最も長い軸によって少なくとも部分的に画定される表面である（たとえば、その構造が円形であり、その厚みよりも大きな半径を有する場合には、その径方向の表面（複数可）がその構造の主面である。しかしながら、その構造が正方形、長方形又は長円形である場合、その構造の主面は通常、２つの最も長い軸［一般的には長さ及び幅］によって画定される表面である）。
本発明は、概して、（１）誘電体薄膜上に金属含有材料の層を形成するステップであって、その誘電体薄膜は無機半導体を含む電気的機能性基板上にある、形成するステップと、（２）金属含有材料層から金属ゲートをレーザパターニングするステップと、（３）金属ゲートに概ね隣接する場所にある無機半導体内にソース端子及びドレイン端子を形成するステップとを含む、ＭＯＳトランジスタを形成する方法に関する。さらに別の態様では、本発明は、（ａ）電気的機能性基板と、（ｂ）その基板の一部の上にある誘電体薄膜と、（ｃ）誘電体薄膜上にあるレーザパターニングされた金属ゲートと、（ｄ）金属ゲートに概ね隣接する、電気的機能性基板上又は当該基板内にある、（高濃度に）ドープされた無機半導体層を含むソース端子及びドレイン端子とを備える、電気デバイスに関する。
本発明は、その種々の態様において、例示的な実施形態に関して以下にさらに詳細に説明されるであろう。
［ＭＯＳトランジスタを形成するための例示的な方法］
一態様では、本発明は、（１）誘電体薄膜上に金属含有材料の層を形成するステップであって、その誘電体薄膜は無機半導体を含む電気的に機能する基板上にある、形成するステップと、（２）金属含有材料層から金属ゲートをレーザパターニングするステップと、（３）金属ゲートに概ね隣接する場所にある無機半導体内にソース端子及びドレイン端子を形成するステップとを含む、ＭＯＳトランジスタ（好ましくはＭＯＳ ＴＦＴ）を形成する方法に関する。好ましい実施形態では、その方法はさらに、基板上に液相半導体（たとえば、ＩＶＡ族元素）前駆物質を堆積し、その後、その液相半導体前駆物質を硬化させて、（オプションで）アニールし、無機半導体及び／又はソース端子及びドレイン端子を形成することを含む。一実施態様では、液相半導体前駆物質堆積ステップは、ＴＦＴのために適した基板上に半導体前駆物質インクを印刷することを含む。全面堆積、フォトリソグラフィ及びエッチングではなく、液相インクを印刷することにより、（ｉ）処理ステップの数、（ｉｉ）製造工程にかかる時間、（ｉｉｉ）回路、チップ、ディスプレイ素子、感光素子、又はその上に本発明のＭＯＳトランジスタを有する他の装置を製造するコスト、及び／又は（ｉｖ）従来技術であれば、労働集約的で、比較的コストがかかるマスク変更を伴うことになっていた、パターニングされたシリコン層のパターンを変更又は部分変更するのに一般的に要することになる設定時間が節約される。したがって、本発明の方法は、従来のＭＯＳ半導体製造技術よりも高いスループットで、ＭＯＳトランジスタのような、高速で、信頼性のある電子デバイスを製造するためのコスト効率の良い方法を提供する。
ＧＨｚ周波数で動作することができるＴＦＴは、（１）狭いチャネル幅、（２）その間がわずかに重なるだけでゲートに自動位置合わせされるソース端子及びドレイン端子、及び（３）高いキャリア移動度を必要とする場合がある。レーザ（たとえば、最新のオフセット又はグラビア印刷において用いられる従来のコンピュータ・トゥ・プレート［ＣＴＰ］印刷ツールであり、その１つ又は複数の能力をフラットベッド／プレート印刷のために変更又は最適化することができ［たとえば、自動焦点及び多層位置合わせ／重ね合わせ能力をフラットベッド／プレート印刷用に最適化し、それゆえオフセット又はグラビア印刷のために最適化されたものから変更することができる］、それを用いて、金属箔又は金属円筒上にあるレジスト内にパターンを形成し、基板上にインクを印刷するために後に紙又は別の基板に押し付けられるインクウエルを形成することができる）を用いて、約５ミクロン幅の比較的狭いトランジスタゲートを描画することができ、レジストマスク及びウエットアンダーカットエッチングを用いて２ミクロン未満の幅を得ることができる。
本発明のさらに別の実施形態では、「液相シリコン」インク配合物と、活性エリアをエキシマレーザで露光することとを組み合わせて用いることにより、自動位置合わせされたソース端子及びドレイン端子を生成することができる。金属誘起又は加熱炉結晶化及び／又はエキシマレーザからのエネルギーによって、改善されたキャリア移動度（たとえば、ドーパント活性化に起因する）を与えることができる。エキシマレーザを用いる１つの利点は、極めて限られた場所において非常に高い温度を生成できることであり、その能力は、回路、チップ、素子、装置又は下層の薄膜及び／又は基板内の他の場所に、熱による大きな悪影響を及ぼすことなく、パターニングされた薄膜内の半導体ドーパントを活性化するのに非常に有用である。
本発明による薄膜トランジスタを形成するための例示的な工程フローは以下のステップを含む。
・低濃度にドープされたシランを堆積して、アモルファスＳｉ薄膜を形成するステップ。
・（オプションで）金属シード層を堆積するステップ。
・（オプションで）アモルファスＳｉを脱水素化するステップ。
・低濃度にドープされるか、又はドープされないアモルファスＳｉを結晶化するステップ（たとえば、エキシマレーザ処理、又は加熱炉処理による）。
・ゲート酸化膜を堆積するか、成長させるか、それ以外の方法で形成するステップ。
・ゲート金属を描画するか、又はそれ以外の方法でパターニングするステップ。
・ゲートをマスクとして用いて、ゲート酸化膜をエッチングするステップ。
・薄い、高濃度にドープされたシラン（又は固体ドーパント源）を堆積するか、又はドーパントを注入するステップ。
・高濃度にドープされたエリアにおいてドーパントを活性化及び／又は拡散するステップ（たとえば、エキシマレーザ処理による）。
・（環状）シランが用いられる場合には、ゲート側壁から、照射されない（結晶化、活性化又は他の作用が不十分である）ドープされたアモルファスシリコンを選択的にウエットエッチングするステップ（たとえば図４を参照）。
・金属クロスオーバ（たとえば、第２段の金属）が（オプションで）必要とされる場合には、誘電体を描画するステップ。
・ソース及びドレインコンタクト金属を描画するステップ。
・パッシベーション（たとえば酸化物又は窒化物）を堆積するステップ。
・従来のアニールステップ。
・水素化ステップ（オプション）。
・検査ステップ（オプション）
本発明の工程を組み合わせて、ｐチャネル及びｎチャネルの両方のトランジスタを形成することができる。一例では、それぞれＰ及びＢの発生源を用いる従来のイオン注入を、従来のマスク及びエッチング技法と組み合わせて用いて、高性能のｐチャネルトランジスタ及びｎチャネルトランジスタが形成される。上記のドープされたシラン堆積ステップのうちの１つ又は複数において、異なるドーパントタイプを含むシラン組成物を用いることができることがさらに好ましい。たとえば、異なるドーパントタイプ及び濃度を含む異なるインクを、基板の異なるエリア内に印刷することができる。本発明のＭＯＳトランジスタを製造するための第１の例示的な方法が、図１〜図５を参照して以下に説明される。
［ゲート金属層の形成］
ここで図１を参照すると、ＭＯＳ ＴＦＴデバイス前駆物質の断面図が示されており、その方法は、ゲート誘電体層１４上にあるゲート金属層２０をレーザパターニングするステップを含むことができる。ゲート誘電体層１４そのものは、低濃度にドープされた（電気的に活性の）ポリシリコン層１２上にあり、そのポリシリコン層１２は基板１０上にコーティング、又はそれ以外の方法で形成され、（電気的に）不活性のシリコン含有領域１８によって画定することができる。種々の実施形態において、ゲート金属層２０は、誘電体層１４上に金属又は金属含有材料を全面堆積するか、又は金属前駆物質を印刷し、その後、金属ゲートを「レーザパターニングする」ことによって形成することができる。本明細書において想定されるように、レーザパターニングは、（ｉ）（ＣＴＰ／デジタル印刷プレート化学作用において用いられるのに類似の）サーマルレジストに照射すること、（ｉｉ）その中にＵＶ、可視光又はＩＲ染料をさらに含む従来のレジスト材料に照射すること、及び、（ｉｉｉ）誘電体層１４上に堆積される金属前駆物質インク（すなわち、溶媒内に金属前駆物質を含む組成物）に直に照射するか、又は「レーザ描画」し、その後（オプションで）、パターニングされたインク層を現像及び／又はアニールすることを含む。
一実施形態では、全面堆積は、当該技術分野において知られているような、たとえば、蒸着、物理気相成長、スパッタリング又は化学気相成長を含むことができる。別法では、全面堆積は、金属ナノ粒子（それは不動態化することができる）及び溶媒を含むナノ粒子インクをスピンコーティングし、ナノ粒子インクを硬化させることを含むことができる（たとえば、関連する部分が、参照により本明細書に援用される、米国特許第６，８７８，１８４号を参照されたい）。そのような方法によって堆積することができる金属は、アルミニウム、チタン、バナジウム、クロム、モリブデン、タングステン、鉄、ニッケル、パラジウム、プラチナ、銅、亜鉛、銀、金等の元素金属；アルミニウム−銅合金、アルミニウム−シリコン合金、アルミニウム−銅−シリコン合金、チタン−タングステン合金、アルミニウム−チタン合金等の、そのような元素から成る従来の合金；及び元素金属の窒化物及びケイ化物のような導電性金属化合物（たとえば、窒化チタン、ケイ化チタン、窒化タンタル、ケイ化コバルト、ケイ化モリブデン、ケイ化タングステン、ケイ化プラチナ等）を含む。他の実施形態では、全面堆積するステップは、金属含有材料を含むインクをスピンコーティングすることを含むことができ、その金属含有材料は、先に開示された金属のうちの１つ又は複数の金属から成る金属ナノ粒子及び／又は有機金属前駆物質を含むことができ、且つ／又は、その方法はさらに、レーザパターニングするステップの前に、金属、有機金属前駆物質（複数可）及び／又は金属ナノ粒子を硬化させるか、又はアニールするステップを含むことができる。
或る特定の実施形態では、レーザパターニングは、全面堆積された金属含有層上にレジスト材料を堆積するサブステップと、レジスト材料の一部に、（ｉ）所定の幅及び／又は（ｉｉ）レジストによって（又はレジスト内にある吸収性染料によって）吸収される所定の波長又は波長帯を有するレーザからの光ビームを選択的に照射するサブステップと、選択的に照射されたレジストを現像剤で現像し、形成される構造（この場合には、ゲート金属２０である；これらのステップはポジ及びネガ両方のレジストに当てはまることに留意されたい）に対応するパターンを残すサブステップと、所望の、又は所定のパターンに対応しない、全面堆積された材料の部分を除去するサブステップ（通常ドライ又はウエットエッチングによる）と、残りのレジスト材料を除去するサブステップとを含むことができる。その光は赤外（ＩＲ）帯内の波長を有し（ただし、それはスペクトルの紫外［ＵＶ］及び／又は可視光帯内の波長又は波長帯を含むこともできる）、レジスト（又は染料）はその光の波長及び波長帯を吸収し、且つ／又はその光の波長及び波長帯に対して感光性があり、その光ビームはレジストの所望の、又は所定の部分に合焦するか、又は誘導されることが好ましい。
１つの代替形態では、サーマルレジストを用いて、ゲート金属をマスクできることが好都合である。レーザからの比較的細いレーザビームをサーマルレジストに照射することにより（たとえば、２〜５μｍ幅、又はそのような幅の構造を画定するように含むマスクに、より拡散性の高い光を通すことにより）、レジストが加熱され、そのレジストがポジ作用であるか、ネガ作用であるかに応じて、それぞれレジストの照射された（描画された）部分又は照射されない（描画されない）部分を除去するために用いられる従来の現像剤への溶解性が変化する。そのようなレジストは、クレオ（Creo）社（カナダ、ブリティッシュコロンビア州、バーナビー）から広く市販されている。好ましいサーマルレジストは、Ｇｒａｖｉｔｉ Ｔｈｅｒｍａｌ Ｒｅｓｉｓｔ（クレオ）及びＡｍｅｒｉｃａｎ Ｄｙｅ Ｓｏｕｒｃｅｓ Ｔｈｅｒｍｏｌａｋシリーズを含む。そのレジストは、その中に赤外（ＩＲ）光吸収染料を有する従来の（フォト）レジスト材料を含むこともできる。好ましい（フォト）レジスト材料は、ＡＺ１５１８（ＡＺエレクトロニックマテリアルズ社）及びＳＰＲ２２０（シプレイ社（Shipley））を含み、好ましい赤外（ＩＲ）光吸収染料は、Ａｍｅｒｉｃａｎ Ｄｙｅ Ｓｏｕｒｃｅ ８１５ＥＩ、８３０ＡＴ、８３０ＷＳ及び８３２ＷＳ、Ａｖｅｃｉａ Ｐｒｏｊｅｔ ８３０ＮＰ及び８３０ＬＤＩ、Ｅｐｏｌｉｎ Ｅｐｏｌｉｇｈｔ ４１４８、２１８４、４１２１、４１１３、３０６３及び４１４９、ＨＷ Ｓａｎｄｓ ＳＤＡ５３０３及びＳＤＡ４５５４を含む。現像後に、（所定の）ゲートパターン以外の金属材料（又は金属前駆物質）は、ウエットエッチング又はドライエッチングによって除去することができる。ドライエッチングを用いて実現できる幅よりも、さらに狭いゲート及び／又はトランジスタチャネル幅を与えるために、ウエットエッチングによってレジストをアンダーカットすることが好ましい場合もある。
さらに別の実施形態では、ゲート金属層は、「レーザ描画」又は「レーザ直接描画」によって画定することができる。ゲート金属をレーザ描画する場合、金属ナノ粒子インクのような金属前駆物質インクが、先に説明されたように、全面堆積又は印刷され（しかし、硬化しない）、その後、レーザを照射（レーザで描画）することができる（たとえば、約２〜１０μｍ幅の光学照射ビームを生成することによるか、又はそのような幅の構造を画定するように含むマスクの中にレーザ照射を通すことによる；その光は、金属前駆物質、ナノ粒子又はインク内の他の材料によって吸収されるＩＲ、可視光又はＵＶ波長又は波長帯を有する）。その光は金属前駆物質を加熱し（そして、その後、硬化させ、架橋し、又は溶解し）、堆積されたインクの照射されない（描画されない）部分は現像剤において除去することができる（多くの場合に、現像剤は前駆物質インクにおいて用いられる溶媒に類似の、又は同じ溶媒を含む）。ゲート金属のレーザ直接描画（たとえば、その関連する部分が、参照することによって本明細書に援用される、２００３年１１月２４日に出願の米国特許出願第１０／７２２，２５５号［代理人整理番号第ＫＯＶ−０１５］に開示されるような、導電性金属ワイヤ又は薄膜を形成するための手順に概ね従う）は、コスト及び製造時のスループットを考慮する場合に一般的に好ましい。別法では、金属前駆物質インクは、１つ又は複数の光画定可能な金属含有種を含むことができ、その金属含有種がＵＶ、可視光又はＩＲ照射を吸収することにより、後に用いられる現像剤におけるその溶解性を変更するだけの十分な変化（たとえば、金属ナノ粒子を包囲する配位子殻の１つ又は複数の成分における化学反応）が直接的に、又は間接的に引き起こされる。
こうして、「レーザ（直接）描画」では、照射によって金属前駆物質が硬化し、架橋し、且つ／又は溶解するときに、金属前駆物質インクの照射されない部分は溶媒又は溶媒混合物で現像されて、インクの照射された部分に悪影響を及ぼすことなく、照射されないインクを選択的に除去又は溶解することができる。別法では、光分解又は熱によって溶解性の変化が引き起こされるレジストが用いられるとき、照射されない（ネガ）エリア又は照射された（ポジ）エリアのいずれかを現像することができる。照射後に電気的特性及び溶解性が大きく変化する金属前駆物質（いわゆる、「照射によってパターニング可能な機能材料」）を含むインクが、それぞれ２００３年１１月２４日及び２００３年１２月３１日に出願の同時係属の米国特許第１０／７２２，２５５号及び第１０／７４９，８７６号（それぞれ代理人整理番号第ＫＯＶ−０１５号及び第ＫＯＶ−０１２号）において開示されており、それらの特許出願の関連する部分は、参照することによって本明細書に援用される。酸化、還元又は不活性雰囲気内で、１分〜６０分間、１００℃〜３００℃の温度において追加のアニールステップを（現像後に）実施することは、金属の抵抗率、スペクトル線プロファイル及び／又はモルフォロジを改善し、下層の誘電体への金属の接着性を改善し、且つ／又はパターニングされた金属ゲート内の不純物の量を低減するのに好都合であろう。適当な不活性雰囲気は、窒素及び希ガス（たとえば、Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ及び／又はＸｅ）のような１つ又は複数の酸素を含まない不活性ガスを含むことができる。適当な還元雰囲気は、オプションで先に記載されたような１つ又は複数の酸素を含まない不活性（たとえばキャリア）ガスとともに、フォーミングガス、アンモニア、メタン、シラン、ホスフィン、水素、ボラン等を含むことができる。
こうして、本発明の方法の種々の実施形態において、金属含有材料は、金属ナノ粒子及び／又は１つ又は複数の有機金属化合物を含み、そのどれもが照射に対して敏感に反応することができ、またその金属含有材料は（たとえば、インクを形成するために）さらに溶媒を含むことができる。金属含有材料が金属ナノ粒子を含む場合、レーザ描画ステップは、金属ナノ粒子を硬化させるか、互いに結合させるか、又は溶解させるほど十分に金属ナノ粒子に照射することを含むことができる。金属含有材料が、光画定可能な金属含有種（たとえば、光画定可能な金属ナノ粒子又は光画定可能な有機金属化合物）を含む場合、レーザ描画ステップは、後に用いられる現像剤内でその溶解性を変化させるほど十分に、光画定可能金属含有種に照射することを含むことができる。好ましい実施形態では、光画定可能な金属含有種は、その種への配位子結合を有する金属ナノ粒子を含み、それらの配位子は、光反応基、すなわち光化学的に生成された種と反応し、一次の光反応後、すなわち光化学的に生成された種との反応後に、現像剤内の金属含有材料の溶解性を大きく変化させる特性基を含む。そのような実施形態では、その方法はさらに、描画されない金属含有材料を（たとえば、現像剤で）除去するステップを含むことができるが、場合によっては、描画されない材料（或いは別法では、ポジレジスト配合物内の照射された、又は描画されたエリア）は相対的に絶縁性であることもあるので、必ずしも除去される必要はない。
一変形形態では、金属含有材料は上記のように照射されることができるが、その溶解性の変化は熱によって開始されるか、又は引き起こされる。そのような実施形態では、熱は染料、ナノ粒子、或いは開始剤内又は放射を吸収する金属含有種に結合される配位子内にある「熱反応基」によって生成することができる。言い換えると、そのような実施形態におけるレーザパターニングは、金属ゲートパターンを画定するように成される材料の部分（レジスト、或いはその中にＵＶ、可視光又はＩＲ染料及び／又は他の熱反応材料を有する金属含有材料等）に照射し、それにより照射された材料を加熱し、その溶解性を変化させて、さらに（オプションでは）照射された材料を現像及び／又はアニールすることを含むことができる。こうして、金属含有材料はさらに、１つ又は複数の感光性又は熱反応性開始剤を含むことができる。一実施形態では、照射及び加熱は概ね同時に行われる。そのような場合には、染料が照射ステップ中に光を吸収し、吸収された光を熱エネルギーに変換して、その熱エネルギーによって、熱反応性材料が反応して、ゲート金属画定材料の溶解性を変化させる。別法では、照射及び加熱は別個のステップにおいて実行することができる。たとえば、金属含有材料内の反応種のレーザ照射が、金属含有材料内に１つのパターンを生成することができ、その後、後続の加熱（たとえば、ホットプレート上、或いはオーブン又は加熱炉内）が行われて、その材料の溶解性を変化させる。
たとえば、ビニル基（たとえば、端部にある；いわゆる「ω−オレフィン」）を支持する配位子を有する金属ナノ粒子をインクに配合することができ、さらに従来のラジカル開始剤（たとえばＡＩＢＮ）及び界面活性剤がさらに含まれる。そのインクを堆積し、ナノ粒子を金属に直にレーザ変換する場合よりも著しく低い電力でレーザ照射することができ、吸収された熱が、界面活性剤内のビニル基のラジカル重合を開始する。そのようなビニル基含有配位子、ラジカル開始剤及び界面活性剤を有する適当なナノ粒子、並びに（１）ラジカルに基づく、熱的に架橋可能な特性基を有する他の配位子、及び／又は（２）そのようなナノ粒子、開始剤及び界面活性剤を用いて調製することができるインク配合物が、２００３年１２月３１日に出願の同時係属の米国特許出願第１０／７４９，８７６号（代理人整理番号第ＫＯＶ−０１２号）に開示されており、その関連する部分は、参照することによって本明細書に援用される。
別法では、金属含有インクは、基本的には任意の従来の印刷技術によって、誘電体層１４上に印刷することができる。たとえば、印刷は、インクジェット印刷（「インクジェット吐出」）、スクリーン印刷、グラビア印刷、オフセット印刷、フレキソグラフ（フレキソ印刷）、スプレーコーティング、スリットコーティング、押出しコーティング、メニスカスコーティング、マイクロスポッティング、ペンコーティング、ステンシリング、スタンピング、シリンジディスペンシング及び／又はポンプディスペンシングを実施して、金属含有インクを誘電体層１４上に所定のパターンで印刷することを含むことができる。そのインクは、金属前駆物質及び溶媒を含むか、又は概ね金属前駆物質及び溶媒から構成することができる。印刷（或いは印刷又はレーザ描画された導体又は半導体前駆物質上への［選択的な］めっき）に概ね適合する金属前駆物質は、チタン、銅、銀、クロム、モリブデン、タングステン、コバルト、ニッケル、金、パラジウム、プラチナ、亜鉛、鉄等、又はそれらの合金のような金属から成り、好ましくは銀又は金（或いはその合金）から成る有機金属化合物或いはナノ粒子（たとえばナノ結晶）を含むことができる。そのようなナノ粒子又はナノ結晶は従来どおりに不動態化する（たとえば、１つ又は複数の界面活性剤を用いる）ことも、不動態化しないこともできる。めっきは、一例では、金属のナノ粒子又は有機金属化合物を用いて、金属（たとえばＰｄ）のシード層をレーザ描画し、その後、レーザ描画された金属層上にバルク導体（たとえば、Ｃｏ、Ｎｉ、Ｃｕ等）又は半導体（たとえば、Ｓｉ及び／又はＧｅ）を選択的に堆積すること（たとえば、無電解めっき又は電気めっきによる）を含むことができる。別法では、そのインクは、従来の結合剤の中に１つ又は複数のそのような金属又はその合金の粉末を含む従来のペーストを含むか、又は概ねそのペーストから構成することができる。
こうして、本発明の方法における金属含有材料層形成ステップは、誘電体薄膜上に金属含有インクを印刷することを含むことができる。そのような工程では、その方法はさらに、金属含有インクをレーザパターニングすること、硬化させること及び／又はアニールすることを含むことができる。レーザ照射前に、金属含有インクが誘電体薄膜上に印刷される場合には、使用又は消費される金属又は金属前駆物質の量は著しく削減される。金属含有インクが最初に印刷され、その後、レーザパターニングされる場合には、印刷及びレーザパターニングの組み合わせが、使用又は消費される金属又は金属前駆物質の量を著しく削減するが、それでも（グラフィックアート印刷技術に対して）レーザパターニングの高い解像度が提供される。印刷して、その後、レーザ描画する（たとえば、インクからの金属又は金属前駆物質に直に照射する）場合、本明細書において説明される他の利点に加えて、（全面堆積し、その後、レーザ描画する場合と比べて）レジスト堆積及び除去ステップが避けられる。
印刷されるにしても、全面堆積されるにしても、金属含有インクは、従来の、及び／又は他の既知の工程によって乾燥させることができる。たとえば、金属前駆物質インクは、溶媒及び／又は結合剤を除去ための実効的な温度及び時間において、その上に印刷された金属前駆物質インクを含む基板１０を加熱することにより乾燥させることができる。印刷されたインクから溶媒を除去するのに適した温度は、約８０℃〜約１５０℃の範囲にすることができ、すなわち、その中の任意の温度範囲（たとえば、約１００℃〜１２０℃）を用いることができる。そのような温度において、印刷されたインクから溶媒を除去するのに適した時間は、約１０秒〜約１０分の範囲にすることができ、すなわち、その中の任意の時間範囲（たとえば、約３０秒〜約５分、又は約１分〜３分等）を用いることができる。そのような加熱は、従来のホットプレート上で、或いは従来の加熱炉又はオーブン内で、オプションでは不活性雰囲気（上記）内で行うことができる。
また、印刷されるにしても、全面堆積されるにしても、インクからの乾燥した金属含有材料はさらに、その電気的特性及び／又は物理的特性（たとえば、導電率、モルフォロジ、エレクトロマイグレーション及び／又はエッチング耐性、応力及び／又は表面ひずみ等）、及び／又は下層のゲート酸化膜へのその接着性を改善するだけの十分な温度及び時間においてアニールすることができる。金属含有インクが全体的に（全面）堆積又は印刷されるとき、全体としてアニールが行われ、金属薄膜が形成され、その金属薄膜上には、後にレーザパターニングするためにレジストが堆積される。また、金属前駆物質インクをレーザ直接描画する結果として、金属及び／又は金属前駆物質がパターニングされるとき、全体としてアニールが実行されて、導電率、接着性等が改善された金属層が形成される。そのようなアニール処理は、既に溶解している金属ナノ粒子をアニールすることか、又はパターニングされた金属前駆物質層をパターニングされた金属に変換することのいずれかを含むことができる。適当な温度は概ね約１００℃〜約３００℃の範囲にあり、すなわちその中に入る任意の温度範囲（たとえば、約１５０℃〜約２５０℃）が用いられる。アニールするのに適した時間は、約１分〜約２時間、好ましくは約１０分〜約１時間の範囲にすることができ、すなわちその中に入る任意の時間範囲（たとえば、約１０分〜約３０分）を用いることができる。アニール処理は、従来の加熱炉又はオーブン内で、オプションでは不活性又は還元雰囲気（上記）内で行うことができる。こうして、本発明の方法はさらに、レーザパターニングされた金属ゲートを、その電気的特性、物理的特性及び／又は接着性を改善できるほど十分にアニールするステップを含むことができる。
［下層のトランジスタチャネル層の形成］
本発明の方法はさらに、誘電体層１４を形成するステップ、及び／又はトランジスタチャネル（好ましくは半導体）層１２を形成するステップを含むことができる。一実施態様では、半導体層１２は、ゲート金属２０を全面堆積するために用いられるのに類似の技法によるが、全面堆積するための従来の半導体（又は半導体前駆物質）を用いて形成することができる。当該技術分野において知られているように、従来の全面堆積は、化学気相成長（ＣＶＤ）、低圧ＣＶＤ、スパッタリング又は他の物理気相成長（ＰＶＤ）技法、スピンコーティング、スプレーコーティング等を含むことができる。そのような全面堆積は、シラン（たとえばＳｉＨ４）及び／又はゲルマン（たとえばＧｅＨ４）のＣＶＤを含むことが好ましい。全面堆積された半導体層１２は、たとえば、従来のイオン注入、又は本明細書に記載される他のドーピング技法（及びオプションでは、後続のアニール処理）によって、低濃度にドープされることができる。その後、有効なトランジスタ領域（たとえば、上に重なるソース、ドレイン及びゲート３２、３４及び３６の最も外側の縁によって概ね画定される半導体層１２のエリア；たとえば、図６を参照されたい）を、従来のフォトリソグラフィ及びエッチングによって画定することができる。用語「ＩＶＡ族半導体」は、主にシリコン及び／又はゲルマニウムを含む半導体を指している。
別法では、半導体（トランジスタチャネル）層１２は、同時にインク／基板に照射しながら、ドープされた、又はドープされていない半導体インクで基板１０を印刷又はコーティングすることによって形成することができる。一実施態様では、その工程は、スピンコーティングステップの大部分にわたって紫外光をインクに照射しながら、半導体前駆物質を含むインクを基板１０上にスピンコーティングすることを含む。この技法（後の実施態様では、「ＵＶスピンコーティング」として知られている場合もある）は、２００４年２月２７日に出願の同時係属の米国特許出願第１０／７８９，２７４号（代理人整理番号第ＩＤＲ００８０号）にさらに詳細に説明されており、その関連する部分は、参照することによって本明細書に援用される。別の実施態様では、印刷（それは、同時に、又は直後にＵＶ照射を含むことができる）は、有効なトランジスタ領域に対応する基板上の場所に、ドープされた、又はドープされていない半導体インクをインクジェット又はグラビア印刷すること、フレキソ印刷すること、スクリーン印刷すること、或いはオフセット印刷すること（或いは基板１０の選択されたエリア内に材料を堆積するための他の堆積技法）を含む。いずれの場合でも、半導体層１２は、概ね同時に照射しながら堆積した後に、概ねアモルファスのモルフォロジを有し、さらに処理する前に、概ね結晶化される（たとえば、加熱又はレーザ照射による；たとえば、その関連する部分が、参照することにより本明細書に援用される、いずれも２００４年９月２４日に出願された米国特許出願第１０／９５０，３７３号及び第１０／９４９，０１３号［代理人整理番号第ＩＤＲ０３０１及びＩＤＲ０３０２］を参照されたい）。多くの場合に、そのような結晶化は、ドーパントの少なくとも或る量も活性化するであろう。
こうして、１つの事例では、印刷される領域（全体として、レーザ照射される少なくとも部分的に多結晶性の領域１２と、存在する場合には、照射されていない領域（複数可）１８とを含む）は、（部分的に）多結晶性の領域１２と必ずしも同じ範囲ではない。一般的に、印刷される領域は、多結晶性（そして、電気的に活性であることが好ましい）薄膜１２を形成する、照射される領域よりも広い。したがって、薄膜１２に概ね隣接して、或るアモルファスの（及び／又は電気的に不活性の）薄膜領域１８が存在する場合がある。しかしながら、（半導体層１２の全面堆積又は印刷の）いずれの場合でも、フォトリソグラフィマスク／パターニング及びエッチングを用いて、有効な半導体領域（「島状部」）を画定することができる。この実施形態では、印刷は、比較的大きな領域（一例では、約５ｍｍ２）内にシランインクをインクジェット吐出し、その後、さらに高い解像度のパターンを得るために従来のフォトリソグラフィを用いることを含むことができる（すなわち、フォトリソグラフィによってパターニングされる領域は、対応する印刷される領域よりも小さな面積を有する）。
好ましい実施形態では、半導体層１２は、低濃度にドープされたシリコン（たとえば、約１０１６〜約５×１０１８原子／ｃｍ３のドーパント濃度を有するシリコン）を含む。「ＵＶスピンコーティング」又は「ＶＵインクジェット吐出」工程を用いて低濃度にドープされたシリコン層１２を配設する複数の組成物（たとえばインク配合物）が、その関連する部分が、参照することにより本明細書に援用される、いずれも２００４年９月２４日に出願された同時係属の米国特許出願第１０／９５０，３７３号及び第１０／９４９，０１３号［代理人整理番号第ＩＤＲ０３０１及びＩＤＲ０３０２］にさらに詳細に記載される。別法では、半導体層１２（たとえばシリコン）は、イオン注入、イオンシャワー、スピン・オン・ドーパント等の１つ又は複数の従来の技法によって、低濃度にドープすることもできる。
誘電体層１４は、従来の、又は高誘電率の誘電体材料（たとえば、二酸化シリコン、窒化シリコン、酸窒化シリコン、ホウ素ケイ酸ガラス［ＢＳＧ］、燐ガラス［ＰＳＧ］、ホウ素燐ケイ酸ガラス［ＢＰＳＧ］、フルオロケイ酸ガラス［ＦＳＧ］、酸化アルミニウム、酸化チタン、酸化タンタル等）の従来の堆積（たとえば、上記のような全面堆積）によって、又は半導体層１２／１８内の元素（複数可）の酸化物の従来の熱ウエット又はドライ成長（たとえば、熱二酸化シリコン）によって形成することができる。別法では、誘電体層１４の全面堆積又は印刷は、半導体層１２／１８を、化学的な誘電体材料前駆物質及び／又は誘電体材料の粒子を含む液相インク組成物でコーティングすることを含むことができる。たとえば、誘電体材料又は誘電体前駆物質を含むインク（「誘電体インク」）は、半導体層１２／１８上に、スピンコーティング、インクジェット吐出、グラビア印刷、オフセット印刷、フレキソ印刷、ディップコーティング、スプレーコーティング、スリットコーティング、押出しコーティング、又はメニスカスコーティングすることができる。別法では、誘電体インクは、半導体層１２上のトランジスタ有効領域に対応するパターンで印刷又はレーザ描画することができる。印刷可能及び／又はＵＶ描画可能な誘電体インクは、２００３年１２月３１日に出願の同時係属の米国特許出願第１０／７４９，８７６号（代理人整理番号第ＫＯＶ−０１２号）に開示されており、その関連する部分は、参照することによって本明細書に援用される。
［ゲート誘電体層のエッチング］
本発明のさらに別の態様では、本発明の方法は、ゲート誘電体層１４の露出した（すなわち、ゲート金属２０によって覆われていない）部分をエッチングすることを含むことができる。そのようなエッチングは、ゲート金属２０及び半導体層１２に対してゲート誘電体層１４を選択的にエッチングするエッチャント又はエッチャント混合物を用いる、従来のウエット又はドライエッチングを含むことができる。一般的に用いられる金属（アルミニウム、チタン、モリブデン、タングステン、銀、金、プラチナ、パラジウム、ニッケル、コバルト等）及び既知の半導体材料（シリコン及びシリコン−ゲルマニウム等）に対して、二酸化シリコン、ＰＳＧ、ＢＰＳＧ及び酸化アルミニウムのような誘電体を選択的にエッチングするウエット及びドライエッチャント並びにエッチャント混合物（及びウエット、ドライいずれにしても、そのような選択性エッチングのための条件）はよく知られており、且つ／又は日常的な実験を用いて既知のエッチャントから決定することができる。
ゲート誘電体層１４の露出した部分、及びゲート誘電体１４のゲート金属２０の周辺下にある部分（いわゆる、「アンダーカット」領域）を、従来のウエットエッチングによって除去して、図２に示されるような、ゲート誘電体１６を形成することができる。たとえば、ゲート誘電体層１４が概ね二酸化シリコン（すなわち、シリコン原子に対して、２〜４原子％の従来のホウ素、燐及び／又はフッ素ドーパント原子でドープされることができるＳｉＯ２）から成るとき、半導体層１２は概ねｎ−−ドープシリコンから成り、ゲート金属２０は概ね、銀又は金から成ることができ、ウエットエッチャントは、当該技術分野において知られているような、従来のアンモニア緩衝水性ＨＦ（たとえば、水性ＮＨ４Ｆ）を含むか、或いは概ねそれから含む。
［（高濃度に）ドープされた層の形成］
ソース及びドレイン層（たとえば、図４の構造３２及び３４を参照されたい）を形成する本発明の方法のステップは、従来どおりに、及び／又はその関連する部分が、参照することによって本明細書に援用される２００５年３月１８日に出願の同時係属の米国特許出願第１１／０８４，４４８号（代理人整理番号第ＩＤＲ０２１１号）において説明されるように構成することができる。ここで図３を参照すると、米国特許出願第１１／０８４，４４８号（代理人整理番号第ＩＤＲ０２１１号）において説明されるように、半導体層３０を、好ましくは、その関連する部分が、参照することにより本明細書に援用される２００４年２月２７日に出願の同時係属の米国特許出願第１０／７８９，２７４号（代理人整理番号第ＩＤＲ００８０号）において説明されるように、少なくとも部分的に、且つ／又は概ね同時の（ＵＶ）照射とともに、印刷又はコーティングすることにより、ゲート金属２０上、及び半導体層１２の露出した部分の上に堆積することができる。
半導体層３０は、その関連する部分が、参照することによって本明細書に援用される、それぞれ２００４年９月２４日、２００４年９月２４日、及び２００４年１０月１日に出願され、それぞれ「Heterocyclic Semiconductor Precursor Compounds, Compositions Containing the Same, and Methods of Making Such Compounds and Compositions」、「Methods of Forming a Doped Semiconductor Thin Film, Doped Semiconductor Thin Film Structures, Doped Silane Compositions, and Methods of Making Such Compositions」及び「Dopant Group-Substituted Semiconductor Precursor Compounds, Compositions Containing the Sane, and Methods of Making Such Compounds and Compositions」というタイトルの同時係属の米国特許出願第１０／９５０，３７３号、第１０／９４９，０１３号及び第１０／９５６，７１４号（代理人整理番号第ＩＤＲ０３０１号、第ＩＤＲ０３０２号及び第ＩＤＲ０３０３号）に開示されるような、ドープされた半導体インク配合物を含むことが好ましい。そのような配合物は、（１）ＩＶＡ族原子源、（２）ドーパント源及びオプションで、ＩＶＡ族原子源及びドーパント源が溶解することができる溶媒を含むことができる。ＩＶＡ族原子源及びドーパント源は、単一の化学種（ヘテロ［環状］シラン等）又は複数の化学種（［環状］シラン及び有機ホスフィン、シリルホスフィン、有機ボラン又はシリルボラン等）を含むか、又は概ねそれから構成することができる。一実施態様では、ＩＶＡ族原子源及びドーパント源は、室温（たとえば、約１５℃〜約３０℃）において液体である。
化学式（ＡＨｚ）ｋの代表的な環状シラン化合物及びそれらを調製するための例示的な方法が、２００４年２月２７日に出願の同時係属の特許出願第１０／７８９，３１７号（代理人整理番号第ＩＤＲ００２０）にさらに詳細に記載されており、その特許出願の関連する部分は、参照することによって本明細書に援用される。代表的なヘテロ（環状）シラン化合物、それを調製するための例示的な方法、及び前駆物質インク及び活性薄膜内のドーパントレベルを決定し、且つ／又は制御するための技法が、それぞれ２００４年９月２４日、２００４年９月２４日、及び２００４年１０月１日に出願の同時係属の米国特許出願第１０／９５０，３７３号、第１０／９４９，０１３号及び第１０／９５６，７１４号（代理人整理番号第ＩＤＲ０３０１号、第ＩＤＲ０３０２号及び第ＩＤＲ０３０３号）にさらに詳細に記載されており、それらの特許出願の関連する部分は、参照することによって本明細書に援用される。
いつもとは限らないが、通常、液相半導体インクはさらに溶媒、好ましくはシクロアルカンを含む。したがって、ＩＶＡ族元素源（Ｓｉ又はドープされたＳｉへのシラン系前駆物質等）を含むか、概ねそれから含むインクを用いるとき、半導体層３０を形成することはさらに、堆積後に液相前駆物質インクを乾燥させることを含むことができる。その関連する部分がそれぞれ、参照することによって本明細書に援用される、それぞれ２００３年７月８日、２００４年２月２７日及び２００４年２月２７日に出願の同時係属の米国特許出願第１０／６１６，１４７号、第１０／７８９，３１７号及び第１０／７８９，２７４号（それぞれ代理人整理番号第ＫＯＶ−００４号、第ＩＤＲ００２０号及び第ＩＤＲ００８０号）を参照されたい。
堆積（そして一般的には、少なくとも或る程度まで乾燥させた）後に、半導体層３０は、同時係属の米国特許出願第１０／７８９，２７４号（代理人整理番号第ＩＤＲ００８０号、２００４年２月２７日に出願されており、その関連する部分は、参照することによって本明細書に援用される）に記載されるように、加熱することによって硬化し、アモルファス水素化シリコン（ａ−Ｓｉ：Ｈ）層が形成される。半導体層３０が、（環状）シラン及び／又はヘテロ（環状）シランを起源とするか、又はそれから形成されるとき、硬化／加熱ステップは、揮発性炭素含有種のような望ましくない前駆物質／インク成分又は副生成物を除去することができるか、又はａ−Ｓｉ：Ｈ層の水素含有物を還元することができる（それは、半導体薄膜形成後に、レーザ結晶化が用いられることになる場合に特に好都合である）。半導体層３０がヘテロ（環状）シランを起源とするか、又はそれから形成されるとき、硬化／加熱ステップは、ヘテロ（環状）シラン内のドーパントの一部も活性化することができる。
また、半導体層３０は、金属ゲート２０及び半導体層１２上に直に、液体半導体前駆物質インクを局所的に印刷することにより堆積することもできる（たとえば、その関連する部分が、参照することによって本明細書に援用される、２００４年９月２４日に出願の米国特許出願第１０／９４９，０１３号［代理人整理番号第ＩＤＲ０３０２］を参照されたい）。ＭＯＳ ＴＦＴ構造を形成するためのこの後者の手法は、（ｉ）半導体前駆物質材料の効率的な使用、及び（ｉｉ）半導体堆積及びパターニングを組み合わせて１つの印刷ステップにすることによって、コスト効率を高めることができる。
［自動位置合わせされるソース端子及びドレイン端子の形成］
ここで図４に示され、米国特許出願第１１／０８４，４４８号（代理人整理番号第ＩＤＲ０２１１号）に説明されるように、ａ−Ｓｉ：Ｈ層３０に、マスク２５を通して、好ましくはエキシマレーザからの光を照射して、ＵＶ光を吸収するように配置又は含む、ａ−Ｓｉ：Ｈ層３０の少なくとも一部３２及び３４のモルフォロジを変更（たとえば結晶化）することができる。さらに、そのような照射は、ａ−Ｓｉ：Ｈ層３０の照射された部分の中にあるドーパントの或る量又は全てを活性化することもできる。半導体層部分３２及び３４は概ね、ＴＦＴのソース領域及びドレイン領域に対応する。したがって、部分３２及び３４は高濃度にドープされることが好ましい（たとえば、それらの部分は、約１０１９〜約１０２１原子／ｃｍ３のドーパント濃度を含む）。高濃度にドープされた材料を提供するインク配合物は、その関連する部分が、参照することによって本明細書に援用される、２００４年９月２４日に出願の同時係属の米国特許出願第１０／９５０，３７３号（代理人整理番号第ＩＤＲ０３０１）にさらに詳細に記載されており、そのようなドープされたインク配合物から形成される薄膜を硬化させて、それに照射することによって、そのような高濃度にドープされた半導体の層を形成するための工程は、その関連する部分が、参照することによって本明細書に援用される、２００４年９月２４日に出願の同時係属の米国特許出願第第１０／９４９，０１３号（代理人整理番号第ＩＤＲ０３０２）にさらに詳細に記載される。
ゲート金属層２０上に示される、ドープされた層部分３６は概ね、ドープされた層部分３２及び３４の材料と同じドープされた材料を含む。しかしながら、ゲート金属の厚みによっては、ドープされた層部分３６は、ドープされた材料を結晶化するほど、且つ／又はその中にあるドーパントの或る量又は任意の量を電気的に活性化するほどレーザによって十分に加熱されない場合もある。結果として、ドープされた層部分３６は、ａ−Ｓｉ：Ｈ材料３０の照射されない（たとえばアモルファス）部分を選択的且つ実効的に除去する任意の後続のステップにおいて除去することができる。別法では、又はそれに加えて、さらにゲート金属２０内の金属及びレーザ結晶化条件に或る程度基づいて、ドープされた層部分３６内の原子は、ゲート金属２０内の金属原子と反応して、金属ケイ化物を形成する場合もある。いずれにしても、それが存在する限り、ドープされた層部分３６は一般的には、電気的機能性を持つとは考えられない、すなわち、少なくとも、ゲート金属２０の電気的特性を変更するか、又はそれに影響を及ぼすか、或いは層２０をゲートとして使用することを妨げるだけの十分な電気的な機能性はないものと考えられる。
ａ−Ｓｉ：Ｈ層３０の照射されない部分３０ａ及び３０ｂ（たとえば、ゲート金属２０の側壁上にあるスペーサ３０ａ及び３０ｂ）は、（ａ−Ｓｉ：Ｈ層３０のマスクされた部分３０ｃ及び３０ｄとともに）選択的に除去することができる。たとえば、レーザ照射が半導体層部分３２及び３４を結晶化するとき、照射されないａ−Ｓｉ：Ｈ部分３０ａ及び３０ｂを、ゲート金属２０、ゲート酸化物１６及び結晶化された半導体領域３２及び３４に対して選択的にエッチングすることができる。マスクされた部分３０ｃ及び３０ｄも、アモルファス半導体領域（複数可）１８の露出した部分とともに、そのような選択性エッチングステップにおいて除去することができる。当該技術分野において知られているように、そのような結果（たとえば、多結晶性シリコンを著しく除去することなく、水素化アモルファスシリコンを選択的に除去すること）を達成するために、従来の半導体処理において何年にもわたって、装飾ウエットエッチングが用いられてきた。しかしながら、除去されるにしても、保持されるにしても、ａ−Ｓｉ：Ｈ層３０の照射されない部分３０ａ及び３０ｂは（ゲート半導体層３６とともに）、ソース／ドレインコンタクト層３２及び３４をゲート金属２０と、少しだけオフセットして自動的に位置合わせするための有用な役割を果たす。通常、このオフセットは、ａ−Ｓｉ：Ｈ層３０の厚みと概ね同じである。
（ドープされた）ａ−Ｓｉ：Ｈは、結果として層が約５〜２０ｎｍ（約５０〜２００オングストローム）の厚み（好ましくは、約７〜１５ｎｍ（約７０〜１５０オングストローム）厚であり、一例では、約１０ｎｍ（約１００オングストローム）厚）になるだけの十分な厚みまで堆積することができる。２つ以上のドープされた、及び／又はドープされていないａ−Ｓｉ：Ｈ層を用いることにより、或る特定の厚み及び／又は薄膜モルフォロジが得ることができ、且つ／又は最適化することができるのであれば、多数の層を堆積することもできる。堆積される層３０の厚みと、ゲート金属層２０のための金属の選択との間のバランスを考慮することができる。たとえば、ドープされた層３０は、ゲート金属が熱くなりすぎて、電気的な故障を引き起こす（たとえば、再結晶化するか、又は周囲の構造からの化学種と反応する、髭又は隆起を形成する、或いは溶解し始める）可能性があるドーパント活性化中に十分な放射を吸収することができる。（１）後に電気的な故障を引き起こすことなく、シランからの熱を吸収することができる材料（タングステン、コバルト等を含む、当業者に知られているような金属）からゲートを形成することにより、又は（２）光の吸収によって生成される全熱量を低減するほど十分に薄い層３０を形成することのいずれかにより、この現象を補償することができる。この後者の場合、ソース／ドレイン領域内のドープされたシリコン及び／又はゲルマニウムは、それでも、その中にあるドーパント原子を活性するだけの十分な放射／エネルギーを吸収することになるが、そのゲートは反射性の金属（Ａｌ等）から形成することもでき、その場合には、ドープされたシリコンからの大量の熱エネルギー（又はドープされたシラン／シリコンを通過する場合がある放射）を吸収することなく、その上にあるドープされたシラン／シリコンから熱を散逸させることになるので、熱に関連する機械的又は電気的な故障の可能性が下がるであろう。
別法では、半導体層部分３２及び３４に類似のソース端子及びドレイン端子は、ＳｉｘＨｙ及び／又はＧｅｘＨｙ（ｘは一般的に１〜４［たとえば１又は２］の整数であり、ｙ＝２ｎ＋２である）のようなシラン半導体前駆物質材料の従来の化学気相成長（ＣＶＤ；たとえば、プラズマＣＶＤ）によって形成することができる。たとえば、従来のイオン注入、イオンシャワーによって、又は従来のスピン・オン・ドーパントを用いることによって、ドーパントを従来どおりに半導体層１２に添加して、その中に従来のチャネル領域及び／又はソース／ドレイン端子を形成することができる。たとえば、本発明の方法はさらに、半導体層１２上にドープされたスピン・オン・ガラス（ＳＯＧ）を堆積すること、又は従来どおりに（たとえば、ＰＯＣｌ３を用いる）半導体層１２内へのイオン注入及び／又はイオンシャワーを実施して、その後、従来のアニールステップを実施して、ドーパントイオンを拡散及び／又は活性化することを含むことができる。半導体層部分３２及び３４（ソース及びドレインコンタクト部分）と同様に、ドーパントの内の或る量又は全てを、従来の硬化及び／又はアニールによって、又は米国特許出願第１０／９４９，０１３号（代理人整理番号第ＩＤＲ０３０２）に記載されるように、活性化することができる。そのようなドーピングはおそらく、ゲート材料２０にもイオンを導入することになるが、そのようなゲートドーピングは、ゲートの電気的特性に大きな影響を及ぼすとは思われない。
［トランジスタ端子導体の形成及びデバイスの不動態化］
図５に示されるように、照射されない半導体前駆物質部分３０ａ、３０ｂ、３０ｃ及び３０ｄを除去した後に、本発明の方法はさらに、（１）ＴＦＴの少なくともソース端子及びドレイン端子３２及び３４に導体４２及び４４を形成するステップ、及び／又は（２）導体４２及び４４並びにゲート（たとえば、ゲート金属層２０及び／又はゲート半導体層３６）を不動態化する（たとえば、それらの上にパッシベーション層５０を形成する）ステップとを含むことができる。それらが露出する限り、ソース端子及びドレイン端子３２及び３４、半導体層１２並びに基板１０の一部も不動態化することができる。導体４２及び４４（並びにオプションで、ゲート２０と接触している導体４６；たとえば、図６及び図７を参照されたい）は、ゲート金属２０のために先に説明された方法のうちの任意の方法によって形成することができる。しかしながら、（ドープされた）半導体（シリコン等）と或る特定の金属（アルミニウム、チタン、モリブデン、タングステン、コバルト、プラチナ等）との間の既知の化学反応によって、導体（たとえば、４２、４４及び４６）とドープされた半導体（たとえば、ソース、ドレイン及びゲート層３２、３４及び３６）との間に既知の障壁材料（窒化チタン等）を介在させることができる。別法では、導体４２及び４４（並びにオプションで、導体４６）は、概ね、ソース／ドレイン端子薄膜３２及び３４と検出できるほどの反応をしない金属（たとえばＡｕ、Ａｇ）或いは金属−シリコン化合物又は合金（たとえば、ケイ化プラチナ、ケイ化パラジウム、ケイ化コバルト、ケイ化チタン、ケイ化モリブデン、ケイ化タングステン、その中に約１原子％のＳｉを有するＡｌ等）から構成することができるか、又はそれらの材料から成る最下層を含むことができる。
図７は、図５に示される断面図に直交する、ゲート２０の長軸に沿った図５の例示的なＴＦＴの断面を示す。図７の構造は基本的には図５及び図６と同じであるが、電気的に活性の薄膜層１６に隣接する特定エリア又は部分１８ａ〜ｂが存在する場合があり、ゲート半導体層３６が示される（ただし、それは多くの実施形態において存在しない場合もある）。図７の例示的なＴＦＴでは、不活性部分１８ｂは、活性エリア１２をゲート導体４６から絶縁することができるとともに、ゲート金属２０のための機械的な支持を与えることができる（ゲート金属２０は、別の状況では、その中に１つの段を有することができ、結果として、ゲート金属２０内に相対的に薄く、且つ／又は高い応力の領域を生成することができる）。不活性半導体薄膜部分１８ａ及び１８ｂは、ゲート金属層２０によって覆われ、それゆえ露出しない、すなわち上記の選択性エッチングステップによって概ね除去されない。
別法では、そして図８にさらに明らかに示されるように、ゲート３６／２０と電気的に接続されている導体は、コンタクト６２及び配線金属６４を含むことができる。そのような構造を形成するための方法（及びそのような構造のために適した材料）は当該技術分野において知られている。コンタクト６２及び配線金属６４は一体の構造にすることができる（すなわち、それらは同じ処理ステップの結果として形成される）か、又はそれらは個別の構造にする（すなわち、異なるが、概ね連続した処理ステップにおいて形成する）ことができる。コンタクト６２は、最初に誘電体層５０の中にコンタクトホールを形成し（たとえば、誘電体層５０上にレジスト材料を堆積し、パターニングして、その後、誘電体層５０の露出した表面をエッチングすることによる）、その中に金属又は導体を堆積し、さらに、コンタクトホールの外側にある領域から金属又は導体を除去することにより、個別の構造として形成することができる。コンタクト６２及び配線金属６４は、（ｉ）その中にコンタクトホールを有する誘電体層５０上に金属又は導体を従来どおりに全面堆積し、その後、従来どおりにフォトリソグラフィ及びエッチングを実施し、（ｉｉ）その中にコンタクトホールを有する誘電体層５０上に金属前駆物質インクを印刷することによって、又は（ｉｉｉ）「デュアルダマシーン」手法（図８には示されない）によって、一体の構造として形成することができ、デュアルダマシーン手法では、配線金属６４に対応するパターンで、誘電体層５０の途中までトレンチがエッチングされ（誘電体層５０は、その中に既にコンタクトホールが形成されていることが好ましい）、その後、金属又は導体が誘電体層５０上に全面堆積（又は印刷）され、コンタクトホール及びトレンチの外側にある領域内の金属又は導体が除去される。
再び図５を参照すると、導体４２及び４４を形成した後に、本発明の方法はさらに、ＴＦＴを含むデバイスを不動態化するステップ（たとえば、導線性構造４２及び４４、ゲート金属２０／半導体層３６、及びそれらが露出している限り、ソース端子及びドレイン端子３２及び３４、半導体層１２及び基板１０の一部の上に、パッシベーション又は誘電体層５０を形成するステップ）を含むことができる。パッシベーション層５０は、デバイスの劣化又は故障を引き起こす可能性がある水、酸素及び／又は他の化学種が侵入するのを概ね阻止又は防止し、特に後続の処理中に、デバイスの機械的な支持を高めることができる。パッシベーション層５０は、ポリシロキサンのような１つ又は複数の無機障壁層；シリコン及び／又はアルミニウムの窒化物、酸化物及び／又は酸窒化物；及び／又はパリレン、フッ素化有機ポリマー又は他の障壁材料のような１つ又は複数の有機障壁層で、デバイスの上側表面を従来どおりにコーティングすることによって形成することができる。
図８に示されるように、デバイスが２つの金属層を含むとき、そのデバイス上に第２の誘電体又はパッシベーション層７０が形成される。この場合には、第１の誘電体層５０は、「層間誘電体」と見なすことができ、第２の誘電体層７０は、パッシベーション層として用いることができる。この実施形態では、第１の誘電体層５０は、パッシベーション層７０よりも低い応力を有する材料を含むことができる。たとえば、第１の誘電体層５０は、ＳｉＯ２（たとえばＣＶＤ ＴＥＯＳ）、ＵＳＧ、ＦＳＧ、ＢＰＳＧ等の酸化物を含むことができ、パッシベーション層７０は、窒化シリコン或いは酸窒化シリコンを含むことができる。また、パッシベーション層７０は、第１の誘電体層５０よりも、わずかに厚くすることができる。
［例示的なＭＯＳトランジスタ］
本発明の一態様は、（ａ）電気的機能性基板（たとえば、無機半導体を含む）と、（ｂ）電気的機能性基板の少なくとも一部の上にある誘電体薄膜と、（ｃ）誘電体薄膜上にあるレーザパターニングされた金属ゲートと、（ｄ）ゲートに隣接（又は概ね隣接）する基板上にある、ドープされた無機半導体層を含むソース端子及びドレイン端子とを含む、電子デバイスに関連する。一実施形態では、ソース端子及びドレイン端子はそれぞれ、金属ゲートに最も近い縁が金属ゲートの縁と概ね位置合わせされる。一般的に、電子デバイスはさらに、（ｉ）ソース端子及びドレイン端子にそれぞれ電気的に接続される１つ又は複数の第１の導体と、（ｉｉ）ゲート金属層に電気的に接続される第２の導体とを備える。
特定の実施形態（たとえば、ＭＯＳ ＴＦＴのような薄膜トランジスタ［ＴＦＴ］）では、電気的機能性基板は、電気的に不活性の基板と、その上にある電気的に活性の層（低濃度にドープされた半導体又はトランジスタチャネル層）とを備える。そのような実施形態では、ドープされた半導体層は、概ねトランジスタチャネルとして機能する、電気的に活性の多結晶性半導体層を備える。通常、そのデバイスはＭＯＳ ＴＦＴを含むが、その技術は、レーザパターニングされる金属ゲートから恩恵を受けることができる、水平方向において異なる場所にあるか、又は異なる材料から形成されるか、又は異なる基板上に製造される（たとえば、金属箔又はシート上に製造される、ＥＡＳ又はＲＦＩＤタグ）複数の領域又は端子を有する、他のタイプのトランジスタにも適用することができる。また、以下に説明されるように、本発明のＭＯＳ ＴＦＴは、他の種類の電子デバイスを形成するように構成することもできる。
一般的に、ソース端子及びドレイン端子の半導体材料は、（ｉ）ＩＶＡ族元素、ＧａＡｓのようなＩＩＩ−Ｖ化合物半導体、或いはＺｎＯ又はＺｎＳのようなＩＩ−ＶＩ（又はカルコゲニド化合物）半導体、及び（ｉｉ）ドーパント元素を含む。その半導体は、Ｓｉ及び／又はＧｅと、Ｂ、Ｐ、Ａｓ及びＳｂから成るグループから選択されるドーパントとを含むことが好ましい。ソース端子及びドレイン端子が、ドープされたシランインクから形成される場合、ドーパントは、半導体層の概ね厚み全体にわたって概ね均一である濃度プロファイル（たとえば、半導体層厚の関数としてのドーパント濃度）を有する。そのような半導体薄膜及びそれを形成するための方法が、２００４年９月２４日に出願の同時係属の米国特許出願第第１０／９４９，０１３号（代理人整理番号第ＩＤＲ０３０２号）に開示されており、その関連する部分は、参照することによって本明細書に援用される。種々の実施形態において、ソース端子及びドレイン端子は、概ね、高濃度にドープされたポリシリコンから構成され、且つ／又はソース端子及びドレイン端子３２及び３４を形成する材料内のドーパントは、ソース端子及びドレイン端子薄膜３２及び３４の概ね厚み全体にわたって概ね均一に分布する（たとえば、図４を参照されたい）。
別の実施形態では、ソース／ドレイン端子３２及び３４と、低濃度にドープされた半導体層１２との間の境界は、ゲート誘電体層１６と半導体層１２との間の境界と概ね同一平面上にある。結果として、本発明のＭＯＳ ＴＦＴは、隆起した、又は高くされたソース／ドレイン構成を有することができる。別法では、その上にソース／ドレイン端子３２及び３４が形成される半導体層１２の薄い上側部分がエッチングされて、窪んだソース／ドレイン端子を形成することができる。
図５は、本発明による第１の例示的な電子デバイスの断面を示しており、ＴＦＴが本発明の方法の例示的な実施形態によって形成される。本発明の方法に関して先に説明されたように、図５の例示的な電子デバイスは、電気的に不活性の基板１０と、その上にある半導体層１２（低濃度にドープされることができ、１つにはＴＦＴチャネルとして機能することができる）と、半導体層１２上にあるゲート誘電体層１６と、ゲート誘電体層１６上にあるゲート金属層２０及びゲート金属層２０上にあるゲート半導体層３６を含むゲートと、半導体層１２上にあるソース端子及びドレイン端子３２及び３４と、ソース端子及びドレイン端子３２及び３４上にある導体４２及び４４と、デバイス全体の上にあるパッシベーション層５０とを備える。先に述べられたように、ゲートに最も近いソース端子及びドレイン端子３２及び３４の縁は、ゲート半導体層３６の長さに沿った（すなわち、図５が示される紙面に垂直な）ゲート半導体層３６の最も外側の縁と自動位置合わせされる。ゲート半導体層３６が除去又は消耗される場合でも、ゲート金属層２０に最も近いソース／ドレイン端子薄膜３２及び３４の縁は依然として、ゲート金属層２０の最も近い縁と位置合わせされるが、（本明細書において説明されるように）わずかにオフセットがある。
図５に示される実施形態では、ゲート半導体層３６の幅は、ゲート金属層２０の幅よりも広く（デバイス内にゲート半導体層３６が存在する限り）、ゲート金属層２０の幅は、ゲート誘電体層１６の幅よりも広い。ゲート半導体層３６の（又はそのような層に対応する金属ケイ化物の）幅は、概ねゲート半導体層３６の厚みの約２倍だけ、ゲート金属層２０の幅よりも広い。種々の実施形態において、ゲート金属２０は少なくとも０．１μｍ（ミクロン）、０．５μｍ（ミクロン）、１μｍ（ミクロン）又は２μｍ（ミクロン）の幅を有する。一実施態様では、最小ゲート幅は約５μｍ（ミクロン）である。ゲート金属２０は、約１μｍ〜約１０００μｍ、すなわちその中の任意の値範囲（たとえば約２μｍ〜約２００μｍ、又は約５μｍ〜約１００μｍ等）の長さと、約５０ｎｍ〜約１０，０００ｎｍ、すなわちその中の任意の値範囲（たとえば、約１００〜約５０００ｎｍ、又は約２００〜約２０００ｎｍ等）の厚みとを有することができる。ソース端子及びドレイン端子３２及び３４（並びに、存在する場合には、ゲート半導体層３６）は、１０〜１０００ｎｍ、すなわちその中の任意の値範囲（たとえば、１０、２０、又は２５ｎｍ（１００、２００又は２５０オングストローム）〜１，０００、１００又は５０ｎｍ（１０，０００、１０００又は５００オングストローム））の厚みを有することができる。ソース端子及びドレイン端子３２及び３４は、上記のように形成される、高濃度にドープされた半導体材料から成る１つ又は複数の層を備えることができ、それらの層は同じ又は異なるドーパント及びドーピングレベルを有することができる。
本発明の電子デバイスはさらに、（ｉ）ソース端子及びドレイン端子にそれぞれ電気的に接続される１つ又は複数の第１の導体（たとえば図５の４２及び４４）、及び／又は（ｉｉ）ゲートに電気的に接続される第２の導体（たとえば、図６及び図７の４６、又は図８の導体６４及びバイア／コンタクト６２）を備えることができる。１つの一般的な実施形態では、ソース端子及びドレイン端子３２及び３４並びにゲートはそれぞれ、それと電気的に接触している固有の導体を有する。それらの導体は、本発明の方法に関して先に説明された導電性材料及び／又は障壁材料から成る１つ又は複数の層を含むか、概ねそれらの層から構成することができる。また、図６及び図８に示されるように、ゲートと電気的に接触している導体４６は、ゲートの「ランディングパッド」領域３８と物理的に接触することができる。ランディングパッド３８は一般的に、ゲート金属２０の幅の少なくとも約１．２５、１．３３又は１．５倍から、ゲート金属２０の幅の約２、３又は４倍までの幅を有する。ランディングパッド３８も、ソース端子及びドレイン端子３２及び３４から、限られた、且つ／又は予め決定された距離だけ離隔して配置することができる。
別法では、導体４２、４４及び４６（及び一実施態様では、ゲートと電気的に接続されている導体）のうちの１つ又は複数を、導電性コンタクトを通して、トランジスタ端子（たとえば、ゲート金属層２０及び／又はゲート半導体層３６）と電気的に接続することができる。図８は、ゲートの長さに沿った、この別の構造の例示的な実施形態の断面を示す。最初に、ゲートランディングパッド３８上の場所において、エッチングによって、その中に穴を形成し、その後、その穴の中に導電性材料（本明細書に記載される材料の中から選択される）を堆積することにより、誘電体層５０内にコンタクト６２を形成することができる。その後、従来の技法によって穴の外側にあるエリアから余分な導電性材料を除去して、コンタクト６２を形成することができる。その後、導体を形成するための本明細書に記載される技法のうちの任意の技法によって、コンタクト６２と電気的に接触している導体６４が形成され、その上に、パッシベーション層７０が形成される。
ソース／ドレイン端子又はゲート端子のうちの１つと接続されている導体は、それらの導体のうちの別の導体にも接続されることができるか、それと連続していることができる。たとえば、ダイオードで含むトランジスタでは、１つの導体が、１つのソース／ドレイン端子及びゲートと電気的に繋がっていることができる。キャパシタで含むトランジスタでは、１つの導体が、両方のソース／ドレイン端子と電気的に繋がっていることができる。別法では、ソース／ドレイン端子上に薄い誘電体層を形成することができ、その上に、下層のソース／ドレイン端子に容量性結合される導体を形成することができる。
図５、図７及び図８に示されるように、本発明の電子デバイスはさらに、導体（複数可）及びゲート上に誘電体及び／又はパッシベーション層を備えることができる。図５及び図７は、トランジスタデバイス上にある単一のパッシベーション層５０を示す。図８は、第１の下層の誘電体層５０（「層間誘電体」）と、第２の上層の誘電体パッシベーション層７０とを示す。２つの誘電体層はそれぞれ、単一の基板上にある電子デバイスの種々の端子を互いに（直接的又は間接的に）相互接続するように含む導体のパターン上に堆積することができる。先に説明されたように、コンタクト（たとえば、図８のコンタクト６２）が、下側金属層（たとえば、図５の導体４２及び４４を含む）を、上側金属層（たとえば、図８の導体６４を含む層）とを電気的に結合することができる。
本発明の電子デバイス内のゲート誘電体薄膜１６は、本発明の方法に関して先に記載されたゲート誘電体薄膜１６のための材料のうちの任意のものを含むことができる。ゲート誘電体薄膜１６は、それがウエットエッチングされるときに、ゲート金属層２０の対応する寸法よりもわずかに小さい幅及び長さを有することができるが、２つの層１６及び２０は、ゲート誘電体薄膜１６がドライエッチングされるときには、概ね同じ幅及び長さを有するであろう。ゲート誘電体薄膜１６は、２０オングストローム〜４００オングストローム、すなわちその中の任意の値範囲（たとえば、３〜３０ｎｍ（３０〜３００オングストローム）、又は５〜２０ｎｍ（５０〜２００オングストローム）等）の厚みを有することができる。別法では、さらに厚みのあるゲート誘電体層（たとえば、５０〜２００ｎｍ（５００〜２０００オングストローム）の範囲内にあり、一実施態様では、約１５０ｎｍ（約１５００オングストローム））を、二酸化シリコン又は酸化アルミニウムよりも誘電率が高い材料とともに用いることができる。一実施形態では、ゲート誘電体薄膜１６は、主として、ソース端子及びドレイン端子３２及び３４がゲート金属層２０に電気的に接触する可能性を最小限に抑えるために、高濃度にドープされたソース端子及びドレイン端子３２及び３４の厚みよりも厚くされる。しかしながら、高速のトランジスタを達成するためには、一般的には、薄いゲート誘電体薄膜１６が好ましい。
本発明の電子デバイス内の電気的機能性基板は、その上に絶縁体層を有する単結晶シリコンウェーハ又は金属箔、或いはその上に電気的に活性の層を有する、プラスチックシート又はガラス板のような電気的に反応しない、又は不活性の基板のような、機械的支持構造を備えることができる。上記のように、一実施形態では、電気的に活性の層は半導体（トランジスタチャネル）層１２を含み、それは、低濃度にドープされることができる（たとえば、約１０１６〜約５×１０１８原子／ｃｍ３のドーパント濃度を有する）。ソース／ドレイン端子３２及び３４並びにゲート半導体層３６の高濃度にドープされた半導体と同様に、低濃度にドープされた半導体層１２は、半導体層の概ね厚み全体にわたって概ね均一である濃度プロファイル（たとえば、半導体層厚の関数としてのドーパント濃度）を有することができる。
一般的な半導体層１２の厚みは、約３０、７５又は１００ｎｍ〜約２００、５００又は１０００ｎｍにすることができる。薄膜厚は、トランジスタの電気的特性を最適にするように選択することができる。好ましい実施形態では、半導体層１２は、１つ又は複数のＩＶＡ族元素（たとえば、シリコン及び／又はゲルマニウム）、いわゆる「ＩＩＩ−Ｖ」材料（たとえばＧａＡｓ）、ＩＩ−ＶＩ（又はカルコゲニド）半導体等の低濃度にドープされた無機半導体材料を含むか、概ねそれらの材料から構成され、さらに、〜１０１６ないし〜５×１０１８原子／ｃｍ３の濃度のドーパント（Ｂ、Ｐ、Ａｓ又はＳｂ等）を含む。例示的な低濃度にドープされた半導体薄膜が、２００４年９月２４日に出願の同時係属の米国特許出願第第１０／９４９，０１３号（代理人整理番号第ＩＤＲ０３０２号）に開示されており、その関連する部分は、参照することによって本明細書に援用される。
適当な電気的に反応しない、又は不活性の基板は、ガラス、セラミック、誘電体及び／又はプラスチックから成るプレート、ディスク及び／又はシートを含むことができる。別法では、適当な導電性の基板は、半導体（たとえばシリコン）及び／又は金属から成るウェーハ、ディスク、シート及び／又は箔を含むことができる。基板が金属シート及び／又は金属箔を含む場合には、そのデバイスはさらに、インダクタ及び／又はキャパシタを備えることができ、その方法はさらに、金属基板からインダクタ及び／又はキャパシタを形成することを含むことができる。しかしながら、任意のそのような導電性の基板は、絶縁体上のデバイスと金属基板内に形成される構造（たとえば、ＥＡＳ又はＲＦＩＤタグのための介在物、インダクタ及び／又はキャパシタの１つ又は複数の金属パッド；たとえば、それぞれ２００４年７月６日、２００４年７月３１日及び２００４年１０月８日に出願された、米国特許出願第１０／８８５，２８３号［代理人整理番号第ＩＤＲ０１２１号］及び／又は米国仮特許出願第６０／５９２，５９６号及び第６０／６１７，６１７号［代理人整理番号第ＩＤＲ０３１１号及び第ＩＤＲ０２７１号］を参照されたい）との間で電気的に接触することになる場所を除く、基板とその上にある任意の電気的に活性の層又は構造（たとえば、半導体層１２）との間に絶縁層を有するべきである。その基板は、シリコンウェーハ、ガラス板、セラミック板又はディスク、プラスチックシート又はディスク、金属箔、金属シート又はディスク、及びその積層又は層状の組み合わせ（その上に低濃度にドープされた半導体層１２を有する電気的に不活性の基板１０等）から成るグループから選択される部材を含むことが好ましく、その導電性部材は一般的に、その上に絶縁体層（たとえば、対応する酸化物の層）を有する。
［結論／要約］
したがって、本発明は、レーザパターニングされた金属ゲートを有する電子デバイス（ＭＯＳトランジスタ等）及びその製造方法を提供する。その方法は、概して、（１）誘電体薄膜上に金属含有材料の層を形成することであって、その誘電体薄膜は無機半導体を含む電気的機能性基板上にある、形成すること、（２）金属含有材料層から金属ゲートをレーザパターニングすること、及び、（３）金属ゲートに概ね隣接する場所にある無機半導体内にソース端子及びドレイン端子を形成することを含む。そのデバイスは、概して、（ａ）半導体（たとえば薄膜）基板と、（ｂ）電気的機能性基板の一部の上にある誘電体薄膜と、（ｃ）誘電体薄膜上にあるレーザパターニングされたゲート金属層と、（ｄ）金属ゲートに概ね隣接する、電気的機能性基板上又は基板内にある、ドープされた層を含むソース端子及びドレイン端子とを含む。
本発明は、信頼性があり、市販できる条件を満たしている電気的特性（たとえば、オン／オフ速度及び比、キャリア移動度、Ｖｔ等）を有するＭＯＳ ＴＦＴを形成するための低コストの方法を提供する点で好都合である。印刷され、且つ／又は放射によって画定される半導体構造（及びオプションで、印刷され、且つ／又は放射によって画定される導体構造）は、（１）従来の手法によって形成される構造に類似であるが、従来のＭＯＳ半導体製造技術よりもはるかに低いコスト及びはるかに高いスループット（数週間から数ヶ月ではなく、概ね数時間から数日）で結果を提供することができ、（２）従来のグラフィックアート印刷技術（たとえばインクジェット吐出）よりも高い解像度のパターニング能力及び同程度か、それ以上のスループットを提供することができる。ドライエッチングに対して、レーザパターニングされる金属ゲート層の１つ又は複数のオプションのウエットエッチングは、狭いゲート及び／又はトランジスタチャネル幅を提供することができ、誘電体材料のウエットエッチングは、高いスループット及び／又は改善されたエッチング選択性を提供することができる。
本発明の具体的な実施形態に関するこれまでの記述は、例示し、説明するために提示されてきた。それらの実施形態は、本発明を包括的に述べることや、本発明を開示されるのと全く同じ形態に限定することを意図するものではなく、上記の教示に鑑みて、数多くの変更及び変形が可能であることは明らかである。それらの実施形態は、本発明の原理及び実用的な応用形態を最もわかりやすく説明し、それにより、当業者が、考えている特定の用途に相応しいように種々の変更を加えて、本発明及び種々の実施形態を最大限利用できるようにするために選択され、説明された。本発明の範囲は、添付の特許請求の範囲及びそれに相当する部分によって規定されることが意図されている。
本発明の方法の１つの例示的な実施形態の１つの段階におけるＭＯＳデバイスの断面図である。 本発明の方法の１つの例示的な実施形態の１つの段階におけるＭＯＳデバイスの断面図である。 本発明の方法の１つの例示的な実施形態の１つの段階におけるＭＯＳデバイスの断面図である。 本発明の方法の１つの例示的な実施形態の１つの段階におけるＭＯＳデバイスの断面図である。 本発明の方法の１つの例示的な実施形態による、概ね完成したＭＯＳ ＴＦＴデバイスの断面図である。 最も上側にあるパッシベーション層を用いない場合の、図５のＭＯＳ ＴＦＴ１００の電気的に活性の構成要素の平面図である。 ゲートの長軸に沿った、図５及び図６のＭＯＳ ＴＦＴデバイスの断面図である。 ゲートの長軸に沿った、図７とは別のＭＯＳ ＴＦＴデバイスの断面図である。

Claims (14)

  1. ＭＯＳトランジスタを形成するための方法であって、
    ａ）誘電体薄膜上に金属含有材料層を形成する段階であって、該誘電体薄膜は無機半導体層を含む電気的機能性基板の少なくとも一部の上にある、形成する段階と、
    ｂ）前記金属含有材料層から金属ゲートをレーザーパターニングする段階と、
    ｃ）前記無機半導体層に光を照射し、結晶化する段階と、
    ｄ）前記金属ゲートに概ね隣接する場所にある前記無機半導体層および／または前記基板上に、ソース及びドレインを形成する段階とを備え、
    前記レーザーパターニングする段階は、
    （ｉ）サーマルレジストを加熱し、前記サーマルレジストの溶解性を変化させるために前記金属含有材料層上の前記サーマルレジストにレーザを照射することと、前記サーマルレジストを現像することと、および残存した前記サーマルレジストのパターン外の前記金属含有材料をエッチングにより除去することとを含む段階、
    （ｉｉ）ＵＶ、可視光、または赤外線放射を吸収するＵＶ、可視光、または赤外染料を含む、前記金属含有材料層上のレジスト材料に、ＵＶ、可視光または赤外線放射をレーザーから照射することと、前記レジスト材料を現像することと、および残存した前記レジスト材料のパターン外の前記金属含有材料をエッチングにより除去することとを含む段階、または、
    （ｉｉｉ）前記金属含有材料層は金属前駆物質を含む金属前駆インクから形成され、前記金属前駆インクの前記金属前駆物質に直接レーザを照射すること、またはレーザ描画することを含む段階、のいずれかを有し、
    前記ソースおよびドレインの各々は、前記金属ゲートと最も近く、前記金属ゲートの縁と概ね位置合わせされた縁を有する、
    ＭＯＳトランジスタを形成するための方法。
  2. 前記金属含有材料の層を形成する段階は、前記金属含有材料を全面堆積することを含む、請求項１に記載のＭＯＳトランジスタを形成するための方法。
  3. 前記金属含有材料を全面堆積する段階は、前記金属含有材料を含むインクを堆積することを含む、請求項２に記載のＭＯＳトランジスタを形成するための方法。
  4. 前記金属含有材料は金属ナノ粒子を含む、請求項２に記載のＭＯＳトランジスタを形成するための方法。
  5. 前記金属ゲートを前記レーザーパターニングする段階の前に、前記金属ナノ粒子を硬化させ、且つ／又はアニールする段階をさらに含む、請求項４に記載のＭＯＳトランジスタを形成するための方法。
  6. 前記レーザーパターニングする段階は、（ｉ）前記サーマルレジストを加熱し、前記サーマルレジストの溶解性を変化させるために前記金属含有材料層上のサーマルレジストにレーザを照射することと、前記サーマルレジストを現像することと、および残存したサーマルレジストのパターン外の前記金属含有材料をエッチングにより除去することとを含む段階、または、（ｉｉ）ＵＶ、可視光、または赤外を吸収するＵＶ、可視光、または赤外染料を含む、金属含有材料層上のレジスト材料に、ＵＶ、可視光または赤外線放射をレーザーから照射することと、前記レジスト材料を現像することと、および残存したレジスト材料のパターン外の前記金属含有材料をエッチングにより除去することとを含む段階のいずれかであり、
    前記レーザーパターニングする段階の前に、前記金属含有材料層上にレジストを堆積することをさらに含む、請求項１に記載のＭＯＳトランジスタを形成するための方法。
  7. 前記レーザーパターニングする段階は、（ｉ）前記サーマルレジストを加熱し、前記サーマルレジストの溶解性を変化させるために前記金属含有材料層上のサーマルレジストにレーザを照射することと、前記サーマルレジストを現像することと、および残存したサーマルレジストのパターン外の前記金属含有材料をエッチングにより除去することとを含む段階、または（ｉｉ）ＵＶ、可視光、または赤外を吸収するＵＶ、可視光、または赤外染料を含む、金属含有材料層上のレジスト材料に、ＵＶ、可視光または赤外線放射をレーザーから照射することと、前記レジスト材料を現像することと、および残存したレジスト材料のパターン外の前記金属含有材料をエッチングにより除去することとを含む段階のいずれかであり、
    前記レーザーパターニングする段階は、前記金属ゲートに対応する場所において前記レジストに照射することを含む、請求項１に記載のＭＯＳトランジスタを形成するための方法。
  8. 前記レーザーパターニングする段階は、（ｉ）前記サーマルレジストを加熱し、前記サーマルレジストの溶解性を変化させるために前記金属含有材料層上のサーマルレジストにレーザを照射することと、前記サーマルレジストを現像することと、および残存したサーマルレジストのパターン外の前記金属含有材料をエッチングにより除去することとを含む段階、または（ｉｉ）ＵＶ、可視光、または赤外を吸収するＵＶ、可視光、または赤外染料を含む、金属含有材料層上のレジスト材料に、ＵＶ、可視光または赤外線放射をレーザーから照射することと、前記レジスト材料を現像することと、および残存したレジスト材料パターン外の前記金属含有材料をエッチングにより除去することとを含む段階のいずれかであり、
    前記レーザーパターニングする段階は、前記金属ゲートに対応する場所以外の場所において、前記レジストに照射することを含む、請求項１に記載のＭＯＳトランジスタを形成するための方法。
  9. 前記レーザーパターニングする段階は、（ｉｉｉ）金属前駆物質インクの金属前駆物質に直接レーザを照射すること、またはレーザ描画することを含む段階であり、
    前記金属含有材料は金属ナノ粒子を含み、前記レーザーパターニングする段階は、前記金属ナノ粒子を互いに結合するか、又は溶解するほど十分に前記金属ナノ粒子に照射することを含む、請求項１に記載のＭＯＳトランジスタを形成するための方法。
  10. 前記レーザーパターニングされた金属ゲートをアニールする段階をさらに含む、請求項１から９のいずれか１項に記載のＭＯＳトランジスタを形成するための方法。
  11. 前記金属含有材料は、１つ又は複数の感光性又は感熱性の開始剤を含有するインクを含む、請求項１から１０のいずれか１項に記載のＭＯＳトランジスタを形成するための方法。
  12. 前記金属含有材料層を形成する段階は、前記誘電体薄膜上に金属含有インクを印刷することを含む、請求項１から１１のいずれか１項に記載のＭＯＳトランジスタを形成するための方法。
  13. 前記金属含有材料層を形成する段階は、金属ナノ粒子または有機金属化合物および溶媒を含むインクを前記誘電体薄膜上に印刷する段階を有する、
    請求項１から１１のいずれか１項に記載の方法。
  14. 前記溶媒は有機溶媒である請求項１３に記載の方法。
JP2006064769A 2005-03-18 2006-03-09 レーザパターニングされた金属ゲートを備えるｍｏｓトランジスタを形成するための方法 Expired - Fee Related JP5137169B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US66329605P 2005-03-18 2005-03-18
US60/663,296 2005-03-18
US11/203,563 2005-08-11
US11/203,563 US8461628B2 (en) 2005-03-18 2005-08-11 MOS transistor with laser-patterned metal gate, and method for making the same

Publications (3)

Publication Number Publication Date
JP2006261664A JP2006261664A (ja) 2006-09-28
JP2006261664A5 JP2006261664A5 (ja) 2008-01-17
JP5137169B2 true JP5137169B2 (ja) 2013-02-06

Family

ID=37010907

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006064769A Expired - Fee Related JP5137169B2 (ja) 2005-03-18 2006-03-09 レーザパターニングされた金属ゲートを備えるｍｏｓトランジスタを形成するための方法

Country Status (4)

Country Link
US (1) US8461628B2 (ja)
JP (1) JP5137169B2 (ja)
KR (1) KR100964283B1 (ja)
TW (1) TWI309438B (ja)

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7494923B2 (en) 2004-06-14 2009-02-24 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of wiring substrate and semiconductor device
US7622338B2 (en) * 2004-08-31 2009-11-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US7977253B2 (en) * 2004-08-31 2011-07-12 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US9953259B2 (en) * 2004-10-08 2018-04-24 Thin Film Electronics, Asa RF and/or RF identification tag/device having an integrated interposer, and methods for making and using the same
JP4761144B2 (ja) * 2005-04-28 2011-08-31 独立行政法人産業技術総合研究所 質量分析用イオン化基板及び質量分析装置
US7687327B2 (en) * 2005-07-08 2010-03-30 Kovio, Inc, Methods for manufacturing RFID tags and structures formed therefrom
US20070085130A1 (en) * 2005-10-19 2007-04-19 Taiwan Semiconductor Manufacturing Company, Ltd. Tungsten-containing nanocrystal, an array thereof, a memory comprising such an array, and methods of making and operating the foregoing
KR100856326B1 (ko) * 2006-07-19 2008-09-03 삼성전기주식회사 레이저 리프트 오프를 이용한 유전체 박막을 갖는 박막 커패시터 내장된 인쇄회로기판 제조방법, 및 이로부터 제조된 박막 커패시터 내장된 인쇄회로기판
US20080083924A1 (en) * 2006-10-09 2008-04-10 Kibong Song Thin film transistor having chalcogenide layer and method of fabricating the thin film transistor
US7913382B2 (en) * 2006-10-20 2011-03-29 Soligie, Inc. Patterned printing plates and processes for printing electrical elements
US7701058B2 (en) 2007-01-26 2010-04-20 International Business Machines Corporation Undoped polysilicon metal silicide wiring
EP1990621A1 (en) * 2007-05-10 2008-11-12 Nederlandse Organisatie voor toegepast- natuurwetenschappelijk onderzoek TNO A method for preparing a conductive strain sensor on the surface of a device
WO2009012423A1 (en) * 2007-07-17 2009-01-22 Kovio, Inc. Printing of contact metal and interconnect metal via seed printing and plating
EP2026254B1 (en) * 2007-08-10 2015-04-22 Thin Film Electronics ASA RF and/or RF identification tag/device having an integrated interposer, and methods for making and using the same
JP5288503B2 (ja) 2007-10-10 2013-09-11 コヴィオ インコーポレイテッド 高信頼性監視及び／又は識別タグ／デバイス並びにかかるタグ／デバイスを作成する方法及び使用する方法
US8377852B2 (en) * 2007-10-26 2013-02-19 Dow Corning Corporation Method of preparing a substrate with a composition including an organoborane initiator
US8110450B2 (en) * 2007-12-19 2012-02-07 Palo Alto Research Center Incorporated Printed TFT and TFT array with self-aligned gate
US7883931B2 (en) 2008-02-06 2011-02-08 Micron Technology, Inc. Methods of forming memory cells, and methods of forming programmed memory cells
US8099707B1 (en) * 2008-03-17 2012-01-17 Kovio, Inc. Field configured electronic circuits and methods of making the same
WO2010068511A1 (en) * 2008-11-25 2010-06-17 Kovio, Inc. Tunable capacitors
JP5899575B2 (ja) 2008-11-25 2016-04-06 シン フィルム エレクトロニクス エーエスエー デバイスの製造方法、および、印刷アンテナを備えるデバイス
KR101668503B1 (ko) 2008-11-26 2016-10-28 씬 필름 일렉트로닉스 에이에스에이 박막 트랜지스터에 기반한 회로에 대한 랜덤 지연 생성
US20110183504A1 (en) * 2010-01-25 2011-07-28 Innovalight, Inc. Methods of forming a dual-doped emitter on a substrate with an inline diffusion apparatus
US20110003466A1 (en) * 2009-07-02 2011-01-06 Innovalight, Inc. Methods of forming a multi-doped junction with porous silicon
US8420517B2 (en) * 2009-07-02 2013-04-16 Innovalight, Inc. Methods of forming a multi-doped junction with silicon-containing particles
US8163587B2 (en) * 2009-07-02 2012-04-24 Innovalight, Inc. Methods of using a silicon nanoparticle fluid to control in situ a set of dopant diffusion profiles
US8138070B2 (en) * 2009-07-02 2012-03-20 Innovalight, Inc. Methods of using a set of silicon nanoparticle fluids to control in situ a set of dopant diffusion profiles
US8624049B2 (en) * 2010-01-18 2014-01-07 Kovio, Inc. Dopant group-substituted semiconductor precursor compounds, compositions containing the same, and methods of making such compounds and compositions
CN102822985B (zh) * 2010-04-06 2016-08-03 薄膜电子有限公司 外延结构、其形成方法及包含该结构的器件
WO2012012167A1 (en) 2010-06-30 2012-01-26 Innovalight, Inc Methods of forming a floating junction on a solar cell with a particle masking layer
US8916796B2 (en) * 2012-06-19 2014-12-23 Intrinsiq Materials, Inc. Method for depositing and curing nanoparticle-based ink
EP2834843B1 (en) 2012-10-31 2023-02-22 Hewlett-Packard Development Company, L.P. Memory cell that prevents charge loss
CN103107095A (zh) * 2013-01-25 2013-05-15 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板、显示装置
JP6041311B2 (ja) * 2013-06-21 2016-12-07 国立研究開発法人産業技術総合研究所 炭化珪素半導体装置の製造方法
KR102391246B1 (ko) 2015-03-09 2022-04-26 인텔 코포레이션 집적 회로(ic) 기판 및 금속의 선택적 증착 방법
US10390433B2 (en) * 2015-03-31 2019-08-20 Texas Instruments Incorporated Methods of forming conductive and resistive circuit structures in an integrated circuit or printed circuit board
US9673341B2 (en) * 2015-05-08 2017-06-06 Tetrasun, Inc. Photovoltaic devices with fine-line metallization and methods for manufacture
WO2018191817A1 (en) * 2017-04-17 2018-10-25 The Governing Council Of The University Of Toronto Energy control coatings, structures, devices, and methods of fabrication thereof
US10224430B1 (en) 2017-12-06 2019-03-05 International Business Machines Corporation Thin film transistors with epitaxial source/drain and drain field relief
WO2020033673A1 (en) * 2018-08-08 2020-02-13 The Curators Of The University Of Missouri Three-dimensional laser-assisted printing of structures from nanoparticles
KR102666776B1 (ko) * 2019-05-10 2024-05-21 삼성디스플레이 주식회사 박막 트랜지스터의 제조 방법, 표시 장치의 제조 방법 및 박막 트랜지스터 기판
US11069813B2 (en) * 2019-09-30 2021-07-20 Taiwan Semiconductor Manufacturing Co., Ltd. Localized heating in laser annealing process

Family Cites Families (65)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US476968A (en) * 1892-06-14 Dandy-roll
KR910006249B1 (ko) * 1983-04-01 1991-08-17 가부시기가이샤 히다찌세이사꾸쇼 반도체 장치
US5132248A (en) 1988-05-31 1992-07-21 The United States Of America As Represented By The United States Department Of Energy Direct write with microelectronic circuit fabrication
US5039625A (en) * 1990-04-27 1991-08-13 Mcnc Maximum areal density recessed oxide isolation (MADROX) process
US5561030A (en) 1991-05-30 1996-10-01 Simon Fraser University Fabrication of electronically conducting polymeric patterns
JP3173854B2 (ja) 1992-03-25 2001-06-04 株式会社半導体エネルギー研究所 薄膜状絶縁ゲイト型半導体装置の作製方法及び作成された半導体装置
US5576225A (en) * 1992-05-09 1996-11-19 Semiconductor Energy Laboratory Co., Ltd. Method of forming electric circuit using anodic oxidation
US5477073A (en) 1993-08-20 1995-12-19 Casio Computer Co., Ltd. Thin film semiconductor device including a driver and a matrix circuit
KR960026428A (ko) 1994-12-01 1996-07-22 구자홍 박막트랜지스터의 제조방법
US5763904A (en) * 1995-09-14 1998-06-09 Kabushiki Kaisha Toshiba Non-single crystal semiconductor apparatus thin film transistor and liquid crystal display apparatus
US5612235A (en) 1995-11-01 1997-03-18 Industrial Technology Research Institute Method of making thin film transistor with light-absorbing layer
US5679138A (en) 1995-11-30 1997-10-21 Eastman Kodak Company Ink jet inks containing nanoparticles of organic pigments
US6391690B2 (en) * 1995-12-14 2002-05-21 Seiko Epson Corporation Thin film semiconductor device and method for producing the same
US5926735A (en) * 1996-02-22 1999-07-20 Semiconductor Energy Laboratory Co., Ltd. Method of forming semiconductor device
FR2748601B1 (fr) * 1996-05-07 1998-07-24 Sgs Thomson Microelectronics Procede de formation d'interconnexions dans un circuit integre
CN1169015C (zh) 1996-05-15 2004-09-29 精工爱普生株式会社 具有涂敷膜的薄膜器件、液晶屏以及薄膜器件的制造方法
US5658808A (en) 1996-08-14 1997-08-19 Industrial Technology Research Institute Method of fabricating polycrystalline silicon thin-film transistor having symmetrical lateral resistors
KR100229676B1 (ko) 1996-08-30 1999-11-15 구자홍 셀프얼라인 박막트랜지스터 제조방법
US6379745B1 (en) 1997-02-20 2002-04-30 Parelec, Inc. Low temperature method and compositions for producing electrical conductors
US6316357B1 (en) 1997-10-08 2001-11-13 Industrial Technology Research Institute Method for forming metal silicide by laser irradiation
US6004850A (en) * 1998-02-23 1999-12-21 Motorola Inc. Tantalum oxide anti-reflective coating (ARC) integrated with a metallic transistor gate electrode and method of formation
US6387597B1 (en) 1998-06-05 2002-05-14 Creo Srl Method for exposing features on non-planar resists
US6593064B1 (en) 1998-06-19 2003-07-15 Creo Inc. High resolution optical stepper
US6337117B1 (en) 1998-07-01 2002-01-08 Mitsubishi Chemical Corporation Optical memory device
US6294401B1 (en) 1998-08-19 2001-09-25 Massachusetts Institute Of Technology Nanoparticle-based electrical, chemical, and mechanical structures and methods of making same
US6274412B1 (en) 1998-12-21 2001-08-14 Parelec, Inc. Material and method for printing high conductivity electrical conductors and other components on thin film transistor arrays
US6348295B1 (en) 1999-03-26 2002-02-19 Massachusetts Institute Of Technology Methods for manufacturing electronic and electromechanical elements and devices by thin-film deposition and imaging
US6518087B1 (en) 1999-03-30 2003-02-11 Seiko Epson Corporation Method for manufacturing solar battery
DE60039744D1 (de) 1999-03-30 2008-09-18 Seiko Epson Corp Verfahren zur Hersltellung einer Siliziumschicht
KR100412744B1 (ko) 1999-03-30 2003-12-31 세이코 엡슨 가부시키가이샤 박막 트랜지스터의 제조 방법
US6255033B1 (en) 1999-07-30 2001-07-03 Creo, Ltd. Positive acting photoresist compositions and imageable element
US6509217B1 (en) 1999-10-22 2003-01-21 Damoder Reddy Inexpensive, reliable, planar RFID tag structure and method for making same
US6245602B1 (en) 1999-11-18 2001-06-12 Xerox Corporation Top gate self-aligned polysilicon TFT and a method for its production
CA2394886C (en) 1999-12-21 2012-07-17 Plastic Logic Limited Inkjet-fabricated integrated circuits
US6641978B1 (en) 2000-07-17 2003-11-04 Creo Srl Dry multilayer inorganic alloy thermal resist for lithographic processing and image creation
US6443571B1 (en) 2000-08-03 2002-09-03 Creo Srl Self-registering fluid droplet transfer method
US6719916B2 (en) 2001-04-18 2004-04-13 National Research Council Of Canada Multilayer microstructures and laser based method for precision and reduced damage patterning of such structures
US6511870B2 (en) 2001-05-08 2003-01-28 Industrial Technology Research Institute Self-aligned LDD poly-Si thin-film transistor
JP2003031806A (ja) * 2001-05-09 2003-01-31 Hitachi Ltd Ｍｏｓトランジスタ及びその製造方法
JP3677466B2 (ja) 2001-06-28 2005-08-03 東京応化工業株式会社 レジストパターン形成材料
TWI267697B (en) 2001-06-28 2006-12-01 Tokyo Ohka Kogyo Co Ltd Chemical amplified type positive resist component and resist packed-layer material and forming method of resist pattern and manufacturing method of semiconductor device
US7629017B2 (en) 2001-10-05 2009-12-08 Cabot Corporation Methods for the deposition of conductive electronic features
US6936181B2 (en) * 2001-10-11 2005-08-30 Kovio, Inc. Methods for patterning using liquid embossing
JP4042098B2 (ja) 2002-04-22 2008-02-06 セイコーエプソン株式会社 デバイスの製造方法
JP2004031933A (ja) 2002-05-09 2004-01-29 Konica Minolta Holdings Inc 有機薄膜トランジスタの製造方法及び、それにより製造された有機薄膜トランジスタと有機薄膜トランジスタシート
EP1361619A3 (en) 2002-05-09 2007-08-15 Konica Corporation Organic thin-film transistor, organic thin-film transistor sheet and manufacturing method thereof
JP4860101B2 (ja) * 2002-06-05 2012-01-25 コニカミノルタホールディングス株式会社 有機薄膜トランジスタ及び有機薄膜トランジスタシートの製造方法
US6878184B1 (en) 2002-08-09 2005-04-12 Kovio, Inc. Nanoparticle synthesis and the formation of inks therefrom
JP2006504136A (ja) * 2002-10-21 2006-02-02 ナノインク インコーポレーティッド ナノメートル・スケール設計構造、その製造方法および装置、マスク修復、強化、および製造への適用
GB0224871D0 (en) * 2002-10-25 2002-12-04 Plastic Logic Ltd Self-aligned doping of source-drain contacts
US20050176191A1 (en) * 2003-02-04 2005-08-11 Applied Materials, Inc. Method for fabricating a notched gate structure of a field effect transistor
JP2004281623A (ja) * 2003-03-14 2004-10-07 Konica Minolta Holdings Inc 薄膜トランジスタ素子シート及び薄膜トランジスタ素子シートの製造方法
JP2004304162A (ja) 2003-03-17 2004-10-28 Seiko Epson Corp コンタクトホール形成方法、薄膜半導体装置の製造方法、電子デバイスの製造方法、電子デバイス
JP4042685B2 (ja) 2003-03-26 2008-02-06 セイコーエプソン株式会社 トランジスタの製造方法
CN100380596C (zh) * 2003-04-25 2008-04-09 株式会社半导体能源研究所 液滴排出装置、图案的形成方法及半导体装置的制造方法
JP2004349583A (ja) 2003-05-23 2004-12-09 Sharp Corp トランジスタの製造方法
JP2005051105A (ja) * 2003-07-30 2005-02-24 Seiko Epson Corp 半導体装置の製造方法、電気光学装置の製造方法、電子機器
CN1697187B (zh) 2003-12-19 2011-05-04 株式会社半导体能源研究所 半导体集成电路、半导体器件和半导体集成电路的制造方法
US7405665B2 (en) 2003-12-19 2008-07-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, RFID tag and label-like object
US7271076B2 (en) 2003-12-19 2007-09-18 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of thin film integrated circuit device and manufacturing method of non-contact type thin film integrated circuit device
JP2005223268A (ja) 2004-02-09 2005-08-18 Seiko Epson Corp 薄膜トランジスタの製造方法、ディスプレイの製造方法及びディスプレイ
JP2005260040A (ja) 2004-02-12 2005-09-22 Sony Corp ドーピング方法、半導体装置の製造方法および電子応用装置の製造方法
KR100669802B1 (ko) * 2004-12-04 2007-01-16 삼성에스디아이 주식회사 박막 트랜지스터, 이의 제조 방법 및 상기 박막트랜지스터를 구비한 평판 표시 장치
US7528017B2 (en) * 2005-12-07 2009-05-05 Kovio, Inc. Method of manufacturing complementary diodes
US20100022078A1 (en) * 2008-07-24 2010-01-28 Joerg Rockenberger Aluminum Inks and Methods of Making the Same, Methods for Depositing Aluminum Inks, and Films Formed by Printing and/or Depositing an Aluminum Ink

Also Published As

Publication number Publication date
KR20060101390A (ko) 2006-09-22
TWI309438B (en) 2009-05-01
KR100964283B1 (ko) 2010-06-16
US8461628B2 (en) 2013-06-11
TW200703460A (en) 2007-01-16
US20060211187A1 (en) 2006-09-21
JP2006261664A (ja) 2006-09-28

Similar Documents

Publication Publication Date Title
JP5137169B2 (ja) レーザパターニングされた金属ゲートを備えるｍｏｓトランジスタを形成するための方法
US7619248B1 (en) MOS transistor with self-aligned source and drain, and method for making the same
US8796125B2 (en) Printed, self-aligned, top gate thin film transistor
US8304780B2 (en) Printed dopant layers
KR101694684B1 (ko) 전기 활성 디바이스를 제조하는 방법
US7701011B2 (en) Printed dopant layers
KR101578229B1 (ko) 씨드 인쇄 및 도금을 통한 컨택트 금속 및 배선 금속의 인쇄
US20090189204A1 (en) Silicon thin film transistors, systems, and methods of making same
JP5019320B2 (ja) 薄膜デバイスの形成方法、ｍｏｓトランジスタの形成方法及び電子デバイス
US9299847B2 (en) Printed transistor and fabrication method
US9196641B2 (en) Printed dopant layers
JP2007335870A (ja) 印刷式自己整合トップゲート型薄膜トランジスタ

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071119

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071119

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110810

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110816

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111115

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120327

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120605

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121016

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20121107

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121109

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151122

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees