JP5128552B2 - はんだバンプの歩留まり改善方法 - Google Patents
はんだバンプの歩留まり改善方法 Download PDFInfo
- Publication number
- JP5128552B2 JP5128552B2 JP2009162627A JP2009162627A JP5128552B2 JP 5128552 B2 JP5128552 B2 JP 5128552B2 JP 2009162627 A JP2009162627 A JP 2009162627A JP 2009162627 A JP2009162627 A JP 2009162627A JP 5128552 B2 JP5128552 B2 JP 5128552B2
- Authority
- JP
- Japan
- Prior art keywords
- solder
- yield
- bridge
- solder bumps
- improving
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 229910000679 solder Inorganic materials 0.000 title claims description 121
- 238000000034 method Methods 0.000 title claims description 48
- 230000004907 flux Effects 0.000 claims description 16
- 238000001179 sorption measurement Methods 0.000 claims description 7
- 238000007689 inspection Methods 0.000 claims description 6
- 238000003698 laser cutting Methods 0.000 claims description 6
- 238000005520 cutting process Methods 0.000 claims description 3
- 238000009713 electroplating Methods 0.000 claims description 3
- 239000000463 material Substances 0.000 claims description 3
- 230000003287 optical effect Effects 0.000 claims description 3
- 238000005507 spraying Methods 0.000 claims description 3
- 238000007607 die coating method Methods 0.000 claims 1
- 238000007639 printing Methods 0.000 description 21
- 238000004519 manufacturing process Methods 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000012190 activator Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004093 laser heating Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Images
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Wire Bonding (AREA)
Description
本発明は、回路板に応用する方法に関するものであって、特に、回路板のはんだバンプの歩留まり改善方法に関するものである。
新世代の電子製品中、不断に軽薄短小を追求し、集積回路(Integrated Circuit, IC)を高密度に発展させているので、プリント回路板も、微小化設計にする必要がある。完成した内部回路を含む回路板にパッケージ工程を実行するとき、はんだバンプ(solder bump)と回路板上のボンディングパッドを連接させて、外部電子装置と連接する橋梁とする必要があるので、回路板の微小化に伴い、はんだバンプ、ボンディングパッドの配線も更に密集化させる必要がある。
しかし、このような密集化の設計は、はんだバンプ印刷過程で、例えば、相隣する二個のはんだバンプ間にソルダーペーストを付着させる時、二個の相隣するはんだバンプが連接して、はんだブリッジ(solder bridge)になるか、或いは、あるボンディングパッド上にはんだバンプがない時、スキップ印刷位置になるという問題が生じる。現在、業界で上述の問題に遭遇するとき、回路板を廃棄し、新たに回路板を製造しているので、製造コストと時間がかかり、製造工程も無駄になる。
よって、はんだバンプの歩留まり改善方法を提供し、全体の歩留まりを向上させ、コストを減少させることが必要である。
本発明は、はんだバンプの歩留まり改善方法を提供し、全体の歩留まりを向上させ、コストを減少させることを目的とする。
本発明のはんだバンプの歩留まり改善方法は、以下のステップからなる。完成した内部回路を含み、第一表面と、対応する第二表面を有する回路板を提供するステップと、第一表面と第二表面上に、複数のボンディングパッドを形成するステップと、第一表面、第二表面と複数のボンディングパッド上に、絶縁層を被覆し、絶縁層中に複数の開口を形成し、複数の開口が、ボンディングパッドを露出するステップと、開口中に複数のはんだバンプを形成し、少なくとも二個以上のはんだバンプがはんだブリッジを形成するステップと、はんだバンプの検査を実行し、はんだブリッジの位置を定位するステップと、レーザー切断を実行して、はんだブリッジを切断するステップと、導電テストを実行して、はんだバンプの電気的接続が正常かどうかを確認するステップと、からなる。
本発明は、また、はんだバンプの歩留まり改善方法を提供し、以下のステップからなる。完成した内部回路を含み、第一表面と、対応する第二表面を有する回路板を提供するステップと、第一表面と第二表面上に、複数のボンディングパッドを形成するステップと、第一表面、第二表面と複数のボンディングパッド上に、絶縁層を被覆し、絶縁層中に複数の開口を形成し、複数の開口が前記ボンディングパッドを露出するステップと、開口中に複数のはんだバンプを形成し、少なくとも一個以上のボンディングパッド上に、はんだバンプがなく、スキップ印刷位置を形成するステップと、はんだバンプの検査を実行し、スキップ印刷位置を定位するステップと、スキップ印刷位置にフラックスを塗布するステップと、はんだをフラックス上に充填するステップと、レーザーにより、はんだをリフローするステップと、スキップ印刷位置中にはんだバンプを形成するステップと、余分なフラックスを除去するステップと、導電テストを実行して、はんだバンプの電気的接続が正常かどうかを確認するステップと、からなる。
本発明は、レーザー技術を利用し、スキップ印刷位置だけに対しリフローを実行し、更に精確に、スキップ印刷位置上に、はんだバンプを形成することができ、同様に、はんだバンプの歩留まりを向上させることができる。
以下で、図式により、本発明中のはんだバンプの歩留まりを向上させる方法の実施例を説明する。注意すべきことは、これらの図式は簡略図で、本発明の基本構造を説明するためのものであり、本発明と関連する構成だけを表示し、且つ、表示される構成は実際の実施時の数目、形状、および、尺寸比例によって製図したものではなく、実際の実施時の数目、形状、および、尺寸比例は一種の選択性の設計であり、且つ、構成の配置形態は更に複雑である可能性がある。
図１Ａ〜図１Ｄは、本発明の実施例によるはんだバンプの歩留まり改善方法の流れを説明する断面図である。図１Ａを参照すると、まず、完成した内部回路を含むプリント回路板全板１００を提供し、回路板１００は、第一表面１０２ａと対応する第二表面１０２ｂを有する。第一表面１０２ａ上と第二表面１０２ｂ上に、複数のボンディングパッド１０４を形成し、金属材料（例えば、銅）からなり、これらのボンディングパッド１０４は、回路板１００中の複数の導電構造と電気的に接続し、導電構造は、例えば、導電ブラインドホール１０５、或いは、電気めっき導通孔１０６である。注意すべきことは、本発明の回路板に適用する形式はこの限りではなく、二層板や多層板でもよく、且つ、回路板に関連する製造工程技術も多く、業界で周知の製造工程技術であり、本案の技術特徴ではないので詳述しない。
第一表面１０２ａ、第二表面１０２ｂとボンディングパッド１０４の上に絶縁層１０８を形成し、絶縁層１０８はソルダーレジスト材料からなり、例えば、ソルダーマスクである。絶縁層は、印刷、スピンオフ、および、貼合の任意の一方式で回路板１００表面に塗布され、パターン化ステップにより、絶縁層１０８中に複数の開口１１０を形成して、ボンディングパッド１０４を露出する。
図１Ｂで示されるように、フラックス（flux）（図示しない）を開口１１０中に塗布し、塗布方法は、静電吸着、スプレイ、冶具粘着、或いは、冶具滴下を含む。フラックスは、溶接表面の酸化物を除去するのに用い、後続のはんだとボンディングパッド１０４の電気的接続効果を良くする。フラックスの材料は、樹脂、活性剤(activators）、溶剤、および、レオロジー制御剤(rheological control agent)等である。続いて、フラックス上にはんだ（図示しない）を充填し、はんだが溶融するのに十分な条件下でリフロー(reflow)工程を実行し、開口中に複数のはんだバンプ１１２を形成する。はんだバンプ１１２はボンディングパッド１０４に電気的に接続される。はんだ２１６の充填方法は、金型塗布、冶具置入、静電吸着、真空吸着、或いは、電磁吸着である。続いて、フラックスの洗浄を実行して、残余したフラックスを除去する。理想的には、各開口１１０上に、はんだバンプ１１２を形成することであるが、実際は、製造工程上のミスで、相隣する二個、或いは、二個以上のはんだバンプが互いに連接して、はんだブリッジ構造１１４を形成し、このはんだブリッジ１１４が配線をショートさせて、回路板の配線構造に影響する。回路板の高密度発展の趨勢に伴い、はんだブリッジ構造の形成がショートを生じさせる可能性も高くなる。
公知技術がこの問題に遭遇するとき、はんだブリッジの板を選出し、回路板を破棄していた。本発明は、はんだブリッジ構造を解決する方法を提供し、本発明は、レーザー切断により、電気的に接続するはんだブリッジを切断して、はんだバンプの歩留まりを向上させる。
図１Ｃで示されるように、まず、はんだバンプの検査を実行し、例えば、光学検査機により検査して、はんだブリッジ１１４のある回路板を検出すると共に、はんだブリッジ１１４の位置を定位する。続いて、コンピュータによりレーザーヘッド１５０を制御して、レーザーヘッド１５０をはんだブリッジ１１４の位置に移動させる。その後、はんだブリッジの厚さを推算し、コンピュータによりレーザーヘッドが施すレーザー波長を計算する。レーザーの波長範囲は、約２００nm〜１０００nmである。レーザーヘッド１５０が施すレーザーにより、はんだブリッジ１１４の位置を切断し、レーザーヘッド１５０が移動する速度は約０.１ m/s 〜１０ m/sで、連接していたはんだブリッジを分け、図１Ｄで示されるように、各自独立したはんだバンプ１１４ａ、１１４ｂを形成する。最後に、導電テストを実行し、各はんだバンプの電気的接続が正常かどうか確認する。
本発明は、レーザー切断工程を利用し、電気的に接続したはんだブリッジを切断し、本来ならば廃棄していた回路板を修繕して、回路板のはんだバンプの歩留まりを向上させる。
図２Ａ〜図２Ｄは、本発明の第二実施例によるはんだバンプの歩留まり改善方法の流れを説明する断面図である。図２Ａで示されるように、図中の符号１００〜１０８が示す素子は、第一実施例と同じであるので、ここで詳述しない。第一実施例と異なるのは、はんだバンプ印刷実行時、理想的には、各開口（図示しない）上に、はんだバンプ２１０、２１２を形成することであるが、実際には、製造工程上のミスにより、一個、或いは、数個のボンディングパッド１０４上にはんだバンプが形成されず、スキップ印刷位置２１１になる。このスキップ印刷位置２１１が配線の欠陥を生じ、回路板配線構造に影響する。
公知技術がこの問題に遭遇する時、スキップ印刷位置のある板を選出し、回路板を破棄してきた。本発明は、スキップ印刷位置を解決する方法を提供し、レーザー加熱の方法により、スキップ印刷位置をリフローして、はんだバンプの歩留まりを向上させる。
図２Ｂを参照すると、まず、はんだバンプの検査を実行し、例えば、光学検査機により検査して、スキップ印刷位置２１１のある回路板を検出すると共に、スキップ印刷位置２１１を定位する。続いて、フラックス２１４をスキップ印刷位置に塗布し、塗布方法は、静電吸着、スプレイ、冶具粘着、或いは、冶具滴下を含む。その後、はんだ２１６をフラックス２１４上に充填し、はんだ２１６の充填方法は、金型塗布、冶具置入、静電吸着、真空吸着、或いは、電磁吸着である。図中では、真空ノズル(vacuum nozzle)２３０により、はんだ２１６を真空吸着して、フラックス２１４上に充填する。
図２Ｃを参照すると、コンピュータによりレーザーヘッド２５０を制御して、レーザーヘッド２５０をスキップ印刷位置２１１に移動させる。レーザーヘッド２５０が施すレーザーの波長範囲は、約２００nm〜１０００nmで、リフロー時間は約５〜６０秒である。レーザー方法により、スキップ印刷位置２１１にリフローを実行し、図２Ｄで示されるように、スキップ印刷位置中にはんだバンプ２１８を形成する。最後に、導電テストを実行し、各はんだバンプの電気的接続が正常かどうか確認する。
本発明は、レーザー技術を利用し、スキップ印刷位置だけに対しリフローを実行し、更に精確に、スキップ印刷位置上に、はんだバンプを形成することができ、同様に、はんだバンプの歩留まりを向上させる。
本発明は、はんだバンプの歩留まりを向上する方法を提供し、一実施例では、レーザー切断により、はんだブリッジの位置を分割し、もう一つの実施例は、レーザーリフローにより、スキップ印刷位置の問題を解決する。上述の方法は、一般の業界のはんだバンプ印刷時によく遭遇する問題を解決し、二実施例の組み合わせにより、回路板のはんだバンプの歩留まりを大幅に増加して、製造コストと製造時間を減少させる。
本発明では好ましい実施例を前述の通り開示したが、これらは決して本発明に限定するものではなく、当該技術を熟知する者なら誰でも、本発明の精神と領域を脱しない範囲内で各種の変動や潤色を加えることができ、従って本発明の保護範囲は、特許請求の範囲で指定した内容を基準とする。
１００ 回路板
１０２ａ 第一表面
１０２ｂ 第二表面
１０４ ボンディングパッド
１０５ 導電ブラインドホール
１０６ 電気めっき導通孔
１０８ 絶縁層
１１０ 開口
１１２ はんだバンプ
１１４ はんだブリッジ
１１４ａ 分離後のはんだバンプ
１１４ｂ 分離後のはんだバンプ
１５０ レーザーヘッド
２１０ はんだバンプ
２１１ スキップ印刷位置
２１２ はんだバンプ
２１４ フラックス
２１６ はんだ
２１８ はんだバンプ
２３０ 真空ノズル
２５０ レーザーヘッド
１０２ａ 第一表面
１０２ｂ 第二表面
１０４ ボンディングパッド
１０５ 導電ブラインドホール
１０６ 電気めっき導通孔
１０８ 絶縁層
１１０ 開口
１１２ はんだバンプ
１１４ はんだブリッジ
１１４ａ 分離後のはんだバンプ
１１４ｂ 分離後のはんだバンプ
１５０ レーザーヘッド
２１０ はんだバンプ
２１１ スキップ印刷位置
２１２ はんだバンプ
２１４ フラックス
２１６ はんだ
２１８ はんだバンプ
２３０ 真空ノズル
２５０ レーザーヘッド
Claims (8)
- はんだバンプの歩留まり改善方法であって、
完成した内部回路を含み、第一表面と、対応する第二表面を有する回路板を提供するステップと、
前記第一表面と前記第二表面上に、複数のボンディングパッドを形成するステップと、
前記第一表面、前記第二表面と前記の複数のボンディングパッド上に、絶縁層を被覆し、前記絶縁層中に複数の開口を形成し、前記の複数の開口が、前記ボンディングパッドを露出するステップと、
前記開口中に複数のはんだバンプを形成し、少なくとも二個以上の前記はんだバンプがはんだブリッジを形成するステップと、
前記はんだバンプの検査を実行し、前記はんだブリッジの位置を定位するステップと、
前記はんだブリッジの位置を定位した後、レーザー切断を実行して、前記はんだブリッジを切断するステップと、
前記はんだブリッジを切断した後、導電テストを実行して、前記はんだバンプの電気的接続が正常かどうかを確認するステップと、
からなり、
前記レーザー切断方法は、
レーザーヘッドを前記はんだブリッジの位置に移動させて、コンピュータにより前記レーザーヘッドを制御するステップと、
はんだブリッジの厚さを推算して、前記レーザーヘッドが施すレーザー波長を計算するステップと、
前記レーザー波長を前記はんだブリッジに施して、前記はんだブリッジを分割するステップと、
光学検査を実行して、前記はんだブリッジが分離したか確認するステップと、
からなることを特徴とするはんだバンプの歩留まり改善方法。 - 前記ボンディングパッドは、前記回路板中の複数の導電構造に電気的に接続することを特徴とする請求項１に記載のはんだバンプの歩留まり改善方法。
- 前記前記導電構造は、電気めっき導通孔、或いは、導電ブラインドホールを含むことを特徴とする請求項２に記載のはんだバンプの歩留まり改善方法。
- 前記絶縁層はソルダーレジスト材料であることを特徴とする請求項１に記載のはんだバンプの歩留まり改善方法。
- 複数のはんだバンプを形成する方法は、
フラックスを前記開口中に塗布するステップと、
前記フラックス上にはんだを充填するステップと、
リフロー工程を実行して、前記開口中に、前記ボンディングパッドに電気的に接続する複数のはんだバンプを形成するステップと、
からなることを特徴とする請求項１に記載のはんだバンプの歩留まり改善方法。 - 前記フラックスを塗布する方法は、静電吸着、スプレイ、冶具粘着、或いは、冶具滴下を含むことを特徴とする請求項５に記載のはんだバンプの歩留まり改善方法。
- 前記はんだの充填方法は、金型塗布、冶具置入、静電吸着、真空吸着、或いは、電磁吸着を含むことを特徴とする請求項５に記載のはんだバンプの歩留まり改善方法。
- 前記レーザーの波長範囲は、２００nm〜１０００nmであることを特徴とする請求項１に記載のはんだバンプの歩留まり改善方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW97141752A TW201018340A (en) | 2008-10-30 | 2008-10-30 | Method for improving yield of solder bumps |
| TW097141752 | 2008-10-30 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2010109325A JP2010109325A (ja) | 2010-05-13 |
| JP5128552B2 true JP5128552B2 (ja) | 2013-01-23 |
Family
ID=42298430
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009162627A Expired - Fee Related JP5128552B2 (ja) | 2008-10-30 | 2009-07-09 | はんだバンプの歩留まり改善方法 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP5128552B2 (ja) |
| TW (1) | TW201018340A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112916976A (zh) * | 2021-01-21 | 2021-06-08 | 杭州海康微影传感科技有限公司 | 预成型焊料的转移方法以及预成型焊料的转移系统 |
| CN115255538A (zh) * | 2021-04-30 | 2022-11-01 | 特豪科技股份有限公司 | 真空式回焊方法及装置 |
| TWI772011B (zh) * | 2021-05-04 | 2022-07-21 | 特豪科技股份有限公司 | 真空式回焊方法及裝置 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60211892A (ja) * | 1984-04-05 | 1985-10-24 | 関西日本電気株式会社 | Ｉｃの固着方法 |
| JPH05191035A (ja) * | 1991-12-09 | 1993-07-30 | Hitachi Ltd | 半田ブリッジ除去方法とその装置並びに半田除去用櫛状金属板 |
| JP3661444B2 (ja) * | 1998-10-28 | 2005-06-15 | 株式会社ルネサステクノロジ | 半導体装置、半導体ウエハ、半導体モジュールおよび半導体装置の製造方法 |
| JP2001068829A (ja) * | 1999-06-21 | 2001-03-16 | Fine Device:Kk | プリント配線板の短絡部分の切断方法及び装置 |
| JP2002026500A (ja) * | 2000-07-05 | 2002-01-25 | Ngk Spark Plug Co Ltd | 配線基板 |
| JP4334128B2 (ja) * | 2000-10-27 | 2009-09-30 | パナソニック株式会社 | 半導体実装方法および半導体実装装置 |
-
2008
- 2008-10-30 TW TW97141752A patent/TW201018340A/zh unknown
-
2009
- 2009-07-09 JP JP2009162627A patent/JP5128552B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| TW201018340A (en) | 2010-05-01 |
| JP2010109325A (ja) | 2010-05-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7870663B2 (en) | Method for manufacturing multilayer wiring board | |
| CN101785106B (zh) | 包括半导体组件的半导体装置及其制造方法 | |
| US7506437B2 (en) | Printed circuit board having chip package mounted thereon and method of fabricating same | |
| CN102037797B (zh) | 印刷电路板及其制造方法 | |
| JP2014090183A (ja) | 接合層を用いて基板に接続された金属ポストを有する超小型電子基板 | |
| US8383950B1 (en) | Metal etch stop fabrication method and structure | |
| CN102365001A (zh) | 一种在同一块板上多种表面处理的制造方法 | |
| CN104377187A (zh) | Ic载板、具有该ic载板的半导体器件及制作方法 | |
| JP5128552B2 (ja) | はんだバンプの歩留まり改善方法 | |
| CN101241901A (zh) | 内埋式芯片封装结构及其制作方法 | |
| JP2006253226A (ja) | スクリーン印刷方法およびそれに用いるスクリーン印刷装置 | |
| CN100534263C (zh) | 电路板导电凸块结构及其制法 | |
| JP2015532010A (ja) | 導体パッドをプリント回路基板にゼロ・アンダーカット技術を用いて形成するための方法及び構造 | |
| CN101521992A (zh) | 于电路基板的焊点形成预焊料的方法及覆晶封装方法 | |
| TWI771534B (zh) | 佈線板及其製造方法 | |
| JP5004061B2 (ja) | 単一プリント回路板のはんだバンプ印刷方法 | |
| CN102365004A (zh) | 一种高精密的邦定ic 电路板的制造方法 | |
| US20070143992A1 (en) | Method for manufacturing wiring board | |
| CN103855099A (zh) | 具有元件设置区的基板结构及其制作工艺 | |
| JP2008235453A (ja) | はんだ印刷用メタルマスクの開口部構造およびはんだ印刷方法 | |
| CN108156754B (zh) | 垂直连接接口结构、具所述结构的电路板及其制造方法 | |
| JPS63174337A (ja) | 半田バンプの形成方法 | |
| TWI479974B (zh) | 印刷電路板之製作方法 | |
| JP3902438B2 (ja) | コンタクトプローブ及びその製造方法 | |
| JP2006156438A (ja) | 電子部品搭載装置の製造方法及び電子部品搭載装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120201 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120207 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20120425 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20120501 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120518 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20120518 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121023 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121031 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151109 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |