JPS60211892A - Ｉｃの固着方法 - Google Patents
Ｉｃの固着方法Info
- Publication number
- JPS60211892A JPS60211892A JP6863984A JP6863984A JPS60211892A JP S60211892 A JPS60211892 A JP S60211892A JP 6863984 A JP6863984 A JP 6863984A JP 6863984 A JP6863984 A JP 6863984A JP S60211892 A JPS60211892 A JP S60211892A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- leads
- board
- lead
- wiring pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
イ、産業上の利用分野
本発明は、ＩＣの絶縁基板への固着方法に関し、特にフ
ラントパッケージ型ＩＣのリードを絶縁基板上の配線パ
ターンに半田付けしてＩＣを固着する方法に関するもの
である。
ラントパッケージ型ＩＣのリードを絶縁基板上の配線パ
ターンに半田付けしてＩＣを固着する方法に関するもの
である。
口、従来技術
ハイブリッドＩＣの製造工程において、フラット型のリ
ードを多数有し、かつ、リード間隔の狭い電子部品、例
えば第１１図（ａ）（ｂ）に示すリード形状をＬ字型に
加工したフラ・ノドパッケージのＩＣ（１）の半田イ１
けは、従来法のようにして行われる。
ードを多数有し、かつ、リード間隔の狭い電子部品、例
えば第１１図（ａ）（ｂ）に示すリード形状をＬ字型に
加工したフラ・ノドパッケージのＩＣ（１）の半田イ１
けは、従来法のようにして行われる。
まず第１２図に示すように半田付りによってＩＣ（１）
が固着される絶縁基板、例えばセラミック基板（２）の
ＩＧ固着位置には、ＩＣ（１）のリード（３）に対応す
るように所定の配線パターン（４）が形成されている。
が固着される絶縁基板、例えばセラミック基板（２）の
ＩＧ固着位置には、ＩＣ（１）のリード（３）に対応す
るように所定の配線パターン（４）が形成されている。
そして、溶剤中に微小の半田粒を混入したクリーム半田
を、スクリーン印刷により上記配線パターン（４）のリ
ード固着位置（４ａ）にそれぞれ塗布した後、ｔｃ（１
）を基板（２）上に載ゼてリード（３）を配線パターン
（４）上のクリーム半田に接着することにより、ＩＣ（
１）を基板（２）上に位置決めして仮固着する。次に、
配線パターン（４）上のクリーム半田をリフロー等で加
熱すれば、クリーム半田中の溶剤が熔けて蒸発すると共
にＩＣ（１）が基板（２）に半田付けされる。（第１３
図参照） ハ１発明が解決しようとする問題点 近年、ｔＣは集積度が益々高くなる傾向にあり、それに
応じて、ＩＣのサイズは変えずに、ソー１５本数を増加
させている。その結果第１１図（ａ）に示すリード間隔
（１）が益々狭くなる傾向にある。ところが、このよう
にリード間隔（β）の狭くなった■ｃ（１）を基板（２
）に半ＬＴＩ （１Ｌ３ した時、半田供給量が少し、
でも多いと、隣り合うリード（３）間に半田プリフジが
生じて短絡を起してしまう。そこで短絡させないため、
逆に半田供給量を少なくした場合、半田付けが不充分に
なってリード（３）が基板（２）から外れ昌くなる。従
って、基板（２）へのクリーム半田の供給は非電に厳密
な管理を必要とする。
を、スクリーン印刷により上記配線パターン（４）のリ
ード固着位置（４ａ）にそれぞれ塗布した後、ｔｃ（１
）を基板（２）上に載ゼてリード（３）を配線パターン
（４）上のクリーム半田に接着することにより、ＩＣ（
１）を基板（２）上に位置決めして仮固着する。次に、
配線パターン（４）上のクリーム半田をリフロー等で加
熱すれば、クリーム半田中の溶剤が熔けて蒸発すると共
にＩＣ（１）が基板（２）に半田付けされる。（第１３
図参照） ハ１発明が解決しようとする問題点 近年、ｔＣは集積度が益々高くなる傾向にあり、それに
応じて、ＩＣのサイズは変えずに、ソー１５本数を増加
させている。その結果第１１図（ａ）に示すリード間隔
（１）が益々狭くなる傾向にある。ところが、このよう
にリード間隔（β）の狭くなった■ｃ（１）を基板（２
）に半ＬＴＩ （１Ｌ３ した時、半田供給量が少し、
でも多いと、隣り合うリード（３）間に半田プリフジが
生じて短絡を起してしまう。そこで短絡させないため、
逆に半田供給量を少なくした場合、半田付けが不充分に
なってリード（３）が基板（２）から外れ昌くなる。従
って、基板（２）へのクリーム半田の供給は非電に厳密
な管理を必要とする。
二０発明の構成
本発明は、絶縁基板上に整列・形成されたＩＣリード固
着位置にまたがって゛半田を連続的に供給し、この半田
の上から上記固着位置にリードを対応させてＩＣを上記
基板に位置決めした後、上記半田を加熱してリードを基
板に半田付けし、その後、上記固着位置間の半田をレー
デ−カットするものである。
着位置にまたがって゛半田を連続的に供給し、この半田
の上から上記固着位置にリードを対応させてＩＣを上記
基板に位置決めした後、上記半田を加熱してリードを基
板に半田付けし、その後、上記固着位置間の半田をレー
デ−カットするものである。
）１り、実施例
以下、本発明の一実施例を第１図乃至ｔ１’Ｓ６図を参
照しながら工程順に説明する。まず、第１図の平面図、
及び第２図に示すその／ｌ−Ａ線断面図において、（５
）はＩＣの固着されるセラミック等の絶縁基板であり、
基板（５）上に配線パターン（４）が形成されている。
照しながら工程順に説明する。まず、第１図の平面図、
及び第２図に示すその／ｌ−Ａ線断面図において、（５
）はＩＣの固着されるセラミック等の絶縁基板であり、
基板（５）上に配線パターン（４）が形成されている。
そして、配線パターン（４）上でＩＣのり−Ｅ゛固着位
置にスクリーン印刷によりクリーム半田（６）が、ＩＣ
本体の各辺毎の配線パターン（４）に連続的にまたがっ
てＩＣ本体の一辺の長さだけ塗布される。ここで、塗布
される平ｒｉＪ ４Ｊニ一定の長さ分だＬＪ連続であれ
ばよく、クリ−み半田の代わりに糸半田を用いてもよい
。
置にスクリーン印刷によりクリーム半田（６）が、ＩＣ
本体の各辺毎の配線パターン（４）に連続的にまたがっ
てＩＣ本体の一辺の長さだけ塗布される。ここで、塗布
される平ｒｉＪ ４Ｊニ一定の長さ分だＬＪ連続であれ
ばよく、クリ−み半田の代わりに糸半田を用いてもよい
。
次に、第３図の平面図、及びそのＢ−Ｂ線断面図の第４
図に示すようにクリーム半田（６）の塗布されているリ
ード固着位置にリード（３）を接着させ、ＩＣ（１）を
基板（５）に位置決めして仮固着した後、リフロー等で
クリーム半田（６）を加熱すれば、クリーム半田（６）
中の溶剤が溶けて蒸発すると共に第５図に示すようにリ
ード（３）は基板（５）の配線パターン（４）に半田付
けされる。この時、溶けた半田は、セラミック等のｔ（
！！縁基娠（５）との濡れ性が悪く基板（５）にはじか
れ、リード（３）に集まり易いが、一部は残留しＶｉ絡
しているり−ド（３）もある、ここで、第６図に示すよ
うに半田ｆＪ°けされた各リード（３）間をレーザーカ
ットすれば１．各リード（３）間の半田（６）が加熱さ
れてリード（３）側に集まるように排除され分離する。
図に示すようにクリーム半田（６）の塗布されているリ
ード固着位置にリード（３）を接着させ、ＩＣ（１）を
基板（５）に位置決めして仮固着した後、リフロー等で
クリーム半田（６）を加熱すれば、クリーム半田（６）
中の溶剤が溶けて蒸発すると共に第５図に示すようにリ
ード（３）は基板（５）の配線パターン（４）に半田付
けされる。この時、溶けた半田は、セラミック等のｔ（
！！縁基娠（５）との濡れ性が悪く基板（５）にはじか
れ、リード（３）に集まり易いが、一部は残留しＶｉ絡
しているり−ド（３）もある、ここで、第６図に示すよ
うに半田ｆＪ°けされた各リード（３）間をレーザーカ
ットすれば１．各リード（３）間の半田（６）が加熱さ
れてリード（３）側に集まるように排除され分離する。
しかも、レーザーカッＩ・により各リード（３）間の半
田（６）と共にそこの基板（５）も穿たれ、溝（５゛）
が形成されるため半田（６）は完全にリード（３）側に
築まり分離される。
田（６）と共にそこの基板（５）も穿たれ、溝（５゛）
が形成されるため半田（６）は完全にリード（３）側に
築まり分離される。
更に、上記レーザーカットをよりＷｉ単で確実にするた
め、少なくとも基板（５）上のクリーム半田（６）の塗
布される部分において、第７図に示すように、例えば基
板（５）に配線パターン（４）の嵌合凹部（５” ）を
形成し、凹部（５” ）に形成された配線パターン（４
）の表面がその両隣の基板（５）の表面と同一高さにあ
るようにする。このようにして四部（５” ）に形成さ
れた配線パターン（４）上に上記実施例と同じくクリー
ム半田（６）を塗布し、更に第８図に示すようにリード
（３）をクリーム半田（６）のリード固着位置に接着さ
せ、ＩＣを基板（５）に仮固着する。その後、リフロー
等でクリーム半田（６）を加熱すれば、第９図に示すよ
うにリード（３）は基板（５）の配線パターン（４）に
半田付けされる。この時、リード固着位置の配線パター
ン（４）は、その両隣の基ｆ！（５）の表面と同じ高さ
にあり、熔けた半田（６）はリード（３）のみ覆うため
、リード（３）間の半ａｌ Ｎ Ｎｆ量は」−記実施例
より少なくなる。同時に、リード固着位置の配線パター
ン（４）に対するその両隣の基板（５）の表面は、上記
実施例（第２図参照）に対し、相対的に上がるため、第
１０図に示すようにリード（３）間をレーザーカットす
る場合、レーザーカットし易くなり、しかもカットされ
た溝（５”）が大きくなって半Ｌｌ（（６）の分離がよ
り確実になる。
め、少なくとも基板（５）上のクリーム半田（６）の塗
布される部分において、第７図に示すように、例えば基
板（５）に配線パターン（４）の嵌合凹部（５” ）を
形成し、凹部（５” ）に形成された配線パターン（４
）の表面がその両隣の基板（５）の表面と同一高さにあ
るようにする。このようにして四部（５” ）に形成さ
れた配線パターン（４）上に上記実施例と同じくクリー
ム半田（６）を塗布し、更に第８図に示すようにリード
（３）をクリーム半田（６）のリード固着位置に接着さ
せ、ＩＣを基板（５）に仮固着する。その後、リフロー
等でクリーム半田（６）を加熱すれば、第９図に示すよ
うにリード（３）は基板（５）の配線パターン（４）に
半田付けされる。この時、リード固着位置の配線パター
ン（４）は、その両隣の基ｆ！（５）の表面と同じ高さ
にあり、熔けた半田（６）はリード（３）のみ覆うため
、リード（３）間の半ａｌ Ｎ Ｎｆ量は」−記実施例
より少なくなる。同時に、リード固着位置の配線パター
ン（４）に対するその両隣の基板（５）の表面は、上記
実施例（第２図参照）に対し、相対的に上がるため、第
１０図に示すようにリード（３）間をレーザーカットす
る場合、レーザーカットし易くなり、しかもカットされ
た溝（５”）が大きくなって半Ｌｌ（（６）の分離がよ
り確実になる。
へ０発明の効果
本発明によれば、特にハイブリッドＩＣの製造工程中の
フラットパッケージＩＣの半田付けにおいて、フラット
パッケージＩＣ本体の各辺毎に半田を一辺の長さだけ連
続的に供給するようにしたから、半田の供給箇所が少な
くなって供給が簡単になる。そして、フラットパッケー
ジＩＣリードの半田付は終了後、各リード間を短絡する
半田をレーザーカットにより排除するようにしたから、
半田供給量が多めであってもリード間の短絡はなく、又
、半田供給量を多めにすることにより半田不足によるリ
ードの接触不良を除去できる。従って、半田の供給管理
が非常に簡単になる。
フラットパッケージＩＣの半田付けにおいて、フラット
パッケージＩＣ本体の各辺毎に半田を一辺の長さだけ連
続的に供給するようにしたから、半田の供給箇所が少な
くなって供給が簡単になる。そして、フラットパッケー
ジＩＣリードの半田付は終了後、各リード間を短絡する
半田をレーザーカットにより排除するようにしたから、
半田供給量が多めであってもリード間の短絡はなく、又
、半田供給量を多めにすることにより半田不足によるリ
ードの接触不良を除去できる。従って、半田の供給管理
が非常に簡単になる。
第１図は本発明に係るＩＣの固着方法の一実施例により
基板に供給された２１テ田の平面図で、第２図はそのＡ
−Ａ線断面図、第３図は本発明に係るＩＣの固着方法の
一実施例により基板に半田付けされたＩＣの平面図で、
第４し１はその半田付は前のＢ−Ｂ線断面図で、第５図
はその半田付げ後のＢ−Ｂ線断面図、第６図は第５図の
り一ド間をレーザーカットした時の基板の断面図、第７
図は！Ｔ１５図のレーデ−力、１をにり簡単に行うため
の基板の−・例の断面図で、第８図、第９図、及びｆｒ
ＳＩＯ図は第７目に示しソコ基板を用いた半田付けの工
程説明図、第１１図（ａ）はフラットパッケージＩＣの
平面図で、第１１図（ｂ）はその側面図、第１２図及び
第１３ＩｖＩは第１１１ｆｆｌ（ａ） （ｂ）のフラッ
トバソケー・ジＩＣの従来の半ＩＩＩ付けの工程説明図
である。 （１）−Ｉ Ｃ１（３）−リード、 （４）−配線パタ
ーン、（５） ・絶縁基板、（６） −半田。 “ 江 原 秀 Ｊｌｌｌｌ：＃Ｖ隻。
基板に供給された２１テ田の平面図で、第２図はそのＡ
−Ａ線断面図、第３図は本発明に係るＩＣの固着方法の
一実施例により基板に半田付けされたＩＣの平面図で、
第４し１はその半田付は前のＢ−Ｂ線断面図で、第５図
はその半田付げ後のＢ−Ｂ線断面図、第６図は第５図の
り一ド間をレーザーカットした時の基板の断面図、第７
図は！Ｔ１５図のレーデ−力、１をにり簡単に行うため
の基板の−・例の断面図で、第８図、第９図、及びｆｒ
ＳＩＯ図は第７目に示しソコ基板を用いた半田付けの工
程説明図、第１１図（ａ）はフラットパッケージＩＣの
平面図で、第１１図（ｂ）はその側面図、第１２図及び
第１３ＩｖＩは第１１１ｆｆｌ（ａ） （ｂ）のフラッ
トバソケー・ジＩＣの従来の半ＩＩＩ付けの工程説明図
である。 （１）−Ｉ Ｃ１（３）−リード、 （４）−配線パタ
ーン、（５） ・絶縁基板、（６） −半田。 “ 江 原 秀 Ｊｌｌｌｌ：＃Ｖ隻。
Claims (1)
- （１１絶縁基板上に整列形成されたＩＣＩＪ−ド固着位
置にまたがって半田を連続的に供給し、この半田の上か
ら上記固着位置にリードを対応させてＩＣを上記基板に
位置決めした後、上記半田を加熱してリードを基板に半
田付けし、その後、上記固着位置間の半田をレーザーカ
ットすることを特徴とするＩＧの固着方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6863984A JPS60211892A (ja) | 1984-04-05 | 1984-04-05 | Ｉｃの固着方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6863984A JPS60211892A (ja) | 1984-04-05 | 1984-04-05 | Ｉｃの固着方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60211892A true JPS60211892A (ja) | 1985-10-24 |
Family
ID=13379499
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6863984A Pending JPS60211892A (ja) | 1984-04-05 | 1984-04-05 | Ｉｃの固着方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60211892A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010109325A (ja) * | 2008-10-30 | 2010-05-13 | Nan Ya Printed Circuit Board Corp | はんだバンプの歩留まり改善方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4522625Y1 (ja) * | 1967-10-24 | 1970-09-07 | ||
| JPS5593293A (en) * | 1979-01-10 | 1980-07-15 | Hitachi Ltd | Method of soldering |
| JPS58132941A (ja) * | 1982-02-02 | 1983-08-08 | Sharp Corp | 部品搭載基板のリ−ド接続方法 |
-
1984
- 1984-04-05 JP JP6863984A patent/JPS60211892A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4522625Y1 (ja) * | 1967-10-24 | 1970-09-07 | ||
| JPS5593293A (en) * | 1979-01-10 | 1980-07-15 | Hitachi Ltd | Method of soldering |
| JPS58132941A (ja) * | 1982-02-02 | 1983-08-08 | Sharp Corp | 部品搭載基板のリ−ド接続方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010109325A (ja) * | 2008-10-30 | 2010-05-13 | Nan Ya Printed Circuit Board Corp | はんだバンプの歩留まり改善方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60211892A (ja) | Ｉｃの固着方法 | |
| US5271549A (en) | Multiple-lead element soldering method using sheet solder | |
| JPH04314389A (ja) | 電子部品の半田付け方法 | |
| JPH0846343A (ja) | リード端子の半田付け方法とその方法に用いるスクリーン | |
| JPH02151095A (ja) | 基板に対するｉｃの実装方法およびｉｃ実装基板 | |
| JPH05129753A (ja) | デイスクリート部品およびデイスクリート部品のプリント基板実装方法 | |
| JPS635260Y2 (ja) | ||
| JPH08213747A (ja) | 表面実装部品の実装方法 | |
| JPS63155689A (ja) | プリント基板の半田コ−テイング方法 | |
| JPS5853890A (ja) | 電子部品のはんだ付け方法 | |
| JPH05347473A (ja) | 配線基板 | |
| JP3906873B2 (ja) | バンプ形成方法 | |
| KR200176574Y1 (ko) | 인쇄회로기판 | |
| JPH09321419A (ja) | プリント配線板及びその製造方法 | |
| JPH07170049A (ja) | 表面実装部品の実装構造およびその方法 | |
| JPS5832488A (ja) | 印刷配線基板装置 | |
| JPS61290799A (ja) | 電子部品の製造方法 | |
| JP3241525B2 (ja) | プリント配線板の表面実装方法 | |
| JPS61278103A (ja) | 電子部品の製造方法 | |
| JPH0997970A (ja) | プリント基板およびその製造方法 | |
| JPS58105594A (ja) | 混成集積回路装置の製造方法 | |
| JPH0718475U (ja) | 印刷配線板 | |
| JPH04368196A (ja) | プリント基板 | |
| JPH0661635A (ja) | ヒートシンク付き電子部品のプリント基板への半田実装方法 | |
| JPH04269894A (ja) | プリント回路基板への面実装部品の半田付け方法 |