JP5122812B2 - Ｐｎ接合を有するナノウィスカ及びその製造方法 - Google Patents

Ｐｎ接合を有するナノウィスカ及びその製造方法 Download PDF

Info

Publication number
JP5122812B2
JP5122812B2 JP2006506067A JP2006506067A JP5122812B2 JP 5122812 B2 JP5122812 B2 JP 5122812B2 JP 2006506067 A JP2006506067 A JP 2006506067A JP 2006506067 A JP2006506067 A JP 2006506067A JP 5122812 B2 JP5122812 B2 JP 5122812B2
Authority
JP
Japan
Prior art keywords
nanowhisker
nanowhiskers
enclosure
growth
semiconductor material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006506067A
Other languages
English (en)
Other versions
JP2006522472A (ja
Inventor
サムエルソン、ラーシュ、イーヴァル
オルソン、ビョルン、ユーナス
レベボ、ラーシュ−アケ
Original Assignee
キューナノ エービー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by キューナノ エービー filed Critical キューナノ エービー
Publication of JP2006522472A publication Critical patent/JP2006522472A/ja
Application granted granted Critical
Publication of JP5122812B2 publication Critical patent/JP5122812B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B11/00—Single-crystal growth by normal freezing or freezing under temperature gradient, e.g. Bridgman-Stockbarger method
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B11/00—Single-crystal growth by normal freezing or freezing under temperature gradient, e.g. Bridgman-Stockbarger method
    • C30B11/04—Single-crystal growth by normal freezing or freezing under temperature gradient, e.g. Bridgman-Stockbarger method adding crystallising materials or reactants forming it in situ to the melt
    • C30B11/08—Single-crystal growth by normal freezing or freezing under temperature gradient, e.g. Bridgman-Stockbarger method adding crystallising materials or reactants forming it in situ to the melt every component of the crystal composition being added during the crystallisation
    • C30B11/12—Vaporous components, e.g. vapour-liquid-solid-growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/60—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape characterised by shape
    • C30B29/62—Whiskers or needles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02395—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02461—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02463—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02543—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02603—Nanowires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02653—Vapour-liquid-solid growth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2258—Diffusion into or out of AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0676—Nanowires or nanotubes oriented perpendicular or at an angle to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/068—Nanowires or nanotubes comprising a junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/88—Tunnel-effect diodes
    • H01L29/885—Esaki diodes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/902—Specified use of nanostructure
    • Y10S977/932—Specified use of nanostructure for electronic or optoelectronic application

Description

（関連出願の相互参照）
本出願は、２００３年４月４日出願の米国仮特許出願（Ｎｏ．６０／４５９，９９０）の優先権の利益を請求する、そして引用によってその仮出願の全てはここに組み入れられる。
本出願は、一般に、ナノテクノロジの技術によって製造された構造物及びデバイスに関する。
更に詳しくは、本発明は、基本的に一次元の形態の少なくとも一つのエレメントを組み込み、幅又は直径がナノメータの大きさであり、好ましくはいわゆる気体―液体―固体（ＶＬＳ）機構（メカニズム）によって製造された構造物及びデバイスに関する。本明細書の目的のため、このようなエレメントを「ナノウィスカ（ｎａｎｏｗｈｉｓｋｅｒ）」と呼ぶ。
ナノテクノロジは、ナノ工学（ナノエンジニアリング）、これはナノスケールでの技術（エンジニアリング）の履行とみなすことができるが、そのナノ工学を含む種々の分野に及ぶ。この結果、構造物は、サイズにおいて、原子の大きさの小さなデバイスから、もっと大きなスケールの、例えばマクロスコピックな（顕微鏡で見るような）スケールの構造物に及ぶことが可能である。通例、そのような構造物はナノ構造物を含む。ある状況において、ナノ構造物は、約１００ナノメータ以下の少なくとも二次元を有する構造物とみなされている。ただし何人かの著者はその語を用いて約２００ナノメータ以下の少なくとも二次元を有する構造物であると特定している。にもかかわらず、そのような小さな構造物を製造するための手順は、若干より大きな少なくとも二次元を有する構造物、例えば約１マイクロメータ以下の少なくとも二次元を有する構造物に対して有益である。通常、厚さが１マイクロメータより薄い層を１又はそれ以上階層化した構造物あるいは積層（ｓｔｏｃｋ）材料はナノ構造物とはみなされない。つまり、用語「ナノ構造物」は、より古典的に考察すると約１００ナノメータ以下の少なくとも二次元を有する構造物に当てはまるが、以下の解説では、用語「ナノ構造物」、「ナノウィスカ」又は「ナノエレメント」は、約１マイクロメータ以下の少なくとも二次元を有する構造物を含むように意図されている。
ナノ構造物は、基本的に一次元の形態をとり、幅又は直径がナノメータの寸法であって、一般にナノウィスカ、ナノロッド、ナノチューブ等として知られた、いわゆる一次元のナノエレメントを含む。
ナノウィスカに関しては、いわゆるＶＬＳ（気体―液体―固体）機構によるウィスカ（ひげ結晶）形成の基本プロセスが周知である。例えば基板上にある通常は金である触媒材料の粒子が、或るガスの存在下に加熱され、溶融物を作成する。その溶融物下でピラー（支柱）が形成され、その溶融物がピラーの頂部に乗り上げる。その結果が、凝固された粒子溶融物が頂部に配置された状態の、所望の材料のウィスカである（参照：Ｅ．Ｉ．Ｇｉｖａｒｇｉｚｏｖ著、「Ｃｕｒｒｅｎｔ Ｔｏｐｉｃｓ ｉｎ ｍａｔｅｒｉａｌｓ Ｓｃｉｅｎｃｅ」、第１巻、第７９乃至１４９頁、Ｎｏｒｔｈ Ｈｏｌｌａｎｄ Ｐｕｂｌｉｓｈｉｎｇ Ｃｏｍｐａｎｙ、１９７８）。このようなウィスカの寸法はマイクロメータの範囲内であった。
成長しているウィスカの先端に触媒粒子を存在させることで触媒作用をうけナノウィスカを成長させることは従来ＶＬＳ（気体―液体―固体）プロセスと称されてきたけれど、ウィスカの成長に対し有効な触媒として機能するためには、触媒粒子が液体状態でなくてもかまわないことが認識されるに至った。少なくとも或る証拠は、たとえ触媒粒子が融点より低い温度であっても、おそらく固体の状態であっても、ウィスカを作成するための材料が粒子ウィスカの界面に達し、成長しているウィスカに寄与できることを示唆する。このような状況下で、成長材料、例えばウィスカが成長する際にそのウィスカの先端に加えられる原子は、固体の触媒粒子本体を通過して拡散することができ、又は、固体の触媒粒子の表面に沿って、成長温度でウィスカの成長している先端にまで拡散することさえできる。
明らかなことだが、特定の温度環境、触媒粒子の構成、ウィスカの意図された構成、又はウィスカの成長に関わるその他の条件の下では、正確な機構（メカニズム）が何であれ、全体の効果は同じである、即ち、触媒粒子によって触媒作用されたウィスカを伸張することである。本願の目的上、用語「ＶＬＳプロセス」、「ＶＬＳ法」又は「ＶＬＳ機構（メカニズム）」、又はこれと等価の用語は、ナノウィスカの成長している先端に接触して、液体であれ固体であれ、粒子によってナノウィスカの成長が触媒作用の影響をうける、そういう全ての触媒手順を含むように意図される。
国際公開ＷＯ０１／８４２３８は、図１５及び１６で、エアロゾルからのナノメータサイズの粒子が基板上で堆積し、フィラメント又はナノウィスカを生成するためにその粒子がシーズ（種）として使用される。
本明細書の目的上、ナノウィスカの用語は、幅又は直径（一般的に、横断寸法）がナノメータサイズの「一次元の」ナノエレメントを意味するように意図される。このエレメントはこれまでいわゆるＶＬＳ機構（メカニズム）によって形成されていた。ナノウィスカはまた当業分野では「ナノワイヤ」、またはある状況では単に「ワイヤ」と呼ばれており、本願で用いられるようなそのような用語は、「ナノウィスカ」と同じである。
ナノウィスカの成長に関し、Ｋ．Ｈｉｒｕｍａ他によって報告されたものを含むいくつかの実験に基づく研究が行われた。Ｋ．Ｈｉｒｕｍａ他は、ＭＯＣＶＤ（有機金属気相成長法）の成長システムにおいて、III―V族基板にIII―V族ナノウィスカを成長させた（Ｋ．Ｈｉｒｕｍａ他，Ｊ．Ａｐｐｌ．Ｐｈｙｓ．７４，３１６２ページ（１９９３）； Ｋ．Ｈｉｒｕｍａ他，Ｊ．Ａｐｐｌ．Ｐｈｙｓ．７７，４４７ページ（１９９５）； Ｋ．Ｈｉｒｕｍａ他，ＩＥＩＣＥ Ｔｒａｎｓ．Ｅｌｅｃｔｒｏｎ．Ｅ７７Ｃ，１４２０ページ（１９９４）； Ｋ．Ｈｉｒｕｍａ他，Ｊ．Ｃｒｙｓｔａｌ Ｇｒｏｗｔｈ １６３，２２６乃至２３１ページ（１９９６）を参照）。
Ｋ．Ｈｉｒｕｍａ他は、ＧａＡｓウィスカを、その成長プロセスの間に、Ｓｉ２Ｈ６を用いてＳｉでドーピング処理し、成長中にドーパント（添加物）を反対の導電型のもの（カーボン）に切り替えることによって、ナノウィスカ内にＰＮ接合を作成した。Ｋ．Ｈｉｒｕｍａ他，Ｊ．Ａｐｐｌ．Ｐｈｙｓ．７７（２），１９９５年１月１５日，４４７ページ，４５９乃至４６１ページ；及び、Ｋ．Ｈｉｒｕｍａ他，Ｊ．Ａｐｐｌ．Ｐｈｙｓ．７５（８），４２２０（１９９４）を参照。一般的に言って、ナノワイヤ内にＰＮ接合を画成することは電気部品に対し充分に良好とは言えない点、及び、結晶内にドーパント・イオンが存在することは結晶の欠陥を生成しキャリアの移動度を減少させる点で問題がある。
Ｌｉｅｂｅｒ他による別のアプローチ（国際公開ＷＯ０３／００５４５０）では、異なるワイヤが互いに反対の導電型のドーパントでドーピングされたナノワイヤが製造された。互いに反対の導電型の二つのワイヤは、一方が他方の上になって物理的に交差しており、そのためＰＮ接合はその接点で形成された。このアプローチの難点は、ナノワイヤを物理的に配置する特別なステップが必要となることであった。
プレーナ型半導体のプロセス処理では、種々のドーピング技法（テクニック）が知られている。ヘテロ接合について価値のある一つの技法は変調ドーピングとして知られている。この技法では、キャリアが、例えばＡｌＧａＡｓのドープされた層からドープされていない材料、例えばＧａＡｓとの界面を横切って拡散し、その界面に隣接して、ポテンシャルの井戸内に、非常に移動度の高い、キャリアの薄膜層を形成する（例えば、国際公開ＷＯ０２／１９４３６の第１図を参照）。
米国特許５，３６２，９７２は、ソースとドレイン間の電流の流路がＧａＡｓナノウィスカで構成されているＦＥＴを開示する。このナノウィスカは、変調ドーピングによって各ナノウィスカ内に一次元の電子ガスを生成するために、ｎ型にドープされたＡｌＧａＡｓで囲まれている。
国際公開ＷＯ０２／０２０８２０は、同軸ヘテロ構造のナノワイヤにおける変調ドーピング技法を開示する。この技法では、外側の同軸の層のドーパントが内側のナノワイヤに自由キャリアを提供する。
別の技法では、隣接するポリマーの領域からイオンを拡散することによって、プレーナ型半導体デバイスの半導体領域がドーピングされる。Ｇｕｋ他，Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ 第３３（３）巻，２６５乃至２７５ページ，１９９９年３月を参照。
Ｓａｍｕｅｌｓｏｎ及びＯｈｌｓｓｏｎの名義で２００３年７月７日に出願された、同時継続の米国特許出願Ｎｏ．１０／６１３，０７１では、ナノウィスカを製造するプロセスが開示され、またナノウィスカを組み込んだ構造が開示された。この出願の内容は引用によってここに組み入れられる。
本発明の目的は、ナノウィスカと、改良された導電特性を有する他の一次元ナノエレメントとを組み込んだ、新規で改良されたナノ技術構造物（ナノ技術によって工作された構造物）を提供することである。
本発明の更なる目的は、ナノウィスカと、改良されたＰＮ接合を含む他の一次元ナノエレメントとを組み込んだ、新規で改良されたナノ技術構造物を提供することである。
少なくとも本発明の好適な実施形態では、ナノウィスカ又は他の一次元ナノエレメントは、ドーピングをしない純粋な結晶として成長する。次いでナノウィスカは、通常は半導体材料となるであろう、別の更なる材料の包囲層又はマトリクスを含むエンクロージャ内に封入される。ドーパント・イオンは、この更なる材料内に、その堆積（成長）中又はその後に適当なプロセスによって加えられる。この更なる材料内で開放されたキャリアはナノウィスカ内に移動する。ナノウィスカと前記更なる材料とのバンド構造は、キャリアがナノエレメント内に拡散することがエネルギー的に有利であることを確実なものにする。これは、効果的には、変調ドーピングとして知られるプロセス、そこではポテンシャルの井戸がナノウィスカ内に画成されるが、そのようなプロセスによってなされる。即ち、効果的に、ナノウィスカはキャリアによってドープされるが、ナノウィスカ内ではドーパント・イオンの不在によって結晶の構造が変形しないので、キャリアの移動度は高い。
本発明の好適な実施形態は、所望の導電性のナノエレメントを生産する方法を提供する。この方法は、（１）第１の材料の一次元ナノエレメントを形成するステップと、（２）ナノエレメントを、そのナノエレメントの材料とは異なりかつドーパント材料を含む第２の材料で囲み、これによって電荷キャリアがそのドーパント材料からナノウィスカに拡散し、その結果ナノエレメント内に所望の導電性を生成するステップとを含む。更に詳しくは、この方法は、（１）ＶＬＳ法によって基板に第１の半導体材料を含むナノウィスカを形成するステップと、（２）第２の半導体材料のナノウィスカの周りに同軸層を形成するステップと、（３）ドーパント材料を同軸層に混合し、これによって、多数のキャリアがドーパント材料からナノウィスカに拡散して所望の導電性を生成するステップとから成る。
本発明は、変調ドーピングによって一次元のナノエレメント内にＰＮ接合を生成する手段を提供する。
具体的には、本発明は、第１のバンドギャップを有する第１の半導体材料の一次元ナノエレメントと、第２のバンドギャップを有する少なくとも一つの第２の材料を含み、かつ前記ナノエレメントをその全長の少なくとも一部に沿って囲むエンクロージャとからなるナノ技術構造物であって、前記第２の材料は、ドープされて、前記ナノエレメントの全長に沿った第１及び第２の領域に、互いに反対の導電型の電荷キャリアをそれぞれ与え、これにより、互いに反対の導電型の電荷キャリアの対応する第１と第２の領域が、電荷キャリアの前記ナノエレメント内への移動により、ナノエレメント内の前記両領域間にＰＮ接合を有する状態でそのナノエレメント内に生成され、前記バンドギャップは、電荷キャリアが前記ナノエレメントに残ることがエネルギー的に有利であるようなバンドギャップである、ナノ技術構造物を提供する。
ナノエレメントのためのエンクロージャは、同軸ジャケットとすることができる。好適な方法では、ＧａＡｓの薄いナノウィスカを成長させ、次いで、成長条件を触媒による成長に対し適切な条件からバルク成長に対し適切な条件に変化させて、ナノウィスカの側面の周りに同軸ジャケットを形成する。材料はＡｌＧａＡｓとすることができる。より低位の部分のＡｌＧａＡｓジャケットを一つの導電型のドーパント材料でドープし、より上位の部分の同軸ジャケットを反対の導電型のドーパント・イオンでドープすることが必要である。これを達成するための一つの典型的な技法は、例えばＳＯＧ（ｓｐｉｎ−ｏｎ ｇｌａｓｓ）又はポリマー物質として、同軸のジャケットを、上位及び下位の層を含むポリマーのマトリクス内に埋め込むことである。下位の層は一つの導電型のドーパント材料を有し、上位の層は反対の導電型のドーパント材料を有する。急速な加熱アニーリングはドーパント材料を同軸ジャケットに拡散させる。加熱アニーリングの工程は、一次元ナノエレメントへのはっきりした拡散の後、停止される。ドーパント・イオンが同軸ジャッケット内に存在することは、ナノウィスカ内で変調ドーパントを引き起こし、互いに反対の導電型の材料の二つの領域間にＰＮ接合を生成する。各領域内の空間電荷は、ナノエレメント内で保持され、ＰＮ接合の空乏領域が急勾配となる、即ち、望ましいだけ拡散することができる（典型的には、５０ナノメータから１マイクロメータの範囲以内）。ナノウィスカの直径は、好ましくは小さく、約２０ナノメータである。同軸ジャケットは１０ナノメータほどの厚さとすることができるが、他の場合では、２００ナノメータの厚さとなるジャケット、又はナノワイヤの配列（アレイ）でナノワイヤ間の容積を完全に詰めるジャケットを有することが好ましいこともある。
ナノワイヤ及びジャケットの材料は、例えばＧａＡｓ及びＡｌＧａＡｓとすることができる。他の、材料の組み合わせは、芯の部分にＩｎＡｓ、包囲物資にＡｌＳｂの組み合わせ、又はゲンルマニウムの芯、シリコンのジャケットの組み合わせが可能であろう。
変形例では、同軸ジャケットはその形成中に一つの導電型にドープされる。次いで、反対の導電型のイオンを包含するＳＯＧの層がナノワイヤに沿って途中まで形成され、そのイオンは充分に濃縮されて同軸ジャケットの下位部分の導電型を反転させる。更なる変形例では、同軸ジャケットは、ドープされない条件で成長し、次いで、反対の導電型のイオンを包含するＳＯＧの層がナノワイヤに沿って途中まで形成される。次いでその構造物は、同軸ジャケットの上位部分内に拡散する反対の型の導電イオンを含むガスにさらす。そのイオンは反対の導電型の領域を生成する。ガス内のイオンは、ＳＯＧの層内にも拡散するが、その一つの型の導電性の現在の濃度に打ち勝つほどに十分な濃度にはない。こうしてＰＮ接合はナノワイヤ内に形成される。
代替例では、一次元のナノエレメントはエンクロージャによってカプセル化される。このエンクロージャは、それぞれが互いに反対の導電性のドーパント材料を有する、ポリマー材料またはＳＯＧの第１及び第２の層の内部に形成される。キャリアがポリマーのマトリクスから直接に電荷転送するとナノウィスカ内に変調ドーピングを生成し、そして、両者の間にＰＮ接合を持つ、互いに反対の符号の電荷キャリアの分離した二つの領域が生成する。
本発明の別の代替例では、ドーピングが非常に濃くするとナノエレメント内に縮退ドーピングを生じる、即ち、フェルミ準位が、一方の領域では伝導帯にあり、他方の領域では価電子帯にある。この状態では、ナノエレメントはトンネル・ダイオード又はエサキダイオードを構成する、このダイオードでは、知られているように、接合の順方向のバイアスが、価電子帯と伝導帯との間のトンネル効果によって負性抵抗を生成する。
更なる態様では、ナノウィスカ又は他の一次元のナノエレメントはドーパント・イオンを含む材料によって囲まれる。例として、包囲材料はポリマー材料とすることができる。あるプロセス、例えば後ステップの急速加熱アニーリングによって、マトリクス材料におけるドーパント・イオンはナノウィスカに拡散することが可能となって、所望の導電性を生成する。これは、ドーピングのプロセスに対し特別な制御を付与して、より直接的なプロセスによっては不可能であるような、或るドーパントのナノエレメントへの拡散を許容することよって、ナノエレメントへの直接ドーピングを凌駕する長所を提供する。ナノウィスカを囲むためには、基板上に蒸着され、又は回転付着された（ｓｐｕｎ ｏｎｔｏ）ポリマー材料が選択されるが、他の材料、例えば、基板に成長した半導体材料又は絶縁体材料を使用することもできる。ドーパント材料は、基板に適用する（加える）前に、又は基板に適用している間に、又は周囲材料が基板に形成された後のステップとして、周囲材料に混合される。
具体的には、本発明は、所望の導電性の一次元のナノエレメント内にＰＮ接合を形成する方法であって、
（ａ） 基板に一次元のナノウィスカを形成するステップであって、そのナノウィスカは第１の材料で形成され、
（ｂ） 基板に更なる材料の第１の層を少なくとも形成し、前記ナノエレメントを少なくとも部分的に囲むステップで、その更なる材料は第１の導電型のドーパント材料を有しており、
（ｃ） 前記ドーパント材料がナノエレメントに拡散して、それによって所望の導電性を生成するように、その更なる材料を処理するステップとから成る方法を提供する。
更に、本発明は、基板に堆積された、第１の材料の一次元ナノエレメントと、
少なくとも基板に形成され、ナノエレメントを少なくとも一部囲んだ第１の層とからなるナノ技術構造物であって、前記第１の層は、第１の導電型のドーパント材料を有しており、前記第１の導電型のドーパント材料がナノエレメントに拡散し、それによって前記ナノエレメント内に所望の導電性を生成するナノエレメント構造物を提供する。
更なる態様では、一次元のナノエレメント、好ましくはナノウィスカ内で、ＰＮ接合が生成される。基板上にナノウィスカが成長し、周囲材料に埋め込まれる。その材料は、例えば基板上に蒸着され又は回転付着されたポリマー材料のように、一方が他方の上となって基板上に形成された第１と第２の層からなる。あるいは、これらの層は、その他のいくつかの材料、例えば基板上に成長させた絶縁材料又は半導体材料で構成することもできる。第１の層はナノウィスカを部分的に囲み、そしてその内部に混合された又は後で注入された第１のドーパント材料を有し、第１の型の電荷キャリアを供給する。第２の層はナノウィスカの頂部に向けて広がり、そしてその内部に混合された又は後で注入された第２のドーパント材料を有し、反対の導電型の電荷キャリアを供給する。周囲層は、例えば急速加熱アニーリングによって処理され、その結果、ドーパント・イオン自身がそれぞれナノエレメントの第１と第２の領域に拡散して、ナノウィスカ内に実効的なＰＮ接合を生成する。この場合において、周囲層は、基板に蒸着された又は回転付着された、商用に利用可能なポリマー材料とすることもできる。ドーパント材料は、基板にポリマー材料を注入する前に、あるいはその間に、又はその後で、ポリマー材料に混合される。
いずれの場合でも、実効的なＰＮ接合は、数ナノメータ近くまで、所望する急峻さで作成することもできる。また二つ以上のＰＮ接合を、各層が適切なドーパント材料を有する複合層によって生成することもできる。
具体的には、本発明は、少なくとも一つのＰＮ接合を有する一次元のナノエレメントであって、基板から直立したナノウィスカと、基板に形成され、ナノウィスカを囲み、部分的にそのナノウィスカの上方に広がる第１の層の材料を含み、その第１の層は、第１の導電型のドーパント材料を有し、更に、前記第１の層の上に形成され、ナノウィスカを囲み、そのナノウィスカの頂部に向かって広がる第２の層の材料を含み、その第２の層は、第２の導電型のドーパント材料を有し、これにより、前記第１と第２の層からそれぞれ前記ナノウィスカの第１と第２の領域に拡散させることにより、そのナノウィスカ内で第１と第２の領域間にＰＮ接合を生成するナノエレメントを提供する。
本発明は、また、ＰＮ接合を有する一次元のナノエレメントの作成方法であって、
（ａ）基板から直立したナノウィスカを作成し、
（ｂ）基板に第１の層の材料を形成し、ナノウィスカを囲み部分的にそのナノウィスカの上方に広がり、またその第１の層は第１の導電型のドーパント材料を有し、
（ｃ）前記第１の層の上に第２の層の材料を形成し、ナノウィスカを囲みそのナノウィスカの頂部に向かって広がり、またその第２の層は第２の導電型のドーパント材料を有し、その結果、前記第１と第２の層からそれぞれ前記ナノウィスカの第１と第２の領域に拡散させることにより、そのナノウィスカ内で第１と第２の領域間にＰＮ接合を生成する方法を提供する。
第５の態様において、本発明は、III―V族のナノウィスカにおけるドーパント・イオンの化学的なドーピングには問題があることを認識している。というのは、ほとんどのIII―V族の半導体にとって、室温での固体の溶解性は制限されており、冷却中の外部拡散はナノ寸法では迅速であるからである。そこで、多分、ナノウィスカ内でのドーピングの量を前もって正確に決めるのは難しい。本発明は、ナノエレメントと周囲媒体との間の界面、又はナノエレメント内のヘテロ接合の界面が、ナノエレメントの電気特性を決定する際に、従来よりもより強力でより重要な役割を担うことができることを認識している。
局所化された表面「トラップ」状態がバルク半導体の表面に存在していることが知られている、これは例えばショトキー・ダイオードで現れる。これは、フェルミ準位のピンニングとして知られているものを生成する。このピンニング現象では、表面トラップが接合材料における伝導帯と価電子帯の相対レベルを決定する。例えば、「Ｄｅｆｅｃｔｉｖｅ Ｈｅｔｅｒｏｊｕｎｃｔｉｏｎ Ｍｏｄｅｌｓ （欠陥のあるヘテロ接合モデル）」，Ｆｒｅｅｏｕｆ Ｊ Ｌ，Ｗｏｏｄａｌ ＪＭ，：ＩＢＭ Ｃｏｒｐ，：Ｓｕｒｆａｃｅ Ｓｃｉｅｎｃｅ，１９８６，１６８巻，Ｎ１−３，５１８乃至５３０ページ参照。
本発明が認識していることだが、一次元のナノエレメント、そこでは格子不整合にもかかわらずIII―V族半導体を組み合わせるための可能性が広範囲であるのだが、その一次元のナノエレメントに対しては、フェルミ準位のピンニングは、キャリアの型を決めるため半導体合金の構成を選択することによってＰＮ接合を作成するためには建設的な方法である。そのようなデバイスでは、バンドギャップは設計上の工夫が可能であって、キャリアの型を制御して新しいタイプの半導体デバイスを作成することが可能である。半導体の結晶が界面で突然終りとなって、「バンドの曲がり」が発生して界面の両側でフェルミ準位を等化させる傾向のあるとき、表面トラップの状態から生じているフェルミ準位のピンニングが、この効果に逆らい界面を横切る電荷転送の量を減少させる。
本発明は、更に、第１の半導体結晶材料の第１のセグメントと、第１のセグメントのそれとは異なる半導体結晶材料の第２のセグメントとを含み、そして第１と第２のセグメント間にヘテロ接合を有し、互いに反対の導電型の電荷キャリアがヘテロ接合の対向する面に供給されて、その結果、フェルミ準位のピンニングによって少なくとも部分的に決定された所定の特性を持ったＰＮ接合を生成するように、前記第１と第２の材料が選択される、一次元ナノエレメントを提供する。
本発明は、また、ＰＮ接合を形成する方法であって、
（ａ）第１の半導体結晶材料の第１のセグメントと、第１のセグメントのそれとは異なる第２の半導体結晶材料の第２のセグメントとを有し、これによって第１と第２のセグメント間にヘテロ接合を形成する一次元ナノエレメントを形成し、
（ｂ）相反する導電型の電荷キャリアをヘテロ接合の対向する面に付与して、所定の特性、これはフェルミ準位のピンニングよって少なくとも部分的に決定されるが、そのような特性を有するＰＮ接合を生成するように、前記第１と第２の材料が選択される、方法を提供する。
本発明に従い、電荷キャリアは第１と第２の材料の本来の性質によって提供することができる。III―V族材料については、３価または４価の材料の化学量論的構成を所望の導電特性のための選択することができる。
気がついたことだが、本発明は、特に、III族を強化（ｒｉｃｈ）した状態でエピタキシ成長（ＣＢＥ又はＭＯＣＶＤ，又はＭＯＶＰＥ）したIII―V族化合物に適用することができる。この条件の下で、最も外側の原子の表面層が過剰のＧａ又はＩｎのイオンを有していることがあって、これらのイオンが、更にここで述べるように、欠陥（ｄｅｆｅｃｔ）状態を生成する。
本発明の好適な実施形態を、添付の図面に従いここに述べる。
説明する実施形態は全てナノウィスカによって形成されている。ナノウィスカは、好ましくは、２００３年７月７日に出願された、同時継続の米国特許出願Ｎｏ．１０／６１３，０７１で述べている化学ビームエピタキシ法（ＣＢＥ）に従う。この出願の内容は、参照によってここに加えられる。
前述したように、以下に述べる本発明の説明では、用語「ナノ技術構造物」は、前に定義した大きさ（寸法）を有する構造物、例えばエレメント、部品等、即ち、約１マイクロメータより少ない少なくとも２次元を有する構造物を意味する。そのような構造物はここでは「ナノエレメント」又はナノ構造物と呼ばれ、及び／又はその略細長の形状であるがため、「ナノウィスカ」又は「ナノワイヤ」と呼ばれる。
化学ビームエピタキシ（ＣＢＥ）は、分子線エピタキシ（ＭＢＥ）のようなビームエピタキシャル技法と、有機金属化合物を用いた気相成長（ＭＯＣＶＤ）と同様の化学ソース（供給源）の使用とを結合する。ＭＯＣＶＤ又は関連のアブレーション技法では、反応器内の圧力は通常１０ミリバール（ｍｂｒ）以上であり、またガス状の反応材料は粘性がある。これは、反応材料が流れるのに比較的強い抵抗を持つことを意味する。化学材料は拡散によって基板表面に到達する。ＣＢＥでは圧力を１０−４ミリバールより低く減圧し、そのため、拡散材料の平均の自由行程は、ソース（供給源）の入り口と基板との間の距離よりも長くなる。移動は衝突の無い状態となって、分子線の形となって生じる。ＣＢＥシステムでガスの散乱を排除することは基板表面での流れ（フロー）での迅速な応答を意味する、そして、これは原子的には急激な界面を成長させることを可能にする。
図１に示すＣＢＥ装置は超高真空（ＵＨＶ）成長チャンバ１００から成る。このチャンバでは、サンプル１０２が、メタルサンプルホルダ１０４に装着されているヒータ１０６に装着されている。チャンバの周りには、クライオシュラウド（ｃｒｙｏｓｈｒｏｕｄ）と呼ばれる、液体窒素の充満したリング１０８が在る。クライオシュラウドは、衝突しない、即ち基盤の表面から脱離した種（スペシーズ）を汲み出す。これは成長する表面層の汚染を防止しメモリ効果を低減する。真空ポンプ１１０が用意される。
ＣＢＥのためのソース（供給源）１１２は液相状態であって、チャンバに比し過度の圧力を有するボトル内に収容されている。ソースは通常以下のものである。即ち、ＴＭＧａ、ＴＥＧａ、ＴＭＩｎ、ＴＢＡｓ、ＴＢＰ。ボトルは一定の温度の浴槽内に収納されていて、液体ソースの温度を制御することによってその液体の上方の蒸気（気相）の分圧が規制される。そしてその蒸気は、パイプ集合体１１４を通過し、成長チャンバの直前のパイプの終端部でソース・インジェクタ１１６を通ってチャンバ内に供給される。ソース・インジェクタはガス（気体）ソースを成長チャンバ１００に注入するため及び安定で強さの一様な分子線を発生するための役割を担う。III族材料は、有機金属化合物であるＴＭＩｎ（トリメチルインジウム）、ＴＭＧａ（トリメチルガリウム）又はＴＥＧａ（トリエチルガリウム）から、成長種の凝結を避けるために低温のインジェクタによって注入されるであろう。これらは基板表面で分解するであろう。V族材料は有機金属化合物であるＴＢＡｓ（ターシャリブチルアルシン）又はＴＢＰ（ターシャリブチルホスフィン）によって供給される。III族材料の分解とは反対に、V族材料は成長チャンバ１００に注入される前に、インジェクタ１１６内で、高温度で分解されるであろう。インジェクタ１１６はクラッキング・セル（加熱分解室）と呼ばれ、温度は９００度近くに保持される。ソースのビーム（線）は加熱された基板表面に直接衝突する。分子は表面の基板から充分な熱エネルギーを得て全部で３つのアルキル基に分解し、III族元素群の原子を表面に残すか、又は分子は非分解又は一部分解された形状で脱離する。これらのプロセスのいずれが優位であるかは基板表面の温度お呼び表面に分子が到達する割合に依存する。より高い温度では、成長率は供給によって制限されるであろうし、より低い温度では場所（サイト、ｓｉｔｅｓ）をブロックするアルキル基の脱離によって制限されるであろう。
この化学ビームエピタキシ法はナノウィスカ内にヘテロ接合が形成されるのを可能にする。このヘテロ接合は、少数の原子の層に渡って一つの材料からもう一つの材料まで急速な遷移があるという意味で急激である。
図２を参照するに、本発明の第１の実施形態は、金のエアロゾル粒子２をIII―V族基板、例えばガリウム砒素化合物の基板に配置することによって形成される。適当な温度と圧力の条件によって、従来のＶＬＳ手順、例えば、上述の装置を用いて化学ビームエピタキシ法で、又は有機金属化学気相エピタキシ（ＭＯＶＰＥ）等によって、有機材料のＴＭＩｎ及びＴＢＡｓを注入することによって、インジウム砒素化合物のナノウィスカが成長する。インジウム及び砒素化合物のイオンは金の粒子２に取り込まれて、過飽和の条件がインジウム砒素化合物の固形（ソリッド）ピラー６を生成する。
いったんインジウム砒素化合物のウィスカが成長したら、互いに別の材料であるＴＥＧａ及びＴＢＰは、ナノウィスカ６の周りにＧａＰの同軸ジャケット又は周囲層８を生成するために使用される。層８は図１の装置を用いてＣＢＥによって生成することができる、その装置では、温度（１０６）及び／又は圧力１１２をＶＬＳ機構によって変化させて、成長を抑制し、代わりにバルクの成長を支援する。代わりに、金の溶融粒子２は機械的に除去可能で、そのためＧａＰの次の成長がバルク形状で生じることになろう。
結果として生じるエネルギー準位のバンドギャップ・グラフは、ガリウム砒素化合物に対し、伝導帯を分離する２．３ＥＶのエネルギーギャップで示されている、他方中央のインジウム砒素化合物に対しては０．３ＥＶのバンドギャップが存在している。
次いで、ジャケット又はシェル材料（この場合はＧａＰ）が、例えば気相加工によってドープすることができ、結果として、ＧａＰジャケットの周囲で、テルリウムのようなドナードーパント（ドナー添加物）を含むであろうシース（包皮）を生じる。
テルリウムの代替物としては、ＧａＰに対し普通に使用されるどんなドナードーパント材料でも使用することができる。例として、ＣＲＣ Ｈａｎｄｂｏｏｋ ｏｆ Ｃｈｅｍｉｓｔｒｙ ａｎｄ Ｐｈｙｓｉｃｓ，Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｐｒｏｐｅｒｔｉｅｓを参照、例えばＳｉ，Ｓｎ，Ｔｅ，Ｓｅ，Ｓ等。代わりに、もしアクセプタをドープしたジャケット又はシェルを望むならば、適切なアクセプタ材料、例えばＺｎ，Ｆｅ，Ｍｇ，Ｂｅ，Ｃｄ等を加えることができる。
ＩｎＡｓ／ＧａＰの代替物としては、バンドギャップが、エネルギー的に好ましい条件、即ち、周囲材料のバンドギャップがナノウィスカのそれよりも広くなければならないという状態を与えていることを前提に、他のどんな材料の組み合わせでも使用することができる、そこで、ＩｎＡｓのウィスカに対して、ＧａＡｓ、ＧａＰ又はＩｎＰのカバー（被覆）材料を使用することができる。例として、ＣＲＣ Ｈａｎｄｂｏｏｋ ｏｆ Ｃｈｅｍｉｓｔｒｙ ａｎｄ Ｐｈｙｓｉｃｓ，Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｐｒｏｐｅｒｔｉｅｓを参照。
テルリウムイオンによるドーピングの効果は、ガリウム・リン化合物の層８内に電荷キャリア電子を解放することである。これらの電子は優先的に中央のナノウィスカに移動する、そのナノウィスカでは、エネルギーの状態（伝導帯／価電子帯の準位）が、電子がエネルギー的に好ましい状態にあることを確定する。この理論は、基本的には、国際公開ＷＯ０２／１４３８で述べているようなプレーナ技法で使用されているテクニックである変調ドーピングの理論となる。
このために、所望の電気的な導電性を持ったナノウィスカが生成される。ナノウィスカは、また、格子構造を変質させる、結晶格子内のドーパント・イオンが存在しないので、高い移動度（モビリティ）を有する。
図３Ａ乃至３Ｆを参照するに、本発明の第１の実施形態の特定例が示されている。ガリウム砒素化合物のナノウィスカ６は、（１１１）平面を有するＧａＡｓの基板からエピタキシャル・プロセスによって、金の触媒粒子により、成長した。そのとき、その成長条件は、温度を変え、Ａｓ含有ガスのガス圧を修正することによって変化し、その結果、触媒成長よりむしろバルク成長によって、ＧａＡｓのナノウィスカの側面に沿ってＡｌＧａＡｓの材料をエピタキシャル的に成長させる。図３Ｂ及び３Ｃに示された結果は、ろうそくの形状で、直径２０ナノメータのＧａＡｓの内部コア６と、直径が１００乃至５０００ナノメータの間にあるＡｌＧａＡｓの外側クラッド層とを持ったシリンダ（円柱）である。
図３Ｃは、（１１１）表面から広がる、クラッド（覆いの施された）・ナノウィスカのアレイを示す。
図３Ｄは、表面から分離されたナノウィスカの拡大図を示す。
図３Ｅは、＜１１１＞方向に成長するナノウィスカに特有の六角形（ヘキサゴナル）構造を有するクラッド・ナノウィスカの断面図である。
図３Ｆは、それぞれＧａＡｓ，ＡｌＧａＡｓ材料を表わす、略１．５ｅＶ及び１．８ｅＶでの特徴的なピークを示すルミネセンス曲線である。中間のこぶは空間的に間接的な移動によって生じるものと思われる。
図４を参照するに、本発明の第２の実施形態が示されている。図２の部品と同じものは、同じ参照番号によって識別される。触媒粒子２から製造された、GaAs材料の内部ナノウィスカを含む構造物が製造される。そのウィスカはAｌGaAsの同軸ジャケット８によって囲まれている。そして、基盤４の表面に、回転付着された（ｓｐｕｎ ｏｎｔｏ）ポリマー又はガラス材料でできた第１及び第２の層２０，２２が設けられている。層２０はN型のドーパント・イオン２４を含み、層２２はP型のドーパント・イオン２６を含む。急激な加熱（サーマル）アニーリング工程は、ドーパント・イオン２４，２６が同軸ジャケット８の対応する領域２８，３０に移動することを確実にする。アニーリング工程はナノウィスカ６への目立った拡散がないように制御される。
その結果、領域２８，３０内のドーパント・イオンは、互いに反対の導電型の変調ドーピングによって、ナノウィスカ６内に対応する領域３２，３４を生成する。安定な空間電荷領域であるこれらの領域は、互いに反対の導電型の半導体材料間のPN接合の空乏領域に似た、自由キャリアの欠乏した領域３６を生成する。
領域２８，３０内のドーパント濃度は、ナノウィスカのセグメント３２，３４の相応にヘビーな変調ドーピングによって非常に縮退的な（ｄｅｇｅｎｅｒａｔｉｖｅ）ドーピングが生じるほどのものとすることができる。そのようなヘビーな変調ドーピングは、領域間に相応のトンネル効果が生じ対応する負性抵抗の効果を伴う、エサキダイオード又はトンネル・ダイオードで生じているものに似た条件を生成することができる。
図５を参照するに、本発明の第３の実施形態が示されている。図２の部品と同じものは、同じ参照番号によって指示される。金の触媒粒子２を使用した化学ビームエピタキシにより、インジウム砒素化合物のナノウィスカ６がガリウム砒素化合物の基板上に成長する。
ナノウィスカの形成後、ポリマー材料の第１の層５０が基板４に蒸着（好ましい）又は回転付着（ｓｐｕｎ ｏｎｔｏ）される。カーボン又はシリコンをベースにしたポリマーで形成された広範囲の絶縁材料が商業的に利用可能である。これらの材料のうちのいくつかはドープされ、確定した電気導電特性を有する。このポリマー材料は、その内部に、所望の型のドーパント・イオンの所望の濃度を包含している。図から分かるように、層５０はナノウィスカの頂部に向かって延びている。層５０の深さはポリマーの蒸着によって非常に正確に決定することができる。
次いで、構造物全体が急速な加熱（サーマル）アニーリング処理される。これにより、ポリマー材料の層５０におけるドーパント・イオンはナノウィスカの領域５４に拡散し、ドーピングの制御された領域５４をもたらす。アニーリング行程の温度は使用される材料に依存する。
このようにして、所望の度合いの導電性をもったナノウィスカが提供されるが、そのドーピングの方法により導電性は強く制御される。
図６を参照するに、本発明の第４の実施形態が示されている。図２の部品と同じものは、同じ参照番号によって指示される。金の触媒粒子２を使用した化学ビームエピタキシにより、インジウム砒素化合物のナノウィスカ６がガリウム砒素化合物の基板上に成長する。
ナノウィスカの形成後、ポリマー材料の第１の層６０が基板４に蒸着（好ましい）又は回転付着（ｓｐｕｎ ｏｎｔｏ）される。カーボン又はシリコンをベースにしたポリマーで形成された広範囲の絶縁材料が商業的に利用可能である。これらの材料のうちのいくつかはドープされ、確定した電気導電特性を有する。このポリマー材料は、その内部に、所望の型のドーパント・イオンの所望の濃度を包含している。図から分かるように、層６０はナノウィスカの長さに沿ってほぼ中間まで延びている。そこで、２マイクロメータの長さのナノウィスカに対しては、層６０の深さは１マイクロメータになる。その深さはポリマーの蒸着によって非常に正確に決定することができる。
第１の層と同じ型であるが反対の導電型のドーパント材料を有するポリマー材料の第２の層６２は、層６０に蒸着され、ナノウィスカの頂部、即ち金の粒子２とほぼ同じ高さまで延びている。
次いで、構造物全体が急速な加熱アニーリング処理される。これにより、ポリマー材料の層６０におけるドーパント・イオンは隣接するナノウィスカの領域６４に拡散し、ドーピングの制御された領域６４をもたらす。更に、ポリマー材料の層６２におけるドーパント・イオンは隣接するナノウィスカの領域６６に拡散し、ドーピングの制御された領域６６をもたらす。アニーリング行程の温度は使用される材料に依存する。
このようにして、ウィスカ６の領域６４は例えば負の電荷キャリアを含むことができ、他方、層６２からの正の電荷キャリアはウィスカ６の領域６６に包含される。これにより、有効に、二つの領域６４，６６の間にＰＮ接合６８が生成される。
接合６８は、ナノウィスカ内に急峻に画成することができる。ドーパント材料の型に対しては、一般に使用される材料のいずれもが使用できる。ＣＲＣ Ｈａｎｄｂｏｏｋ ｏｆ Ｃｈｅｍｉｓｔｒｙ ａｎｄ Ｐｈｙｓｉｃｓ，Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｐｒｏｐｅｒｔｉｅｓを参照。
各々が適当なドーパント材料を有する、三つ以上のポリマーの層を堆積させることもできる。これにより、ウィスカ内に多数のＰＮ接合を形成することができる。
図７乃至１０を参照するに、本発明の第５及び第６の実施形態が示されている。図７では、基板７０から直立し、その頂部で金の触媒粒子７２を有し、かつ、材料７４、好ましくは例えばＧａＡｓ、ＩｎＡｓ、ＩｎＰのIII―V族化合物から成るナノウィスカが示されている。そのナノウィスカは（１１０）表面によって画成された側面を有する。そのウィスカは上述したＣＢＥ法によって形成される。そのナノウィスカは、第１の層の材料とは異なるが、好ましくは、また、例えばＧａＡｓ、ＩｎＡｓ、ＩｎＰのIII―V族化合物の第２の材料の周囲層７６内に埋め込まれる。領域７４の材料はガリウム砒素化合物とすることができ、他方、材料領域７６はインジウム砒素化合物とすることができる。材料領域７６は、また、ＶＬＳ成長よりもバルク成長を支援するべく調整された温度及び／又は圧力の条件を伴ったＣＢＥ法によって成長する。
好ましくは、III―V族のナノウィスカは、III族を強化（ｒｉｃｈ）した成長条件、即ち、例えば過剰のＴＥＧａが、Ｇａを含むウィスカのＣＢＥ成長のために使用されるという条件で、成長する。これは、ナノウィスカの最外側の表面が若干余分のIII族化合物Ｇａを有し、そのため本来のＰ型になることを確実なものとする。そのナノウィスカの最外側の表面は、（１１０）表面である。
そこで、ＧａＡｓ（本来Ｐ型）をＩｎＰ（本来Ｎ型）を結合することによりＰＮ接合が生じる。他の例としては、本来的にほとんど縮退したＮ型であるＩｎＡｓがあるだろう。
説明によってよく理解できることだが、半導体の自由表面では、特に電荷の不平衡から自由エネルギーを最小化するために、表面緩和と表面再構成が行われている。表面再構成は結晶格子の再配列を伴うことがある。これはとくにＧａＡｓ（１１１）に対しそのようになる。更に、表面トラップ状態がバルクのバンドギャップで生成し、これが表面の電荷平衡を修正する。このことは、知られているように、表面近傍のバンド構造を変形させる。バンドの端部は上向きに曲がり、そのため、表面の状態がフェルミ準位を横切り、そして中を空にし始めて表面の電荷密度を減少させる。バンドが曲がる領域は空乏領域と呼ばれる。というのはその領域は可動キャリアが欠乏したからである。もし半導体表面の状態密度が高い場合は、屈曲するバンドは飽和するだろう。このとき、フェルミ準位は表面状態によって留められた（ｐｉｎｎｅｄ）と呼ばれる。
この実施形態では、ナノウィスカはIII族の強化された状態で成長するので、表面再構成が、これらの過剰なIII族原子から、エネルギー位置が真空の準位に関係するがその半導体のバンド・エッジには関係しない、欠陥に似た深い準位（ｄｅｅｐ−ｌｅｖｅｌ ｌｉｋｅ ｄｅｆｅｃｔｓ）を生成する（これはバルクのIII―V族半導体における、他の深い準位の不純物に対する状況に対応する）。
図９を参照するに、この図は、III族の強化された状態で成長したある範囲のIII―V族化合物に対するバンドギャップと、そのバンドギャップで生じている、Ｘ（クロス）で示された表面トラップを示す。注意することは、全ての化合物について、トラップ状態に対するエネルギー準位は、真空の準位に対しほぼ等しいことである。これはＰＮ接合が二つの材料間の界面（接合面）におけるフェルミ準位のピンニングによって簡単に生成することができることを意味する。
そこで、ＧａＡｓウィスカの表面がＰ型で、他方ＩｎＰの表面がＮ型であるという状況が生まれる。更に、そのウィスカを囲みかつ埋め込む層７６の表面は同様の考察によって決定される導電性を有するであろう。そこで、フェルミ準位のピンニングは、取り囲むＩｎＰ層がＮ型であることを確実にし、このためもしウィスカがＧａＡｓであれば、ＰＮ接合がフェルミ準位のピンニングの効果によって生成される。この状況は図１０によって示されており、図では、ＧａＡｓとＩｎＰのバンドギャップの相対準位は、表面のトラップ状態から生じるフェルミ準位のピンニングによって決定される。
ウィスカとこれを囲む層がＭＯＶＰＥによって成長する代替例では、ＭＯＶＰＥのプロセスはIII族を強化した状態の成長を供給すべく調整する必要がある。
図８に示す別の実施形態では、インジウム・リン化合物セグメント８４とガリウム砒素化合物セグメント８６間のナノウィスカ８６内に在るヘテロ接合８８は（００１）又は（１００）結晶面に沿ってＰＮ接合の性質を呈する。これは、ＧａＡｓが本来Ｐ型であり、他方インジウム・リン化合物は本来Ｎ型であるからである。そのウィスカの側面は、Ｐ型又はＮ型の半導体材料をそれぞれ特徴付ける表面フェルミ準位（留められたフェルミ準位）を確立する多くの表面状態を持つ（１１１）面である。直径１００ナノメータ以下のナノウィスカについては、直径の長さが、ウィスカ内部でバンドがバルク半導体を特徴付ける準位まで曲げることを許容するには不十分である。そのため、セグメント８２，８４の各々の導電型は、各セグメントの側面の表面状態によって生じたフェルミ準位のピンニングによって決定される。従ってヘテロ接合８８は、ナノウィスカのインジウム・リン化合物セグメント８４とガリウム砒素化合物セグメント８４との間のＰＮ接合となる。
もちろん、当業者は、上述した実施形態は本発明を例示するもので、限定的ではないことを容認するであろう。
説明された実施形態を形成するために使用されるＣＢＥ装置の概略図である。 図２は、本発明の第１の実施形態を形成するステップを、エネルギーバンドのグラフともに示す、概略の断面図である。 ＶＬＳ法によって作成されるナノウィスカの断面図を示す。 本発明に従うエンクロージャ又はジャケットを有するナノウィスカの断面図である。 （１１１）表面から広がる、クラッド（覆いの施された）・ナノウィスカのアレイを示す。 表面から分離されたナノウィスカの拡大図を示す。 ＜１１１＞方向に成長するナノウィスカに特有のヘテロ構造を有するクラッド・ナノウィスカの断面図である。 それぞれＧａＡｓ，ＡｌＧａＡｓ材料を表わす、略１．５ｅＶ及び１．８ｅＶでの特徴的なピークを示すルミネセンス曲線である。 本発明の第２の実施形態の断面図である。 本発明の第３の実施形態の概略の断面図である。 本発明の第４の実施形態の概略の断面図である。 本発明の第５の実施形態の概略の断面図である。 本発明の第６の実施形態の概略の断面図である。 いくつかの半導体材料のバンドのエネルギー準位及び表面状態を示すグラフである。 図７及び図８のドープされたナノウィスカの概略のエネルギー準位のグラフである。

Claims (10)

  1. 第１の半導体材料のナノウィスカ（７４）と、
    前記ナノウィスカをその全長の少なくとも一部に沿って囲みかつこれと接触している、少なくとも一つの第２の半導体材料のエンクロージャ（７６）とからなる、構造物であって、
    前記第１と第２の半導体材料は、互いに異なり、前記ナノウィスカ（７４）とエンクロージャ（７６）との間にPN接合を生成するために互いに反対の導電型の電荷キャリアを与え、
    前記エンクロージャ（７６）はバルク成長した層であり、前記ナノウィスカ（７４）を埋め込んでいることを特徴とする、構造物。
  2. 前記ナノウィスカ（７４）は、基板（７０）から直立したことを特徴とする請求項１に記載の構造物。
  3. 前記ナノウィスカ（７４）は、少なくとも該ナノウィスカの最外表面が、第１の導電型であることを特徴とする、請求項１又は２に記載の構造物。
  4. 前記第１の半導体材料は、第１のバンドギャップを有するIII−V族化合物であり、前記第２の半導体材料は、第１のバンドギャップとは異なる第２のバンドギャップを有するIII−V族化合物であることを特徴とする、請求項１に記載の構造物。
  5. 前記エンクロージャ（７６）は、前記ナノウィスカ（７４）からその周りに該ナノウィスカを取り囲んでバルク成長した層であることを特徴とする、請求項１に記載の構造物。
  6. ナノウィスカ（７４）と前記ナノウィスカをその全長の少なくとも一部に沿って囲みかつこれと接触しているエンクロージャ（７６）とからなる構造物を形成する方法であって、該方法は、
    触媒成長によって、第１の導電型を有する第１の半導体材料のナノウィスカ（７４）を形成するステップと、
    バルク成長によって、前記ナノウィスカ（７４）上に、前記第１の半導体材料とは互いに異なりかつ前記第１の導電型とは反対の第２の導電型を有する第２の半導体材料のエンクロージャを成長させるステップとを有し、
    これにより、前記ナノウィスカ（７４）の第１の半導体材料と前記エンクロージャ（７６）の第２の半導体材料との間にＰＮ接合が形成されることを特徴とする、方法。
  7. 前記エンクロージャ（７６）の成長は、バルク成長を支えるべく温度と圧力との少なくとも一方を調整することを含むことを特徴とする、請求項６に記載の方法。
  8. 前記エンクロージャ（７６）の成長は、そのエンクロージャの成長の前に、ナノウィスカ（７４）上にある触媒の粒子を除去することを含むことを特徴とする、請求項６に記載の方法。
  9. 前記ナノウィスカ（７４）は、化学ビームエピタキシによって成長されることを特徴とする請求項６に記載の方法。
  10. 前記ナノウィスカ（７４）は、III族を強化した条件の下に生成してそのナノウィスカの表面に余剰のIII族原子を生成するIII-V族化合物を含むことを特徴とする請求項６に記載の方法。
JP2006506067A 2003-04-04 2004-04-01 Ｐｎ接合を有するナノウィスカ及びその製造方法 Expired - Fee Related JP5122812B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US45999003P 2003-04-04 2003-04-04
US60/459,990 2003-04-04
PCT/GB2004/001406 WO2004088755A1 (en) 2003-04-04 2004-04-01 Nanowhiskers with pn junctions and methods of fabricating thereof

Publications (2)

Publication Number Publication Date
JP2006522472A JP2006522472A (ja) 2006-09-28
JP5122812B2 true JP5122812B2 (ja) 2013-01-16

Family

ID=33131909

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006506067A Expired - Fee Related JP5122812B2 (ja) 2003-04-04 2004-04-01 Ｐｎ接合を有するナノウィスカ及びその製造方法

Country Status (7)

Country Link
US (4) US7432522B2 (ja)
EP (1) EP1634334A1 (ja)
JP (1) JP5122812B2 (ja)
KR (1) KR101064318B1 (ja)
CN (1) CN1826694B (ja)
CA (1) CA2521498C (ja)
WO (1) WO2004088755A1 (ja)

Families Citing this family (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7335908B2 (en) * 2002-07-08 2008-02-26 Qunano Ab Nanostructures and methods for manufacturing the same
US7432522B2 (en) 2003-04-04 2008-10-07 Qunano Ab Nanowhiskers with pn junctions, doped nanowhiskers, and methods for preparing them
US7662706B2 (en) * 2003-11-26 2010-02-16 Qunano Ab Nanostructures formed of branched nanowhiskers and methods of producing the same
KR100624419B1 (ko) * 2004-04-07 2006-09-19 삼성전자주식회사 나노와이어 발광소자 및 그 제조방법
KR100601949B1 (ko) * 2004-04-07 2006-07-14 삼성전자주식회사 나노와이어 발광소자
KR100552707B1 (ko) * 2004-04-07 2006-02-20 삼성전자주식회사 나노와이어 발광소자 및 그 제조방법
GB0413310D0 (en) * 2004-06-15 2004-07-14 Koninkl Philips Electronics Nv Nanowire semiconductor device
EP1766108A1 (en) * 2004-06-25 2007-03-28 Btg International Limited Formation of nanowhiskers on a substrate of dissimilar material
US7400665B2 (en) * 2004-11-05 2008-07-15 Hewlett-Packard Developement Company, L.P. Nano-VCSEL device and fabrication thereof using nano-colonnades
US7307271B2 (en) * 2004-11-05 2007-12-11 Hewlett-Packard Development Company, L.P. Nanowire interconnection and nano-scale device applications
US7305161B2 (en) * 2005-02-25 2007-12-04 Board Of Regents, The University Of Texas System Encapsulated photonic crystal structures
EP1696473A3 (en) * 2005-02-25 2009-06-10 Samsung Electronics Co.,Ltd. Silicon nano wires, semiconductor device including the same, and method of manufacturing the silicon nano wires
KR100677771B1 (ko) * 2005-03-31 2007-02-02 주식회사 하이닉스반도체 무촉매층으로 성장시킨 나노튜브를 갖는 캐패시터 및 그의제조 방법
KR101186683B1 (ko) * 2005-06-25 2012-09-28 서울옵토디바이스주식회사 질화물 양자웰을 갖는 나노 구조체 및 그것을 채택한발광다이오드
EP1952444B1 (en) * 2005-11-18 2011-07-27 Nxp B.V. Metal-base nanowire transistor
FR2897195B1 (fr) * 2006-02-09 2008-05-02 Commissariat Energie Atomique Semi-conducteur ferromagnetique, son procede de fabrication, composants l'incorporant et utilisations de ce semi-conducteur s'y rapportant.
JP4635897B2 (ja) * 2006-02-15 2011-02-23 株式会社東芝 半導体装置及びその製造方法
US7826336B2 (en) * 2006-02-23 2010-11-02 Qunano Ab Data storage nanostructures
US20080008844A1 (en) * 2006-06-05 2008-01-10 Martin Bettge Method for growing arrays of aligned nanostructures on surfaces
FR2904146B1 (fr) * 2006-07-20 2008-10-17 Commissariat Energie Atomique Procede de fabrication d'une nanostructure a base de nanofils interconnectes,nanostructure et utilisation comme convertisseur thermoelectrique
CN101595565B (zh) * 2006-09-18 2013-03-27 昆南诺股份有限公司 在垂直半导体结构上制造精密垂直和水平层的方法
US8063450B2 (en) * 2006-09-19 2011-11-22 Qunano Ab Assembly of nanoscaled field effect transistors
EP2091862B1 (en) 2006-12-22 2019-12-11 QuNano AB Elevated led and method of producing such
KR20090096704A (ko) 2006-12-22 2009-09-14 큐나노 에이비 직립 나노와이어 구조를 갖는 ｌｅｄ 및 이를 제조하는 방법
US8183587B2 (en) * 2006-12-22 2012-05-22 Qunano Ab LED with upstanding nanowire structure and method of producing such
WO2008079077A2 (en) * 2006-12-22 2008-07-03 Qunano Ab Nanoelectronic structure and method of producing such
US8049203B2 (en) 2006-12-22 2011-11-01 Qunano Ab Nanoelectronic structure and method of producing such
US20080157354A1 (en) * 2007-01-03 2008-07-03 Sharp Laboratories Of America, Inc. Multiple stacked nanostructure arrays and methods for making the same
US20080315430A1 (en) * 2007-06-22 2008-12-25 Qimonda Ag Nanowire vias
JP5096824B2 (ja) * 2007-07-24 2012-12-12 日本電信電話株式会社 ナノ構造およびナノ構造の作製方法
FR2922685B1 (fr) * 2007-10-22 2011-02-25 Commissariat Energie Atomique Dispositif optoelectronique a base de nanofils et procedes correspondants
EP2058908A1 (en) 2007-10-22 2009-05-13 Commissariat A L'energie Atomique Structure for an optoelectronical device including micropillar like semi-conductors and corresponding processes.
US7915146B2 (en) * 2007-10-23 2011-03-29 International Business Machines Corporation Controlled doping of semiconductor nanowires
KR20090041765A (ko) * 2007-10-24 2009-04-29 삼성모바일디스플레이주식회사 탄소나노튜브 및 그 형성 방법, 하이브리드 구조 및 그형성 방법 및 발광 디바이스
WO2009054804A1 (en) 2007-10-26 2009-04-30 Qunano Ab Nanowire growth on dissimilar material
US7947580B2 (en) * 2007-12-11 2011-05-24 International Business Machines Corporation Hybrid semiconductor structure
US8148800B2 (en) * 2008-01-11 2012-04-03 Hewlett-Packard Development Company, L.P. Nanowire-based semiconductor device and method employing removal of residual carriers
TWI437106B (zh) * 2008-12-03 2014-05-11 Tatung Co 磁性奈米一維金屬線及其製作方法
FR2941325B1 (fr) 2009-01-22 2011-04-22 Commissariat Energie Atomique Procede de realisation d'une homojonction pn dans une nanostructure
WO2010087832A1 (en) * 2009-01-29 2010-08-05 Hewlett-Packard Development Company, L.P. Semiconductor heterostructure thermoelectric device
US8389388B2 (en) 2009-04-30 2013-03-05 Hewlett-Packard Development Company, L.P. Photonic device and method of making the same
US8211735B2 (en) * 2009-06-08 2012-07-03 International Business Machines Corporation Nano/microwire solar cell fabricated by nano/microsphere lithography
EP2491595A4 (en) * 2009-10-22 2014-03-19 Sol Voltaics Ab NANOCABLE TUNNEL EFFECT DIODE AND MANUFACTURING METHOD THEREOF
US8563395B2 (en) * 2009-11-30 2013-10-22 The Royal Institute For The Advancement Of Learning/Mcgill University Method of growing uniform semiconductor nanowires without foreign metal catalyst and devices thereof
US9112085B2 (en) * 2009-11-30 2015-08-18 The Royal Institution For The Advancement Of Learning/Mcgill University High efficiency broadband semiconductor nanowire devices
WO2011067872A1 (ja) 2009-12-01 2011-06-09 国立大学法人北海道大学 発光素子およびその製造方法
US8816324B2 (en) 2010-02-25 2014-08-26 National University Corporation Hokkaido University Semiconductor device and method for manufacturing semiconductor device
EP2754176A4 (en) * 2011-09-08 2015-04-15 Univ California SENSOR FOR DETECTING LOW NOISE IN LIQUIDS
US9142400B1 (en) 2012-07-17 2015-09-22 Stc.Unm Method of making a heteroepitaxial layer on a seed area
FR2997420B1 (fr) * 2012-10-26 2017-02-24 Commissariat Energie Atomique Procede de croissance d'au moins un nanofil a partir d'une couche d'un metal de transition nitrure obtenue en deux etapes
FR2997557B1 (fr) 2012-10-26 2016-01-01 Commissariat Energie Atomique Dispositif electronique a nanofil(s) muni d'une couche tampon en metal de transition, procede de croissance d'au moins un nanofil, et procede de fabrication d'un dispositif
US10828400B2 (en) 2014-06-10 2020-11-10 The Research Foundation For The State University Of New York Low temperature, nanostructured ceramic coatings
DE102017002935A1 (de) * 2017-03-24 2018-09-27 3-5 Power Electronics GmbH III-V-Halbleiterdiode
JP6954562B2 (ja) * 2017-09-15 2021-10-27 セイコーエプソン株式会社 発光装置およびその製造方法、ならびにプロジェクター

Family Cites Families (62)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2658839B1 (fr) 1990-02-23 1997-06-20 Thomson Csf Procede de croissance controlee de cristaux aciculaires et application a la realisation de microcathodes a pointes.
US5362972A (en) 1990-04-20 1994-11-08 Hitachi, Ltd. Semiconductor device using whiskers
US5332910A (en) 1991-03-22 1994-07-26 Hitachi, Ltd. Semiconductor optical device with nanowhiskers
US5196396A (en) 1991-07-16 1993-03-23 The President And Fellows Of Harvard College Method of making a superconducting fullerene composition by reacting a fullerene with an alloy containing alkali metal
JP2697474B2 (ja) 1992-04-30 1998-01-14 松下電器産業株式会社 微細構造の製造方法
JP2821061B2 (ja) 1992-05-22 1998-11-05 電気化学工業株式会社 単結晶の製造方法
US5252835A (en) 1992-07-17 1993-10-12 President And Trustees Of Harvard College Machining oxide thin-films with an atomic force microscope: pattern and object formation on the nanometer scale
JPH06244457A (ja) * 1993-02-16 1994-09-02 Nisshin Steel Co Ltd 発光ダイオードの製造方法
AU8070294A (en) 1993-07-15 1995-02-13 President And Fellows Of Harvard College Extended nitride material comprising beta -c3n4
IT231978Y1 (it) * 1993-09-27 1999-08-10 Albatros System Spa Raccordo idraulico per vasca da bagno, o simile
US6190634B1 (en) 1995-06-07 2001-02-20 President And Fellows Of Harvard College Carbide nanomaterials
US6307241B1 (en) 1995-06-07 2001-10-23 The Regents Of The Unversity Of California Integrable ferromagnets for high density storage
US5897945A (en) 1996-02-26 1999-04-27 President And Fellows Of Harvard College Metal oxide nanorods
US6036774A (en) 1996-02-26 2000-03-14 President And Fellows Of Harvard College Method of producing metal oxide nanorods
JPH10106960A (ja) 1996-09-25 1998-04-24 Sony Corp 量子細線の製造方法
JPH10112543A (ja) * 1996-10-04 1998-04-28 Oki Electric Ind Co Ltd 半導体素子および半導体素子の製造方法
US5976957A (en) 1996-10-28 1999-11-02 Sony Corporation Method of making silicon quantum wires on a substrate
IL119719A0 (en) * 1996-11-29 1997-02-18 Yeda Res & Dev Inorganic fullerene-like structures of metal chalcogenides
US5997832A (en) 1997-03-07 1999-12-07 President And Fellows Of Harvard College Preparation of carbide nanorods
KR100223807B1 (ko) * 1997-06-04 1999-10-15 구본준 반도체 소자의 제조방법
US6159742A (en) 1998-06-05 2000-12-12 President And Fellows Of Harvard College Nanometer-scale microscopy probes
JP4362874B2 (ja) 1998-08-24 2009-11-11 ソニー株式会社 量子構造体を有する半導体素子とその製造方法
US6559468B1 (en) 1999-03-29 2003-05-06 Hewlett-Packard Development Company Lp Molecular wire transistor (MWT)
WO2001003208A1 (en) 1999-07-02 2001-01-11 President And Fellows Of Harvard College Nanoscopic wire-based devices, arrays, and methods of their manufacture
US6322713B1 (en) 1999-07-15 2001-11-27 Agere Systems Guardian Corp. Nanoscale conductive connectors and method for making same
US6286226B1 (en) 1999-09-24 2001-09-11 Agere Systems Guardian Corp. Tactile sensor comprising nanowires and method for making the same
US6340822B1 (en) 1999-10-05 2002-01-22 Agere Systems Guardian Corp. Article comprising vertically nano-interconnected circuit devices and method for making the same
GB0008546D0 (en) 2000-04-06 2000-05-24 Btg Int Ltd Optoelectronic devices
AU784574B2 (en) 2000-05-04 2006-05-04 Qunano Ab Nanostructures
WO2002001648A1 (en) 2000-06-28 2002-01-03 Motorola, Inc. Semiconductor structure, device, circuit, and process
JP4544382B2 (ja) * 2000-06-30 2010-09-15 株式会社アドヴィックス 車両の液圧ブレーキ装置
US7301199B2 (en) 2000-08-22 2007-11-27 President And Fellows Of Harvard College Nanoscale wires and related devices
AU8664901A (en) * 2000-08-22 2002-03-04 Harvard College Doped elongated semiconductors, growing such semiconductors, devices including such semiconductors and fabricating such devices
US6768754B1 (en) * 2000-09-13 2004-07-27 National Research Council Of Canada Quantum dot tunable external cavity lasers (QD-TEC lasers)
WO2002022499A1 (en) 2000-09-18 2002-03-21 President And Fellows Of Harvard College Fabrication of nanotube microscopy tips
US6743408B2 (en) 2000-09-29 2004-06-01 President And Fellows Of Harvard College Direct growth of nanotubes, and their use in nanotweezers
WO2002048701A2 (en) 2000-12-11 2002-06-20 President And Fellows Of Harvard College Nanosensors
JP2002220300A (ja) 2001-01-18 2002-08-09 Vision Arts Kk ナノファイバーおよびナノファイバーの作製方法
TW554388B (en) * 2001-03-30 2003-09-21 Univ California Methods of fabricating nanostructures and nanowires and devices fabricated therefrom
DE10118405A1 (de) * 2001-04-12 2002-10-24 Infineon Technologies Ag Heterostruktur-Bauelement
EP1436841A1 (en) 2001-05-18 2004-07-14 President And Fellows Of Harvard College Nanoscale wires and related devices
WO2003040446A2 (en) 2001-06-15 2003-05-15 The Pennsylvania State Research Foundation Method of purifying nanotubes and nanofibers using electromagnetic radiation
JP3918073B2 (ja) * 2001-06-25 2007-05-23 独立行政法人科学技術振興機構 ３Ｃ−ＳｉＣナノウィスカーの合成方法及び３Ｃ−ＳｉＣナノウィスカー
CA2454272C (en) 2001-07-20 2010-03-30 President And Fellows Of Harvard College Transition metal oxide nanowires, and devices incorporating them
US6586965B2 (en) 2001-10-29 2003-07-01 Hewlett Packard Development Company Lp Molecular crossbar latch
US6882767B2 (en) 2001-12-27 2005-04-19 The Regents Of The University Of California Nanowire optoelectric switching device and method
US7073157B2 (en) 2002-01-18 2006-07-04 California Institute Of Technology Array-based architecture for molecular electronics
US7335908B2 (en) * 2002-07-08 2008-02-26 Qunano Ab Nanostructures and methods for manufacturing the same
AU2003261205A1 (en) 2002-07-19 2004-02-09 President And Fellows Of Harvard College Nanoscale coherent optical components
US7432522B2 (en) 2003-04-04 2008-10-07 Qunano Ab Nanowhiskers with pn junctions, doped nanowhiskers, and methods for preparing them
US7608147B2 (en) 2003-04-04 2009-10-27 Qunano Ab Precisely positioned nanowhiskers and nanowhisker arrays and method for preparing them
KR20060058085A (ko) 2003-07-08 2006-05-29 큐나노 에이비 나노위스커를 통합하는 프로브 구조체, 그 제조 방법, 및나노위스커를 형성하는 방법
JP4438049B2 (ja) * 2003-08-11 2010-03-24 キヤノン株式会社 電界効果トランジスタ及びそれを用いたセンサ並びにその製造方法
US7662706B2 (en) 2003-11-26 2010-02-16 Qunano Ab Nanostructures formed of branched nanowhiskers and methods of producing the same
US7208094B2 (en) 2003-12-17 2007-04-24 Hewlett-Packard Development Company, L.P. Methods of bridging lateral nanowires and device using same
US7354850B2 (en) 2004-02-06 2008-04-08 Qunano Ab Directionally controlled growth of nanowhiskers
EP1766108A1 (en) * 2004-06-25 2007-03-28 Btg International Limited Formation of nanowhiskers on a substrate of dissimilar material
US20060263974A1 (en) * 2005-05-18 2006-11-23 Micron Technology, Inc. Methods of electrically interconnecting different elevation conductive structures, methods of forming capacitors, methods of forming an interconnect between a substrate bit line contact and a bit line in DRAM, and methods of forming DRAM memory cell
US7826336B2 (en) 2006-02-23 2010-11-02 Qunano Ab Data storage nanostructures
US8183587B2 (en) * 2006-12-22 2012-05-22 Qunano Ab LED with upstanding nanowire structure and method of producing such
US8183566B2 (en) * 2007-03-01 2012-05-22 Hewlett-Packard Development Company, L.P. Hetero-crystalline semiconductor device and method of making same
SE532485C2 (sv) * 2007-03-27 2010-02-02 Qunano Ab Nanostruktur för laddningslagring

Also Published As

Publication number Publication date
US7910492B2 (en) 2011-03-22
KR101064318B1 (ko) 2011-09-14
CN1826694B (zh) 2012-04-25
US20050006673A1 (en) 2005-01-13
CN1826694A (zh) 2006-08-30
US20110193055A1 (en) 2011-08-11
CA2521498A1 (en) 2004-10-14
US8242481B2 (en) 2012-08-14
CA2521498C (en) 2012-06-05
WO2004088755A1 (en) 2004-10-14
US7432522B2 (en) 2008-10-07
EP1634334A1 (en) 2006-03-15
US20090014711A1 (en) 2009-01-15
WO2004088755A8 (en) 2005-08-18
JP2006522472A (ja) 2006-09-28
US8120009B2 (en) 2012-02-21
US20120126200A1 (en) 2012-05-24
KR20050118229A (ko) 2005-12-15

Similar Documents

Publication Publication Date Title
JP5122812B2 (ja) Ｐｎ接合を有するナノウィスカ及びその製造方法
TWI711072B (zh) 生長奈米線或奈米角錐體之方法
US7354850B2 (en) Directionally controlled growth of nanowhiskers
JP5437229B2 (ja) エピタキシャル層の形成方法及び層構造
US7776760B2 (en) Systems and methods for nanowire growth
JP2005532181A5 (ja)
US20100096618A1 (en) Doping of nanostructures
Tomioka et al. Rational synthesis of atomically thin quantum structures in nanowires based on nucleation processes
Mavel et al. Study of the nucleation and growth of InP nanowires on silicon with gold-indium catalyst
Ha et al. Fabrication of vertical GaN/InGaN heterostructure nanowires using Ni-Au bi-metal catalysts
KR100802495B1 (ko) 반도체 나노선 및 이의 제조방법과, 이를 포함하는 반도체소자
Gao Understanding the growth of III-V semiconductor nanowires with component addition in metal-organic chemical vapor deposition
Madkour et al. Chemistry and Physics for Nanostructures Semiconductivity
Yoen et al. Growth of catalyst-free GaAs nanowire with As pulse injection for full zinc-blende structure
Tomioka et al. III–V Semiconductor nanowires on Si by selective-area metal-organic vapor phase epitaxy
Dayeh et al. Growth of Germanium, Silicon, and Ge–Si Heterostructured Nanowires
JP2007073675A (ja) 細線構造及び配線並びにその作製方法
Gutsche et al. III/V Nanowires for Electronic and Optoelectronic Applications
Boles Structure/processing relationships in vapor-liquid-solid nanowire epitaxy
Huurne Metalorganic Vapor Phase Epitaxy growth of Wurtzite InGaP core-multishell nanowires for photonics

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070301

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110215

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110516

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110523

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110614

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110621

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110705

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20111129

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120328

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20120409

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20120521

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120612

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120905

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121002

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121025

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151102

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees