CN1826694A - 具有pn结的纳米须及其制造方法 - Google Patents

具有pn结的纳米须及其制造方法 Download PDF

Info

Publication number
CN1826694A
CN1826694A CNA2004800155045A CN200480015504A CN1826694A CN 1826694 A CN1826694 A CN 1826694A CN A2004800155045 A CNA2004800155045 A CN A2004800155045A CN 200480015504 A CN200480015504 A CN 200480015504A CN 1826694 A CN1826694 A CN 1826694A
Authority
CN
China
Prior art keywords
nanowhisker
nano
component
conductivity
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004800155045A
Other languages
English (en)
Other versions
CN1826694B (zh
Inventor
拉尔斯·伊瓦尔·塞缪尔森
比约恩·约纳斯·奥尔松
拉尔斯-奥克·勒拜博
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STARTSKOTTET 22286 AB
Original Assignee
STARTSKOTTET 22286 AB
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STARTSKOTTET 22286 AB filed Critical STARTSKOTTET 22286 AB
Publication of CN1826694A publication Critical patent/CN1826694A/zh
Application granted granted Critical
Publication of CN1826694B publication Critical patent/CN1826694B/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B11/00—Single-crystal growth by normal freezing or freezing under temperature gradient, e.g. Bridgman-Stockbarger method
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B11/00—Single-crystal growth by normal freezing or freezing under temperature gradient, e.g. Bridgman-Stockbarger method
    • C30B11/04—Single-crystal growth by normal freezing or freezing under temperature gradient, e.g. Bridgman-Stockbarger method adding crystallising materials or reactants forming it in situ to the melt
    • C30B11/08—Single-crystal growth by normal freezing or freezing under temperature gradient, e.g. Bridgman-Stockbarger method adding crystallising materials or reactants forming it in situ to the melt every component of the crystal composition being added during the crystallisation
    • C30B11/12—Vaporous components, e.g. vapour-liquid-solid-growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/60—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape characterised by shape
    • C30B29/62—Whiskers or needles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02395—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02461—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02463—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02543—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02603—Nanowires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02653—Vapour-liquid-solid growth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2258—Diffusion into or out of AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0676—Nanowires or nanotubes oriented perpendicular or at an angle to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/068—Nanowires or nanotubes comprising a junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/88—Tunnel-effect diodes
    • H01L29/885—Esaki diodes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/902—Specified use of nanostructure
    • Y10S977/932—Specified use of nanostructure for electronic or optoelectronic application

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Recrystallisation Techniques (AREA)
  • Photovoltaic Devices (AREA)
  • Led Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Inorganic Fibers (AREA)

Abstract

本发明公开了一种纳米工程结构，其包括具有高迁移率导电性的纳米须，并且包括pn结。在一个实施例中，由第一半导体材料构成的纳米须具有第一带隙，并包括至少一种具有第二带隙的第二材料的外壳，该外壳沿着至少部分所述纳米元件长度密封该纳米元件，掺杂所述第二材料，从而在沿着该纳米须长度的第一和第二区域中分别提供相反导电性类型的载荷子，从而在所述纳米元件中通过将载荷子传送到所述纳米元件中而生成由相反导电性类型载荷子形成的相应第一和第二区域，在这两个区域之间具有自由载流子耗尽区。在另一实施例中，纳米须被包含掺杂剂材料的聚合物材料包围。在又一实施例中，纳米须在两种不同本征材料之间具有异质结，并且费米能级钉扎在未掺杂的界面处生成了pn结。

Description

具有PN结的纳米须及其制造方法
交叉引用
本申请要求享有2003年4月4日提交的US临时专利申请No.60/459990的优先权，该申请全文引入作为参考。
技术领域
本发明一般涉及由纳米科技技术制造的结构和设备。
更具体的是，本发明涉及包括本质上为一维形式的至少一种元件的结构和设备，并且其宽度或者直径具有纳米尺寸，其优选由所谓的汽-液-固(VLS)机制制成。为了本说明书的目的，这种元件称作“纳米须”。
背景技术
纳米科技包含许多领域，包括纳米工程学，可以将纳米工程学看成纳米等级的工程实践。可以产生尺寸范围从原子尺寸的小器件到大得多的结构(例如显微级别)的结构。通常，这种结构包括纳米结构。在某些文章中，认为纳米结构具有不超过约100nm的至少两个维度，其中一些作者使用该术语来确定具有不超过约200nm的至少两个维度的结构。然而，制造这种微小结构的一些方法适用于具有稍大的至少两个维度的结构，例如具有不超过约1微米(μm)的至少两个维度的结构。通常，具有厚度小于1μm的一个或多个层的叠层结构或者原材料不被认为是纳米结构。因此，尽管更普遍地认为术语“纳米结构”是指具有不超过约100nm的至少两个维度的结构，但是在以下的讨论中，术语“纳米结构”、“纳米须”或者“纳米元件”拟包括具有不超过约1μm的至少两个维度的结构。
纳米结构包括所谓的一维纳米元件，其本质上为一维形式，其宽度或直径具有纳米尺寸，并且通常称作纳米须、纳米柱、纳米线、纳米管等。
关于纳米须，利用所谓的VLS(汽-液-固)机制在衬底上形成须的基本方法是众所周知的。存在某些气体的情况下，加热衬底上的催化材料颗粒以形成熔化物，该催化材料例如通常为金。在熔化物下形成了柱状物，并且该熔化物上升到柱状物的顶部。产生了由所需材料制成的须，具有位于顶部的固化颗粒熔化物(参见E.I Givargizov的Current Topics in Materials Science(材料科学最新论题)，Vol.1，第79-145页，North Holland Publishing Company，1978。)这种须的尺寸在微米范围内。
常规上，尽管由于在生长须的顶端存在的催化颗粒催化的纳米须生长称作VLS(汽-液-固)方法，但是已经开始认识到该催化颗粒没必要处于液相，以起到用于须生长的有效催化剂的作用。至少存在一些证据表明，用于形成须的材料能够到达颗粒-须界面，并且有助于须生长，尽管该催化颗粒处于低于其熔点的温度下并且假定处于固态。在该条件下，生长材料可能在生长温度下，通过固体催化颗粒的主体扩散或者甚至可以沿着固体催化颗粒表面扩散到须的生长顶端，该生长材料是例如随着须的生长添加到须的顶端的原子。显然，无论准确的机制是处于特定的温度、催化颗粒成分、希望的须成分环境下，还是其它相关于须生长的条件下，整体效果都是相同的，即催化颗粒催化下的须的延伸。为了本申请的目的，术语“VLS处理”、“VLS方法”或者“VLS机制”，或者等同的术语旨在包括所有的这种催化过程，其中由和纳米须的生长顶端相接触的颗粒(液体或固体)催化纳米须的生长。
国际申请公报No.WO01/84238在其图15和16中公开了一种形成纳米须的方法，其中由气溶胶形成的纳米尺寸的颗粒沉积到衬底上，这些颗粒用作种子以生成丝状体或者纳米须。
为了这一说明目的，术语纳米须是指具有纳米尺寸宽度或直径(或者通称为横截面尺寸)的“一维”纳米元件，该元件是通过所谓的VLS机制形成的。在本领域中，纳米须还称作“纳米线”，在文章中简称为“线”，并且本申请中的该术语等同于术语“纳米须”。
已经对纳米须的生长进行了几种实验研究，包括Hiruma等人报道的那些。他们在金属有机化学汽相沉积(MOCVD)生长系统中在III-V族衬底上生长III-V族纳米须。(参见K.Hiruma et al.，J.Appl.Phys.74，page 3162(1993)；K.Hiruma et al.， J.Appl.Phys.77，page 447(1995)；K.Hiruma et al.，IEICE Trans.Electron.E77C，page1420(1994)；K.Hiruma et al.， J.Crystal Growth 163，page 226-231(1996))。
Hiruma等人通过在生长过程中利用Si2H6使GaAs须掺杂Si并且在生长过程中将掺杂剂转变为相反导电类型(碳)，在纳米须内生成pn结：K.Hiruma et al.，J.Appl.Phys.77(2)，1995年1月15日第447页，参见第459-461页；K.Hiruma等人的J.Appl.Phys.75(8)4220(1994)。通常，存在以下问题，纳米线内的结的形成对于电气组件而言不够好，以及在晶体内存在掺杂剂导致晶体缺陷并且降低载流子迁移率。
在Lieber等人的WO-A-03/005450中的另一种方法中，制造纳米线，利用相反导电性类型的掺杂剂掺杂不同的线，并且使具有相反导电性类型的两根线物理交叉，一根线在另一根线的顶部，因此在其接触点处形1成pn结。这种方法的问题是需要物理定位纳米线的额外步骤。
在平面半导体处理中，已知各种掺杂技术。一种对于异质结有价值的技术称作调制掺杂。在该技术中，来自诸如AlGaAs掺杂层的载流子扩散穿过掺杂层和非掺杂材料(例如GaAs)的界面，并且在紧接该界面的势阱内形成了具有非常高迁移率的非常薄的载流子层-参见例如WO02/19436的图1。
美国专利5362972公开了一种FET，其中源极和漏极之间的电流路径由GaAs纳米须组成。该纳米须被n掺杂AlGaAs包围，从而通过调制掺杂在每个纳米须内生成一维电子气。
WO02/020820公开了一种在共轴异质结构纳米线中的调制掺杂技术，其中在外部共轴层中的掺杂剂将自由载流子贡献给内部纳米线。
在其它技术中，通过来自相邻聚合物区域的离子的扩散，在平面半导体器件产生半导体区域的掺杂；参见Guk等人的SemiconductorsVol.33(3)，第265-275页，1999年3月。
Samuelson和Ohlsson在2003年7月7日提交的待审美国专利申请No.10/613071中，公开了一种用于生产纳米须的方法，并且公开了包括纳米须的结构，在此引入该申请的内容作为参考。
发明概述
本发明的目的是提供一种新的、经过改进的纳米工程结构，其包括纳米须和其它一维纳米元件，该纳米元件具有经改进的导电特性。
本发明的另一目的是提供一种新的、经过改进的纳米工程结构，其包括纳米须和其它一维纳米元件，其中该纳米元件包含经改进的pn结。
在本发明的至少一个优选实施例中，生长作为未掺杂纯晶体的纳米须或者其它一维纳米元件。然后该纳米须密封在外壳中，该外壳包括由其它不同材料构成的包围层或者基体，该材料通常为半导体材料。通过适当的方法，将掺杂剂离子在其沉积的过程中或之后引入该另一种材料中。在该另一种材料中逸出的载流子转移进入纳米须。纳米元件以及另一种材料的能带结构确保了载流子在能量方面容易地扩散到纳米元件中；利用称为调制掺杂的处理这一过程是有效的，其中势阱限定在纳米须内。因此，纳米须有效地被载流子掺杂，但这些载流子具有高迁移率，这是因为在该纳米须内不存在掺杂剂离子确保了晶体结构不会变形。
该优选实施例提供了一种制造具有希望的导电性的一维纳米元件的方法，该方法包括以下步骤：(1)形成第一种材料的一维纳米元件，(2)利用第二种材料包围该纳米元件，该材料与纳米元件的材料不同，该第二种材料包含掺杂剂材料，因此来自该掺杂剂材料的载荷子扩散到纳米须中以生成所述希望的导电性。更具体地讲，该方法包括以下步骤：(1)通过VLS方法在衬底上形成包括第一半导体材料的纳米须，(2)围绕纳米须形成第二半导体材料的共轴层，和(3)将掺杂剂材料引入共轴层，从而来自掺杂剂材料的载荷子扩散到纳米须中以生成所述希望的导电性。
本发明提供了通过调制掺杂在一维纳米元件内生成pn结的方法。
具体而言，本发明提供了一种纳米工程结构，其包括由具有第一带隙的第一半导体材料制成的一维纳米元件，包括至少一种具有第二带隙的第二材料的外壳，该外壳沿着所述纳米元件的至少部分长度包围该纳米元件，并且掺杂所述第二材料，从而在沿着该纳米须长度的第一和第二区域中分别提供相反导电性类型的载荷子，从而通过将载荷子传送到所述纳米元件中而在所述纳米元件中生成由相反导电性类型载荷子形成的相应的第一和第二区域，在所述纳米元件的这两个区域之间形成pn结，并且从能量方面看其中该能带隙对于载荷子保留在所述纳米元件中是有利的。
用于该纳米元件的外壳可以是共轴套。在一种优选形式中，生长GaAs细纳米须，然后将生长条件从适于催化生长的条件变为适于整体生长(bulk growth)的条件，从而围绕纳米须的侧边形成了共轴套。该材料可以是AlGaAs。必须利用一种导电性类型的掺杂剂材料掺杂AlGaAs套的下部，并且利用相反导电性类型的掺杂剂离子掺杂共轴套的上部。实现此目的的一种示例性技术是随着例如在玻璃或聚合物物质上的旋涂而将共轴套嵌入包括上层和下层的聚合物基体内。该下层具有一种导电性类型的掺杂剂材料，而上层具有相反导电性类型的掺杂剂材料。快速热退火造成掺杂剂材料扩散到共轴套中。在明显扩散到一维纳米元件中之前停止热退火步骤。在共轴套内存在掺杂剂离子就在纳米须内生成了调制掺杂，以及在由相反导电性类型的材料形成的两个区域之间生成了pn结。在纳米元件内每个区域内的空间电荷被保持，并且pn结的耗尽区可以是突变的或者按照需要弥散的(典型的是在50nm到1μm范围内)。纳米须的直径优选较小，约为20nm。共轴套可以小到10nm厚，但是在其他情况下，可以优选的是具有200nm厚的套，或者在一个纳米线阵列中正好完全填充了纳米线之间的容积的套。
纳米线和套的材料可以是例如GaAs和AlGaAs。其它材料组合可以是在芯部为InAs，而周围材料为AlSb，或者锗芯和硅套。
在改进的型式中，在共轴套的形成过程中以一种导电性类型对其掺杂。然后在沿纳米线长度的一半形成旋涂玻璃层，其包含相反导电性的离子，使这些离子有足够的浓度，从而使共轴套下部的导电性类型相反。在另一改进型式中，在非掺杂条件下生长共轴套，然后在沿纳米线长度的一半形成旋涂玻璃层，其包含一种导电性的离子。然后，使该结构暴露于包含相反导电性离子的气体，该离子扩散到共轴套的上部，它们在那里生成了具有相反导电性的区域。该气体中的离子还扩散到旋涂玻璃层中，但是其浓度不足以克服所述一种导电性的现有浓度。由此在纳米线中形成pn结。
在可选形式中，一维纳米元件密封在由第一和第二聚合物材料层或者旋涂玻璃层形成的外壳内，每层具有相反导电性的掺杂剂材料。来自聚合物基体的载流子的直接电荷转移在纳米须内生成调制掺杂，以及生成由相反符号载荷子形成的两个独立区域，这两个区域之间具有pn结。
在本发明的另一可选形式中，掺杂过多，从而在纳米元件内生成简并掺杂，也就是说在一个区域中Fermi(费米)能级存在于传导带中，而在另一个区域中，Fermi能级存在于价带中。在这种状态下，该纳米元件包括隧道二极管或者Esaki二极管，其中按照已知的方式，该结的正向偏置生成由价带和导电带之间的隧穿造成的负电阻。
在另一方面中，纳米须或者其它一维纳米元件被包含掺杂剂离子的材料包围。例如，该包围材料可以是聚合物材料。通过一种处理，例如快速热退火的后续步骤，基体材料中的掺杂剂离子自身可以扩散到纳米须中，从而产生希望的导电性。通过对掺杂过程提供额外程度的控制，并且允许由更直接的处理不可能实现的某些掺杂剂扩散到纳米元件中，和直接掺杂到纳米元件中相比，这就带来了优点。尽管蒸发或者旋涂到衬底上从而包围纳米须的聚合物材料是优选的，但是也可以采用其它材料，例如生长在衬底上的半导体材料或者介电材料。该掺杂剂材料可以在涂敷到衬底上之前、涂敷到衬底的过程中，或者作为在围绕材料形成到衬底上之后的后续步骤，将掺杂剂材料引入围绕材料中。
具体而言，本发明提供了一种形成具有希望的导电性的一维纳米元件的方法，包括：
(a)在衬底上形成一维纳米元件，该纳米元件由第一材料形成；
(b)在衬底上至少形成由另一种材料构成的第一层并且至少部分包围该纳米元件，该另一种材料中具有第一导电性掺杂剂材料，以及
(c)处理该另一种材料，使得所述掺杂剂材料扩散到纳米元件中，由此在其中生成希望的导电性。
此外，本发明提供了一种纳米工程结构，包括设置在衬底上的由第一材料构成的一维纳米元件，和由形成在该衬底上的材料构成的至少第一层，并且该第一层至少部分地包围该纳米元件，该第一层中具有第一导电性掺杂剂材料，所述第一导电性掺杂剂材料已经扩散到该纳米元件中，由此在该纳米元件内生成希望的导电性。
在另一方面中，在一维纳米元件，优选纳米须内生成pn结。在衬底上生长纳米须，并且其嵌入周围材料中。该材料包括形成在衬底上的第一和第二层，一层在另一层的上面，例如蒸发或旋涂到衬底上的聚合物层。可选择的是，这些层可以由一些其它的材料组成，例如生长在衬底上的介电材料或者半导体材料。第一层延伸到纳米须的中部，并且具有包含在其中或者随后注入的第一掺杂剂材料，从而提供了第一类型的载荷子。第二层延伸到纳米须的顶部，并且具有包含在其中或者随后注入的第二掺杂剂材料，从而提供了相反导电性的载荷子。通过例如快速热退火处理该周围材料，因此掺杂剂离子自身扩散到纳米元件的各个第一和第二区域中，从而在纳米须内生成有效的pn结。在这种情况下，该包围层可以是蒸发或者旋涂到衬底上的市售聚合物层。在将聚合物材料涂敷到衬底上之前、涂敷过程中或者涂敷之后，该掺杂剂材料引入聚合物材料中。
在其中任何一种情况下，可以将有效pn结制成如所需要的那样尖细，接近几纳米。可以通过采用多层而生成不只一个pn结，每层具有适当的掺杂剂材料。
具体而言，本发明提供了一种包含一维纳米元件的纳米工程结构，该纳米元件中具有至少一个pn结，该结构包括从衬底上直立的纳米须，以及形成在该衬底上并且包围纳米须和延伸到纳米须中部的第一材料层，该第一层中具有第一导电性掺杂剂材料，以及形成在第一层的顶部并且包围纳米须和延伸到米须的顶部的第二材料层，该第二材料层中包含第二导电性掺杂剂材料，由此通过从所述第一和第二层分别到纳米须的第一和第二区域的扩散而在第一和第二区域之间的纳米须内生成pn结。
本发明还提供了一种形成其中具有pn结的一维纳米元件的方法，包括：
(a)形成从衬底上直立的纳米须，
(b)在衬底上形成第一材料层并且包围纳米须和延伸到纳米须中部，该第一层中具有第一导电性掺杂剂材料，
(c)在第一层的顶部形成第二材料层，该第二材料层包围纳米须并朝纳米须的顶部延伸，其中具有第二导电性掺杂剂材料，因此从第一和第二层分别到纳米须的第一和第二区域中的扩散在第一和第二区域之间的纳米须内生成了pn结。
在第五方面中，本发明认识到在将掺杂剂离子化学掺杂到III-V族半导体材料的纳米须中存在问题，这是因为，对于大多数III-V族半导体而言，室温下的固溶性是有限的，在冷却过程中在这些纳米维度上的向外扩散很快。因此，在纳米须内的掺杂量可能难以精确预先确定。本发明认识到，纳米元件与周围媒质之间的界面，或者纳米元件内的异质结界面的作用可能比迄今为止意识到的在确定纳米元件电特性的作用更强、更显著。
已知的是，在大块半导体的表面处存在局部表面“陷阱”状态；在例如Schottky(萧特基)二极管中显示出这一特点。这样就生成了所谓的费米能级钉扎，其中该表面陷阱状态确定了结材料中导带与价带的相对能级。参见例如，“Defective Heterojunction Models”，FreeoufJ L，Woodall JM，：IBM Corp，：Surface Science，1986，V 168，N1-3，P518-530。
本发明认识到，对于一维纳米元件(这里，不管晶格失配，可以有很多种将III-V族半导体组合的方式)，Fermi能级钉扎是一种通过选择半导体合金组分来确定载流子类型而形成pn结的可行方法。在这种设备中，能够设计带隙，并且能够控制载流子类型，从而制造新型半导体设备。当半导体晶体在界面处突然终止，并且倾向于发生“能带弯曲”而使界面两侧上的Fermi能级相等时，由于存在表面陷阱状态而产生的Fermi能级钉扎抵消了这种效应，从而减少了该界面上的电荷传送量。
本发明还提供了一种一维纳米元件，包括第一半导体晶体材料的第一段，以及第二半导体晶体材料的第二段，该第二半导体晶体材料不同于第一半导体晶体材料，并且这两段之间具有异质结，由此选择第一和第二材料使得在该异质结界面的相反两侧提供相反导电性的载荷子，从而生成具有预定特性的pn结，该特性至少部分地由Fermi能级钉扎确定。
本发明还提供了一种形成pn结的方法，包括：
a.形成一种一维纳米元件，其具有第一晶体材料的第一段和第二晶体材料的第二段，该第二晶体材料不同于第一晶体材料，这两段之间具有异质结，
b.选择该第一和第二材料从而在该异质结处提供具有相反导电性的载荷子，由此生成具有预定特性的pn结，该特性至少部分地由Fermi能级钉扎确定。
依照本发明，可以由第一和第二材料的固有性质提供载荷子。对于III-V族材料，为了希望的导电特性，可以选择三元或四元材料的化学计量配比成分。
已经发现，本发明尤其适于在富含III族的情况下，外延生长(CBE或者MOCVD或者MOVPE)的III-V族化合物。在这些情况下，最外原子表面层可能具有过量的Ga或者In离子，这些离子产生了缺陷状态，这将在本文中进一步描述。
附图说明
现在参照附图描述本发明的优选实施例，其中：
图1是用于形成所述实施例的CBE装置的示意图；
图2是表示形成本发明第一实施例的步骤的横截面示意图以及随附的能带图；
图3A表示了利用VLS方法制备的纳米须的横截面图；
图3B表示了根据本发明的具有外壳或者外套的纳米须的横截面图；
图3C表示了从(111)表面延伸的包层纳米须阵列；
图3D表示了已经与表面分离的纳米须的放大图；
图3E是表示具有沿<111>方向生长的纳米须特性的六边形结构的包层纳米须的横截面图；
图3F是显示出在约1.5和1.8eV的特性峰值的发光曲线，其分别代表了GaAs和AlGaAs材料；
图4是本发明第二实施例的横截面图；
图5是本发明第三实施例的横截面示意图；
图6是本发明第四实施例的横截面示意图；
图7是本发明第五实施例的横截面示意图；
图8是本发明第六实施例的横截面示意图；
图9是表示多种半导体材料的能带和表面状态的能级的示图；
图10是图7和图8的掺杂纳米须的示意能级图。
具体实施方式
将要描述的实施例都是利用纳米须构成的，优选根据2003年7月7日提交的待审美国专利申请No.10/613071中所述的化学束外延方法(CBE)构成，该专利申请的内容在此引入作为参考。
如上所述，在以下对本发明的详细描述中，术语“纳米工程结构”表示一种结构，其包括具有如上所述的尺寸的结构，例如元件、部件等等，即具有小于约1微米的至少两个维度的结构。在本文中，该结构称作“纳米元件”或者纳米结构，因为其通常具有伸长的形状，所以这种结构也/或者被称作“纳米须”或“纳米线”。
与金属有机化学汽相淀积(MOCVD)类似，化学束外延(CBE)将诸如分子束外延(MBE)的束外延技术与化学光源的使用结合起来。在MOCVD或者相关激光切除技术中，反应器内部的压强通常大于10毫巴，气体反应剂是粘性的，这表示它们具有较高的流动阻力。化学成分通过扩散达到衬底表面。CBE将压强减少到小于10-4毫巴，并且因此扩散剂的平均自由程变得大于源入口与衬底之间的距离。该传送变得没有碰撞，并且以分子束的形式出现。排除CBE系统中的气体扩散意味着在衬底表面处的该流动中的快速反应，从而使得能够在原子意义上生长突变界面。
图1所示的CBE装置包括UHV生长容器100，其中将样本102设置在与加热器106相连的金属样本夹持器104上。在该容器周围放置了填充有液氮的环108，称作低温罩(cryoshroud)。该低温罩用泵抽取没有撞击衬底表面或者脱离衬底表面的核素。其防止生长的表面层的污染并且减少记忆效应。提供了真空泵110。
CBE的源112是液相的，它们包含在瓶中，这些瓶与容器相比具有过压。该源通常如下：TMGa、TEGa、TMIn、TBAs和TBP。这些瓶子储存在常温池中，并且通过控制液体源的温度，来调节液体上的蒸汽的偏压。然后将蒸汽通过管复合体114馈入该容器中的在该管复合体的连接到该生长容器的末端处的源注入器116。该源注入器用于将气体源注入生长容器100，以及用于生成具有稳定和均匀强度的分子束。由低温注入器注入III族材料，该材料从金属有机化合物TMIn(三甲基铟)、TMGa(三甲基镓)或者TEGa(三乙基镓)中选择，从而避免生长物质的凝结。它们将在衬底表面处分解。由金属有机化合物，TBAs(叔丁基胂)或者TBP(叔丁基膦)提供V族材料。与III族材料的分解不同，该V族材料将在注入生长容器100之前，在高温下在注入器116中分解。这些注入器116称作裂化单元，并且温度保持在约900℃。源束直接撞击到受加热的衬底表面上。这些分子从表面衬底得到足够的热能，从而脱离其全部三个烷基，从而在该表面上留下了III元素族的原子，或者该分子以非脱离或者部分脱离形式从该表面解吸附。这些过程中的哪一个占优势取决于衬底的温度以及分子到达表面的速率。在较高的温度下，生长率受到该供给的限制，在较低的温度下，生长率受到限制若干点的烷基解吸附的限制。
化学束外延方法可以在纳米须内形成异质结，由于在几个原子层范围内出现从一种材料到另一种材料的快速转变时，该异质结是突变的。
现在参照图2，通过在III-V族衬底4上放置金气悬体颗粒2而形成本发明的第一实施例，该衬底例如是砷化镓衬底。在适当的温度和压强条件下，通过按照常规VLS程序，例如按照化学束外延方法，利用上述装置，或者通过金属有机汽相外延(MOVPE)等等，注入有机材料TMIn和TBAs来生长砷化铟纳米须。在金颗粒2中吸收铟和砷化物离子，并且过饱和条件生成砷化铟的固体柱状物6。
一旦已经生长了砷化铟纳米须，就将不同材料TEGa和TBP用于在纳米须6周围生成GaP的共轴套或者包围层8。可以通过CBE生成层8；利用图1的装置，其中改变温度(106)和/或压强(112)条件以抑制利用VLS机制的生长，取而代之的是支持整体生长。可选择的是，可以机械去除金熔化颗粒2，使得随后的GaP生长以整体形式出现。
所生成的能级带隙图，对于磷化镓而言具有将导带分开的2.3EV能隙，而对于中央砷化铟须而言存在0.3EV的带隙。
然后，例如借助汽相，可以掺杂外套或者外壳材料(在这种情况下为GaP)，从而在GaP外套的边缘处产生护套，其包含施主掺杂物，例如碲。
作为碲的替代物，可以使用任意的一般用于GaP的施主掺杂物，参见例如CRC化学和物理手册，半导体性质部分，该施主掺杂物例如为Si、Sn、Te、Se、S等等。可选择的是，如果需要受主掺杂外套或外壳，可以加入适当的受主材料，例如Zn、Fe、Mg、Be、Cd等等。
作为InAs/GaP的替代物，可以使用任何其它的材料组合，前提是带隙在能量方面提供有利的条件-包围层的带隙应当比纳米须的带隙宽；因此，对于InAs的须而言，可以采用GaAs、GaP或者InP的覆盖材料-参见例如CRC化学和物理手册，半导体特性部分。
掺杂碲离子的作用是释放磷化镓层8内的载荷子电子。这些电子很容易转移到中央的纳米须中，其中该能量状态(导带/价带能级)决定了这些电子处于在能量方面有利的条件。该理论本质上是如WO02/1438所述的平面技术中采用的调制掺杂技术。
因此，这就生成了具有希望的导电性的纳米须。该纳米须也具有高迁移率，这是因为在晶格内不存在使晶格结构变形的掺杂离子。
现在参照图3A到3F，其中示出了本发明第一实施例的具体实例。通过外延处理，从具有(111)表面的GaAs衬底由金催化颗粒生长砷化镓的纳米须6。然后，通过改变温度以及改变含As气体的气体压强来改变生长条件，从而通过不同于催化生长的整体生长沿着GaAs纳米须的边外延地生长AlGaAs材料。如图3B和3C所示的结果是蜡烛形状的圆柱体，其具有直径为20nm的GaAs内核6以及直径为100到5000nm之间的AlGaAs外包层8。
图3C表示了从(111)表面延伸的该包层纳米须阵列。
图3D表示了已经与该表面分离的纳米须的放大图。
图3E是表示具有作为沿<111>方向生长的纳米须特性的六边形结构的包层纳米须的横截面图。
图3F是表示在约1.5和1.8eV处的特征峰值的发光曲线，其分别表示了GaAs和AlGaAs材料。中间的隆起被认为是由空间间接跃迁造成的。
现在参照图4，示出了本发明的第二实施例。与图2所示相似的部件由相同的附图标记表示。所制造的结构包括GaAs材料的内部纳米须6，其由催化颗粒2制成。该纳米须被AlGaAs的共轴外套8围绕。然后，提供第一和第二层20、22，其由旋涂在衬底4表面上的聚合物或者玻璃材料制成。层20包含n型掺杂剂离子24，层22包含p型掺杂剂离子26。快速热退火步骤确保掺杂剂离子24、26迁移到共轴套8的相应区域28、30中。控制该退火步骤，使得不会存在进入纳米须6的明显扩散。
结果是通过具有相反导电性类型的调制掺杂，区域28、30内的掺杂剂离子在纳米须6内生成相应的区域32、34。作为稳定空间电荷区域的这些区域生成耗尽自由载流子的区域36，其类似于pn结的具有相反导电性类型的半导体材料之间的耗尽区域。
区域28、30内的掺杂剂浓度级别可以是这样的，通过对纳米须的段32、34进行相应的重调制掺杂，产生重变性掺杂。该重调制掺杂可以生成与Esaki或隧道二极管中存在的类似的条件，其具有相应的在各个区域之间的隧道效应以及相关的负电阻效应。
现在参照图5，其中表示了本发明的第三实施例，其中与图2所示相似的部件由相同的附图标记表示。因此，通过采用金催化颗粒2的化学束外延法在砷化镓衬底4上生长砷化铟纳米须6。
在形成纳米须之后，将聚合物材料的第一层50蒸镀(优选)或旋涂到衬底4上。存在许多市场上可以买到的由碳或硅基聚合物形成的介电材料，其中一部分是掺杂的，并且具有规定的导电特性。该聚合物材料中含有希望浓度的希望类型的掺杂剂离子。如图所示，层50朝纳米须的顶部延伸。利用聚合物的蒸镀，可以非常精确地确定层50的深度。
然后使整个结构快速热退火。这可以使聚合物材料层50中的掺杂剂离子扩散到纳米须区域54中，以提供对区域54的受控掺杂。退火步骤的温度取决于所采用的材料。
因此，提供了一种具有希望的导电程度的纳米须，该掺杂方法提供了对导电性的严格控制。
现在参照图6，其中示出了本发明的第四实施例，其中与图2所示相似的部件由相同的附图标记表示。因此，通过采用金催化颗粒2的化学束外延法在砷化镓衬底4上生长砷化铟纳米须6。
在形成纳米须之后，将聚合物材料的第一层60蒸镀(优选)或旋涂到衬底4上。存在许多市场上可以买到的由碳或硅基的聚合物形成的介电材料，其中一部分是掺杂的，并且具有规定的导电特性。该聚合物材料中含有希望浓度的希望类型的掺杂剂离子。如图所示，层60几乎延伸了纳米须长度的一半。因此，对于2微米长的纳米须而言，层60的深度是1微米。利用聚合物的蒸镀，可以非常精确地确定该深度。
将第二层62蒸镀到层60上，并且其延伸到纳米须的顶部，达到几乎与金颗粒2相等的高度，该层由与第一层相同类型的聚合物材料制成，但是具有相反导电性的掺杂剂材料。
然后使整个结构快速热退火。这可以使聚合物材料层60中的掺杂剂离子扩散到相邻纳米须区域64中，以提供对区域64的受控掺杂。另外，聚合物材料层62中的掺杂剂离子扩散到相邻纳米须区域66中，以提供对区域66的受控掺杂。退火步骤的温度取决于所采用的材料。
因此，纳米须6的区域64可以包含例如负载荷子，而来自层62的正载荷子包含在纳米须6的区域66中。这就有效地在两个区域64、66之间生成了pn结68。
该结68可以清晰地限制在纳米须内。对于掺杂剂材料的类型，可以使用任意的常用材料。参见例如CRC的化学和物理手册中“半导体特性”部分。
可以沉积三个或更多个聚合物层，每层具有适当的掺杂剂材料。这可以在纳米须内形成多个pn结。
现在参照图7到10，其中示出了本发明的第五和第六实施例。在图7中，示出了从衬底70直立的纳米须，在其顶部具有金催化颗粒72，并且其由材料74构成，该材料优选为III-V族化合物，例如GaAs、InAs、InP。该纳米须具有由(110)表面限定的面。利用如上所述的CBE方法形成该纳米须。该纳米须嵌入第二材料的包围层76中，该第二材料与第一材料不同，但是优选也为III-V族化合物，例如GaAs、InAs、InP。区域74的材料可以是砷化镓，而材料区域76可以是砷化铟。也通过CBE生长材料区域76，其中将温度和/或压强条件调整为支持整体生长，而不是VLS生长。
优选的是，在富含III族的生长条件(In、Ga、Al、B)下生长III-V族化合物的纳米须，该条件例如为将过量的TEGa用于包含Ga的纳米须的CBE生长。这确保了纳米须的最外表面具有略微过量的III族化合物Ga，因此其本质上为P型。该被嵌入层76是InP，也在富含III族的条件下生长该被嵌入层，以确保In略微过量。纳米须的最外表面是(110)表面。
因此，通过将GaAs(本质上为p型)与InP(本质上为n型)结合产生pn结。另一实例是InAs，其本质上几乎为简并n型。
为了说明，很容易理解，在半导体的自由表面，由于电荷不平衡，可以发生表面松弛以及表面重建，以使自由能最小。表面重建可以包括晶格的重排；对于GaAs(111)表面尤其如此。另外，在整体带隙(bulk band gap)中生成表面陷阱状态，这就强烈地改变了表面处的电荷平衡。在接近表面的位置按照已知的方式产生了能带结构的变形。该能带的边缘向上弯曲，使得表面状态跨过Fermi能级，并且开始变为空态，从而降低了表面电荷密度。能带弯曲的区域称作耗尽区域，这是因为其耗尽了运动载流子。如果在半导体表面处的表面状态密度大，则该能带弯曲将饱和。在这种情况中，Fermi能级被认为被表面状态钉扎。
在本实施例中，因为在富含III族的条件下生长纳米须，所以表面重建由这些过量III族原子生成类似深能级的缺陷，缺陷的能量位置与真空能级有关，而与半导体的能带边缘无关(这对应于整体III-V族半导体中其它深能级杂质的情况)。
参照图9，其中示出了在富含III族条件下生长的一系列III-V族化合物的能带隙，其表面陷阱状态由带隙中出现的十字表示。注意，对于所有化合物而言，陷阱状态的能级近似等于真空能级。这表明，可以通过在这样的两种材料之间的界面处的Fermi能级钉扎简单地生成pn结。
因此，该情况造成GaAs纳米须的表面是p型的，而InP纳米须的表面是n型的。而且，包围并嵌入纳米须的层76的表面具有由相似因素控制的导电性。因此，Fermi能级钉扎确保周围的InP层的表面是n型；因此，如果该纳米须是GaAs，则通过Fermi能级钉扎效应生成pn结。在图10所示的情况中，由于表面陷阱状态，GaAs与InP的能带隙的相对能级由Fermi能级钉扎确定。
在可选方式中，其中通过MOVPE生长纳米须和包围层，然后必须调节MOVPE程序，以为生长提供富含III族的条件。
在图8所示的另一实施例中，磷化铟段84与砷化镓段86之间的纳米须82内的异质结88假设具有沿着(001)或(100)晶面的pn结的性质。这是因为GaAs本质是p型的，而磷化铟本质是n型的。纳米须的侧表面是具有许多表面状态的(111)平面，这些状态建立了分别作为p型或n型半导体材料特性的表面Fermi能级(钉扎Fermi能级)。对于直径约为100nm或更小的纳米须而言，不存在足够直径距离使纳米须内部的能带弯曲达到块状半导体能级特性。因此，通过由每段侧表面上的表面状态产生的Fermi能级钉扎确定每段82、84的导电类型。相应地，异质结88成为纳米须的磷化铟段84与砷化镓段86之间的pn结。
当然，本领域技术人员可以理解，上述实施例是对本发明的说明，而非限制本发明。

Claims (35)

1、一种纳米工程结构，其包括：
由具有第一能带隙的第一晶体半导体材料制成的一维纳米元件，
包括至少一种具有第二能带隙的第二材料的外壳，该外壳沿着所述纳米元件的至少部分长度包围所述纳米元件并且与其相接触，
掺杂所述第二材料，从而在沿着该纳米元件长度的第一和第二区域中分别提供相反导电性类型的载荷子，
从而在所述纳米元件中通过将载荷子传送到所述纳米元件中而生成相反导电性类型载荷子的相应第一和第二区域，在这两个区域之间具有pn结，并且其中从能量角度看，该能带隙有利于载荷子保留在所述纳米元件中。
2、根据权利要求1所述的结构，其中该纳米元件包括从衬底上直立的纳米须。
3、根据权利要求1所述的结构，其中所述外壳包括共轴套。
4、根据权利要求1所述的结构，其中该外壳是密封基体。
5、根据权利要求1所述的结构，其中所述至少一种第二材料包括沉积到所述纳米元件各面上的半导体材料。
6、根据权利要求3所述的结构，包括至少部分包围所述共轴套的基体，并且在其中提供至少一种类型掺杂剂离子。
7、根据权利要求1所述的结构，其中掺杂程度使得在纳米元件的第一和第二区域的每一个区域内生成简并掺杂，从而该pn结起到隧道二极管的作用。
8、一种在一维纳米元件内形成pn结的方法，该方法包括：
提供由具有第一能带隙的第一半导体材料形成的一维纳米元件，
形成包括至少一种具有第二能带隙的第二材料的外壳，该外壳沿着所述纳米元件的至少部分长度包围所述纳米元件并且与其相接触，
掺杂所述第二材料，从而在沿着该纳米元件长度的第一和第二区域中分别提供相反导电性类型的载荷子，
从而在所述纳米元件中通过将载荷子传送到所述纳米元件中而生成相反导电性类型载荷子的相应的第一和第二区域，在这两个区域之间具有pn结，并且其中在能量方面，该能带隙有利于载荷子保留在所述纳米元件中。
9、根据权利要求8所述的方法，其中所述外壳包括共轴套。
10、根据权利要求9所述的方法，还包括提供至少部分包围所述共轴套的基体，所述基体包含至少一种导电性类型的掺杂剂离子。
11、一种制造具有希望的导电性的一维纳米元件的方法，该方法包括以下步骤：
(1)通过化学束外延法在衬底上形成纳米须，
(2)改变该化学束外延法中的至少一个生长条件，从而围绕该纳米须形成共轴层，和
(3)通过汽相方法将掺杂剂材料引入该共轴层，
由此来自该掺杂剂材料的载荷子扩散到该纳米须中，从而生成所述希望的导电性。
12、一种形成具有希望的导电性的一维纳米元件的方法，包括：
(a)在衬底上形成一维纳米元件，该纳米元件由第一材料构成；
(b)在衬底上至少形成第二材料的第一层，该第二材料至少部分包围该纳米元件，该第二材料中具有第一导电性类型的掺杂剂材料，并且
(c)处理该第二材料，使得所述掺杂剂材料扩散到该纳米元件中，由此在其中生成希望的导电性。
13、根据权利要求12所述的方法，其中，
步骤(a)包括形成从衬底上直立的纳米须，并且
在步骤(b)中，通过在该衬底上沉积聚合物材料来形成第二材料的第一层。
14、根据权利要求12所述的方法，其中步骤(c)是热退火步骤以产生所述扩散。
15、一种形成在衬底上的具有希望导电性类型的一维纳米元件，包括：
设置在衬底上的第一材料的一维纳米元件，以及
形成在该衬底上的由第二材料形成的至少第一层，其至少部分地包围该纳米元件并且与该纳米元件相接触，
该第二材料中具有第一导电性类型的掺杂剂材料，所述第一导电性类型掺杂剂材料已经扩散到该纳米元件中，由此在该纳米元件内生成希望的导电性。
16、根据权利要求15所述的纳米元件，其中该纳米元件包括从该衬底上直立的纳米须，并且该第二材料包括聚合物材料。
17、一种具有至少一个pn结的一维纳米元件，包括：
从衬底上直立的纳米须；
形成在该衬底上的第一材料层，其包围该纳米须并且延伸到该纳米须的中部，
该第一层中具有第一导电性类型掺杂剂材料；以及
形成在第一层顶部的第二材料层，其包围该纳米须并且朝该纳米须的顶部延伸，
所述第二层中具有第二导电性类型掺杂剂材料，
由此通过来自所述第一和第二层的载荷子或者掺杂剂离子分别扩散到该纳米须的第一和第二区域中，而在该纳米须内的该第一与第二区域之间生成pn结。
18、根据权利要求17所述的纳米元件，其中该第一和第二层由半导体材料构成，来自该第一和第二层的载荷子分别扩散到该纳米须的第一和第二区域中，由此在该纳米须内的该第一与第二区域之间生成pn结。
19、根据权利要求17所述的纳米元件，其中：
第一和第二层由聚合物材料构成，并且
分别扩散到该纳米须的第一和第二区域中的所述第一导电性类型掺杂剂材料和所述第二导电性类型掺杂剂材料在该纳米须内的该第一与第二区域之间生成pn结。
20、根据权利要求17所述的纳米元件，还包括：
在第二层顶部上的第三材料层，
所述第三材料层包围该纳米须，与该纳米须相接触，并且朝该纳米须的顶部延伸，
所述第三材料层中具有所述第一导电性类型掺杂剂材料，因此从所述第三层到该纳米须的相应的第三区域中的扩散在该纳米须内的第二与第三区域之间生成另一pn结。
21、根据权利要求20所述的纳米元件，其中：
该第三层的材料包括聚合物材料，并且
所述第三层中的至少一部分掺杂剂材料已经扩散到所述第三区域中。
22、根据权利要求20所述的纳米元件，其中：
该第三层的材料包括半导体材料，并且
来自所述第三层中的掺杂剂材料的载荷子已经扩散到所述第三区域中。
23、一种形成一维纳米元件的方法，在该一维纳米元件中具有pn结，该方法包括：
(a)形成从衬底上直立的纳米须，
(b)在该衬底上形成第一材料层，所述第一层包围该纳米须，与该纳米须相接触，并且延伸到纳米须中部，所述第一层中具有第一导电性类型掺杂剂材料，和
(c)在该第一层的顶部形成第二材料层，所述第二层包围该纳米须，与该纳米须相接触，并且朝该纳米须的顶部延伸，所述第二层中具有第二导电性类型的掺杂剂材料，
因此从该第一和第二层到该纳米须的相应第一和第二区域中的扩散在该纳米须内的该第一与第二区域之间生成了pn结。
24、根据权利要求23所述的方法，其中：
该第一和第二层由半导体材料构成，并且
来自该第一和第二层的载荷子扩散到该纳米须的相应的第一和第二区域中，
由此在该纳米须内的该第一与第二区域之间生成pn结。
25、根据权利要求23所述的方法，其中：
该第一和第二层由聚合物材料构成，并且
所述第一导电性类型掺杂剂材料和所述第二导电性类型掺杂剂材料已经扩散到该纳米须的相应第一和第二区域中，从而在该纳米须内的该第一与第二区域之间生成pn结。
26、根据权利要求25所述的方法，其中所述第一和第二层中的聚合物材料是通过将聚合物材料蒸镀到该衬底上而形成的。
27、根据权利要求25所述的方法，包括热退火的步骤，从而造成所述掺杂剂材料的所述扩散。
28、根据权利要求23所述的方法，还包括：
(d)在第二层的顶部形成第三材料层，所述第三层包围该纳米须，与该纳米须相接触，并且朝该纳米须顶部延伸，所述第三材料层中具有所述第一导电性类型掺杂剂材料，
由此从该第二和第三层到该纳米须的相应的第二和第三区域中的扩散在该纳米须内的该第二与第三区域之间生成了另一pn结。
29、根据权利要求28所述的方法，其中：
该第三层由半导体材料构成，并且来自该第三层的载荷子扩散到该纳米须的相应的第三区域中，由此在该纳米须内的该第二与第三区域之间生成pn结。
30、根据权利要求28所述的方法，其中：
该第三层由聚合物材料构成，所述第一导电性类型掺杂剂材料扩散到该纳米须的相应的第三区域中，从而在该纳米须内的该第二与第三区域之间生成pn结。
31、一种一维纳米元件，包括：
第一半导体晶体材料的第一段，以及
第二半导体晶体材料的第二段，该第二半导体晶体材料不同于该第一段的第一半导体晶体材料，由此在所述第一段与第二段之间形成异质结，
其中选择该第一和第二材料使得在该异质结的相反两侧提供相反导电性类型的载荷子，从而生成具有预定特性的pn结，该特性至少部分地由费米能级钉扎确定。
32、一种一维纳米元件，包括：
第一半导体晶体材料的第一段，以及
第二半导体晶体材料的第二段，该第二半导体晶体材料不同于该第一段的第一半导体晶体材料，由此在所述第一段与第二段之间形成异质结，
其中在所述第一半导体晶体材料和所述第二半导体晶体材料的侧表面处的费米能级钉扎确定了所述第一段和所述第二段的导电性类型。
33、一种形成pn结的方法，包括：
形成一种一维纳米元件，其具有第一晶体材料的第一段和第二晶体材料的第二段，该第二晶体材料不同于第一段的第一晶体材料，由此在所述第一段与第二段之间形成异质结，
其中选择该第一和第二材料从而在该异质结的相反两侧提供具有相反导电性类型的载荷子，由此生成具有预定特性的pn结，该特性至少部分地由费米能级钉扎确定。
34、根据权利要求33所述的方法，其中通过化学束外延法使该纳米元件生长为纳米须。
35、根据权利要求33所述的方法，其中在富含III族的条件下生长该纳米须，从而在该纳米须的表面处生成过量的III族原子。
CN2004800155045A 2003-04-04 2004-04-01 具有pn结的纳米须及其制造方法 Expired - Fee Related CN1826694B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US45999003P 2003-04-04 2003-04-04
US60/459,990 2003-04-04
PCT/GB2004/001406 WO2004088755A1 (en) 2003-04-04 2004-04-01 Nanowhiskers with pn junctions and methods of fabricating thereof

Publications (2)

Publication Number Publication Date
CN1826694A true CN1826694A (zh) 2006-08-30
CN1826694B CN1826694B (zh) 2012-04-25

Family

ID=33131909

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2004800155045A Expired - Fee Related CN1826694B (zh) 2003-04-04 2004-04-01 具有pn结的纳米须及其制造方法

Country Status (7)

Country Link
US (4) US7432522B2 (zh)
EP (1) EP1634334A1 (zh)
JP (1) JP5122812B2 (zh)
KR (1) KR101064318B1 (zh)
CN (1) CN1826694B (zh)
CA (1) CA2521498C (zh)
WO (1) WO2004088755A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102369610A (zh) * 2009-01-29 2012-03-07 惠普开发有限公司 半导体异质结构热电器件
CN102656700A (zh) * 2009-10-22 2012-09-05 索尔伏打电流公司 纳米线隧道二极管及其制造方法

Families Citing this family (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7335908B2 (en) * 2002-07-08 2008-02-26 Qunano Ab Nanostructures and methods for manufacturing the same
JP5122812B2 (ja) * 2003-04-04 2013-01-16 キューナノ エービー Ｐｎ接合を有するナノウィスカ及びその製造方法
US7662706B2 (en) * 2003-11-26 2010-02-16 Qunano Ab Nanostructures formed of branched nanowhiskers and methods of producing the same
KR100601949B1 (ko) * 2004-04-07 2006-07-14 삼성전자주식회사 나노와이어 발광소자
KR100624419B1 (ko) * 2004-04-07 2006-09-19 삼성전자주식회사 나노와이어 발광소자 및 그 제조방법
KR100552707B1 (ko) * 2004-04-07 2006-02-20 삼성전자주식회사 나노와이어 발광소자 및 그 제조방법
GB0413310D0 (en) 2004-06-15 2004-07-14 Koninkl Philips Electronics Nv Nanowire semiconductor device
US7528002B2 (en) * 2004-06-25 2009-05-05 Qunano Ab Formation of nanowhiskers on a substrate of dissimilar material
US7400665B2 (en) * 2004-11-05 2008-07-15 Hewlett-Packard Developement Company, L.P. Nano-VCSEL device and fabrication thereof using nano-colonnades
US7307271B2 (en) * 2004-11-05 2007-12-11 Hewlett-Packard Development Company, L.P. Nanowire interconnection and nano-scale device applications
US7305161B2 (en) * 2005-02-25 2007-12-04 Board Of Regents, The University Of Texas System Encapsulated photonic crystal structures
JP2006239857A (ja) * 2005-02-25 2006-09-14 Samsung Electronics Co Ltd シリコンナノワイヤ、シリコンナノワイヤを含む半導体素子及びシリコンナノワイヤの製造方法
KR100677771B1 (ko) * 2005-03-31 2007-02-02 주식회사 하이닉스반도체 무촉매층으로 성장시킨 나노튜브를 갖는 캐패시터 및 그의제조 방법
US8330173B2 (en) 2005-06-25 2012-12-11 Seoul Opto Device Co., Ltd. Nanostructure having a nitride-based quantum well and light emitting diode employing the same
CN101310389B (zh) * 2005-11-18 2010-06-23 Nxp股份有限公司 金属基极纳米线晶体管
FR2897195B1 (fr) * 2006-02-09 2008-05-02 Commissariat Energie Atomique Semi-conducteur ferromagnetique, son procede de fabrication, composants l'incorporant et utilisations de ce semi-conducteur s'y rapportant.
JP4635897B2 (ja) * 2006-02-15 2011-02-23 株式会社東芝 半導体装置及びその製造方法
US7826336B2 (en) * 2006-02-23 2010-11-02 Qunano Ab Data storage nanostructures
US20080008844A1 (en) * 2006-06-05 2008-01-10 Martin Bettge Method for growing arrays of aligned nanostructures on surfaces
FR2904146B1 (fr) * 2006-07-20 2008-10-17 Commissariat Energie Atomique Procede de fabrication d'une nanostructure a base de nanofils interconnectes,nanostructure et utilisation comme convertisseur thermoelectrique
EP2064745A1 (en) * 2006-09-18 2009-06-03 QuNano AB Method of producing precision vertical and horizontal layers in a vertical semiconductor structure
US8063450B2 (en) * 2006-09-19 2011-11-22 Qunano Ab Assembly of nanoscaled field effect transistors
WO2008079077A2 (en) * 2006-12-22 2008-07-03 Qunano Ab Nanoelectronic structure and method of producing such
EP2091862B1 (en) 2006-12-22 2019-12-11 QuNano AB Elevated led and method of producing such
US8049203B2 (en) 2006-12-22 2011-11-01 Qunano Ab Nanoelectronic structure and method of producing such
CN102255018B (zh) 2006-12-22 2013-06-19 昆南诺股份有限公司 带有直立式纳米线结构的led及其制作方法
US8183587B2 (en) * 2006-12-22 2012-05-22 Qunano Ab LED with upstanding nanowire structure and method of producing such
US20080157354A1 (en) * 2007-01-03 2008-07-03 Sharp Laboratories Of America, Inc. Multiple stacked nanostructure arrays and methods for making the same
US20080315430A1 (en) * 2007-06-22 2008-12-25 Qimonda Ag Nanowire vias
JP5096824B2 (ja) * 2007-07-24 2012-12-12 日本電信電話株式会社 ナノ構造およびナノ構造の作製方法
FR2922685B1 (fr) * 2007-10-22 2011-02-25 Commissariat Energie Atomique Dispositif optoelectronique a base de nanofils et procedes correspondants
EP2058908A1 (en) 2007-10-22 2009-05-13 Commissariat A L'energie Atomique Structure for an optoelectronical device including micropillar like semi-conductors and corresponding processes.
US7915146B2 (en) * 2007-10-23 2011-03-29 International Business Machines Corporation Controlled doping of semiconductor nanowires
KR20090041765A (ko) * 2007-10-24 2009-04-29 삼성모바일디스플레이주식회사 탄소나노튜브 및 그 형성 방법, 하이브리드 구조 및 그형성 방법 및 발광 디바이스
EP2200934A4 (en) 2007-10-26 2012-10-17 Qunano Ab GROWTH OF NANOWILS ON DISSIMILAR MATERIAL
US7947580B2 (en) * 2007-12-11 2011-05-24 International Business Machines Corporation Hybrid semiconductor structure
US8148800B2 (en) * 2008-01-11 2012-04-03 Hewlett-Packard Development Company, L.P. Nanowire-based semiconductor device and method employing removal of residual carriers
TWI437106B (zh) * 2008-12-03 2014-05-11 Tatung Co 磁性奈米一維金屬線及其製作方法
FR2941325B1 (fr) * 2009-01-22 2011-04-22 Commissariat Energie Atomique Procede de realisation d'une homojonction pn dans une nanostructure
WO2010126519A1 (en) 2009-04-30 2010-11-04 Hewlett-Packard Development Company Photonic device and method of making same
US8211735B2 (en) 2009-06-08 2012-07-03 International Business Machines Corporation Nano/microwire solar cell fabricated by nano/microsphere lithography
US8563395B2 (en) * 2009-11-30 2013-10-22 The Royal Institute For The Advancement Of Learning/Mcgill University Method of growing uniform semiconductor nanowires without foreign metal catalyst and devices thereof
US9112085B2 (en) * 2009-11-30 2015-08-18 The Royal Institution For The Advancement Of Learning/Mcgill University High efficiency broadband semiconductor nanowire devices
WO2011067872A1 (ja) 2009-12-01 2011-06-09 国立大学法人北海道大学 発光素子およびその製造方法
WO2011105397A1 (ja) 2010-02-25 2011-09-01 国立大学法人北海道大学 半導体装置及び半導体装置の製造方法
US9229028B2 (en) 2011-09-08 2016-01-05 The Regents Of The University Of California Sensor for low force-noise detection in liquids
US9142400B1 (en) 2012-07-17 2015-09-22 Stc.Unm Method of making a heteroepitaxial layer on a seed area
FR2997557B1 (fr) 2012-10-26 2016-01-01 Commissariat Energie Atomique Dispositif electronique a nanofil(s) muni d'une couche tampon en metal de transition, procede de croissance d'au moins un nanofil, et procede de fabrication d'un dispositif
FR2997420B1 (fr) 2012-10-26 2017-02-24 Commissariat Energie Atomique Procede de croissance d'au moins un nanofil a partir d'une couche d'un metal de transition nitrure obtenue en deux etapes
US10828400B2 (en) 2014-06-10 2020-11-10 The Research Foundation For The State University Of New York Low temperature, nanostructured ceramic coatings
DE102017002935A1 (de) * 2017-03-24 2018-09-27 3-5 Power Electronics GmbH III-V-Halbleiterdiode
JP6954562B2 (ja) * 2017-09-15 2021-10-27 セイコーエプソン株式会社 発光装置およびその製造方法、ならびにプロジェクター

Family Cites Families (62)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2658839B1 (fr) 1990-02-23 1997-06-20 Thomson Csf Procede de croissance controlee de cristaux aciculaires et application a la realisation de microcathodes a pointes.
US5362972A (en) 1990-04-20 1994-11-08 Hitachi, Ltd. Semiconductor device using whiskers
US5332910A (en) 1991-03-22 1994-07-26 Hitachi, Ltd. Semiconductor optical device with nanowhiskers
US5196396A (en) 1991-07-16 1993-03-23 The President And Fellows Of Harvard College Method of making a superconducting fullerene composition by reacting a fullerene with an alloy containing alkali metal
JP2697474B2 (ja) 1992-04-30 1998-01-14 松下電器産業株式会社 微細構造の製造方法
JP2821061B2 (ja) 1992-05-22 1998-11-05 電気化学工業株式会社 単結晶の製造方法
US5252835A (en) 1992-07-17 1993-10-12 President And Trustees Of Harvard College Machining oxide thin-films with an atomic force microscope: pattern and object formation on the nanometer scale
JPH06244457A (ja) * 1993-02-16 1994-09-02 Nisshin Steel Co Ltd 発光ダイオードの製造方法
WO1995002709A2 (en) 1993-07-15 1995-01-26 President And Fellows Of Harvard College EXTENDED NITRIDE MATERIAL COMPRISING β-C3N¿4?
IT231978Y1 (it) * 1993-09-27 1999-08-10 Albatros System Spa Raccordo idraulico per vasca da bagno, o simile
US6190634B1 (en) 1995-06-07 2001-02-20 President And Fellows Of Harvard College Carbide nanomaterials
US6307241B1 (en) 1995-06-07 2001-10-23 The Regents Of The Unversity Of California Integrable ferromagnets for high density storage
US5897945A (en) 1996-02-26 1999-04-27 President And Fellows Of Harvard College Metal oxide nanorods
US6036774A (en) 1996-02-26 2000-03-14 President And Fellows Of Harvard College Method of producing metal oxide nanorods
JPH10106960A (ja) 1996-09-25 1998-04-24 Sony Corp 量子細線の製造方法
JPH10112543A (ja) * 1996-10-04 1998-04-28 Oki Electric Ind Co Ltd 半導体素子および半導体素子の製造方法
US5976957A (en) 1996-10-28 1999-11-02 Sony Corporation Method of making silicon quantum wires on a substrate
IL119719A0 (en) * 1996-11-29 1997-02-18 Yeda Res & Dev Inorganic fullerene-like structures of metal chalcogenides
US5997832A (en) 1997-03-07 1999-12-07 President And Fellows Of Harvard College Preparation of carbide nanorods
KR100223807B1 (ko) * 1997-06-04 1999-10-15 구본준 반도체 소자의 제조방법
US6159742A (en) 1998-06-05 2000-12-12 President And Fellows Of Harvard College Nanometer-scale microscopy probes
JP4362874B2 (ja) 1998-08-24 2009-11-11 ソニー株式会社 量子構造体を有する半導体素子とその製造方法
US6559468B1 (en) * 1999-03-29 2003-05-06 Hewlett-Packard Development Company Lp Molecular wire transistor (MWT)
CA2372707C (en) 1999-07-02 2014-12-09 President And Fellows Of Harvard College Nanoscopic wire-based devices, arrays, and method of their manufacture
US6322713B1 (en) 1999-07-15 2001-11-27 Agere Systems Guardian Corp. Nanoscale conductive connectors and method for making same
US6286226B1 (en) 1999-09-24 2001-09-11 Agere Systems Guardian Corp. Tactile sensor comprising nanowires and method for making the same
US6340822B1 (en) 1999-10-05 2002-01-22 Agere Systems Guardian Corp. Article comprising vertically nano-interconnected circuit devices and method for making the same
GB0008546D0 (en) 2000-04-06 2000-05-24 Btg Int Ltd Optoelectronic devices
US7223444B2 (en) 2000-05-04 2007-05-29 Qunano Ab Particle deposition apparatus and methods for forming nanostructures
AU2001271293A1 (en) 2000-06-28 2002-01-08 Motorola, Inc. Semiconductor structure, device, circuit, and process
JP4544382B2 (ja) * 2000-06-30 2010-09-15 株式会社アドヴィックス 車両の液圧ブレーキ装置
CN101887935B (zh) * 2000-08-22 2013-09-11 哈佛学院董事会 掺杂的拉长半导体,其生长,包含这类半导体的器件及其制造
US7301199B2 (en) 2000-08-22 2007-11-27 President And Fellows Of Harvard College Nanoscale wires and related devices
US6768754B1 (en) * 2000-09-13 2004-07-27 National Research Council Of Canada Quantum dot tunable external cavity lasers (QD-TEC lasers)
US6716409B2 (en) 2000-09-18 2004-04-06 President And Fellows Of The Harvard College Fabrication of nanotube microscopy tips
AU2001294876A1 (en) 2000-09-29 2002-04-08 President And Fellows Of Harvard College Direct growth of nanotubes, and their use in nanotweezers
KR100984603B1 (ko) 2000-12-11 2010-09-30 프레지던트 앤드 펠로우즈 오브 하버드 칼리지 나노센서
JP2002220300A (ja) 2001-01-18 2002-08-09 Vision Arts Kk ナノファイバーおよびナノファイバーの作製方法
CA2442985C (en) 2001-03-30 2016-05-31 The Regents Of The University Of California Methods of fabricating nanostructures and nanowires and devices fabricated therefrom
DE10118405A1 (de) * 2001-04-12 2002-10-24 Infineon Technologies Ag Heterostruktur-Bauelement
JP2004535066A (ja) 2001-05-18 2004-11-18 プレジデント・アンド・フェロウズ・オブ・ハーバード・カレッジ ナノスケールワイヤ及び関連デバイス
AU2002363352A1 (en) 2001-06-15 2003-05-19 The Pennsylvania State Research Foundation Method of purifying nanotubes and nanofibers using electromagnetic radiation
JP3918073B2 (ja) * 2001-06-25 2007-05-23 独立行政法人科学技術振興機構 ３Ｃ−ＳｉＣナノウィスカーの合成方法及び３Ｃ−ＳｉＣナノウィスカー
WO2003053851A2 (en) 2001-07-20 2003-07-03 President And Fellows Of Harvard College Transition metal oxide nanowires
US6586965B2 (en) 2001-10-29 2003-07-01 Hewlett Packard Development Company Lp Molecular crossbar latch
US6882767B2 (en) 2001-12-27 2005-04-19 The Regents Of The University Of California Nanowire optoelectric switching device and method
EP1468423A2 (en) 2002-01-18 2004-10-20 California Institute Of Technology Array-based architecture for molecular electronics
US7335908B2 (en) * 2002-07-08 2008-02-26 Qunano Ab Nanostructures and methods for manufacturing the same
AU2003261205A1 (en) 2002-07-19 2004-02-09 President And Fellows Of Harvard College Nanoscale coherent optical components
JP5122812B2 (ja) 2003-04-04 2013-01-16 キューナノ エービー Ｐｎ接合を有するナノウィスカ及びその製造方法
US7608147B2 (en) 2003-04-04 2009-10-27 Qunano Ab Precisely positioned nanowhiskers and nanowhisker arrays and method for preparing them
JP2007527507A (ja) 2003-07-08 2007-09-27 キューナノ エービー ナノウィスカーを組み込んだプローブ構造体、その製造方法及びナノウィスカーを形成する方法
JP4438049B2 (ja) * 2003-08-11 2010-03-24 キヤノン株式会社 電界効果トランジスタ及びそれを用いたセンサ並びにその製造方法
US7662706B2 (en) 2003-11-26 2010-02-16 Qunano Ab Nanostructures formed of branched nanowhiskers and methods of producing the same
US7208094B2 (en) 2003-12-17 2007-04-24 Hewlett-Packard Development Company, L.P. Methods of bridging lateral nanowires and device using same
US7354850B2 (en) 2004-02-06 2008-04-08 Qunano Ab Directionally controlled growth of nanowhiskers
US7528002B2 (en) * 2004-06-25 2009-05-05 Qunano Ab Formation of nanowhiskers on a substrate of dissimilar material
US20060263974A1 (en) * 2005-05-18 2006-11-23 Micron Technology, Inc. Methods of electrically interconnecting different elevation conductive structures, methods of forming capacitors, methods of forming an interconnect between a substrate bit line contact and a bit line in DRAM, and methods of forming DRAM memory cell
US7826336B2 (en) 2006-02-23 2010-11-02 Qunano Ab Data storage nanostructures
US8183587B2 (en) * 2006-12-22 2012-05-22 Qunano Ab LED with upstanding nanowire structure and method of producing such
US8183566B2 (en) * 2007-03-01 2012-05-22 Hewlett-Packard Development Company, L.P. Hetero-crystalline semiconductor device and method of making same
SE532485C2 (sv) * 2007-03-27 2010-02-02 Qunano Ab Nanostruktur för laddningslagring

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102369610A (zh) * 2009-01-29 2012-03-07 惠普开发有限公司 半导体异质结构热电器件
CN102656700A (zh) * 2009-10-22 2012-09-05 索尔伏打电流公司 纳米线隧道二极管及其制造方法

Also Published As

Publication number Publication date
US20120126200A1 (en) 2012-05-24
US7910492B2 (en) 2011-03-22
US8120009B2 (en) 2012-02-21
JP5122812B2 (ja) 2013-01-16
KR20050118229A (ko) 2005-12-15
KR101064318B1 (ko) 2011-09-14
WO2004088755A8 (en) 2005-08-18
CA2521498A1 (en) 2004-10-14
US20110193055A1 (en) 2011-08-11
CA2521498C (en) 2012-06-05
US20050006673A1 (en) 2005-01-13
JP2006522472A (ja) 2006-09-28
US7432522B2 (en) 2008-10-07
US20090014711A1 (en) 2009-01-15
CN1826694B (zh) 2012-04-25
EP1634334A1 (en) 2006-03-15
US8242481B2 (en) 2012-08-14
WO2004088755A1 (en) 2004-10-14

Similar Documents

Publication Publication Date Title
CN1826694A (zh) 具有pn结的纳米须及其制造方法
Yuan et al. Selective area epitaxy of III–V nanostructure arrays and networks: Growth, applications, and future directions
US8084337B2 (en) Growth of III-V compound semiconductor nanowires on silicon substrates
US6852602B2 (en) Semiconductor crystal film and method for preparation thereof
CN1898803A (zh) 包括pn异质结的半导体器件
US8178431B2 (en) Process for producing a PN homojunction in a nanostructure
CN1205674C (zh) 异质结场效应晶体管
CN1868030A (zh) 包含延长纳米级元件的器件及制造方法
CN1790643A (zh) 包含掺杂了的纳米元件的装置及其形成方法
Sun et al. Recent Advances on III‐Nitride nanowire light emitters on foreign substrates–toward flexible photonics
WO2008079077A2 (en) Nanoelectronic structure and method of producing such
CN1086514C (zh) 具有减小电阻的化合物半导体器件
CN1345474A (zh) 具有减少相分离、利用第三族氮化物四元金属体系的半导体结构及其制备方法
Nguyen et al. Charge‐Transfer‐Controlled Growth of Organic Semiconductor Crystals on Graphene
CN1841659A (zh) 硅纳米线、包括其的半导体器件和制造硅纳米线的方法
Sankaranarayanan et al. Catalytic growth of gallium nitride nanowires on wet chemically etched substrates by chemical vapor deposition
CN1720651A (zh) 半导体光子器件中的量子阱混合
Yoshida et al. Creation of unexplored tunnel junction by heterogeneous integration of InGaAs nanowires on germanium
Kawaguchi et al. Type-II p-GaAsSb/n-InAs Nanowires under Conditions for Tunnel Junction Formation
Tatebayashi et al. Formation and optical characteristics of type-II strain-relieved GaSb/GaAs quantum dots by using an interfacial misfit growth mode
Wacaser et al. Technical advantages and challenges for core-shell micro/nanowire large area PV devices
Dowdy Planar Gallium arsenide nanowire arrays for nanoelectronics: Controlled growth, doping, characterization, and devices
Ramesh et al. InP/InGaAs coreshell nanowire heterostructures: Growth and characterisation
Narayanamurti MATERIALS AND INTERFACES

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120425

Termination date: 20170401

CF01 Termination of patent right due to non-payment of annual fee