CN1790643A - 包含掺杂了的纳米元件的装置及其形成方法 - Google Patents

包含掺杂了的纳米元件的装置及其形成方法 Download PDF

Info

Publication number
CN1790643A
CN1790643A CNA2005101235166A CN200510123516A CN1790643A CN 1790643 A CN1790643 A CN 1790643A CN A2005101235166 A CNA2005101235166 A CN A2005101235166A CN 200510123516 A CN200510123516 A CN 200510123516A CN 1790643 A CN1790643 A CN 1790643A
Authority
CN
China
Prior art keywords
nano
pbse
door
component
solution
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005101235166A
Other languages
English (en)
Other versions
CN100590814C (zh
Inventor
D·V·塔拉宾
C·B·穆拉伊
C·R·卡甘
C·T·布莱克
A·阿夫扎利-阿尔达卡尼
R·L·斯丹斯特罗姆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Core Usa Second LLC
GlobalFoundries Inc
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN1790643A publication Critical patent/CN1790643A/zh
Application granted granted Critical
Publication of CN100590814C publication Critical patent/CN100590814C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78684—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/20—Carbon compounds, e.g. carbon nanotubes or fullerenes
    • H10K85/221—Carbon nanotubes
    • H10K85/225—Carbon nanotubes comprising substituents
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/331—Nanoparticles used in non-emissive layers, e.g. in packaging layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/902—Specified use of nanostructure
    • Y10S977/932—Specified use of nanostructure for electronic or optoelectronic application
    • Y10S977/936—Specified use of nanostructure for electronic or optoelectronic application in a transistor or 3-terminal device
    • Y10S977/938—Field effect transistors, FETS, with nanowire- or nanotube-channel region

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Nanotechnology (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biophysics (AREA)
  • Optics & Photonics (AREA)
  • Composite Materials (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Thin Film Transistor (AREA)

Abstract

本文公开了含有已掺杂的半导体纳米元件的装置和形成这种装置的方法。纳米元件是通过对有机含胺掺杂剂暴露而掺杂的纳米管、纳米线或纳米晶体膜之一。对具有含硒化铅纳米线或纳米晶体膜的通道的场效应晶体管及形成这些装置的方法给出了说明性实例。

Description

包含掺杂了的纳米元件的装置及其形成方法
有关申请的交叉参考
本申请要求对美国临时申请60/629100“包含掺杂了的纳米元件的装置及其形成方法”(2004年11月18日提交)的优先权，该文作为参考整体引入本文中。本申请还包含有涉及美国申请10/991582“纳米元件的化学掺杂”(2004年11月18日提交)的内容。
技术领域
本发明涉及包含掺杂了的纳米元件的装置及其形成方法。
技术背景
半导体纳米晶体组成了一类其物理性质明显不同于大体积材料的新型材料。半导体纳米晶体的电子结构强烈依赖提供了设计上的额外的选择并使材料的性质最优化的纳米晶体的大小和形状[Murrsly et al.，Ann.Mater.Sci.，30，542(2000)]。另外，半导体纳米晶体形成稳定胶体溶液的能力使其能够以相对较不贵而且产量高的基于溶液的形式用旋涂，浸涂，滴铸造(drop casting)和喷射印刷等的工艺结合入电子装置中。密堆积纳米晶体膜表现出极低的电导[Morgan et al.，Phys.Rev. 66，75339(2002)]，阻碍了它们在电子装置中的应用。近来已经表明，半导体纳米晶体的电化学掺杂使其电导率得以明显改进[Yu et al.，Science  300，(277(2003))，Yu et al.，Phys.Rev.Lett. 92，21682(2004)]。但是，电化学掺杂需要液体电解质的存在，可能不适合用于固体电子装置。
半导体纳米线[Lieber et al.，美国已公开申请US2002/0130311A1]与碳纳米管被认为是纳米电子学的重要元件。以前的研究涉及半导体纳米线在其由气态前体生长的过程中的原位n-掺杂[Greytak et al.，Appl.Phys.Lett.84，4176(2004)]。但是，在纳米线已结合入装置之后，沿着纳米线通过气相掺杂以可控方式改变掺杂水平是不容易的或者是不可能的，因为在气相掺杂中通常使用的较高的温度与装置的加工不兼容。其他办法如溶液相处理具有多种优点，其中之一是在与装置加工相兼容的温度下容易地沿着纳米线控制掺杂水平的能力。
发明概述
一方面，本发明提供了形成FET的方法，包括：(a)在基底上提供门；(b)在门上形成门绝缘体；(c)在门绝缘体的第一部分上形成源极(source)；(d)在门绝缘体的第二部分上形成漏极(drain)；(e)在源极和漏极间提供通道，该通道包含选自纳米晶膜，纳米管和纳米线之一的半导体纳米元件；以及(f)将半导体纳米元件的至少一部分对选自肼，单-、二-、三-或四-三甲基甲硅基肼，肼衍生物，重氮双环十一烷和聚苯胺的掺杂剂暴露。
另一方面，本发明提供了FET，包含：门；在门上形成的门绝缘体；在门绝缘体的第一部分上形成的源极；在门绝缘体的第二部分上形成的漏极；以及含有PbSe纳米元件的在门绝缘体上形成的在源极和漏极之间的通道。
再一方面，本发明的形成FET的方法，包括如下步骤：(a)在基底上提供门；(b)在门上形成门绝缘体；(c)在门绝缘体上提供PbSe纳米元件；(d)在PbSe纳米元件的第一部分上形成源极；(e)在PbSe纳米元件的第二部分上形成漏极。
再另一方面，本发明提供场效应晶体管(FET)，包含：门；在门上形成的门绝缘体；源极；漏极；源极和漏极之间的通道，通道包括纳米线、纳米晶体膜和纳米管之一，它们至少含有下列各物质之一：Si、Ge、Sn、Te、B、P、As、Sb、Bi、AIN、AlP、AlA3、AlSb、GaAs、GaP、GaSb、InN、InP、InAs、InSb、In2O3、In2S3、In2Se3、In2Te3、CdS、CdSe、CdTe、ZnO、ZnS、ZnSe、SnO、SnS、SnSe、SnTe、HgS、HgSe、HgTe、GeS、GeSe、GeTe、PbO、PbS、PbSe、PbTe、Sb2S3、Sb2Se3、Sb2Te3及其组合；其中纳米线、纳米晶体膜和纳米管的至少一部分通过对含有选自肼，单-、二-、三-或四-三甲基甲硅烷基肼，肼的衍生物、重氮双环十一烷和聚苯胺的掺杂剂的溶液而被掺杂。
附图简述
因而可以得到并详细了解达到本发明的实施方案的方法，更详细的本发明的描述(已在前面简要总结)能够通过参考附图解释的实施方案得到。但是应注意附图仅揭示了本发明的典型实施方案，它们不应被认为是限定了本发明的范围，因为本发明还可以有其他等效的实施方案。
图1A和1B显示PbSe纳米晶体及其超晶格的透射电子显微镜(TEM)影像。
图2显示带有包含半导体纳米晶体膜通道的场效应晶体管的截面示意图。
图3A显示具有如沉淀形式的PbSe纳米晶体膜作通道的场效应晶体管的Ids-Vds扫描；
图3B显示用肼掺杂PbSe纳米晶体膜之后图3A的FET的Ids-Vds扫描；
图3C显示肼掺杂，1，8-辛烷二胺处理，和PbSe纳米晶体膜退火后的Ids-Vds扫描；
图4显示具有掺杂并交联PbSe纳米晶体交联之后的PbSe纳米晶体膜的Id-Vg扫描；
图5A显示PbSe纳米线的TEM影像；
图5B显示PbSe纳米线的高分辨率TEM影像；
图6显示由纳米线溶液滴铸造形成的分立纳米线不均匀网络的TEM影像；
图7显示在电场中排列整齐的纳米线的TEM影像；
图8显示分散在正己烷中的PbSe纳米线束的TEM影像；
图9示意性显示将PbSe纳米线结合进入FET类装置；其中图9A显示放置在两个预先形成图案的电极上的含PbSe纳米线液滴；图9B显示沉淀在电极上的PbSe纳米线；
图10显示形成FET导电通道的排列整齐的PbSe纳米线的TEM影像；
图11A显示如沉淀形式的PbSe纳米线的Ids-Vds扫描；
图11b显示如沉淀形式的PbSe纳米线的Ids-Vgs扫描；
图12显示肼掺杂纳米线的Ids-Vds扫描和Ids-Vgs扫描；
图13显示带有形成通道的掺杂纳米元件部分的FET的示意图；
图14显示具有掺杂和未掺杂的纳米元件两部分组成的通道的双门FET的示意图；
图15显示具有形成通道的未掺杂纳米元件的FET的示意图；
图16显示在预定区域通过自组装单层相互作用形成的纳米元件的结构的截面示意图；
为易于理解，在可能的地方，对各图中共同的元件使用了同样的附图标记数字。
发明详述
一方面，本发明涉及具有已通过适当的含有机胺的掺杂剂暴露而进行掺杂的半导体纳米元件(或纳米结构)的FET的形成方法。纳米元件包括纳米管，纳米晶体和纳米线，它们含有一种或多种周期表III、IV、V和V1族的元素的一种或多种半导体材料组成，所述元素是例如Si、Ge、Sn、Se、Te、B、P、As、Sb、Bi、AlN、AlP、AlAs、AlSb、GaAs、GaP、GaSb、InN、InP、InAs、InSb、In2O3、In2S3、In2Se3、In2Te3、CdS、CdSe、CdTe、ZnO、ZnS、ZnSe、ZnTe、SnO、SnS、SnSe、SnTe、HgS、HgSe、HgTe、GeS、GeSe、GeTe、PbO、PbS、PbSe、PbTe、Sb2S3、Sb2Se3、Sb2Te3及其适当组合。另一方面，本发明提供了含有半导体纳米元件如PbSe的装置。这里纳米元件指的是最小尺寸小于约100nm的元件。
按照本发明的实施方案，掺杂剂可以选自含有机胺的化合物(包括肼(N2H4)，单-、二-、三-或四-三甲基硅基肼，肼的衍生物，重氮双环十一烷(BDU)，或聚合物化合物如聚苯胺)。优选化学式为RHN-NH2的肼的衍生物，其中R是烷基，芳基，取代烷基或取代苯基之一。可以预期，使用不同形式的苯胺，如氧化形式或还原形式，可以形成p-型或n-型掺杂。
掺杂优选在溶液相中进行，尽管在气相中掺杂也是可行的。对溶液处理来说，有机溶剂如二氯苯，二氯甲烷，乙醇和乙腈，氯仿，甲醇，丁醇及其他都是适宜的。我们相信，n-掺杂由从掺杂剂向纳米元件进行电荷转移(例如，影响电荷转移所涉及的载体浓度的掺杂剂分子的孤电子对与半导体纳米晶体和纳米线的量子受限轨道(quantum confined orbit)的相互作用)而完成的。
溶液相掺杂具有种种工艺过程灵活性及优点。例如纳米元件可以在结合进入芯片上的电路之前和/或之后被掺杂。纳米线、纳米管或纳米晶体膜也以在芯片上被局部掺杂(使用喷射印刷技术)。可以采用遮盖纳米线、纳米管线或纳米晶体膜的特定部分并仅掺杂暴露的部分的方法来改变纳米线、纳米晶体膜或纳米管的掺杂水平。为用于装置上，可在结合过程的适当阶段进行掺杂以使纳米线能够得到保护而不被破坏。例如，首先将未掺杂的低电导纳米线排列整齐并通过施加外电场将其组装到芯片上。在排列整齐阶段低电导保护纳米线使之不会燃烧。在排列整齐并结合到芯片中之后，以溶液相掺杂到所希望水平的方法使纳米晶体电导率明显提高。
纳米元件，如纳米管、纳米线和纳米晶体，可在加热或不加热的情况下悬浮在掺杂剂溶液中进行掺杂；或者将支撑纳米元件的基底沉浸入掺杂剂溶液中进行掺杂。尽管在下面的讨论中PbSe纳米线和纳米晶体被用作例子，但这里所叙述的掺杂方法也可以用在其它纳米元件上。例如，预期具有含有周期表III、IV、V和VI族元素如Si、Ge、Sn、Se、Te、B、P、As、Sb、Bi、AlN、AlP、AlAs、AlSb、GaAs、GaP、GaSb、InN、InP、InAs、InSb、In2O3、In2S3、In2Se3、In2Te3、CdS、CdSe、CdTe、ZnO、ZnS、ZnSe、ZnTe、SnO、SnS、SnSe、SnTe、HgS、HgSe、HgTe、GeS、GeSe、GeTe、PbO、PbS、PbSe、PbTe、Sb2S3、Sb2Se3、Sb2Te3及其适当组合的半导体的纳米管、纳米线也可以通过对含胺掺杂剂(包括肼，单-、二-、三-、四-三甲基硅烷肼，肼的衍生物，重氮双环十一烷(BDU)，或聚苯胺的还原形式)之一暴露的方法而进行n-掺杂。
如前所述，优选的肼衍生物是化学式为RHN-NH2的化合物(式中R代表烷基，芳基，取代烷基或取代芳基之一)。使用肼衍生物作为掺杂剂的一个优点是，作为掺杂的结果，其他官能团也可以被引入纳米元件中。
我们相信，PbSe纳米线或纳米晶体与上述掺杂剂之间的相互作用主要是掺杂剂分子吸附到纳米线表面，接着进行电荷转移，例如通过将掺杂剂的孤电子对供给纳米线或纳米晶体，结果形成电荷转移络合物。
聚苯胺的不同氧化态用作碳纳米管的n-型和p-型掺杂剂已有说明(见美国专利申请10/991582：纳米元件的化学掺杂，2004年11月18日提交)。例如，已经表明无色翠绿亚胺(聚苯胺的一种高度还原的形式)是碳纳米管的有效的n-掺杂剂，因为，相信无色翠绿亚胺的胺基中的氮(sp3杂化)上的孤电子对向FET中的碳纳米管转移电子，并且，很可能改变金属纳米管界面带排列。另一方面，已发现，过苯胺黑(pernigraniline)(聚苯胺的一种高度氧化的形式)在使n-掺杂碳纳米管FET向p-掺杂FET的转化中是有效的。预计无色翠绿亚胺和过苯胺黑也分别是半导体纳米线和纳米晶体(如上面列举的那些)的有效n-和p-型的掺杂剂。另外，预计聚苯胺的其他氧化态，如无色翠绿亚胺和过苯胺黑之间的中间物，也可以作为纳米线和纳米晶体的掺杂剂，虽然可能不会像无色翠绿亚胺和过苯胺黑一样有效。
体掺杂(bulk doping)可以用搅拌纳米元件在掺杂剂溶液中的悬浮液(温度从约0℃到约50℃，优选约10℃到约50℃，更优选约20℃到约40℃，掺杂剂浓度约0.0001M到约10M，优选从约0.001M到约10M，和从约1M到5M)实现。掺杂程度取决于掺杂介质的浓度和温度，这些工艺参数根据具体纳米元件、掺杂剂和溶剂的组合以及具体用途需要或者所希望装置性质来选择。
“装置掺杂”即，在纳米元件已经作为装置结构或基底的一部分而结合以后进行的掺杂，可通过将具有纳米元件的装置或基底对掺杂剂溶液暴露而达到。通过适当遮蔽纳米元件，可以达到纳米元件的选择性部分掺杂，从而沿着纳米元件产生希望的掺杂状况。掺杂剂的浓度的优选范围为约0.001M到约10M，更优选约1M到约5M，最优选约1M到约3M，溶液温度为约10℃到约50℃，优选约20℃到约50℃。对于装置掺杂，工艺条件的选择还取决于存在于装置或基底中的其它材料的兼容性。例如，一般而言较低的掺杂剂浓度倾向于比较低效，某些掺杂剂的浓度太高又会产生潜在的腐蚀问题。在一个实施方案中，在N2气氛下进行掺杂而不搅拌或搅动溶液。但是，当不会装置破坏时，搅动也是可以接受的。
在一个实施方案中，针对具有由密堆积的PbSe纳米晶体膜构成的通道的固态薄膜晶体管，说明了用肼(N2H4)对半导体纳米晶体进行的化学掺杂。单分散的，近似球形的PbSe纳米晶体的合成参见Murray et al.，IBMJ.Res.Dev， 45，47-55(2001)。图1A和图1B给出了PbSe纳米晶体及其超晶体格的透射电子显微镜(TEM)影像。使用尺寸为7.3nm的PbSe纳米晶体溶解在己烷-辛烷混合物(体积比9∶1)中的胶体溶液进行滴铸造并干燥之后得到光学透明的均一的厚度约50nm的膜。
根据纳米晶体的大小、形状和大小分布以及制备条件，所产生的半导体纳米晶体膜因其堆积密度、堆积对称性及堆积紊乱的不同可具有不同的形态学。例如，纳米晶体的胶体溶液的快速去稳定会产生具有短程有序排列的纳米晶体玻璃质膜，而缓慢去稳定(如慢慢地使胶体溶液蒸发)会产生紧密排列和长程排序的超晶格[Murray et al.，Ann.Rev.Mater.Sci. 30545(2002)]。明显形状各向异性的纳米晶体膜如纳米棒和纳米碟可具有液晶型排序(向列，近晶-A，近晶-B等)和强烈的各向异性[Talapin et al.，CdSe和CdSe/Cds纳米棒固体，J.Am.Chem.Sol. 126(40)；12984-12988(2004)]。纳米晶体之间的偶极相互作用或它们在DNA分子状模板等上的排序等可以产生半导体纳米晶体的一维的链。[Tang et al.，J.Phys.Chem.B 108，6927(2004)]。这些纳米晶体链可沿着链导电。一般而言，纳米晶体超晶格，随机堆积或更有序堆积的纳米晶体膜可用于半导体装置的制造。
图2是具有包含半导体纳米晶体膜的通道的场效应晶体管(FET)的膜截面示意图，在一个实例中，图2的FET 200是通过在硅基底202上沉淀绝缘层204(如氧化物层，如SiO2)(厚度约50nm)而形成的。作为FET200的源极和漏极的金电极206，208(其间距离相当于通道的长度)由电子束光刻制得。在两个示例性实施方案中，制造了通道长度分别为200nm和500nm的FET。
而后，厚度约500nm的PbSe纳米晶体膜210通过喷射印刷和在20℃下干燥溶于己烷-辛烷混合物(体积比约9∶1)的1％7nm PbSe纳米晶体的方法在金电极206，208之间形成。在另一个实施方案中，还可以使用浓度约0.5％到约10％之间的PbSe纳米晶体溶液，也可以使用其它溶剂。除了喷射印刷法之外，旋涂或滴铸造也可用来形成纳米晶体膜。这样制成的PbSe纳米晶体膜的电导率很低，不受所施加的门电压的影响。这一点可参见图3A(FET的Ids-Vds扫描)，其中如沉淀形式的PbSe纳米晶体膜形成了通道(通道长度约200nm)，Ids是漏极和源极之间的电流(A)，Vds是漏极和源极之间施加的电压。
此后，将FET装置在1M的肼的乙腈溶液中在约23℃下浸泡约3分钟，这使纳米晶体的电导率明显提高。图3B是PbSe纳米晶膜掺杂后FET的Ids-Vds扫描，门电压Vgs在-30V到+30V间变化，间隔为10V。
用1，8-辛烷二胺处理引起纳米晶体的交联，从而使膜的电导率得到进一步提高。例如，通过在5mM的1，8-辛烷二胺的乙醇溶液中将装置处理1分钟，接着在约70℃的N2气氛中退火约40分钟，可以做到这一点。一般而言，退火应在低于约250℃的温度下进行。图3C是PbSe纳米晶体膜在肼掺杂，1，8-辛烷二胺处理并退火之后的Ids-Vds图。
图4显示在对PbSe纳米晶体进行掺杂和交联之后PbSe纳米晶体装置的Ids-Vgs扫描。如图4所示，经掺杂的PbSe纳米晶体膜的n-型电导率表现出对所施加门电位Vgs的强烈依赖。用肼掺杂接着再用1，8-辛烷二胺掺杂处理纳米晶体膜使PbSe的电导率的大小增加至少7个数量级。
应该理解，其它材料和工艺方案也可用来制造本文所述的FET。例如，电极206，208可含其它合适的金属(如Pb、Ti、W、Au、Cu、Al、Ag、Co、Pt及其合金)，并且可用各种技术形成，如电子束光刻，光刻，透过屏蔽物蒸发等等。FET 200可以有与上面所实例不同的通道长度和尺寸，例如，纳米晶体膜可以是纳米晶体的单层，或者可以具有约10nm到约500nm的厚度，优选约20nm和约100nm，纳米晶体的大小可以在约4nm到约20nm之间。
另外，PbSe纳米晶体膜210可以在门绝缘体204顶上在形成源极/漏极电极206，208之前形成。例如，可用滴铸造或旋涂在沉淀电极材料层和形成电极图案之前或之后在大面积上(例如，在5英寸的基底上)形成均匀的PbSe纳米晶体膜。在选择的区域上形成纳米元件可以用表面图案形成方法以化学区分基底的表面[Huang et al.，Science  291，630-633(2001)]，接着进行滴铸造，浸涂或旋涂以有选择地使纳米线或纳米晶体膜沉积在基底表面上。
在另一个实施方案中，还说明了用N2H4掺杂PbSe纳米线，以及用掺杂的PbSe纳米线制造FET。直径小于约100nm或优选小于约50nm的纳米线可用来形成FET中的通道。图5说明了某些直径可在约4nm到约20nm、长度可在约2至30微米改变的通过PbSe纳米晶体的定向附着技术合成的PbSe纳米线。用定向附着形成PbSe纳米线的细节可参见Cho etal.，J.Ann.Chem.Soc.(网络出版物，2005)。具体而言，图5A是PbSe纳米线的影像，图5B是PbSe纳米线的高分辨TEM。这些半导体纳米线可用于形成不同形态学的FET通道，单个纳米线装置对纳米电子学而言是有吸引力的候选者。将纳米线结合FET结构中可以采用各种技术。例如，在合成纳米线之后，可用旋涂或滴铸造由纳米线的溶液形成分立的纳米线的均匀的网络，如图6所示。采用电场或微流体(microfluidic)技术[例如，Huang et al.，Science  291，630(2001)]可使纳米线能沿一定的方向排列整齐，如图7所示。
在一个实例中，PbSe纳米线的生产方法是：首先在约250℃引发PbSe纳米晶体成核，接着使PbSe纳米晶体在约170℃生长。纳米粒子随后聚合、相互粘合在一起形成线性的链。一旦粒子链形成了，继续加热到熔合并退火，最终产生直径从约5mm到约20nm可调、长度从约500nm到大于约30um可调的单晶线。线的直径和长度可由调整生长条件、反应时间、温度、试剂的总浓度、试剂中Pb对Se的比例及稳定剂的选择来控制。优选的纳米线的直径是约8-12nm，典型的长度在约5-8um的范围内。
在一个实例中，将0.76g三水醋酸铅和2ml油酸加入10ml二苯醚溶液中，加热到约150℃30分钟，在氮气条件下生成油酸铅。冷却到60℃后，将该溶液与0.67ml的1M的硒化三辛基膦的三辛基膦溶液混合，生成PbSe的纳米线的前体储藏液(“溶液A”)。通过将含有纳米线前体油酸铅和硒化三辛基膦的储藏液注入已加热到约250℃的另一溶液(溶液B)中进行反应。将溶液A注入已预热的溶液B使前体溶液能很快被加热到发生成核所需要的温度。在一个实例中，溶液B含有15ml苯醚，在将溶液A与苯醚混合时，成核被引发并引起PbSe纳米晶体的形成，溶液混合物的温度也被降至约180℃。
为了生产直径约10nm的PbSe纳米线，反应(或生长)温度保持在170℃约2分钟。注意：如果温度太低，初始形成的PbSe纳米晶体不会组装成纳米线。另一方面，如果温度太高，纳米晶体组装成形状不规则的聚集体。因此，为了形成纳米线，注入温度(即预热溶液B的温度)应当是在约170℃到约300℃的区间内，优选约200℃到约270℃。生长温度(即将溶液A注入溶液B之后的温度)应当在约150℃到约250℃的区间内，优选约160℃到约220℃。
另外，辛醚或三辛基胺可用作溶液B而不用苯醚。另外，可以将添加剂(可选)加入溶液B中以对纳米线的形态学做附加的控制。例如，为了制备直、均匀的纳米线，可将约0.2g正十四烷基膦酸加入15ml苯醚中。更复杂的形态学(如之字形，螺旋形，分叉形)可采取加入伯胺如油胺，十六烷基胺，十二烷基胺制得。
在合成之后，将PbSe纳米线从反应混合物中分离出来并以宏观束的形式(见图8)重新分散到低沸点溶剂(如己烷)中。通过将聚-(1-乙烯吡咯烷酮)-接枝-(1-十六碳烯)(PVP-HD，0.05重量％)加入到PbSe纳米线束在辛烷中的分散液中可将PbSe纳米线束分离成分立的纳米线。除了辛烷，壬烷或癸烷也可以用作溶剂，还可以使用它们的混合物。在PVP-HD存在下，PbSe纳米线形成稳定的，线很好分立的稳定的溶液。
图9是将PbSe纳米线结合进入FET型装置的示意图。图9A显示了处在两个预先形成图案的金电极904，906(作为FET的源极和漏极，已在门绝缘体908例如SiO2上形成，SiO2已在作为FET的门的硅基底910上形成)上的含有PbSe纳米线950的小液滴902，一般而言，使用例如电子束光刻或光刻或透过遮蔽物蒸发的方法，其它金属(如Pd、Ti、W、Au、Cu、Al、Ag、Co、Pt或其合金)也可用来形成S/D电极。在这个实例中，使用了长约500nm的通道，厚约500的绝缘体，厚约300的金属电极，但是，应当理解，对FET而言，其它的尺寸和材料厚度也可以使用。
图9B是横跨在两个电极之间的沟槽内的排列整齐并沉积在预先形成图案的金电极904，906上的PbSe纳米线的截面示意图。这可以通过将PbSe纳米线的辛烷溶液(PVP-HD，0.05重量％)液滴放置在已形成金电极图案的基底上，在由加在金电极上的DC电压产生的DC电场(约1×106V/m到约2×107V/m)中在氮气氛下干燥获得。电场使纳米线横跨在电极之间的沟槽中、排列整齐并将PbSe纳米线从溶液拉向金电极。在25℃(或在约0℃到约80℃之间，优选约10℃到约50℃)干燥纳米晶体约1到约10分钟之后，断开金电极上的电压源极。图10显示横跨在电极之间、排列整齐的PbSe纳米线TEM影像。在图10中的纳米线的直径约为7nm，虽然一般而言，可用调整合成纳米线的工艺条件如反应时间，反应温度的方法，得到直径在约4nm和约18nm之间的纳米线。
线的密度由其在溶液中的浓度和沉积条件(例如场强度和时间)控制。在用己烷清洗装置的时候，并为相对于电极排列整齐的纳米线被洗出，而被范德华力吸引到金电极处的排列整齐的纳米线仍旧附着在金电极上。通常可以使用单个纳米线或多个(例如一束)纳米线形成FET的通道。
施加负偏压(bias)至后门(back gate)(例如大量掺杂的Si基底)使得在源极和漏极电极之间排列整齐的PbSe纳米线的电导增加。图11A和11B显示了如沉积形式的PbSe纳米线的Ids-Vds和Ids-Vgs扫描，其中沉积的PbSe纳米线显示p-型导电性。没有任何在高Vds偏压下饱和的证据的I-V曲线的超线性形状显示了高接触电阻。绝对电流值较小。
然后，将装置浸入约23℃的1M的肼的乙腈溶液中约1分钟以处理装置上沉积的纳米线。这使纳米线的电导率大小增加2-3个数量级，并使电导从p-型改变成n-型，如图12(PbSe纳米线在肼处理之后的Ids-Vds和Ids-Vgs扫描)所示。对于N2H4的乙腈溶液，掺杂剂的浓度优选在约0.01M到约5M之间，更优选在约0.5M到约2M之间。工艺参数，如溶液浓度，温度和掺杂时间，可以根据纳米元件和掺杂剂分子的组合以及特定用途需要而改变。一般来说，浓度在约0.001M到约10M之间，优选约0.1M到约5M之间，更优选在约1M到约5M之间，温度在约10℃到约50℃之间是可以接受的。
也可以通过将充分分立的纳米线的悬浮液按前述条件对掺杂剂溶液暴露以进行体掺杂。然后，可将掺杂过的纳米线以滴铸造或旋涂的方法从含有充分分立的纳米线的掺杂剂的溶液结合到FET结构中。在纳米线的滴铸造或旋涂之后，纳米线相对于电极的排列整齐可按前述进行。
图13-15显示含有半导纳米元件如纳米线、纳米管和纳米晶体膜的FET的各种实施方案。按照本发明的一个方面，半导体纳米元件可以包含有含有周期表III、VI、V、VI族元素例如Si、Ge、Sn、Se、Te、B、P、As、Sb、Bi、AlN、AlP、AlAs、AlSb、GaAs、GaP、GaSb、InN、InP、InAs、InSb、In2O3、In2S3、In2Se3、In2Te3、CdS、CdSe、CdTe、ZnO、ZnS、ZnSe、ZnTe、SnO、SnS、SnSe、SnTe、HgS、HgSe、HgTe、GeS、GeSe、GeTe、PbO、PbS、PbSe、PbTe、Sb2S3、Sb2Se3、Sb2Te3及其组合的材料。按照本发明的另一个方面，半导体纳米元件的至少一部分可通过对前面讨论的含胺有机化合物之一暴露而掺杂。
在图13所示实例中，纳米元件140在门绝缘体120上在S/D电极162和164的形成之前形成。纳米元件140的掺杂是通过使用S/D电极作屏蔽物，将结构对适当的掺杂剂暴露而进行的。基底100(在这种情况下是硅)作为FET的门。图14显示带有在纳米元件140上形成的S/D电极162和164和顶门堆叠(top gate stack)190(含门材料182和绝缘体180)的双门FET。纳米元件140是在另一门绝缘体120和底门(bottom gate)100的上面形成的。一般而言，很多不同的材料，包括金属如Au，Al，Pd，Pt，Al等，可以用来形成门100和门182。适合用作门绝缘体120和180的材料包括硅，铝，铪，锆的氧化物以及本领域中所熟知的材料。在这一实例中，顶门堆叠190的形成在将结构对掺杂剂暴露之前进行，从而使纳米元件的142和144部分被掺杂、而在顶门之下的146部分则保持未被掺杂。FET的通道包括掺杂部分142，144部分及未掺杂部分146。图15是另一FET的图，其中在S/D电极162和164下面的纳米元件140的两个部分141和143在S/D电极162和164形成之前进行掺杂。在这一结构中，纳米元件的未掺杂部分145(在纳米元件的掺杂中对它进行了遮蔽)形成了FET的通道。
在上面阐明的实例中，纳米元件的几部分在门绝缘体(如SiO2)上或金属电极(如Au)上形成。但是，在下面的绝缘体或金属层也可以被适当的分子改性以提供不同的表面从而使纳米元件从溶液中沉积出来更为容易。例如，下面的层可以被自组装的单层(SAM)改性，SAM可以包括多种有机分子，这些分子具有：
(1)能与下面的层的绝缘体或金属层的表面相互作用而形成带有涂层的表面的头官能团；
(2)用以从化学上区分带有涂层的表面有图案和没有图案的区域的尾官能团。
例如头官能团与下面的层相互作用并使分子被涂在或附着在这些层上；而尾官能团提供带有涂层的表面的化学区分，从而使纳米元件能沉积在预定的或选定的带有涂层的表面区域，尾官能团和含纳米元件的溶液之间的相互作用决定了选定的区域。
可以设计入有机分子用以和具有化学特异性的特定的基底表面相互作用或结合到所述表面上去的头基团的例子包括一个或多个相同或不相同的官能团，如膦、膦酸、羧酸、硫醇、环氧化物、胺、亚胺、异羟肟酸、氧化膦、亚磷酸盐/酯、磷酸盐/酯、膦嗪、叠氮化物、肼、磺酸、硫化物、二硫化物、醛、酮、硅烷、锗烷、胂、腈、胩、异氰酸酯、硫氰酸盐/酯、异硫氰酸盐/酯、酰胺、醇、硒醇、硝基、硼酸、醚、硫醚、氨基甲酸盐/酯、硫代氨基甲酸盐/酯、二硫代氨基甲酸盐/酯、二硫代羧酸盐/酯、黄原酸盐/酯、硫代黄原酸盐/酯、烷基硫代磷酸盐/酯、二烷基二硫代磷酸盐/酯及其组合。
优选的具有适合用作形成自组装单层的头基团的有机化合物分子包括：
(1)能键合到金属氧化物(如二氧化硅、氧化铝、氧化铟锌、氧化铟锡、氧化镍、氧化铪)的表面上的硅烷、膦酸、羧酸和异羟肟酸和
(2)能键合到金属基底(如金、银、钯、铂、铜)或合金(如金钯合金)或半导体(如硅和镓的砷化物)表面上的硫醇、胺、膦、胩。
尾基团可以是头基团中的任何一种，以及烃，部分卤化的烃，完全卤代的烃及其组合。烃和卤代烃可以是纯脂肪烃或芳香烃，也可以具有脂肪烃和芳香烃的组合。部分卤代或全部卤代的烃中的卤素可以是氟、氯、溴、碘中的任意一种或多种。优选的全部卤代或部分卤代的烃是全氟代的烃或氯氟烃。
图16是在下面的层1620上形成的特定分子的自组装单层(SAM)1640的结构的剖面示意图。在SAM 1640中的分子的头基团(以“H”标明)与下面的层1620之间的相互作用引起下面的层1620被SAM 1640涂层覆盖。在这一说明性的实施方案中，SAM分子选择性地沉积在下面的层1620上面。这种选择性沉积可由各种技术(如微接触印刷或光刻)来实现。SAM1640中的分子还含有尾官能团(以“T”标明)，它能与纳米元件1660相互作用。当包含有SAM 1640的结构暴露于含纳米元件1660的溶液时，就可以使纳米元件在结构上选择性沉积。在图16所示实例中，尾基团T和纳米元件1660之间的正相互作用使纳米元件在尾基团存在的区域上(即预定或由尾官能团预定的区域上)形成。在另一个实例中，可使纳米元件沉积在结构的没有SAM 1640的区域上，如在尾基团T与纳米元件“负”相互作用的情况下那样。图中所描述的纳米元件1660旨在包括纳米晶体膜，单个纳米线/纳米管或多个纳米线/纳米管。在一个实例中，下面的层1620可以是在基底1600(如作为门的硅基底)上形成的门绝缘体材料。
尽管已展示并详细叙述了多种使用本发明的技术的方案，但本领域的技术人员可以很容易地实施其它方案而不离开本发明的基本范围。

Claims (20)

1、形成FET的方法，其中包括：
(a)在基底上提供门；
(b)在门上形成门绝缘体；
(c)在门绝缘体的第一部分上形成源极；
(d)在门绝缘体的第二部分上形成漏极；
(e)在源极和漏极之间提供通道，该通道包含选自纳米晶体膜、纳米管和纳米线之一的半导体纳米元件；
(f)将所述半导体纳米元件的至少一部分对选自肼，单-、二-、三-或四-三甲基甲硅烷基肼，肼衍生物，偶氮双环十一烷和聚苯胺的掺杂剂暴露。
2、权利要求1的方法，其中半导体纳米元件包含至少一种III、IV、V和VI族的元素。
3、权利要求1的方法，其中半导体纳米元件包含Si、Ge、Sn、Se、Te、B、P、As、Sb、Bi、AlN、AlP、AlAs、AlSb、GaAs、GaP、GaSb、InN、InP、InAs、InSb、In2O3、In2S3、In2Se3、In2Te3、CdS、CdSe、CdTe、ZnO、ZnS、ZnSe、ZnTe、SnO、SnS、SnSe、SnTe、HgS、HgSe、HgTe、GeS、GeSe、GeTe、PbO、PbS、PbSe、PbTe、Sb2S3、Sb2Se3、Sb2Te3或其组合中的至少一种。
4、权利要求1的方法，其中半导体纳米元件是PbSe纳米线或纳米晶体膜中的一种。
5、权利要求4的方法，其中之掺杂剂是肼。
6、权利要求4的方法，其中肼的衍生物的化学式是RHN-NH2，其中R代表烷基、芳基、取代烷基、取代芳基中的一种。
7、权利要求4的方法，其中掺杂剂以掺杂剂浓度约0.01M到约5M，温度约10℃到约50℃的溶液提供。
8、权利要求4的方法，其中通道至少包含一种通过包含以下步骤的方法形成的PbSe纳米线：
(e1)提供在第一温度下的第一溶液，该溶液具有含Pb的物质和含硒的物质；
(e2)提供在第二温度下的第二溶液；
(e3)将第一溶液注入第二溶液中以形成第三溶液，从而形成PbSe纳米晶体；和
(e4)将第三溶液在第三温度下保持预定的时间。
9、权利要求8的方法，其中第二温度高于第一温度，第三温度足够高以允许(e3)步骤形成的PbSe纳米晶体组装成PbSe纳米线.
10、权利要求8的方法，其中含油酸铅和硒化三辛基膦的第一溶液处在约60℃的第一温度，含有苯醚、辛醚和三辛基胺至少之一的第二溶液处在约170℃到约300℃的第二温度。
11、权利要求1的方法，其中步骤(e)包含：
(e5)在源极和漏极上提供含纳米线的溶液的液滴；
(e6)在源极和漏极之间施加电压，由此使使至少一个纳米线被置于源极和漏极之间。
(e7)通过在溶剂中洗涤含有门、门绝缘体、源极和漏极的基体除去并非位于源极和漏极之间的纳米线。
12、权利要求1的方法，其中在步骤(e)之前还包括：在门绝缘体、源极和漏极至少之一上形成自组装材料单层，将自组装单层、门绝缘体、源极和漏极至少之一对含有半导体纳米元件的溶液暴露，以通过在自组装层预定的区域上沉积半导体纳米元件。
13、FET，包括：
门；
在门上形成的门绝缘体；
在门绝缘体的第一部分上面形成的源极；
在门绝缘体的第二部分上面形成的漏极；在门绝缘体以及源极和漏极之间形成的含PbSe纳米元件的通道。
14、权利要求13的FET，其中PbSe纳米元件是通过将PbSe纳米元件对选自肼，单-、二-、三-或四-三甲基硅烷基肼，肼的衍生物，偶氮双环十一烷和聚苯胺的掺杂剂暴露已掺杂的PbSe纳米管、纳米线和纳米晶体之一。
15、权利要求14的FET，其中PbSe纳米元件是厚度在约20nm到约100nm之间的PbSe纳米晶体膜。
16、权利要求14的FET，其中PbSe纳米元件是直径小于约100纳米的PbSe纳米线。
17、形成FET方法，包括以下步骤：
(a)在基底上形成门；
(b)在门上形成门绝缘体；
(c)在门绝缘体上提供PbSe纳米元件；
(d)在PbSe纳米元件的第一部分上形成源极；
(e)在PbSe纳米元件的第二部分上形成漏极。
18、权利要求17的方法，其中在(d)和(e)步骤之后，还包括(f)将含PbSe纳米元件的基底对选自肼，单-、二-、三-或四-三甲基硅烷基肼，肼的衍生物，偶氮双环十一烷和聚苯胺的掺杂剂暴露。
19、权利要求17的方法，其中PbSe纳米元件是PbSe纳米线和PbSe纳米晶体膜之一。
20、场效应晶体管(FET)，包括：
门；
在门上形成的门绝缘体；
源极；
漏极；
源极和漏极之间的通道，通道含有含有Si，Ge，Sn，Se、Te、B、P、As、Sb、Bi、AlN、AlP、AlAs、AlSb、GaAs、GaP、GaSb、InN、InP、InAs、InSb、In2O3、In2S3、In2Se3、In2Te3、CdS、CdSe、CdTe、ZnO、ZnS、ZnSe、ZnTe、SnO、SnS、SnSe、SnTe、HgS、HgSe、HgTe、GeS、GeSe、GeTe、PbO、PbS、PbSe、PbTe、Sb2S3、Sb2Se3、Sb2Te3及其组合的至少一种的的纳米线、纳米晶体膜和纳米管之一，其中，纳米线、纳米晶体膜、纳米管的至少一部分已经通过对含有选自肼，单-、二-、三-或四-三甲基硅烷肼，肼的衍生物，偶氮双环十一烷和聚苯胺的掺杂剂的溶液暴露而进行了掺杂。
CN200510123516A 2004-11-18 2005-11-17 包含掺杂了的纳米元件的装置及其形成方法 Active CN100590814C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US62910004P 2004-11-18 2004-11-18
US60/629,100 2004-11-18
US11/138,797 2005-05-26

Publications (2)

Publication Number Publication Date
CN1790643A true CN1790643A (zh) 2006-06-21
CN100590814C CN100590814C (zh) 2010-02-17

Family

ID=36788358

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200510123516A Active CN100590814C (zh) 2004-11-18 2005-11-17 包含掺杂了的纳米元件的装置及其形成方法

Country Status (2)

Country Link
US (2) US7405129B2 (zh)
CN (1) CN100590814C (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101350364B (zh) * 2008-09-04 2011-07-20 复旦大学 一种纳米氧化锌场效应晶体管的制作方法
CN106847696A (zh) * 2015-12-07 2017-06-13 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管的形成方法
CN107293616A (zh) * 2017-06-30 2017-10-24 重庆大学 一种铁电栅介质CdSe纳米线光电晶体管及其制备方法
CN107620103A (zh) * 2017-09-11 2018-01-23 洛阳师范学院 一种一硫化锗薄膜的制备方法
CN107740150A (zh) * 2017-08-25 2018-02-27 洛阳师范学院 一种硒化锗薄膜及其制备方法
CN109301213A (zh) * 2018-09-30 2019-02-01 肇庆市华师大光电产业研究院 一种锂离子电池负极材料及其制备方法
CN113903788A (zh) * 2021-09-24 2022-01-07 上海华虹宏力半导体制造有限公司 三维半导体器件的掺杂方法

Families Citing this family (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100490180C (zh) * 2004-10-04 2009-05-20 松下电器产业株式会社 纵向场效应晶体管及其制造方法
KR101137865B1 (ko) * 2005-06-21 2012-04-20 엘지디스플레이 주식회사 박막 트랜지스터 기판의 제조방법 및 이를 이용한 박막트랜지스터 기판
US10592930B2 (en) 2005-09-14 2020-03-17 Millenial Media, LLC Syndication of a behavioral profile using a monetization platform
US20110313853A1 (en) 2005-09-14 2011-12-22 Jorey Ramer System for targeting advertising content to a plurality of mobile communication facilities
US8463249B2 (en) 2005-09-14 2013-06-11 Jumptap, Inc. System for targeting advertising content to a plurality of mobile communication facilities
US8688671B2 (en) 2005-09-14 2014-04-01 Millennial Media Managing sponsored content based on geographic region
US10038756B2 (en) 2005-09-14 2018-07-31 Millenial Media LLC Managing sponsored content based on device characteristics
US10911894B2 (en) 2005-09-14 2021-02-02 Verizon Media Inc. Use of dynamic content generation parameters based on previous performance of those parameters
US7676394B2 (en) 2005-09-14 2010-03-09 Jumptap, Inc. Dynamic bidding and expected value
US9703892B2 (en) 2005-09-14 2017-07-11 Millennial Media Llc Predictive text completion for a mobile communication facility
US20070186846A1 (en) * 2005-12-21 2007-08-16 The Research Foundation Of State University Of New York Non-spherical semiconductor nanocrystals and methods of making them
WO2007114140A1 (ja) * 2006-03-31 2007-10-11 National University Corporation Hokkaido University カーボンナノチューブ電界効果トランジスタおよびその製造方法
WO2009036071A2 (en) * 2007-09-10 2009-03-19 University Of Florida Research Foundation, Inc. Nanotube enabled, gate-voltage controlled light emitting diodes
US7622371B2 (en) * 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7511343B2 (en) * 2006-10-12 2009-03-31 Xerox Corporation Thin film transistor
WO2008060455A2 (en) * 2006-11-09 2008-05-22 Nanosys, Inc. Methods for nanowire alignment and deposition
US8258047B2 (en) * 2006-12-04 2012-09-04 General Electric Company Nanostructures, methods of depositing nanostructures and devices incorporating the same
KR101227144B1 (ko) 2006-12-13 2013-01-28 엘지디스플레이 주식회사 박막 트랜지스터 및 이의 제조 방법
US7838933B2 (en) * 2006-12-22 2010-11-23 Palo Alto Res Ct Inc Printing method for high performance electronic devices
US7838865B2 (en) * 2006-12-22 2010-11-23 Palo Alto Research Center Incorporated Method for aligning elongated nanostructures
US7781317B2 (en) * 2007-01-03 2010-08-24 Toyota Motor Engineering & Manufacturing North America, Inc. Method of non-catalytic formation and growth of nanowires
KR100982395B1 (ko) * 2007-04-25 2010-09-14 주식회사 엘지화학 박막 트랜지스터 및 이의 제조방법
KR101365411B1 (ko) * 2007-04-25 2014-02-20 엘지디스플레이 주식회사 박막 트랜지스터의 제조 방법과 액정표시장치의 제조 방법
US7910932B2 (en) * 2007-06-01 2011-03-22 Northwestern University Transparent nanowire transistors and methods for fabricating same
US20090232724A1 (en) * 2008-03-11 2009-09-17 Ali Afzali-Ardakani Method of separating metallic and semiconducting carbon nanotubes from a mixture of same
US8598569B2 (en) 2008-04-30 2013-12-03 International Business Machines Corporation Pentacene-carbon nanotube composite, method of forming the composite, and semiconductor device including the composite
US7727505B2 (en) * 2008-05-21 2010-06-01 International Business Machines Corporation Methods for separating carbon nanotubes by enhancing the density differential
US8138102B2 (en) * 2008-08-21 2012-03-20 International Business Machines Corporation Method of placing a semiconducting nanostructure and semiconductor device including the semiconducting nanostructure
US7943530B2 (en) * 2009-04-03 2011-05-17 International Business Machines Corporation Semiconductor nanowires having mobility-optimized orientations
US7902541B2 (en) * 2009-04-03 2011-03-08 International Business Machines Corporation Semiconductor nanowire with built-in stress
US8237150B2 (en) * 2009-04-03 2012-08-07 International Business Machines Corporation Nanowire devices for enhancing mobility through stress engineering
US8013324B2 (en) * 2009-04-03 2011-09-06 International Business Machines Corporation Structurally stabilized semiconductor nanowire
US8108802B2 (en) 2009-04-29 2012-01-31 International Business Machines Corporation Method for forming arbitrary lithographic wavefronts using standard mask technology
WO2010138506A1 (en) 2009-05-26 2010-12-02 Nanosys, Inc. Methods and systems for electric field deposition of nanowires and other devices
US8368125B2 (en) 2009-07-20 2013-02-05 International Business Machines Corporation Multiple orientation nanowires with gate stack stressors
US20110048508A1 (en) * 2009-08-26 2011-03-03 International Business Machines Corporation Doping of Carbon Nanotube Films for the Fabrication of Transparent Electrodes
US9067787B2 (en) 2010-06-16 2015-06-30 The United States Of America, As Represented By The Secretary Of The Navy Method for the formation of PbSe nanowires in non-coordinating solvent
US9273004B2 (en) * 2011-09-29 2016-03-01 International Business Machines Corporation Selective placement of carbon nanotubes via coulombic attraction of oppositely charged carbon nanotubes and self-assembled monolayers
KR101874413B1 (ko) 2011-10-18 2018-07-05 삼성전자주식회사 무기 리간드를 갖는 양자점 및 그의 제조방법
US8642432B2 (en) 2011-12-01 2014-02-04 International Business Machines Corporation N-dopant for carbon nanotubes and graphene
EP2786404A4 (en) * 2011-12-02 2015-07-15 Semiconductor Energy Lab SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THE SAME
DE102012205945A1 (de) * 2012-04-12 2013-10-17 Siemens Aktiengesellschaft Organische Superdonoren mit mindestens zwei gekoppelten Carben-Gruppen und deren Verwendung als n-Dotierstoffe
US8891573B2 (en) * 2012-05-14 2014-11-18 Arizona Board Of Regents 6.1 angstrom III-V and II-VI semiconductor platform
CN102816995B (zh) * 2012-07-30 2013-12-25 中国科学院微电子研究所 应用于气体传感器的原位还原法掺杂的敏感膜的制备方法
JP6426102B2 (ja) 2012-11-05 2018-11-21 ユニバーシティー オブ フロリダ リサーチ ファウンデーション，インコーポレイテッドＵｎｉｖｅｒｓｉｔｙ Ｏｆ Ｆｌｏｒｉｄａ Ｒｅｓｅａｒｃｈ Ｆｏｕｎｄａｔｉｏｎ，Ｉｎｃ． ディスプレイにおける輝度補償
US8994077B2 (en) * 2012-12-21 2015-03-31 International Business Machines Corporation Field effect transistor-based bio sensor
US9951272B2 (en) 2013-04-19 2018-04-24 Samsung Research America, Inc. Method of making semiconductor nanocrystals
US20150162468A1 (en) * 2013-12-06 2015-06-11 Nanoco Technologies Ltd. Core-Shell Nanoparticles for Photovoltaic Absorber Films
US9287122B2 (en) * 2014-03-17 2016-03-15 Taiwan Semiconductor Manufacturing Company Limited Method for growing epitaxies of a chemical compound semiconductor
CA2971589C (en) 2014-12-18 2021-09-28 Edico Genome Corporation Chemically-sensitive field effect transistor
US10006910B2 (en) 2014-12-18 2018-06-26 Agilome, Inc. Chemically-sensitive field effect transistors, systems, and methods for manufacturing and using the same
US9857328B2 (en) 2014-12-18 2018-01-02 Agilome, Inc. Chemically-sensitive field effect transistors, systems and methods for manufacturing and using the same
US10020300B2 (en) 2014-12-18 2018-07-10 Agilome, Inc. Graphene FET devices, systems, and methods of using the same for sequencing nucleic acids
US9618474B2 (en) 2014-12-18 2017-04-11 Edico Genome, Inc. Graphene FET devices, systems, and methods of using the same for sequencing nucleic acids
US9859394B2 (en) 2014-12-18 2018-01-02 Agilome, Inc. Graphene FET devices, systems, and methods of using the same for sequencing nucleic acids
WO2017201081A1 (en) 2016-05-16 2017-11-23 Agilome, Inc. Graphene fet devices, systems, and methods of using the same for sequencing nucleic acids
CN107170892B (zh) * 2017-07-04 2023-09-05 湖南纳昇电子科技有限公司 一种钙钛矿纳米线阵列光电探测器及其制备方法
CN109103275A (zh) * 2018-07-16 2018-12-28 深圳大学 基于二维碲纳米片的固体光探测器及其制备方法
CN112038440A (zh) * 2020-09-07 2020-12-04 温州大学新材料与产业技术研究院 一种以离子液为顶栅的薄层Bi2O2Se晶体管及其制备方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6034886A (en) * 1998-08-31 2000-03-07 Stmicroelectronics, Inc. Shadow memory for a SRAM and method
AU2001286649B2 (en) * 2000-08-22 2007-04-05 President And Fellows Of Harvard College Doped elongated semiconductors, growing such semiconductors, devices including such semiconductors and fabricating such devices
US6891227B2 (en) * 2002-03-20 2005-05-10 International Business Machines Corporation Self-aligned nanotube field effect transistor and method of fabricating same
US20060284218A1 (en) * 2003-09-03 2006-12-21 The Regents Of The University Of California Nanoelectonic devices based on nanowire networks
JP5419326B2 (ja) * 2003-10-06 2014-02-19 マサチューセッツ インスティテュート オブ テクノロジー 不揮発性メモリデバイス
US20060071205A1 (en) * 2004-09-24 2006-04-06 Hewlett-Packard Development Company, L.P. Nanocrystal switch
JP2006309512A (ja) * 2005-04-28 2006-11-09 Nec Electronics Corp マルチプロセッサシステム、及びマルチプロセッサシステムのメッセージ伝達方法

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101350364B (zh) * 2008-09-04 2011-07-20 复旦大学 一种纳米氧化锌场效应晶体管的制作方法
CN106847696A (zh) * 2015-12-07 2017-06-13 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管的形成方法
CN106847696B (zh) * 2015-12-07 2020-05-08 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管的形成方法
CN107293616A (zh) * 2017-06-30 2017-10-24 重庆大学 一种铁电栅介质CdSe纳米线光电晶体管及其制备方法
CN107740150A (zh) * 2017-08-25 2018-02-27 洛阳师范学院 一种硒化锗薄膜及其制备方法
CN107740150B (zh) * 2017-08-25 2019-11-08 洛阳师范学院 一种硒化锗薄膜及其制备方法
CN107620103A (zh) * 2017-09-11 2018-01-23 洛阳师范学院 一种一硫化锗薄膜的制备方法
CN107620103B (zh) * 2017-09-11 2019-12-24 洛阳师范学院 一种一硫化锗薄膜的制备方法
CN109301213A (zh) * 2018-09-30 2019-02-01 肇庆市华师大光电产业研究院 一种锂离子电池负极材料及其制备方法
CN109301213B (zh) * 2018-09-30 2021-07-13 肇庆市华师大光电产业研究院 一种锂离子电池负极材料及其制备方法
CN113903788A (zh) * 2021-09-24 2022-01-07 上海华虹宏力半导体制造有限公司 三维半导体器件的掺杂方法
CN113903788B (zh) * 2021-09-24 2024-01-19 上海华虹宏力半导体制造有限公司 三维半导体器件的掺杂方法

Also Published As

Publication number Publication date
US20060105513A1 (en) 2006-05-18
US7405129B2 (en) 2008-07-29
CN100590814C (zh) 2010-02-17
US7982274B2 (en) 2011-07-19
US20080230849A1 (en) 2008-09-25

Similar Documents

Publication Publication Date Title
CN100590814C (zh) 包含掺杂了的纳米元件的装置及其形成方法
EP1314189B1 (en) Electrical device comprising doped semiconductor nanowires and method for its production
CN100590797C (zh) 制作场效应晶体管的方法和纳米管场效应晶体管
US7301199B2 (en) Nanoscale wires and related devices
US7517718B2 (en) Method for fabricating an inorganic nanocomposite
US7741197B1 (en) Systems and methods for harvesting and reducing contamination in nanowires
US20060175601A1 (en) Nanoscale wires and related devices
US20070269924A1 (en) Patterning nanowires on surfaces for fabricating nanoscale electronic devices
US20120256166A1 (en) Deposition of nanoparticles
WO2006083308A2 (en) Nanocomposite for enhanced rectification
CN1996613A (zh) 搀杂的细长半导体,这类半导体的生长，包含这类半导体的器件以及这类器件的制造
JP2007158118A (ja) ナノワイヤ溶液塗布方法及びナノワイヤ溶液塗布装置
AU2007202897B2 (en) Doped elongated semiconductors, growing such semiconductors, devices including such semiconductors and fabricating such devices

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20171101

Address after: Grand Cayman, Cayman Islands

Patentee after: GLOBALFOUNDRIES INC.

Address before: American New York

Patentee before: Core USA second LLC

Effective date of registration: 20171101

Address after: American New York

Patentee after: Core USA second LLC

Address before: American New York

Patentee before: International Business Machines Corp.